DE1549035C

DE1549035C - Digital sense amplifier

Info

Publication number: DE1549035C
Application number: DE19671549035
Authority: DE
Inventors: Le Roy Arthur Minneapolis Minn. Prohofsky (V.StA.)
Original assignee: Sperry Rand Corp., New York, N.Y. (V.StA.)
Priority date: 1966-06-28
Filing date: 1967-06-23
Publication date: 1973-03-01

Description

3 43 4

Im Schreibzyklus werden an Stelle der Schaltsignale ein die Einschaltsignale absperrendes Ventil vorstarke Vorspannungen an die Tunneldioden gelegt, gesehen sein.In the write cycle, instead of the switching signals, a valve that shuts off the switch-on signals is activated Bias voltages placed on the tunnel diodes can be seen.

damit die letzteren gut leiten und somit alle in den Weiterhin ist ein Schaltverstärker mit einer einzigen Detektor eintretenden Störsignale unmittelbar zur Eingangsklemme und drei Ausgängen vorgesehen, die Erde ableiten. Bei dieser bekannten Anordnung be- 5 vom Eingang aus geschaltet werden. Der erste Austragen die Erholungszeiten etwa 18 nsec, was durch gang kann an eine Ausgangsklemme gelegt werden, die spezielle Anpassung zwischen der Übertragungs- während der zweite Ausgang zum ersten Schalter leitung und dem Detektor erreicht wird. rückgekoppelt und der dritte Ausgang zum Steuer-so that the latter conduct well and thus all in the Furthermore is a switching amplifier with a single Detector incoming interference signals are provided directly to the input terminal and three outputs, the Derive earth. In this known arrangement, 5 can be switched from the input. The first unsubscribe the recovery times about 18 nsec, which can be connected to an output terminal, the special adjustment between the transmission while the second output to the first switch line and the detector is reached. fed back and the third output to the control

Der erste Nachteil dieses bekannten Verstärkers element des dritten Schalters geführt ist. Die Eingangsliegt darin, daß er aus drei gesonderten Baugruppen, io signale aus einer Abtastsignalquelle laufen zu einem nämlich aus dem eigentlichen Verstärker, der Über- Anschlußpunkt zwischen dem ersten und zweiten tragungsleitung und dem Datensignaldetektor auf- Schalter und zur Eingangsklemme des Schaltvergebaut ist, ,die wirkungsmäßig aneinander angepaßt stärkers. Durch eine passende Zeitfestsetzung zwischen werden müssen. Ferner wird das Datensignal nur ein- dem Einschalt- und dem Prüfsignal erscheinen deutig wahrgenommen, wenn seine Ausschläge passend 15 diese an der Ausgangsklemme verstärkt, während, auf das Erdpotential bezogen sind. Falls dem Daten- die von der Adressenumschaltung herrührenden Störsignal noch ein anderes geringfügiges Gleichpotential signale zur Erde abgeführt werden. Das Ausgangsüberlagert sein sollte, kann der erste Abschnitt des signal ist ein in einem von zwei Niveaus liegendes, Signals verschwinden, während nur der zweite Ab- digitales Signal, das so groß ausfällt, daß es für ein schnitt entgegengesetzter Polung zur Wahrnehmung 20 digitales, logisches System verwendbar ist.
kommt. Folglich würde der bekannte Detektor in Das Ausgangssignal wird regeneriert und in jedem einem solchen ungünstigen Fall an Stelle der auszu- Niveau festgehalten. Somit ist der Verstärker zugleich lesenden binären Eins die binäre Null weiterleiten. auch ein Speicher.The first disadvantage of this known amplifier element is guided by the third switch. The input lies in the fact that it consists of three separate assemblies, io signals from a scanning signal source run to a namely from the actual amplifier, the over connection point between the first and second transmission line and the data signal detector on-switch and to the input terminal of the switch, which effectively matched to each other stronger. By setting the appropriate time between must be. Furthermore, the data signal is only clearly perceived when the switch-on signal and the test signal appear if its deflections are appropriately amplified at the output terminal, while they are related to the ground potential. If the data, the interference signal originating from the address switchover, another slight DC potential signal is carried off to earth. Should the output be superimposed, the first section of the signal, a signal lying in one of two levels, can disappear, while only the second digital signal, which is so large that it is digital, logical for a section of opposite polarity to perception System is usable.
comes. As a result, the known detector would be The output signal is regenerated and, in each such unfavorable case, recorded in place of the level to be exceeded. Thus, the amplifier is at the same time reading binary one and forwarding binary zero. also a memory.

Der Erfindung liegt die Aufgabe zugrunde, einen Beim vorliegenden Verstärker wird aber jedes willeinfachen, kompakten Verstärker für schwache, ins- 25 kürliche Potential, das zu Beginn einer Prüfperiode besondere in magnetischen Dünnfilmspeichern indu- besteht, als Bezugspotential ausgenutzt, und das Lesezierte, digitale Lesesignale anzugeben, der mit der signal wird auf Grund des Vorzeichens der Spannungs-Steuervorrichtung eines solchen Speichers zusammen- änderung digitiert, die während der Prüfperiode aufwirkt und unabhängig von einem vorgegebenen tritt, wobei ein Ausschlag vor oder nach dieser Periode Bezugspotential (Erde) arbeitet. 30 unbeachtlich ist; hierbei braucht das Stör- oder Rausch-The invention is based on the object of the present amplifier but each will be simple, compact amplifier for weak, insignificant potential at the beginning of a test period special in magnetic thin-film storage is inductive, used as a reference potential, and what is read, indicate digital read signals that will be matched with the signal based on the sign of the voltage control device such a memory digitized together change that occurs during the test period and regardless of a predetermined occurs, with a rash before or after that period Reference potential (earth) is working. 30 is irrelevant; here the interference or noise

Um das sonst gebräuchliche, nachgeschaltete Puffer- · signal nicht gänzlich abzuklingen, bevor das Leseregister einzusparen, soll ferner in dem Verstärker das signal geprüft wird. Ein weiterer Vorteil besteht also verstärkte Signal während einer solch langen Zeitdauer darin, daß das Rauschen nicht gänzlich abzuklingen gespeichert werden, daß es von den angeschlossenen braucht, bevor ein Lesesignal zur Bestimmung seiner logischen Schaltungen des Rechenautomaten geprüft 35 Polung geprüft werden kann,
werden kann. Ein Ausführungsbeispiel der Erfindung ist in derIn order to prevent the otherwise customary downstream buffer signal from subsiding completely before saving the read register, the signal should also be checked in the amplifier. Another advantage is that the amplified signal during such a long period of time is that the noise is not stored completely to decay that it needs from the connected before a read signal can be checked to determine its logic circuits in the calculator 35 polarity checked,
can be. An embodiment of the invention is in

Diese Aufgabe wird erfindungsgemäß dadurch Zeichnung dargestellt und wird im folgenden näherAccording to the invention, this object is represented by the drawing and is explained in more detail below

gelöst, daß die Leseleitung über einen Kondensator beschrieben. Es zeigtsolved that the read line is described through a capacitor. It shows

an einem Punkt angeschlossen ist, der in der Ver- F i g. 1 ein Schaltbild einer bevorzugten Ausbindung zwischen einem bilateralen Transistor und 4° führungsform der Erfindung und
einem unilateralen Transistor liegt und den Eingang F i g. 2 a bis 2 e die Darstellung der Schaltvorgänge eines Schaltverstärkers mit zwei hintereinander- in der bevorzugten Ausführungsform ihrem zeitlichen liegenden Stufen bildet, die über je einen Kollektor- Ablauf nach.is connected at a point which is shown in FIG. 1 is a circuit diagram of a preferred connection between a bilateral transistor and 4 ° embodiment of the invention and
a unilateral transistor and the input F i g. 2 a to 2 e the representation of the switching processes of a switching amplifier with two successive stages - in the preferred embodiment their temporal stages, which each have a collector sequence according to.

Widerstand von einer konstanten Spannungsquelle Gemäß F i g. 1 enthält der ■ Leseverstärker dreiResistance from a constant voltage source According to FIG. 1, the ■ sense amplifier contains three

gespeist werden, daß ein Punkt zwischen dem Kollektor- 45 Schalter 11, 13 und 15, eine Eingangsklemme 17 zumbe fed that a point between the collector 45 switches 11, 13 and 15, an input terminal 17 to

Widerstand und dem Transistor der zweiten Ver- Einschalten, eine weitere Eingangsklemme 19 zumResistor and the transistor of the second switch on, another input terminal 19 to

stärkerstufe mit einer Leitungselektrode des bilateralen Prüfen und einen Schaltverstärker 21. Der erstestronger stage with a lead electrode of bilateral testing and a switching amplifier 21. The first

Transistors rückgekoppelt und mit der Steuerelektrode Schalter umfaßt einen komplementären, bilateralenTransistor fed back and connected to the control electrode comprises a complementary, bilateral switch

eines dritten Transistors verbunden ist, der in Reihe Transistor Qi, der zweite. Schalter 13 einen weiterenof a third transistor, the series transistor Qi, the second. Switch 13 another

zwischen Erde und dem unilateralen Transistor ge- 5° Transistor QA und der dritte einen Transistor QS. between earth and the unilateral transistor there is a transistor QA and the third a transistor QS.

schaltet ist, daß die Steuerelektrode des bilateralen Der zweite Emitter 29 des bilateralen Transistors Q1is switched that the control electrode of the bilateral The second emitter 29 of the bilateral transistor Q 1

Transistors mit dem Ausgang der Steuervorrichtung ist mit dem Kollektor 35 des zweiten Transistors Q 4The transistor with the output of the control device is connected to the collector 35 of the second transistor Q 4

verbunden ist, der zu Beginn des Lesezyklus ein Ein- und der Emitter 37 dieses Transistors mit demis connected, the at the beginning of the read cycle an input and the emitter 37 of this transistor with the

schaltsignal abgibt, das mit Beginn des Prüf Intervalls Kollektor 43 des dritten Transistors β 5 verbunden,outputs switching signal that is connected to the beginning of the test interval collector 43 of the third transistor β 5,

endet, und daß die Steuerelektrode des unilateralen 55 Der Emitter 45 des letzteren liegt an Erde 46.ends, and that the control electrode of the unilateral 55. The emitter 45 of the latter is connected to earth 46.

Transistors mit dem Ausgang der Steuervorrichtung Die Eingangsklemme 17 zum Einschalten ist überTransistor with the output of the control device The input terminal 17 for switching on is over

verbunden ist, der mit dem Ende des Prüfintervalls einen Widerstand 47 an der Basis 25 des bilateralenis connected to the end of the test interval a resistor 47 at the base 25 of the bilateral

ein Prüfsignal abgibt. Transistors Q1 und über einen weiteren Widerstand 49emits a test signal. Transistor Q 1 and via a further resistor 49

Um vor Beginn des Lesezyklus aus dem Speicher in Reihe mit einer in Durchlaßrichtung vorgespanntenTo be in series with a forward biased before the start of the read cycle from the memory

herankommende Störsignale wirkungsvoll ableiten 60 Diode 51 an der Basis 41 des dritten Transistors Q 5Effectively divert incoming interference signals 60 Diode 51 on the base 41 of the third transistor Q 5

zu können, kann gemäß der Erfindung zwischen den angeschlossen. Die Eingangsklemme 19 zum Prüfento be able to be connected according to the invention between the. The input terminal 19 for testing

Steuerelektroden des bilateralen und dritten Tran- liegt über einen dritten Widerstand 53 an der Basis 33Control electrodes of the bilateral and third tran- are connected to the base 33 via a third resistor 53

sistors eine Verbindung mit einem die Einschaltsignale des zweiten Transistors Q 4.sistor connects to one of the switch-on signals of the second transistor Q 4.

zum dritten Transistor durchlassenden Ventil be- Zum Schaltverstärker 21 gehören ein vierter Transtehen, und zugleich kann zwischen dem Punkt, der 65 sistorß2 und ein fünfter Transistor Q3. Der Emitter sich zwischen dem Kollektor-Widerstand und dem des vierten Transistors liegt an der Basis des fünften Transistor der zweiten Verstärkerstufe befindet, und Transistors, dessen Emitter an der Stelle 46 geerdet der Steuerelektrode des dritten Transistors zumindest ist. Der Kollektor des Transistors Ql bildet die Aus-The switching amplifier 21 includes a fourth Tranestand, and at the same time between the point, the 65 sistorß2 and a fifth transistor Q3. The emitter is located between the collector resistor and that of the fourth transistor is at the base of the fifth transistor of the second amplifier stage, and transistor whose emitter is at least grounded at point 46 of the control electrode of the third transistor. The collector of the transistor Ql forms the

5 65 6

gangsklemme 59 des Verstärkers und ist über einen Transistor β 4 abgeschaltet und die direkte Vervierten Widerstand 61 an einer Spannungsquelle +V bindung zwischen dem Punkt Λ und der Erde unterangeschlossen. Der Kollektor des fünften Transistors brochen wird. Der Strom fließt von der Spannungssteht mit dem ersten Emitter 27 des bilateralen Tran- quelle + V durch den Widerstand 63 und die Emitter sistors Ql, über einen·fünften Widerstand 63 mit der 5 des Transistors Ql, wodurch der Kondensator 69 Spannungsquelle + V und über eine oder mehrere aufgeladen wird. Hierbei wird die Spannung am in Durchlaßrichtung vorgespannte Dioden 65 mit der Punkt A immer positiver, bis der Schwellwert des Basis 41 des dritten Transistors Q5 in Verbindung. Transistors Q2 erreicht ist. In diesem Zeitpunkt wird Eine Klemme 67, die an die Lesesignalquelle an- der Transistor Q2 eingeschaltet, wodurch der Trangeschlossen werden kann, liegt über einen Konden- io sistor Q3 leitend wird. Die Spannung an der Ausgangssator 69 an der .Basis des vierten Transistors Ql, mit klemme 59 fällt vom Wert +V auf eine Größe etwas der auch der zweite Emitter des bilateralen Tran- geringer als +V ab, sobald die.Transistoren Q2 und sistorsQl und der Kollektor des zweiten Transistors β3 eingeschaltet werden. Diese Spannungsänderung QA in Verbindung stehen. Der Abzweigpunkt dieser ist jedoch so gering, daß sie unbedeutend ist.
Verbindungen sei als Punkt A und der Kollektor 15 Zu Beginn des »Absetz«-Intervalls steht der gesamte, des fünften Transistors Q3 als Punkt B bezeichnet. durch den Widerstand 63 fließende Strom für die In den Fig. 2d und 2e sind die Wellenzüge am Aufladung des Kondensators 69 zur Verfügung. Punkt B bzw. an der Ausgangsklemme 59 dargestellt, Wenn der Transistor Q3 zu leiten beginnt, geht ein wenn der Einschalt-, Prüf- bzw. Lesesignaleingangs- Teil des durch den Widerstand 63 fließenden Stroms klemme die Wellenzüge der F ig. 2a, 2b und 2c zu- 20 durch den Transistor ß3 zur Erde hindurch, und die geführt werden. Die Einschalt- und Prüfsignale an den Spannung am Punkt B verringert sich. Wenn der Klemmen 17 und 19 werden zeitlich synchron mit den Strom, der durch den Transistor β 3 fließt, größer Steuersignalen des Speicherzyklus erzeugt. Sie werden wird, wird der zum Punkt A fließende Strom geringer vorzugsweise in derselben Steuerschaltung 16 hervor- und sucht die Transistoren β 2 und β 3 abzuschalten, gerufen, die auch den Äuslesezyklus des Speichers 25 Daher erreicht die Rückkopplungsschleife mit den steuert, damit der Leseverstärker seine Lese- und Punkten A und B und den Transistoren β 1, β 2 und β 3 Verstärkungsfunktion nur während der Auslese- bald einen Gleichgewichtszustand, in dem sich der zyklen des Speichers übernimmt. Punkt B auf einer Spannung befindet, die zwischen Die F i g. 2a bis 2e geben dem jeweiligen Ablauf Erde und +F liegt (Fig. 2d). Es tritt eine nahezu .eines Operationszyklus des Leseverstärkers an, wenn 30 perfekte Gleichgewichtsbedingung auf, weil der bieinmal ein Lesesignal der binären EINS und einmal laterale Transistor β 1 den freien Stromfluß vom ein Lesesignal der binären NULL am Eingang anliegt. Punkt B zum Punkt A und umgekehrt zuläßt. Falls Im ersten Zyklus zwischen den Zeiten/„ und /₄ er- der Transistor β 1 ein unilateraler Transistor wäre, scheint ein positives oder binäres 1-Signal an der durch den der Strom nur vom Punkt B zum Punkt A Lesesignaleingangsklemme 67, während im zweiten 35' fließen könnte, könnte ein Punkt eines annähernden Zyklus zwischen den Zeiten f₅ und i₈ der Verstärker Gleichgewichtes nicht erreicht werden; der Punkt .4 unter Anlegung eines negativen oder binären O-Signals würde bis zu einem Wert oberhalb des Punktes .B an derselben Klemme 67 arbeitet. aufgeladen und dort verbleiben.output terminal 59 of the amplifier and is switched off via a transistor β 4 and the direct fourth resistor 61 is connected to a voltage source + V connection between the point Λ and the ground. The collector of the fifth transistor is broken. The current flows from the voltage stand to the first emitter 27 of the bilateral tran- quelle + V through the resistor 63 and the emitter sistor Ql, via a · fifth resistor 63 with the 5 of the transistor Ql, whereby the capacitor 69 voltage source + V and over one or more is being charged. Here, the voltage at the forward-biased diode 65 becomes more and more positive at point A until the threshold value of the base 41 of the third transistor Q5 connects. Transistor Q2 is reached. In this time, a terminal 67 which is applied to the read signal source of the transistor Q2 Toggle turned on, whereby the Trang Esch Lossen, is connected via a condensate io sistor Q 3 conductive. The voltage at the output generator 69 at the .Base of the fourth transistor Ql, with terminal 59 falls from the value + V to a size slightly that of the second emitter of the bilateral tran- less than + V , as soon as the.Transistors Q2 and sistorsQl and the collector of the second transistor β3 can be turned on. This voltage change QA are related. However, the junction point of this is so small that it is insignificant.
Connections are taken as point A and the collector 15. At the beginning of the "drop" interval, the whole of the fifth transistor Q 3 is designated as point B. through the resistor 63 for the current flowing in FIGS. 2d and 2e, the wave trains on the charging of the capacitor 69 are available. Point B or at the output terminal 59, when the transistor Q3 begins to conduct, when the switch-on, test or read signal input part of the current flowing through the resistor 63 clamps the wave trains of FIG. 2a, 2b and 2c to 20 through the transistor ß3 through to earth, and which are led. The switch-on and test signals at the voltage at point B are reduced. When the terminals 17 and 19 are synchronized in time with the current flowing through the transistor β 3, larger control signals of the memory cycle are generated. They are called when the current flowing to point A is lower, preferably in the same control circuit 16 and seeks to turn off the transistors β 2 and β 3, which also controls the reading cycle of the memory 25 so that the feedback loop controls the sense amplifier its reading and points A and B and the transistors β 1, β 2 and β 3 gain function only during the readout soon an equilibrium state in which the cycles of the memory takes over. Point B is at a voltage between The F i g. 2a to 2e give the respective sequence earth and + F is (Fig. 2d). There is an almost .ein operational cycle of the sense amplifier when perfect equilibrium condition occurs, because the transistor β 1, once a read signal of the binary ONE and the lateral transistor β 1, has the free current flow from a read signal of the binary ZERO at the input. Point B to point A and vice versa. If the transistor β 1 were a unilateral transistor in the first cycle between times / „and / ₄ , a positive or binary 1 signal appears at the read signal input terminal 67 through which the current flows only from point B to point A, while in the second 35 'could flow, a point of an approximate cycle between times f ₅ and i _{8 of} the amplifier equilibrium could not be reached; the point .4 with the application of a negative or binary 0-signal would work up to a value above the point .B at the same terminal 67. charged and left there.

Der Zyklus des Verstärkers ist in vier Intervalle, Sobald die Gleichgewichtsbedingung erreicht ist, nämlich »Löschen«, »Absetzen«, »Prüfen«und »Strecken« 40 ist die Schaltung für schwache, an der Klemme 67 unterteilt. . . . erscheinende Lesesignale empfindlich. Die Lese-Wenn die Signale zur Auswahl der Adresse einem signale würden jedoch eine Spannungsänderung am Dünnfilmspeicher zugeführt werden, entsteht in den Punkt B verursachen, und durch die Mitwirkung der Leseleitungen des Speichers ein gewisses Rauschen. Rückkopplungsschleife durch den Transistor Q1 würde Diese Rausch- oder Störsignale erscheinen während 45 der Punkt A in den Gleichgewichtszustand zurückdes Löschintervalls von /₀ bis Z₁ an der Klemme 67. gebracht. Anders ausgedrückt, würde die Rück-Während dieses Intervalls ist das Prüf- und Einschalt- kopplungsschleife über den Transistor ßl jede Spansignal positiv, um sicherzustellen, daß die Störsignale nungsänderung am Punkt A ausregulieren, die infolge nicht verstärkt werden, also nicht zum Ausgang des eines Signals in der Lesewicklung entsteht. Aus diesem Leseverstärkers gelangen. Das Prüfsignal läuft über 50 Grund wird der Transistor β 1 im Zeitpunkt Y₂ abden Widerstand 53, um den Transistor β 4 anzu- geschaltet, der den Beginn des Prüfintervalls darstellt; schalten. Das Einschaltsignal wird über den Wider- unmittelbar vor diesem Zeitpunkt legt der Speicher stand 47 zur Anschaltung des Transistors β 1 und das Lesesignal an die Eingangsklemme 67. Um den über den Widerstand 49 und die Diode 51 zur An- Transistor β 1 abzuschalten, geht das Einschaltsignal schaltung des Transistors ß5 herangeführt. Wenn 55 von +V auf OK über, und gleichzeitig wird der die beiden Transistoren β 4 und β 5 leiten, ist der Transistor β 5 unter die Steuerung der Spannung am Punkt A praktisch geerdet. Daher gehen die von der Punkt B gebracht. Gemäß Fi g. 2d befindet sich der Adressenwahl herrührenden Störsignale, die an der Punkt B auf einer geringeren Spannung als +V, und Klemme 67 erscheinen, durch den Kondensator 69 zur Zeit t₂ ist sie nicht groß genug, um den Transistor hindurch und werden unmittelbar zur Erde abgeführt, 60 ß5 in seinem Zustand festzuhalten. Somit wird dann damit sie die Ausgangssignale des Verstärkers nicht der Transistor ß5 gesperrt.The cycle of the amplifier is divided into four intervals. As soon as the equilibrium condition is reached, namely "delete", "stop", "check" and "stretch" 40 the circuit for weak, at terminal 67 is divided. . . . appearing read signals sensitive. The read If the signals for selecting the address would be fed to a signal, however, a voltage change in the thin-film memory is produced in point B and, due to the cooperation of the read lines of the memory, a certain amount of noise. The feedback loop through the transistor Q 1 would bring these noise or interference signals back into the equilibrium state during the point A during the extinction interval from / ₀ to Z ₁ at the terminal 67. In other words, the reverse during this interval would be the test and switch-on coupling loop via the transistor ßl every span signal positive to ensure that the interference signals voltage change at point A , which are not amplified as a result, so not to the output of one Signal in the reading winding arises. Get out of this sense amplifier. The test signal runs over 50 reason, the transistor β 1 is switched on at the time Y ₂ from the resistor 53 in order to switch on the transistor β 4, which represents the beginning of the test interval; switch. The switch-on signal is sent via the resistor immediately before this point in time to the memory stand 47 to switch on the transistor β 1 and the read signal to the input terminal 67. To switch off the transistor β 1 via the resistor 49 and the diode 51 to the on, this is possible Switch-on signal circuit of the transistor ß5 brought up. If 55 goes from + V to OK, and at the same time the two transistors β 4 and β 5 will conduct, the transistor β 5 is practically grounded under the control of the voltage at point A. Hence go from the point B brought. According to Fig. 2d there is interference signals resulting from the address selection, which appear at point B at a voltage lower than + V, and terminal 67, due to the capacitor 69 at time t _{2 it} is not large enough to pass the transistor and are directly discharged to earth To hold 60 ß5 in its state. Thus, the transistor ß5 is then not blocked so that the output signals of the amplifier are not blocked.

nachteilig beeinflussen. ' Das Signalan der Eingangsklemme 67 wird währendadversely affect. 'The signal at input terminal 67 is during

Sobald die Störsignale durch die Adressenwahl des Prüf Intervalls geprüft, um festzulegen, ob. esAs soon as the interfering signals are checked by the address selection of the test interval to determine whether. It

abzuklingen begonnen haben, wird der Leseverstärker bezüglich der am Ende des »Absetz«-lntervalls imhave begun to decay, the sense amplifier is switched to im

an den Arbeitspunkt A gebracht, der mit der Grund- 65· Punkt A vorhandenen Spannung positiv oder negativbrought to the operating point A, existing with the base 65 · Point A voltage positive or negative

linie des Lescsignals in Beziehung steht. Dies geschieht ist. Der Zustand des Transistors ß5 am Ende desline of the reading signal is related. This is happening. The state of the transistor ß5 at the end of the

während des »Absctze-Intervalls. Im Zeitpunkt /, fällt P.üfIntervalls zeigt an, ob das Eingangssignal und derduring the drop interval. At the time /, P.üfIntervalls indicates whether the input signal and the

das Prüfsignal auf die Spannung 0 ab, wodurch der Punkt A positiver oder negativer sind.the test signal from voltage 0, whereby the point A are more positive or negative.

Gemäß der F i g. 2c ist das an der Eingangsklemme und die Störsignale bei der Adressenauswahl zur Erde 67 erscheinende Signal während des Prüfintervalls abgeleitet werden. Zu Beginn des »Absetze-Intervalls im ersten Zyklus positiv und gibt somit an, daß aus fällt das Prüfsignal auf ein geringes Niveau ab, wodurch dem Speicher eine binäre Eins ausgelesen wird. Hier- der Erdungszweig des Punktes A unterbrochen wird durch wird der Punkt A positiver, wodurch der Tran- 5 und der Verstärker vom Punkt B aus über den Transistor β 3 stärker leitet und die Spannung am Punkt B sistor ßl unter der Mitwirkung des Rückkopplungsabnimmt. Die am Punkt B herabgesetzte Spannung kreises zum Arbeitspunkt A gebracht werden kann, hält den Transistor Q5 gesperrt. Im Zeitpunkt t₃ wird Daher sind am Ende des Absetzintervalls die Tranwieder das Prüfsignal dem Transistor ß4 zugeleitet. sistoren ßl, Ql und ß3 angeschaltet, der Transistor Da der Transistor Q5 jedoch gesperrt ist, ist der io Q5 ist gesperrt, das Ausgangssignal an der Klemme 59 Emitter des Transistors Q4 abgeschnitten, und dieser befindet sich auf einem hohen Niveau, und der Punkt B Transistor arbeitet als Diode, durch die der Prüfsignal- hat eine Spannung, die geringer als +V ist; diese strom über die Basis und den Kollektor zum Punkt A Spannung reicht jedoch nicht aus, um den Transistor fließt. Die Spannung am Punkt A wird dadurch weiter β5 im Einschaltzustand festzuhalten,
in die positive Richtung getrieben, wodurch die 15 Zu Beginn des Prüfintervalls fällt die Spannung an Spannung am Punkt .8 bis auf eine geringe Größe der Eingangsklemme 67 ab, wodurch angezeigt wird, nahe bei 0 abfällt. Diese Spannung hält ihrerseits daß eine binäre Null aus dem Speicher ausgelesen wird, den Transistor Q5 gesperrt. Daher bleibt die Schaltung Gleichzeitig fällt das Einschaltsignal auf eine geringe in diesem Zustand so lange eingeklinkt, wie die Größe ab, wodurch der TransistorQi abgeschaltet Prüfspannung hoch und die Einschaltspannung an 20 wird und, der Transistor Q5 unter der Steuerung der der Klemme 17 niedrig ist. Dieser Zustand besteht Spannung am Punkt B verbleibt. Die abnehmende während des gesamten Streckintervalls von /₃ bis r₄, Spannung an der Eingangsklemme 67 schaltet den damit in dieser Zeit die anderen logischen Schaltungen Transistor Ql ab, der seinerseits den Transistor Q3 des Rechenautomaten die Ausgangssignale des Lese- sperrt. Wenn dies geschieht, steigt die Ausgangsverstärkers prüfen und verwerten können. Somit 25 spannung des Leseverstärkers an der Klemme 59 auf übernimmt der vorliegende Leseverstärker die Funk- -\-V an; sobald der Transistor Q3 abgeschaltet wird, tion eines üblichen Pufferregisters am Speicherausgang. nimmt die Spannung am Punkt B auf + V zu undAccording to FIG. 2c is the signal appearing at the input terminal and the interference signals during the address selection for earth 67 are derived during the test interval. At the beginning of the »Absetintervalle in the first cycle positive and thus indicates that the test signal drops to a low level, whereby a binary one is read from the memory. Here- is interrupted the earthing branch of the point A by the point A is positive, whereby the transit 5 and the amplifier from the point B via the transistor 3 β is more conductive and the voltage at point B sistor SSL with the cooperation of the Rückkopplungsabnimmt. The reduced voltage at point B can be brought to operating point A , the transistor Q 5 is locked. At the time t ₃ , the test signal is therefore again fed to the transistor β4 at the end of the settling interval. sistors ßl, Ql and ß3 turned on, the transistor Since the transistor Q5 is blocked, however, the io Q 5 is blocked, the output signal at terminal 59 emitter of the transistor Q 4 is cut off, and this is at a high level, and the Point B transistor works as a diode through which the test signal- has a voltage that is less than + V ; However, this current through the base and collector to point A voltage is not enough to get the transistor flowing. The voltage at point A will continue to hold β5 in the switched-on state,
driven in the positive direction, whereby the 15 At the beginning of the test interval, the voltage at the voltage at point .8 drops to a small size at the input terminal 67, which indicates that it drops close to 0. This voltage in turn holds that a binary zero is read from the memory, the transistor Q 5 blocked. Therefore, the circuit remains at the same time, the turn-on signal drops to a low level in this state as long as the magnitude drops, whereby the transistor Qi turns off the test voltage high and the turn-on voltage at 20 and, the transistor Q 5 under the control of the terminal 17 low is. This condition exists where tension remains at point B. The decreasing during the entire stretching interval from / ₃ to r ₄ , voltage at the input terminal 67 switches off the other logic circuits transistor Ql during this time, which in turn blocks the transistor Q 3 of the computer and the output signals of the read. When this happens, the output amplifier increases to examine and recycle. Thus the voltage of the sense amplifier at the terminal 59 takes over the present sense amplifier the radio - \ - V on; as soon as transistor Q3 is turned off, a conventional buffer register at the memory output. the voltage at point B increases to + V and

Gemäß der Fig. 2e fällt die Ausgangsspannung schaltet somit den Transistor Q 5 ein.
an der Klemme 59 im Zeitpunkt t₃ auf einen geringen Im Zeitpunkt /₇ endigt das Prüfintervall, und dasAccording to FIG. 2e, the output voltage drops thus switches transistor Q 5 on.
at the terminal 59 at time t ₃ to a low time / ₇ the test interval ends, and that

Wert ab, wenn das Prüfsignal durch den Transistor Q 4 30 Streckintervall beginnt, wenn nämlich das Prüfsignal zum Punkt A fließt, wodurch der Transistor Ql ge- an der Klemme 19 auf das hohe Niveau zurücktrieben wird. Diese geringe Spannung an der Ausgangs- gebracht und somit der Transistor QA eingeschaltet klemme 59 zeigt das Auslesen einer binären. Eins aus wird. Wenn die Transistoren β4 und ß5 leiten, ist dem Speicher an. Die Spannung wird an der Ausgangs- der Punkt Λ geerdet, wodurch die Transistoren Ql klemme 59 bis zum Zeitpunkt /₄ beibehalten, wenn das 35 und Q3 gesperrt gehalten werden, so daß die Ausgangs-Einschaltsignal an der Klemme 17 wieder auf das spannung an der Klemme 59 während des gesamten hohe Niveau ansteigt und den Transistor Q 5 an- Streckintervalls auf dem Wert + V bleibt. Daher kann schaltet, wodurch der Punkt A an Erde gelegt wird. das hohe Niveau an der Ausgangsklemme 59 jederzeit Wenn das Einschaltsignal im Zeitpunkt f₄ auf sein während des Streckintervalls von anderen logischen hohes Niveau zurückkehrt, schaltet es auch den 4° Schaltungen wahrgenommen werden, damit angezeigt Transistor Ql ein, wodurch wiederum der Rück- werden kann, daß eine binäre Null aus dem Speicher kopplungskreis vom Punkt B zum Punkt A vervoll- ausgelesen wurde.The value decreases when the test signal begins through the transistor Q 4 30 stretching interval, namely when the test signal flows to point A , as a result of which the transistor Q 1 at terminal 19 is driven back to the high level. This low voltage is brought to the output and thus the transistor QA switched on terminal 59 shows the readout of a binary. One becomes out. When the transistors β4 and β5 conduct, the memory is on. The voltage is grounded at the output the point Λ, whereby the transistors Ql terminal 59 up to the time / ₄ , when the 35 and Q3 are held locked, so that the output switch-on signal at the terminal 17 again on the voltage at the Terminal 59 rises during the entire high level and transistor Q 5 at the stretching interval remains at the value + V. Therefore it can switch, whereby the point A is connected to earth. the high level returning at the output terminal 59 at any time when the switch-on at the time f ₄ to be during the stretching interval of other logical high level, it also switches the 4 ° circuits are perceived, so that displayed transistor Q a, whereby in turn can be the back that a binary zero from the memory coupling circuit from point B to point A has been read out completely.

ständigt wird. Bei eingeschaltetem Transistor Q5 ist Der Speicherzyklus zum Auslesen einer Null endigtis constant. With transistor Q5 on , the memory cycle for reading out a zero has ended

der Punkt A geerdet, wodurch die Transistoren Ql im Zeitpunkt/₈, in dem das Einschaltsignal an der und Q3 gesperrt werden. Deshalb ist im Zeitpunkt i₄ 45 Klemme 17 wieder das obere Spannungsniveau erder Arbeitszyklus abgeschlossen, und alle Schaltungs- reicht, um den Transistor Ql einzuschalten. Das Einelemente sind in ihren Ausgangszustand wie im Zeit- schaltsignal wird der Basis des Transistors β 5 zupunkt /₀ zurückgebracht. Dieser Zustand ist stabil, geführt, aber das Signal hat zu diesem Zeitpunkt keine bis der nächste Auslesezyklus des Speichers beginnt. Wirkung, da der Transistor durch die große Spannung In der vorangehenden Beschreibung ist erläutert, 50 am Punkt B bereits eingeschaltet ist. Wie man erkennt, wie eine durch ein positives Signal dargestellte, binäre kann der Zeitpunkt /₈ (oder /₄) im Zyklus des Lese-Eins, die an der Eingangsklemme 67 während des Verstärkers tatsächlich an den Beginn des nächsten Prüfintervalls auftritt, am Verstärkerausgang 59 wäh- Auslesezyklus des Speichers gelegt werden, so daß das rend des Streckintervalls als schwaches Signal wieder- Streckintervall im Verstärkerzyklus tatsächlich den gegeben wird. Wenn andererseits ein eine binäre Null 55 letzten Teil des einen Speicherauslesezyklus und den darstellendes, negatives Signal während des Prüf- Anfangsabschnitt des nächstfolgenden Speicherzyklus Intervalls an der Eingangsklemme erscheint, wird es überlappt. Auf diese Weise kann der Leseverstärker an der Ausgangsklemme 59 während des Streckinter- eine binäre Null oder Eins von dem Zeitpunkt an, in valls als starkes Signal wiedergegeben. Im letzteren dem sie zur Eingangsklemme 67 hin ausgelesen wird, Fall ist die Arbeitweise des Leseverstärkers gemäß 60 bis zur Einleitung des nächsten Speicherauslesezyklus den F i g. 2a bis 2e durch die Wellenzüge im Intervall speichern.the point A grounded, whereby the transistors Ql at the time / ₈ , in which the switch-on signal at the and Q3 are blocked. Therefore, at the time i ₄ 45 terminal 17, the upper voltage level er the duty cycle is completed again, and all switching is sufficient to switch on the transistor Ql . The single elements are in their initial state as in the time switch signal, the base of the transistor β 5 is brought back to _{point / 0.} This state is stable, managed, but the signal has no signal at this point until the next readout cycle of the memory begins. Effect because the transistor is already switched on at point B due to the high voltage in the preceding description. As can be seen, like a binary represented by a positive signal, the time / ₈ (or / ₄ ) in the cycle of the read one, which actually occurs at input terminal 67 during the amplifier at the beginning of the next test interval, can be output at amplifier output 59 during the readout cycle of the memory, so that the rend of the stretching interval as a weak signal again stretching interval in the amplifier cycle is actually given. If, on the other hand, a binary zero 55 last part of the one memory readout cycle and the negative signal representing it appears at the input terminal during the test start section of the next memory cycle interval, it is overlapped. In this way, the sense amplifier at the output terminal 59 can reproduce a binary zero or one from the point in time as a strong signal during the stretching interval. In the latter case, in which it is read out to input terminal 67, the mode of operation of the sense amplifier according to FIG. 60 until the initiation of the next memory readout cycle is shown in FIG. Save 2a to 2e by the wave trains in the interval.

zwischen den Zeitpunkten f₄ und /₈ veranschaulicht. Zusammenfassend gesehen, wird der Zustand, denbetween times f ₄ and / ₈ . In summary, the condition will be the

Die Arbeitsweise ist während des Löschintervalls der Verstärker während der Streckperiode einnimmt, von /₄ bis /₅ und des »Absetz«-Intervalls von f₅ bis t_a durch den Zustand des Transistors β5 im Zeitpunkt t₃ dieselbe. Während des Löschintervalls befinden sich 65 (oder /₇) festgelegt. Wenn^die Vorspannung der Basis nämlich das Einschalt- und Prüfsignal auf einem des Transistors ß5 so groß ist, daß mehr Strom zur hohen Niveau und halten somit die Transistoren ß4 zur Erde als durch den Widerstand 53 fließt, dann und ß5 eingeschaltet, wodurch der Punkt A geerdet fließt der Strom auch vom Punkt A ab, und es wird eineThe mode of operation is the same during the extinction interval the amplifier assumes during the stretching period, from / ₄ to / ₅ and the "settling" interval from f ₅ to t _a due to the state of transistor β5 at time t ₃ . There are 65 (or / ₇ ) set during the delete interval. If ^ the bias of the base namely the switch-on and test signal on one of the transistor ß5 is so large that more current to the high level and thus keep the transistors ß4 to earth than flows through the resistor 53, then and ß5 switched on, whereby the point A grounded, the current also flows from point A , and it becomes a

Null angegeben. Wenn der Transistor Q5 nicht allen Prüfstrom zur Erde ableiten kann, fließt der überschüssige Strom zu dem Punkt A, und es wird eine Eins angezeigt. Hierdurch ist der Schwellwert der Schaltung definiert. Es gibt einen zugeordneten Schwellwert am Punkt B, der die Arbeitsweise des Transistors Q5 beeinflußt.Zero indicated. If transistor Q5 cannot divert all test current to ground, the excess current will flow to point A and a one will be displayed. This defines the threshold value of the circuit. There is an associated threshold at point B which affects the operation of transistor Q5.

Die Basis-Emitter-Spannung V^e der Transistoren Ql und ß3 bestimmt gemeinsam mit der Sättigungsspannung des Transistors Q1 das Spannungsgleichgewicht am Punkt B. Da die Schwellwert- und die Gleichgewichtsspannung am Punkt B nicht genau dieselben sein können, muß das Signal Δ V während der Prüfperiode diesen Unterschied überwinden.The base-emitter voltage V ^ e of the transistors Ql and ß3 together with the saturation voltage of the transistor Q 1 determines the voltage equilibrium at point B. Since the threshold and the equilibrium voltage at point B cannot be exactly the same, the signal Δ V must overcome this difference during the test period.

Die Bedingung, das Signal richtig wahrzunehmen, ist dann:The condition for correctly perceiving the signal is then:

AV>AV>

- V_th - V _th

1010

worinwherein

AV= Spannungsänderung während der Prüfperiode,
V_eQ = Gleichgewichtsspannung am Punkt B, AV = voltage change during the test period,
V _eQ = equilibrium voltage at point B,

Vth = Schwellwertspannung am Punkt B und Vth = threshold voltage at point B and

sind.are.

= Spannungsverstärkung der Transistoren Ql und ß3= Voltage gain of the transistors Ql and ß3

■ Wie aus der vorangehenden Beschreibung ersichtlich ist, liegt als Erfindung ein einfaches und zuverlässiges Gerät zum Abtasten sehr schwacher Ausgangssignale eines magnetischen Speichers vor, von dem diese verstärkt und während einer gewünschten Zeitspanne gespeichert werden. Mit diesem Gerät können ferner die nachteiligen Einflüsse der Störsignale bei der Adressenwahl auf die Ausgangssignale ausgeschaltet werden.As can be seen from the foregoing description, the present invention is simple and reliable Device for sampling very weak output signals of a magnetic memory from which these can be amplified and stored for a desired period of time. With this device you can also the negative effects of the interference signals when selecting the address on the output signals are eliminated will.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

1 2 claims · directions and connected to the read line of a computer memory.

1. Amplifier of weak, digital pulses, In the French patent 1419 203 one of the control data signal detector supplying test and switch-on signals for magnetic thin-film storage devices and to the read line of a computing device 5 is described, which is connected to an amplifier together machine storage, thereby is working. If such a memory is to be read out marked that the read line (67) should, a small, for example positive pulse induced in at least one read line at a point (A) , which is disconnected in the connection between indirectly a corresponding negative impulse follows a bilateral transistor (Q 1) and a uni-io. The peak voltage of such a positive lateral transistor (ß4) is and the input data pulse can be approximately 1.5 mV and a switching amplifier (21) with two consecutive can last 8 η see. Since after reading these steps (ß2 and ß3) that are stored again via each information or a new formation in a collector resistor (61, 63) is to be introduced into the memory, a constant voltage source (+ V) is fed , 15 the relevant memory locations have to be re-energized that a point (B) between the collector-, whereby in the read line another un-resistor (63) and the transistor (Q3) the desired pulse occurs, which in any case under the second amplifier stage with a line elec- tric must be pressed. These unwanted impulses trode (27) of the bilateral transistor (ßl) back can under unfavorable circumstances coupled voltages and with the control electrode of a third 20 reach 100 mV and last up to 40 nsec. Transistor ( QS) is connected in series. In this known device, all of the signals induced between earth (46) and "the unilateral Tran read line of the memory run through sistor (ß4) that the control electrode passes through a broadband amplifier, the in contrast (25) of the bilateral transistor (oil) with the outcome of other known designs, which filter out 25 signals connected to the interference path (17) of the control device (16) due to their saturation, all signals are that at the beginning (Z ₁ ) of the read cycle (Z ₁ to Z ₄ ) is amplified and forwards. The saturable read switch-on signal emits, which _{ends with the beginning (Z 2} ) of the amplifier because of its long recovery time in the test interval (Z ₂ to Z ₃ ), and that the control - Range of microseconds for the thin-film storage electrode (33) of the unilateral transistor (β4) unusable an open over-connected is which _{emits a test signal with the end (Z 3} ) of the test transmission line and a resistance of the data interval (Z ₃ to Z ₃ ). signal detector coupled. This transmission line

2. Amplifier according to claim 1, characterized in that the data signals are low or practically characterized in that there is no impedance between the control electrodes, but the interfering signals have a very high impedance (25, 41) of the bilateral and third transistor 35. (Ql and β5) a connection with a the detector is between two equal resistors, switch-on signals to the third transistor (Q 5) through to which two tunnel diodes connected in parallel valve (51) and that are between, so that the anode of the one Diode at the point (B), which is located between the collector input facing away from the end of a resistor (63) and the transistor (Q 3) of 40 and the cathode of the other tunnel diode at the second amplifier stage, and the control The end of the other counter electrode (41) of the third transistor (ß 5) facing away from the input is provided. Said anode, or at least one cathode of the tunnel diodes that blocks the switch-on signals, also provides a valve (65) each. Output terminal of the device; Besides that

3. Amplifier according to claim 1 and 2, thereby 45 are at these points for the passage of the characterized in that the two stages of the switching data signals during the reading period via one each Amplifier (21) of unilateral transistors (ß2 resistance switching signals supplied. The connection and β 3) are formed and that the collector point of the two tunnel diodes is grounded.

of the first transistor (Q 2) the output terminal At the beginning of the reading period, the two

of the amplifier and the emitter with the 5 ° switching signals is applied to the scanning detector. As soon as The control electrode of the second transistor (ß3) ver the first positive section of the data signal from the is bound * whose emitter is connected to earth (46). As the memory approaches, the potential of the

4. Amplifier according to claim 2, characterized in the previously specified anode of the one diode and on which draws, .that at the outputs (17 and 19) of the cathode of the other diode, whereby the first control device (16) between the end (Z ₄ ) of the 55 diode is brought into its blocking state. In addition, the read cycle (Z ₁ to Z ₄ ) and the beginning of the next then increases the anode potential of the first tunnel read cycle (Z ₅ to Z ₈ ) and the switch-on signal diode continues, so that the current can now be emitted from the one and the test signal are. Switching signal source via the two at the input of the

Detector lying resistances to the other switching signal source flows off. As a result, that too will

Cathode potential of the other tunnel diode increased,

The invention relates to a digital reading ver- whereby the following, negative section of the stronger, in particular the weak, in magne data signal on the detector no longer has any effect table thin-film storage devices can exert digital current because the detector is practically blocked impulses are reinforced so that it is another logical 65. If the first part of the data signal will be negative Circuits of a computer should be available, the other tunnel diode is of course blocked, can be asked. One such amplifier is thereby the subsequent positive section of the Control pre-data signal delivering test and switch-on signals would be suppressed.