DE2639479A1 - METHOD OF PRODUCING A CHARGE TRANSFER ARRANGEMENT AND CHARGE TRANSFER ARRANGEMENT PRODUCED BY THIS METHOD - Google Patents

METHOD OF PRODUCING A CHARGE TRANSFER ARRANGEMENT AND CHARGE TRANSFER ARRANGEMENT PRODUCED BY THIS METHOD

Info

Publication number
DE2639479A1
DE2639479A1 DE19762639479 DE2639479A DE2639479A1 DE 2639479 A1 DE2639479 A1 DE 2639479A1 DE 19762639479 DE19762639479 DE 19762639479 DE 2639479 A DE2639479 A DE 2639479A DE 2639479 A1 DE2639479 A1 DE 2639479A1
Authority
DE
Germany
Prior art keywords
layer
insulating layer
conductor pattern
flanks
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762639479
Other languages
German (de)
Inventor
Johannes Gerrit Van Santen
Matthias Johannes J Theunissen
Peter Henri Maria Willemse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2639479A1 publication Critical patent/DE2639479A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

Anr"::.!er::..V.· ! . .λν^,, VuU "AbaillKcN
A^1 PHiI 8135Anr "::.! Er :: .. V. ·!. .Λν ^ ,, VuU" AbaillKcN
A ^ 1 PHiI 8135

Verfahren zur Herstellung einer Ladungsübertragungsanordnung und durch dieses Verfahren hergestellte Ladungsübertragungsanordnung A method of making a charge transfer arrangement and a charge transfer arrangement made by this method

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Ladungsübertragungsanordnung, bei dem auf einer sich auf einem Halbleitersubstrat befindenden ersten Isolierschicht eine erste elektrisch leitende Schicht angebracht wird und danach Bearbeitungen durchgeführt werden, bei denen in der ersten leitenden Schicht ein erstes Leitermuster gebildet und die erste leitende Schicht mit einer zweiten Isolierschicht auf der ersten leitenden Schicht versehen wird, wonach auf der zweiten Isolierschicht und auf freien Teilen der ersten Isolierschicht eine zweite elektrisch leitende Schicht angebracht wird, in der ein das erste Leitermuster teilweise überlappendes zweites Leitermuster gebildet wird; weiterhin bezieht sich die Erfindung auf eine durch dieses Verfahren hergestellte Ladungsübertragungsanordnung.The invention relates to a method of making a Charge transfer arrangement in which one is on a semiconductor substrate a first electrically conductive layer is applied to the first insulating layer and then processing be carried out in which a first conductor pattern is formed in the first conductive layer and the first conductive layer with a second insulating layer is provided on the first conductive layer, after which on the second insulating layer and on free Dividing the first insulating layer, a second electrically conductive layer is applied, in which the first conductor pattern is partially forming an overlapping second conductor pattern; The invention also relates to one produced by this method Charge transfer arrangement.

Ein Verfahren der eingangs genannten Art ist z.B. aus einem Aufsatz von D.R. Collins es. in "Journal of the Electrochemical Society" 120, S. 521-526 (1973) bekannt. Darin wird die Herstellung einer Ladungsübertragungsanordnung beschrieben, wobei ein Siliziumkörper mit einer Siliziumoxidschicht versehen, wird, auf der eine, ersteA method of the type mentioned is, for example, from an article by DR Collins. in "Journal of the Electrochemical Society" 120 , pp. 521-526 (1973). This describes the production of a charge transfer arrangement, a silicon body being provided with a silicon oxide layer, on which one, first

709815/1138 - 2 -709815/1138 - 2 -

** 263^473 ** 263 ^ 473

Aluminiumschicht angebracht wird. In der ersten Aluminiumschicht wird zunächst ein erstes Leitermuster gebildet und anschließend oxidiert, wobei auf der ganzen freien Oberfläche der ersten Aluminiumschicht - einschließlich der Flanken der Leiter - eine Aluminiumoxidschicht gleichmäßiger Dicke erhalten wird.Aluminum layer is attached. A first conductor pattern is first formed in the first aluminum layer and then oxidized, with an aluminum oxide layer on the entire free surface of the first aluminum layer - including the flanks of the conductor uniform thickness is obtained.

Auf der Aluminiumoxidschicht und freien Teilen der Siliziumoxidschicht wird dann eine zweite Aluminiumschicht angebracht, in der ein zweites Leitermuster gebildet wird, das das erste genannte Leitermuster teilweise überlappt.On the aluminum oxide layer and free parts of the silicon oxide layer a second aluminum layer is then applied, in which a second conductor pattern is formed, the first mentioned Conductor pattern partially overlapped.

Die Aluminiumoxidschicht soll nicht zu dünn sein, weil sonst sogenanntes Taktübersprechen infolge einer großen gegenseitigen Kapazität pro Leiteroberflächeneinheit der Leitermuster auftritt.The aluminum oxide layer should not be too thin, because otherwise it will be so-called Clock crosstalk due to a large mutual capacity occurs per conductor surface unit of the conductor pattern.

Die Aluminiumoxidschicht soll auch nicht zu dick sein, weil die Dicke dieser Schicht den lateralen Abstand zwischen diesen beiden Leitermustern bestimmt und, wenn diese Dicke groß ist, oft eine weniger ideale Feldverteilung an der Stelle, an der die Ladungsübertragung erfolgt, auftreten kann.The aluminum oxide layer should not be too thick either, because the thickness of this layer determines the lateral distance between the two Conductor patterns and, if this thickness is large, often a less ideal field distribution at the point where the charge transfer occurs occurs, can occur.

Die Aluminiumoxidschicht wird z.B. auf galvanischem Wege aus der ersten Aluminiumschicht erhalten. Äußere Spannungen, die dabei angewandt werden und auch über der Siliziumoxidschicht stehen, führen wenigstens bei höheren Werten irreversible Änderungen in diesem Oxid, wie eine Zunahme der Oxidladung Q , eine Zunahme der Anzahl von Oberflächenzuständen N33 und örtlichen Durchschlag bei Feldstärken von (60-90) χ 10 V/cm, herbei.The aluminum oxide layer is obtained from the first aluminum layer by electroplating, for example. External stresses that are applied and are also above the silicon oxide layer lead, at least at higher values, to irreversible changes in this oxide, such as an increase in the oxide charge Q, an increase in the number of surface states N 33 and local breakdown at field strengths of (60-90 ) χ 10 V / cm.

Die genanntenirreversiblen Änderungen werden vor allem an der Stele auftreten, an der sich das erste Leitermuster befindet und an der insbesondere das zweite Leitermuster gebildet wird, wodurch auch die Schwellwertspannungen der respektiven Leitermuster in bezug auf den Siliziumkörper verschieden sein können.The aforementioned irreversible changes are mainly made to the stele occur on which the first conductor pattern is located and on which in particular the second conductor pattern is formed, whereby also the threshold voltages of the respective conductor pattern with respect to the silicon body can be different.

Die Erfindung bezweckt u.a., die vorgenannten Nachteile des bekanntai Verfahrens wenigstens in erheblichem Maße zu beseitigen. Die Erfindung gründet sich u.a. auf der Erkenntnis, daß für eine optimale Wirkung der Ladungsübertragungsanordnung die Dicke der zweiten Isolierschicht auf den Flanken der Leiter des ersten Leiter-PHN 8135 70 9 8 15/1138 - 3 -The invention aims, inter alia, to eliminate the aforementioned disadvantages of the known method at least to a considerable extent. The invention is based, inter alia, on the knowledge that the thickness of the second insulating layer on the flanks of the conductors of the first conductor PHN 8135 70 9 8 15/1138 - 3 -

musters dünner als auf der Oberseite dieser Leiter sein muß.pattern must be thinner than on the top of this ladder.

Das eingangs genannte Verfahren ist nach der Erfindung daher dadurch gekennzeichnet, daß zunächst die erste leitende Schicht mit der zweiten Isolierschicht versehen wird, dann in der zweiten Isolierschicht und in der ersten leitenden Schicht dasselbe erste Leitermuster gebildet wird und danach freigelegte Flanken des ersten Leitermusters in der ersten leitenden Schicht oxidiert werden, wobei für die Dicke der zweiten Isolierschicht auf den Flanken ein geringerer Wert als für die Dicke angrenzender Teile der zweiten Isolierschicht gewählt wird.The method mentioned at the beginning is therefore characterized according to the invention in that first the first conductive layer is provided with the second insulating layer, then the same in the second insulating layer and in the first conductive layer first conductor pattern is formed and then exposed flanks of the first conductor pattern in the first conductive layer oxidized be, with a lower value for the thickness of the second insulating layer on the flanks than for the thickness of the adjacent one Parts of the second insulating layer is chosen.

Mit dem Verfahren nach der Erfindung wird u.a. erzielt, daß ein geringes Taktübersprechen mit einer günstigen Feldverteilung zwischen Bahnen verschiedener Leitermuster kombiniert werden kann, und weiter, daß die Schwellwertspannungen der respektiven Leitermuster in bezug auf das Halbleitersubstrat geringe Unterschiede aufweisen.With the method according to the invention it is achieved, inter alia, that a low clock crosstalk with a favorable field distribution between Tracks of different conductor patterns can be combined, and further that the threshold voltages of the respective conductor pattern have slight differences with respect to the semiconductor substrate.

Vorzugsweise beträgt das Verhältnis zwischen der Dicke der zweiten Isolierschicht auf den Flanken und der Dicke der an die Flanken grenzenden Teile der letzteren Schicht höchstens 1:4.Preferably the ratio between the thickness of the second Insulating layer on the flanks and the thickness of the parts of the latter layer adjoining the flanks at most 1: 4.

Die erste und die zweite leitende Schicht können aus demselben Material bestehen, aber dies ist nicht notwendig. Vorzugsweise besteht wenigstens die erste derjbeiden leitenden Schichten im wesentlichen aus Aluminium oder Tantal.The first and second conductive layers can be made of the same material, but this is not necessary. Preferably at least the first of the two conductive layers consists essentially of made of aluminum or tantalum.

Neben den genannten Metallen können in den Schichten noch z.B. geringe Mengen an Silizium oder Kupfer vorhanden sein.In addition to the metals mentioned, there may be, for example, small Amounts of silicon or copper may be present.

Vorzugsweise wird bei Anwendung von Aluminium oder Tantal die zweite Isolierschicht auf galvanischem Wege erhalten, wobei für die Bildung auf den Flanken eine niedrigere äußere Spannung als für die Bildung der angrenzenden Teile verwendet wird.When using aluminum or tantalum, the second Isolation layer obtained by galvanic means, with a lower external voltage for the formation on the flanks than for the Formation of the adjacent parts is used.

Die zweite Isolierschicht kann, sofern sie sich nicht auf den Flanken befindet, z.B. auch durch Ablagerung aus der Dampfphase erhalten werden.The second insulating layer can, provided it is not on the flanks located, e.g. can also be obtained by deposition from the vapor phase.

PHN 8135 - 4 -PHN 8135 - 4 -

709815/1 138709815/1 138

Außer den genannten Metallen kann oft mit Vorteil als Material für wenigstens die erste der zwei leitenden Schichten Polysilizium verwendet werden.In addition to the metals mentioned, polysilicon can often advantageously be used as the material for at least the first of the two conductive layers be used.

Die Erfindung bezieht sich auch auf eine Ladungsübertragungsanordnung, die durch das Verfahren nach der Erfindung hergestellt ist.The invention also relates to a charge transfer arrangement, which is produced by the method of the invention.

Die Erfindung wird nunmehr an Hand einiger Beispiele und der beiliegenden Zeichnung näher erläutert. Es zeigen:The invention will now be described with the aid of a few examples and the accompanying one Drawing explained in more detail. Show it:

Fig. 1,2 und 3 schematische Schnitte durch einen Teil einer Ladungsübertragungsanordnung in aufeinanderfolgenden Stufen der Herstellung mittels eines bekannten Verfahrens, und1, 2 and 3 are schematic sections through part of a charge transfer arrangement in successive stages manufacture by a known method, and

Fig. 4, 5 und 6 schematische Schnitte durch einen Teil einer Ladungsüb ertragungs anordnung in aufeinanderfolgenden Stufen der Herstellung mittels des Verfahrens nach der Erfindung.4, 5 and 6 are schematic sections through part of a Ladungsüb transfer arrangement in successive stages the production by means of the method according to the invention.

In den Figuren werden entsprechende Teile mit den gleichen Bezugsziffern bezeichnet. Corresponding parts are denoted by the same reference numerals in the figures.

Bei einem bekannten Verfahren zur Herstellung einer Ladungsübertragungsanordnung wird auf einer sich auf einem Halbleitersubstrat befindenden ersten Isolierschicht 2 eine erste elektrisch leitende Schicht 3 angebracht (Fig. 1).In a known method of manufacturing a charge transfer assembly a first electrically conductive layer is formed on a first insulating layer 2 located on a semiconductor substrate Layer 3 attached (Fig. 1).

Dann wird in der ersten leitenden Schicht 3 ein erstes Leitermuster gebildet (Fig. 2) und wird die erste leitende Schicht 3 mit einer zweiten Isolierschicht 4 auf der ersten leitenden Schicht 3 versehen. Then, in the first conductive layer 3, a first conductive pattern is formed is formed (FIG. 2) and the first conductive layer 3 is provided with a second insulating layer 4 on the first conductive layer 3.

Auf der zweiten Isolierschicht 4 und auf freien Teilen der ersten Isolierschicht 2 wird danach eine zweite elektrisch leitende Schicht 5 angebracht, in der ein das erste Leitermuster teilweise überlappendes zweites Leitermuster gebildet wird (Fig. 3)·A second electrically conductive layer is then placed on the second insulating layer 4 and on free parts of the first insulating layer 2 5, in which a second conductor pattern partially overlapping the first conductor pattern is formed (Fig. 3).

Das Verfahren nach der Erfindung mit den ihm anhaftenden Vorteilen unterscheidet sich darin von dem bekannten Verfahren, daß zunächst die erste leitende Schicht 3 mit der zweiten Isolierschicht 4 ver-The method according to the invention with its inherent advantages differs from the known method in that the first conductive layer 3 is initially connected to the second insulating layer 4

PHN 8135 709815/1138 "5-PHN 8135 709815/1138 "5-

26394782639478

sehen (siehe Fig. 4) und dann in der zweiten Isolierschicht 4 und in der ersten leitenden Schicht 3 dasselbe erste Leitermuster gebildet wird (siehe Fig. 5). Anscnließend werden freigelegte Flanken 6 des ersten Leitermusters in der ersten leitenden Schicht 3 oxidiert, wobei für die Dicke der zweiten Isolierschicht auf den Flanken 6 ein geringerer Wert als für die Dicke der angrenzenden Teile der zweiten Isolierschicht 4 gewählt wird. Nach dem Anbringen der zweiten leitenden Schicht in dem zweiten Leitermuster ergibt sich die in Fig. 6 dargestellte Situation.see (see Fig. 4) and then in the second insulating layer 4 and in the first conductive layer 3 the same first conductor pattern is formed (see Fig. 5). Then exposed flanks 6 of the first conductor pattern become conductive in the first Layer 3 oxidized, with a lower value for the thickness of the second insulating layer on the flanks 6 than for the thickness of the adjacent parts of the second insulating layer 4 is selected. After applying the second conductive layer the situation shown in FIG. 6 results in the second conductor pattern.

Beispiel IExample I.

Ein Siliziumsubstrat 1 wird durch eine P-leitende Siliziumscheibe mit einem spezifischen Widerstand von 10 bis 100 fi.cm gebildet, auf der eine 4,5 /um dicke N-leitende epitaktische Schicht mitA silicon substrate 1 is supported by a P-type silicon wafer formed with a specific resistance of 10 to 100 fi.cm, on which a 4.5 / µm thick N-type epitaxial layer with

/ ΙΑ/ ΙΑ

einer Dotierungskonzentration von 6,0 . 10 Phosphor- oder Arsenatomen/cnr angebracht wird. Über die freie Oberfläche der epitaktischen Schicht werden in dieser Schicht Arsenionen in einer Menge von 2 . 10 Ionen/cm bei 40 keV und bis zu einer Tiefe von 0,3 /um implantiert. Auf der epitaktischen Schicht des Substrats 1 wird durch Erhitzung in Dampf bei 10000C während 30 Minuten eine erste Isolierschicht 2 aus Siliziumdioxid mit einer Dicke von 0,1 /um gebildet. Auf der Siliziumdioxidschicht wird eine erste etwa 0,55 /um dicke leitende Schicht 3 aus Aluminium durch Verdampfen mit Hilfe eines Elektronenstrahls angebracht. Das Substrat wird dabei auf einer Temperatur von etwa 2000C gehalten, während der Druck zwischen 2 . 10 und 4 . 10"%ar gehalten wird. Die zweite Isolierschicht 4 wird durch Oxidation auf galvanischem Wege erhalten, wobei an die Aluminiumschicht 3 in einem Bad mit bis 170 g Ammoniumpentaborat pro Liter Äthylenglycol eine Spannung von +300 V in bezug auf eine Platinelektrode angelegt wird. Dabei wird eine etwa 0,4 /um dicke zweite Isolierschicht 4 aus Aluminiumoxid gebildet. Die verbleibende Dicke der Aluminiumschicht 3 beträgt 0,3 /um. Das erste Leitermuster in den Schichten 4 und 3 wird auf übliche Weise auf photomechanischem Wege gebildet.a doping concentration of 6.0. 10 phosphorus or arsenic atoms / cnr is attached. Over the free surface of the epitaxial layer, arsenic ions in an amount of 2. 10 ions / cm at 40 keV and implanted to a depth of 0.3 / µm. A first insulating layer 2 of silicon dioxide with a thickness of 0.1 μm is formed on the epitaxial layer of the substrate 1 by heating in steam at 1000 ° C. for 30 minutes. A first conductive layer 3, about 0.55 μm thick, made of aluminum, is applied to the silicon dioxide layer by evaporation with the aid of an electron beam. The substrate is kept at a temperature of about 200 ° C., while the pressure is between 2. 10 and 4. The second insulating layer 4 is obtained by galvanic oxidation, with a voltage of +300 V in relation to a platinum electrode being applied to the aluminum layer 3 in a bath containing up to 170 g of ammonium pentaborate per liter of ethylene glycol For example, an approximately 0.4 µm thick second insulating layer 4 of aluminum oxide is formed and the remaining thickness of the aluminum layer 3 is 0.3 µm The first conductor pattern in the layers 4 and 3 is formed in the usual way by photomechanical means.

In einem Ätzbad mit 0,5 g Chromtrioxid pro 150 ml Phosphorsäure und 150 ml Wasser beträgt die Ätzgeschwindigkeit bei 65 bis 700C etwaIn an etching bath with 0.5 g of chromium trioxide per 150 ml phosphoric acid and 150 ml of water, the etching speed is at 65 to 70 0 C for about

PHN 8135 - 6 -PHN 8135 - 6 -

709815/1138709815/1138

2 263^479 2 263 ^ 479

2 /um pro .Stunde. Die Atzgeschwindigkeiten von Aluminium und Aluminiumoxid liegen nahe beieinander, wodurch etwas geneigte Flanken 6 gebildet werden und keine Unterätzung des Aluminiums unter dem Aluminiumoxid auftritt. Die Flanken 6 werden in einem Bad mit der gleichen Zusammensetzung wie oben angegeben oxidiert. Die Spannung beträgt nun aber etwa 60 V, wodurch eine etwa 0,08 /um dicke Aluminiumoxidschicht gebildet wird.2 / um per hour. The etching speeds of aluminum and aluminum oxide are close to one another, as a result of which somewhat inclined flanks 6 are formed and no undercutting of the aluminum under the aluminum oxide occurs. The flanks 6 are oxidized in a bath with the same composition as indicated above. The voltage but is now about 60 V, making a thickness of about 0.08 μm Aluminum oxide layer is formed.

Auf gleiche Weise wie die erste leitende Schicht 3 kann eine zweite leitende Schicht 5 aus Aluminium in einem zweiten Leitermuster auf der Schicht 4 angebracht werden. Dies kann z.B. stattfinden, nachdem örtlich in der Aluminiumoxidschicht 4 Fenster angebracht sind. Wenn dabei selektiv Aluminiumoxid in bezug auf Aluminium geätzt wird, kann z.B. ein Bad mit einer Lösung von 20 g Chromtrioxid und 35 cnr Phosphorsäure in 1 Liter Wasser verwendet werden.In the same way as the first conductive layer 3, a second Conductive layer 5 made of aluminum can be applied to the layer 4 in a second conductor pattern. This can take place e.g. after 4 windows are locally attached in the aluminum oxide layer. If alumina is selectively etched with respect to aluminum, For example, a bath with a solution of 20 g of chromium trioxide and 35 cnr Phosphoric acid can be used in 1 liter of water.

Auf diese Weise können Verbindungen zwischen den AluminiumschichtenThis allows connections between the aluminum layers

3 und 5 erhalten werden.3 and 5 can be obtained.

Wenigstens die erste der zwei leitenden Schichten kann aus Tantal bestehen. Die Tantalschicht wird auf übliche Weise auf der Siliziumoxidschicht durch Zerstäubung angebracht. Die Tantalschicht kann' ebenfalls auf galvanischem Wege in einem Bad oxidiert werden, das aus einer 1 %igen Natriumsulfatlösung in Wasser besteht.At least the first of the two conductive layers can be made of tantalum. The tantalum layer is applied to the silicon oxide layer in the usual way attached by atomization. The tantalum layer can also be galvanically oxidized in a bath, which consists of a 1% sodium sulfate solution in water.

Die bei der Oxidation gebildete zweite Isolierschicht besteht dann aus Tantaloxid. Mit Hilfe einer Photolackschicht als Ätzmaske kann in der Tantaloxidschicht und in der Tantalschicht durch Ätzen in einem CF^-Plasma das erste Leitermuster erhalten werden. Die Ätzgeschwindigkeit der Tantalschicht ist etwa zweimal größer als die der Tantaloxidschicht. Auf galvanischem Wege kann auch auf den Flanken des Leitermusters in der Tantalschicht die Tantaloxidschicht gebildet v/erden. Die zweite leitende Schicht kann ebenfalls aus Tantal oder aus einem anderen leitenden Material bestehen.The second insulating layer formed during the oxidation then exists made of tantalum oxide. With the help of a photoresist layer as an etching mask, in the tantalum oxide layer and in the tantalum layer by etching in a CF ^ plasma, the first conductor pattern can be obtained. The etching speed the tantalum layer is about twice as large as that of the tantalum oxide layer. Electroplating can also be done on the Flanks of the conductor pattern in the tantalum layer v / ground the tantalum oxide layer. The second conductive layer can also be made of Tantalum or some other conductive material.

Beispiel IIExample II

Dieses Beispiel unterscheidet sich darin von dem ersten Beispiel, daß wenigstens die erste (3) der zwei leitenden Schichten aus PoIysilizium besteht.This example differs from the first example in that at least the first (3) of the two conductive layers is made of polysilicon consists.

PHN 8135 709815/1138 - 7 -PHN 8135 709815/1138 - 7 -

Eine 0,5 /um dicke Polysiliziumschicht wird in üblicher Weise auf der Siliziumoxidschicht 2, z.B. durch Anwachsen bei 6500C in einer Silanatmosphäre oder durch Aufdampfen , angebracht. Durch Dotierung wird das Polysilizium leitend gemacht. Die zweite Isolierschicht 4 kann durch Oxidation der Polysiliziumschicht bei 10000C während 60 Minuten in feuchtem Stickstoff gebildet werden und besteht aus Siliziumdioxid.A 0.5 / um thick polysilicon layer is attached, for example, by growth at 650 0 C in a silane atmosphere, or by sputtering, in a customary manner on the silicon oxide film 2. The polysilicon is made conductive by doping. The second insulating layer 4 can be formed by oxidation of the polysilicon layer at 1000 ° C. for 60 minutes in moist nitrogen and consists of silicon dioxide.

Die Dicke der Siliziumdioxidschicht 4 beträgt dann etwa 0,4 /um und die Dicke der Polysiliziumschicht 3 etwa 0,3 /um. Das erste leitende Muster kann in den Schichten 3 und 4 auf übliche Weise durch Ätzen in einem CF.-Plasma mit Hilfe eines Photolackmuäters als Ätzmaske gebildet werden.The thickness of the silicon dioxide layer 4 is then approximately 0.4 μm and the thickness of the polysilicon layer 3 is approximately 0.3 μm. The first Conductive patterns can be created in layers 3 and 4 in the usual way by etching in a CF. plasma with the aid of a photoresist pattern be formed as an etching mask.

Das Verhältnis zwischen den Ätzgeschwindigkeiten von Siliziumdioxid und Polysilizium beträgt etwa 1 : 10 . Dabei wird die Siliziumdioxidschicht 2 nur in geringem Maße angegriffen und etwa bei der Bildung der Siliziumdioxidschicht 4 auf den Flanken 6 des ersten Leitermusters in der Polysiliziumschidi t 3 wieder hergestellt werden.The relationship between the etch speeds of silicon dioxide and polysilicon is about 1:10. The silicon dioxide layer 2 is attacked and only to a small extent for example when the silicon dioxide layer 4 is formed on the flanks 6 of the first conductor pattern in the polysilicon layer 3 again getting produced.

Das Siliziumdioxid auf den Flanken kann auf gleiche Weise wie die erste oder die zweite Siliziumdioxidschicht gebildet werden und weist eine Dicke von etwa 0,06 yum auf.The silicon dioxide on the flanks can be formed in the same way as the first or the second silicon dioxide layer and has a thickness of about 0.06 µm.

Die zweite leitende Schicht 5 kann ebenfalls aus Polysilizium oder aus einem anderen leitenden Material bestehen.The second conductive layer 5 can also be made of polysilicon or consist of another conductive material.

Die Erfindung ist nicht auf die gegebenen Beispiele beschränkt. Im Rahmen der Erfindung sind für den Fachmann viele Abwandlungen möglich.The invention is not restricted to the examples given. Many modifications are possible for the person skilled in the art within the scope of the invention.

Als Halbleitermaterial kommt neben Silizium z.B. auch Galliumarsenid in Betracht.In addition to silicon, gallium arsenide is also used as a semiconductor material into consideration.

Die erste Isolierschicht 2 kann statt aus Siliziumdioxid auch aus einer Doppelschicht dieses Oxids mit Siliziumnitrid oder aus einer einzigen Schicht eines anderen geeigneten Dielektrikums bestehen.The first insulating layer 2 can instead of silicon dioxide from a double layer of this oxide with silicon nitride or from a single layer of another suitable dielectric.

PHN 8135PHN 8135

709815/1138709815/1138

LeerseiteBlank page

Claims (6)

M- Patentansprüche;M- claims; 1.yVerfahren zur HersteLung einer Ladungsübertragungsanordnung, ^-"bei dem auf einer sich auf einem Halbleitersubstrat befindenden ersten Isolierschicht eine erste elektrisch leitende Schicht angebracht wird und dann Bearbeitungen durchgeführt werden, bei denen in der ersten leitenden Schicht ein erstes Leitermuster gebildet und die erste leitende Schicht mit einer zweiten Isolierschicht auf der ersten leitenden Schicht versehen v/ird, wonach auf der zweiten Isolierschicht und auf freien Teilen der ersten Isolierschicht eine zweite elektrisch leitende Schicht angebracht wird, in der ein das erste Leitermuster teilweise überlappendes zweites Leitermuster gebildet wird, dadurch gekennzeichnet, daß die erste leitende Schicht zunächst mit der zweiten Isolierschicht versehen wird, daß dann in der zweiten Isolierschicht und in der ersten leitenden Schicht dasselbe erste Leitermuster gebildet wird und danach freigelegte Flanken des ersten Leitermusters in der ersten leitenden Schicht oxidiert werden, wobei für die Dicke der zweiten Isolierschicht auf den Flanken ein geringerer Wert als für die Dicke angrenzender Teile der zweiten Isolierschicht gewählt wird.1.Y method for the production of a charge transfer arrangement, ^ - "in which a first electrically conductive layer is applied to a first insulating layer located on a semiconductor substrate and then processing is carried out in which a first conductor pattern is formed in the first conductive layer and the first conductive one Layer with a second insulating layer on the first conductive layer, after which a second electrically conductive layer is applied on the second insulating layer and on free parts of the first insulating layer, in which a second conductor pattern is formed which partially overlaps the first conductor pattern, characterized in that that the first conductive layer is first provided with the second insulating layer, that the same first conductor pattern is then formed in the second insulating layer and in the first conductive layer and then exposed flanks of the first conductor pattern are oxidized in the first conductive layer t, wherein a lower value is selected for the thickness of the second insulating layer on the flanks than for the thickness of adjacent parts of the second insulating layer. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Verhältnis zwischen der Dicke der zweiten Isolierschicht auf den Flanken und der Dicke der an die Flanken grenzenden Teile der zuletzt genannten Schicht von höchstens 1 : 4 gewählt wird.2. The method according to claim 1, characterized in that a ratio between the thickness of the second insulating layer on the flanks and the thickness of the parts of the last-mentioned layer adjoining the flanks of at most 1: 4 is selected. 3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens für die erste der zwei leitenden Schichten im wesentlichen Aluminium oder Tantal verwendet wird.3. The method according to any one of the preceding claims, characterized in that essentially aluminum or tantalum is used at least for the first of the two conductive layers. 4. Verfahren nach Anspruch 3» dadurch gekennzeichnet, daß die zweite Isolierschicht auf galvanischem Wege gebildet wird, wobei für die Bildung auf den Flanken eine niedrigere äußere Spannung als für die Bildung der angrenzenden Teile verwendet wird.4. The method according to claim 3 » characterized in that the second insulating layer is formed by galvanic means, a lower external voltage being used for the formation on the flanks than for the formation of the adjacent parts. PHN 8135 709815/1138 ORiGWAL INSPECTEDPHN 8135 709815/1138 ORiGWAL INSPECTED 5· Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet , daß wenigstens für die erste der zwei leitenden Schichten Polysilizium verwendet wird.5. Method according to one of Claims 1 or 2, characterized in that polysilicon is used for at least the first of the two conductive layers. 6. Ladungsübertragungsanordnung, die durch ein Verfahren nach einem der vorhergehenden Ansprüche hergestellt ist.6. Charge transfer arrangement which is produced by a method according to any one of the preceding claims. 709815/1 138709815/1 138
DE19762639479 1975-09-09 1976-09-02 METHOD OF PRODUCING A CHARGE TRANSFER ARRANGEMENT AND CHARGE TRANSFER ARRANGEMENT PRODUCED BY THIS METHOD Withdrawn DE2639479A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7510586A NL7510586A (en) 1975-09-09 1975-09-09 PROCEDURE FOR MANUFACTURING A CARGO TRANSFER DEVICE AND CARGO TRANSFER DEVICE MANUFACTURED USING THE PROCEDURE.

Publications (1)

Publication Number Publication Date
DE2639479A1 true DE2639479A1 (en) 1977-04-14

Family

ID=19824439

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762639479 Withdrawn DE2639479A1 (en) 1975-09-09 1976-09-02 METHOD OF PRODUCING A CHARGE TRANSFER ARRANGEMENT AND CHARGE TRANSFER ARRANGEMENT PRODUCED BY THIS METHOD

Country Status (7)

Country Link
JP (1) JPS5233487A (en)
CA (1) CA1061471A (en)
DE (1) DE2639479A1 (en)
FR (1) FR2324124A1 (en)
GB (1) GB1495377A (en)
IT (1) IT1063690B (en)
NL (1) NL7510586A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3146352A1 (en) * 1980-11-28 1982-09-02 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven SEMICONDUCTOR ARRANGEMENT

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4215156A (en) * 1977-08-26 1980-07-29 International Business Machines Corporation Method for fabricating tantalum semiconductor contacts
JP4739703B2 (en) * 2004-07-14 2011-08-03 富士フイルム株式会社 Manufacturing method of solid-state imaging device
TWI701768B (en) * 2019-08-28 2020-08-11 力晶積成電子製造股份有限公司 Method of manufacturing interconnect structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS579227B2 (en) * 1973-02-28 1982-02-20
GB1444047A (en) * 1973-02-28 1976-07-28 Hitachi Ltd Charge transfer semiconductor devices and methods of fabricating such devices
US3911560A (en) * 1974-02-25 1975-10-14 Fairchild Camera Instr Co Method for manufacturing a semiconductor device having self-aligned implanted barriers with narrow gaps between electrodes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3146352A1 (en) * 1980-11-28 1982-09-02 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven SEMICONDUCTOR ARRANGEMENT

Also Published As

Publication number Publication date
IT1063690B (en) 1985-02-11
CA1061471A (en) 1979-08-28
JPS5233487A (en) 1977-03-14
FR2324124A1 (en) 1977-04-08
NL7510586A (en) 1977-03-11
GB1495377A (en) 1977-12-14

Similar Documents

Publication Publication Date Title
DE1614540C3 (en) Semiconductor device and method for their production
EP0010596B1 (en) Method of forming openings in masks for the production of semiconductor devices
DE2646308C3 (en) Process for producing electrically conductive layers lying close together
DE2253702C3 (en) Method for manufacturing a semiconductor component
DE1764056B1 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
DE2611158A1 (en) PROCESS FOR CREATING OPENINGS IN SILICON BODIES
DE3108377A1 (en) METHOD FOR PRODUCING SEMICONDUCTOR CIRCUITS
DE2546314A1 (en) FIELD EFFECT TRANSISTOR STRUCTURE AND METHOD OF MANUFACTURING
DE2633714C2 (en) Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production
EP0012220A1 (en) Method of making a Schottky contact with a self aligned guard ring
DE2313106A1 (en) METHOD OF MAKING AN ELECTRICAL CONNECTION SYSTEM
DE2550346A1 (en) PROCESS FOR PRODUCING AN ELECTRICALLY INSULATING AREA IN THE SEMICONDUCTOR BODY OF A SEMICONDUCTOR COMPONENT
DE2132034A1 (en) Process for the production of interconnections for electrical assemblies on solid bodies
DE2621165A1 (en) PROCEDURE FOR MAKING A METAL CONTACT
DE2252832C2 (en) Semiconductor component and method for its manufacture
DE2705468A1 (en) METHOD OF MANUFACTURING TRANSISTORS BY ION IMPLANTATION
DE2556038A1 (en) PROCESS FOR PRODUCING FIELD EFFECT TRANSISTORS FOR VERY HIGH FREQUENCIES ACCORDING TO THE TECHNOLOGY OF INTEGRATED CIRCUITS
DE2616907C2 (en) Method for manufacturing a semiconductor component
DE1589076C3 (en) Process for the production of semiconductor arrangements with stable electrical conductors
DE2639479A1 (en) METHOD OF PRODUCING A CHARGE TRANSFER ARRANGEMENT AND CHARGE TRANSFER ARRANGEMENT PRODUCED BY THIS METHOD
DE2927227C2 (en) Process for the production of semiconductor components
DE2020531C2 (en) Process for the production of silicon ultra-high frequency planar transistors
DE3411960C2 (en)
DE2451486A1 (en) PROCESS FOR CREATING THE SMALLEST OPENINGS IN INTEGRATED CIRCUITS
DE2453528C2 (en) Masking process

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: NEHMZOW, F., PAT.-ASS., 2000 HAMBURG

8139 Disposal/non-payment of the annual fee