DE2612249A1

DE2612249A1 - Dupliziertes zeitvielfachkoppelfeld

Info

Publication number: DE2612249A1
Application number: DE19762612249
Authority: DE
Inventors: Bernard Pierre Michel Brochet; Jean-Paul Lager
Original assignee: International Standard Electric Corp
Current assignee: Alcatel Lucent NV
Priority date: 1975-03-27
Filing date: 1976-03-23
Publication date: 1976-10-21
Also published as: DE2612249C2; FR2305908A1; FR2305908B1; GB1497487A

Description

Patentanwalt
Dipl.-Phys. Leo Thul

gart

J.P. Lager 7-2

INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK

Duplizjertes Zeitvielfachkoppelfeld

Die Erfindung betrifft ein dupliziertes Zeitvielfachkoppelfeld mit gemeinsamen Eingängen und Ausgängen für die beiden Vermittlungszweige und einen Rechner für die Steuerung der Vermittlungen.

Kin« derartige Anlage ist aus der französischen Patentschrift 2 l80 171 bekannt. Bei diesem Koppelfeld ist zur Verbindung der Ausgänge der beiden Vermittlungszweige mit dem gemeinsamen Ausgang des Koppelfeldes der Adressenspeicher der letzten Stufe des Koppelfeldes mit einer zusätzlichen Speieherstelle versehen. In dieser Speicherstelle wird ein Steuerbit abgespeichert, dessen Wert mittels einer logischen Schaltung bestimmt, welcher der beiden Vermittlungszweige mit einem gemeinsamen Ausgang verbunden wird.

Aufgabe der Erfindung ist es, eine einfachere Auswahl einer der beiden Vermittlungszweige anzugeben, wobei die verwendeten Bauteile soweit unabhängig voneinander sein sollen, ■ daß ein defektes Bauteil die Punktionsweise nur wenig beeinträchtigt.

16.3.1976

r 609843/0319

J.P.Lager 7-2

Dietj wird gemäß der Erfindung dadurch gelöst, daß zwischen die Ausgänge der beiden Vermittlungszweige und die gemeinsamen Ausgänge des Koppelfeldes eine Zweigauswahlschaltung

ist
geschalter^ die mindestens eine Steuerschaltung beinhaltet, die aufgrund eines Zweigauswahlsignals des Rechners über mindestens eine Umschalteinheit die ausgewählten Ausgänge der beiden Vermittlungszweige mit den gemeinsamen Ausgängen des Zeitvielfachkoppelfeldes verbindet.

Die Erfindung wird nun anhand von Figuren erläutert. Es zeigen:

Fig.l das erfindungsgemäße Zeityielfachkoppelfeld, Pig.2 die Zusammensetzung der Multiplex rahmen,

PMg.3 eine Schaltung zur Auswahl eines der beiden Vermittlung^ zweige,

Fig.4 zur Verdeutlichung der Arbeitsweise der Schaltung nach Fig.3.

Das erfindungsgemäße Zeitvielfachkoppelfeld besteht aus zwei Zweige.·η B₁ und E^. Jeder Zweig enthält eine erste Zeitvielfachkoppolstufe für die Eingangskanäle, die aus mehreren unabhängigen parallelgeschalteten Zeitvielfachgruppen besteht, eine Raumvielfachstufe, die mit allen Zeitvielfachgruppen verbunden ist, und eine zweite Zeitvielfachstufe für die Ausgangskanäle, die ebenfalls aus mehreren unabhängigen Zeitvielfachgruppen besteht, wobei die Anzahl der Ausgangszeitvielfachgruppen gleich der Anzahl der Eingangszeitvielfachgruppen ist.

609843/0319

J.P.Lager 7-2

In Pi.g.1 ist nur eine Zeitvielfacheinheit GT,1 für den
Zweig B₁ dargestellt und GTl,2 für den Zweig B₃. Die Eingänge der Zeitvielfacheinheiten GTl,1 und GTl,2 sind mit den Eingängen E₀, bis E^₁- verbunden. Die Raumkoppelstufe ist mit GS₁ bzw. GSp bezeichnet. Von der Ausgangszeitvielfachstufe sind entsprechend nur die Ausgangszeitvielfacheinheiten GT2,1 für den Zweig B₁ und GT2,2 für den Zweig Bp dargestellt. Deren Ausgangssignale sind an Ausgängen
Sq bis S₁,- abgreifbar.

Zur Steuerung des Koppelfeldes ist ein Rechner 1 und ein Taktgeber 2 vorgesehen.

Die 16 Ausgänge der Zweige B₁ bzw. Bp sind mit J₀ bis J₁,-bezeichnet. Für jeden der beiden Zweige ist eine Steuerschaltung CC. bzw. CCp vorgesehen, die jeweils eine Umschalteinheit CA₁ bzw. CAp steuern.

Zur Erläuterung der Arbeitsweise des erfindungsgemäßen Zeitvielfachkoppelfeldes ist in Pig.2 die zeitliche Verschachteiung der Spraehinf ormationen an den Ausgängen J₀ bis J^ ,-dargestellt. Jeder Zeitvielfachrahmen besteht aus 32 Kanälen, Für jeden Kanal sind 8 Bitstellen vorgesehen. In Fig.2 ist jede Bitstelle in der B'orm E(V¹J) dargestellt, wobei der Index i den Ausgang des betreffenden Zweiges darstellt und damit von 0 bis 15 läuft, während der Index j die Kanalnummer innerhalb eines Rahmens darstellt und deshalb von .1 bis 32 läuft. Die einzelnen Bitstellen sind unabhängig mit bl bis b8 bezeichnet.

Mittels eines Taktes Hp wird erreicht, daß die Kanäle untereinander um eine halbe Bitstellendauer versetzt sind.

609843/0319

J.P.Lager 7 - 2 .

DicGos Multiplexprinzip wird dann dahingehend ausgenutzt, daß die Umschalteinheit CAp und ihre zugehörige Steuerschaltung CCp diejenigen Signale verarbeitet, die von Ausgängen J mit geradzahligem Index stammen. Entsprechend verarbeitet die Umaehalteinheit CA. und ihre zugehörige Steuerschaltung CC. die Ausgangssignale von den Ausgängen J mit ungeradzahligem Index. Innerhalb der jeweiligen Umschalteinheiten treten damit keine Signale mit einer gegenseitigen Verschiebung von einer halben Bitstellendauer auf.

In Fig.3 sind die beiden Umschalteinheiten CA. und CAp und ihre zugeordneten SteuerschsQtungen CC₁ und CCp dargestellt, die im wesentlichen die Zweigauswahlschaltung 3 in Fig.l bilden und die den Ausgängen J„ bis J.f- der Zeitvielfacheinheit en GT2,1 und GT2,2 zugeordnet sind. Dabei sind lediglieh die Umschalteinheit CA. und ihre Steuerschaltung CC. im Detail dargestellt.

Die Umsehalteinheit CA. besteht aus 8 Schaltelementen el bis e8, deren Ausgänge mit den Ausgängen S„ bis S.η verbunden sind und deren Eingänge mit den Ausgängen J„ bis J.j. der Zweige B. und Bp verbunden sind.

Diese Sehaltelemente sind identisch aufgebaut, das Schaltelement el ist dargestellt. Dieses Schaltelment besteht aus zwei UND-Schaltungen G₁ und G₂ und einer ODER-Schaltung G-,.

Die Schaltelemente el bis e8 werden von Signalen vom zugeordneten Typ D Flip-Flop gesteuert, die einen Teil der Steuereinheit CC₁ bilden. Diese Flip-Flops sind mit FF₁ bis FFg bezeichnet. Bezogen auf das Schaltelement el, aktiviert das Signal an den Ausgängen Q und Q des Flip-Flops FF₁ lediglich eine der UND-Schaltung G₁ und Gp und zwar so, daß der

609843/0319

J.P.Lager 1 - 2

Anschluß S_n entweder mit dem Ausgang J_Q vom Zweig B. oder mit dem Ausgang J_n des Zweiges B₀ verbunden wird.

Der Dateneingang D dieser Flip-Flops ist mit dem Ausgang eines Speichers 10 über eine Leitung EBR¹ verbunden. Dieser Speicher 10 enthält die Zweigauswahldaten, bezogen auf.die durchzuschaltenden Kanäle.

Der Rechner 1 stellt diese Zweigauswahldaten über eine
erste Zwischenschaltung 12 zur Verfügung, begleitet von der Adresse desjenigen Kanals, dem diese Daten zugeordnet sind. Diese:'Adressencode erscheint auf einer Gruppe von Leitungen ADRM, und bewirkt die Abspeicherung der Zweigauswahlinformation auf einer Leitung EBR in den Speicher 10. Zu diesem Zweck liegt der Adressencode am Adresseneingang des Speichers 10 an, wozu außerdem noch eine Adressenschaltung lh vorgesehen ist.

Die Steuerschaltung CC₁ ist mit einer Taktwiederholungsschaltung 16 versehen, die aus den Taktimpulsen die Adressencodes gewinnt, die zum Auslesen des Speichers 10 benötigt werden. Diese Ausleseadressen erscheinen auf einer Leitungsgruppe ADRH und bezeichnen die Adressen aller Kanäle. Die Adressericode entsprechen demnach ihrer Reihenfolge den
Adressen der Kanäle V_nI₅V₃I, V₁₄I, bis V₁₄I, V_Q2, V₂2 bis V.κ31. Die Adressencode werden dabei vom Ausgang eines nicht dargestellten Zählers erhalten, der Impulse zählt, deren Frequenz umgekehrt proportional zur Bitstellendauer ist. Der Speicher 10 gibt daher auf der Leitung EBR¹ ein Signal ab, das denjenigen Zweig bezeichnet, der dem Kanal zugeordnet ist, dessen Adresse am Ausgang des Adressenschalters Ik erscheint; dabei wird ein geeignetes Signal an den Eingang des Speichers 10 angelegt.

609843/0319

J.P.Lager Ί - 2

Die Information auf der Leitung EBR' wird danach in einem der Flip-Flops FF bis B¹Fn abgespeichert. Dies wird durch Anlegen eines Impulses an den Aufnahmeeingang H dieser Flip-Flops erreicht. Diese Impulse laufen auf Leitungen Hai, Ha2, bis Ha8, die die Eingänge H mit den Ausgängen eines Impulsverteilers 18 verbinden. Die zu verteilenden Impulse laufen auf einer Leitung Ha, die mit dem Ausgang einer UND-Schaltung 20 verbunden ist. Der eine Eingang dieser UND-Schaltung 20 ist mit einer Leitung HIr verbunden, die ein Signal trägt, dessen Frequenz doppelt so hoch is,t wie der umgekehrte Wert einer Bit Stellendauer und dessen Flanken bezüglich den Flanken des Signal auf einer Leitung H2 verschoben sind, wobei letzteres von der Taktwiederholungsschaltung l6 erzeugt wird. Das Signal auf der Leitung H2 kann mittels eines Schaltkreises 22 phasenverschoben werden. Dieser Schaltkreis 22 beinhaltet einen Inverter 24 und einen Schalter 26, die dazu dienen, entweder das auf der Leitung H2 laufende Signal oder das Signal am Ausgang des Inverters 24 zu erhalten. Da die Steuerschaltung CC., die die Schaltung 22 enthält, diejenigen Zeitlagen verarbeitet, deren Binärelemente auftreten, wenn das Signal auf der Leitung H2 den logischen Wert 1 besitzt, ist der Zustand des Schalters 26 derart, daß die Leitung H¹2 am Ausgang der Schaltung 22 direkt mit der Leitung H2 verbunden ist.

Diese Leitung H'2 ist mit dem invertierenden Eingang der Torschaltung 20 verbunden, sowie mit dem Steuereingang EL des Speichers 10 und dem Steuereingang des Adressenschalters

Die; IrnpulGverteilerschaltung 18 wird durch einen Teil des Adressencodes gesteuert, der durch die Taktschaltung 16 er-

609843/0319

J.-P.Lager 7-2

zeugt wird. Im gezeigten Beispiel wird die Steuerung durch die letzten drei Binärstellen des Adressencodes bewirkt.

Um die Operation der Steuerschaltung CC₁ zu überprüfen,
kann der Rechner 1 überprüfen,ob die Zweigauswahlinformation am Ausgang des Speichers 10 direkt der Adresse entspricht, der sie zugeordnet ist. Zu diesem Zweck ist eine
zweite Zwischenschaltung 28 vorgesehen, deren Eingänge
die Zweigauswahlinformation auf der Leitung EBR¹ erhalten, und den Adressencode, der am Adresseneingang des Speichers 10 anliegt. Die Zwischenschaltung 28 speichert diese Daten und gibt sie an den Rechner 1 ab, wenn dieser die Daten
anfordert.

Der Aufbau der Schaltungen CAp und CCp entspricht dem Aufbau der Schaltungen CA^ und CC., mit der Ausnahme, daß der Schalter 26 in seinen jeweils anderen Zustand gesetzt ist.

Der Schalter 26 gestattet damit den identischen Aufbau der Zweigauswahlschaltungen bzw. Steuerschaltungen, unabhängig .ob sie den geradzahligen oder ungeradzahligen Ausgängen zugeordnet werden. Der Schalter 26 wird manuell eingestellt, wenn diese identischen Schaltungen in die Vermittlungsstelle eingebaut werden.

Fig.4 veranschaulicht die Arbeitsweise der Steuerschaltung CC₁.

"Die oberste Linie zeigt den auf der Leitung H2 laufenden
Impulszug, dessen Wert zwischen den beiden logischen Werten 0 und 1 wechselt.

Wenn dieser Wert O'ist, kann der Speicher 10 gelesen werden

609843/0319

J.P.Lager 7-2'

und der Wert des Signals, das an den Eingang EL angelegt wird, ist ebenfalls O₅ wodurch die Ausieseoperation ermöglicht wird. Außerdem wird der Adressenschalter so gesetzt, daß der von der Taktschaltung 16 erzeugte Code an seinem Ausgang auftritt.

Wenn das Signal auf der Leitung H2 den logischen Wert 1 besitzt, kann in den Speicher eingeschrieben werden. Für diesen Zweck wird der Adressenschalter in seinen anderen Zustand versetzt, und das am anderen Eingang EL anliegende Signal ermöglicht die Einschreiboperation; die vom Rechner 1 erhaltenen Daten können dann in den Speicher 10 eingeschrieben werden.

Zur Vereinfachung ist nur der zum Ausgang J_n gehörende '.ei trahmen durch die zweite Linie in Fig. 4 dargestellt. L-ahoi ist f dasjenige Intervall, während dem sichergestellt ist, daß ein Bit gleichzeitig an den beiden Ausgängen J₀ der Zweig EL· und B- abgreifbar ist, da zwischen den Signalen der beiden Zweige Zeitverschiebungen auftreten können.

Die dritte Linie zeigt die auf der Leitung HIr laufenden Signale und die vierte Linie zeigt die Signale auf der Leitung Ha. Letztere Signale werden auf die Leitungen Hai bia Ha8 gegeben, deren Signale auf den folgenden vier Linien dargestellt sind.

Im folgenden wird nun der Vermittlungsvorgang insbesondere bezüglich des Kanals V i beschrieben.

Zur Zeit ti (viertletzte Zeile von Fig.4) erscheint die Adresse des Kanals V i am Ausgang ADRH der Taktschaltung 16 (vgl. neunte Linie der Fig.4), wobei vorausgesetzt wird,

609 8 43/0319

J.P.Lager 7 - 2

daß eine Verbindung zwischen den Leitungen Ha und Hai inner halb der Verteilschaltung 18 hergestellt wird. Unmittelbar danach erscheint die Zweigauswahlinformation auf der Leitung EBR¹, wie in der zehnten Linie dargestellt (VAL EBR¹

Zur Zeit t2 erscheint die Abfallflanke des Signals auf der Leitung Hai und diese Abfallflanke am Eingang H des Flip-Flops FF. bewirkt, daß die Signale am Flip-Ftop-Ausgang den logischen Wert der Zweigauswahlinformation annehmen (vgl. Linie 11 von Fig.4). Taucht demnach ein Bitwert 0 am Ausgang Q des Flip-Flops auf, wird der Ausgangsanschluß S_Q mit dem Ausgang J_Q des Zweigs Bp verbunden, erscheint ein Bitwert I, wird der Ausgang J-, des Zweiges B₁ mit dem Anschluß S_Q verbunden.

Zur Zeit t3 ist sichergestellt, daß das erste Bit b. des Kanals V i an den Ausgängen J_Q der Zweige Β_Λ und B₂ abgreifbar ist. Ci emäß der Zweigauswahlinformation ist die Bitserie b. bis bn des Kanals V i entweder vom Zweig B. oder vom Zweig B₂ erhalten worden und ist nun am Ausgang Sq verfügbar.

Zur Zeit t,, nimmt das Signal auf der Leitung H2 den logischen Wert 0 an und veranlaßt dadurch eine Änderung des Adressencodes auf den Leitungen ADRH, wobei nun die Adresse des

2
Kanals V i angezeigt wird und damit die Ausgänge J₂ der Zweige B. und B₂; damit wird die Verbindung innerhalb der Verteilerschaltung 18 geändert, d.h., die Leitungen Ha2 und Ha werden miteinander verbunden. Der nächste Impuls auf der Leitung Ha gelangt damit zur Leitung Ha2 und speichert

die Zweigauswahlinformationen bezüglich des Kanals V i im Flip-Flop FF₂.

609843/0319

J.P.Lager 7-2

Dieser Vorgang wiederholt sich für alle geradzahligen Ausgänge der Zweige B₁ und B₀, d.h. bis zu den Ausgängen J.n. Zu diesem Zeitpunkt speichert dann das Flip-Flop FFg die Zweigauswahlinformation bezüglich dieses Ausgangs J₁ ji ·

Zur Zeit t5 beginnt dieser Ablauf von vorne mit den Ausgängen J₀ . Die Zeitpunkte, zu denen in den Speicher 10 eingeschrieben werden kann, sind durch die Impulse auf der letzten Zeile in Fig.H dargestellt.

Bei dem gewählten Ausführungsbeispiel müssen die Signale an den Ausgängen S^ bis S₁,- wieder in Phase gebracht werden. Dies wird durch D-Flip-Flops erreicht, deren Eingänge D mit den Ausgängen S_Q bis S.,^ verbunden sind und deren Speichereingang mit den Signalen mit der Frequenz der Signale auf der Leitung H2 beschickt wird. Damit kann eine Phasenänderung vorgenommen werden, wie sie für die Einrichtungen erforderlich ist, die dem Koppelfeld nachgeschaltet sind.

609843/0319

Claims

- li -

J".P.Lager 7-2

Patentansprüche

Γ) Dupliziertes Zeitvielfachkoppelfeld mit gemeinsamen Eingängen und Ausgängen für die beiden Vermittlungszweige und einem Rechner zur Steuerung der Vermittlung, dadurch gekennzeichnet, daß zwischen die Ausgänge (Jq...J₁₅) der beiden Vermittlungszweige (B₁, B₂) und die gemeinsamen Ausgänge (Sq...S₁₅) des Koppelfeldes eine Zweigauswahlschaltung (3) geschaltet ist, die mindestens eine Steuerschaltung (CCl) beinhaltet, die aufgrund eines Zweigauswahlsignals des Rechners (1) über mindestens eine Umschalteinheit (CAl) die ausgewählten Ausgänge (Jq.-.J^) der beiden Vermittlungszweige (B₁, B₂) mit den gemeinsamen Ausgängen (S₀-..S_1t-) des Zeitvielfachkoppelfeldes verbindet.
2. Dupliziertes Zeitvielfachkoppelfeld nach Anspruch 1,wobei die an den Ausgängen der Vermittlungszweige anliegenden Multiplexrahmen jeweils um eine halbe BitStellendauer gegeneinander verschoben sind (Fig.2), dadurch gekennzeichnet, daß die Zweigauswahlschaltung (3) zwei Umschalteinheiten (CAl, CA2) mit je einer Steuerschaltung (CCl, CC2) enthält, wobei die erste Umschalteinheit (CAl) und die erste Steuer-• schaltung (CCl) zur Verbindung der Ausgänge mit geradzahliger Nummer (J„,J' . . . J₁^ ) und die zweite Umschalteinheit (CA2) und die zweite Steuerschaltung (CC2) zur Verbindung der Ausgänge mit ungeradzahliger Nummer (J₁, J-,, ...J₁₅) mit den • . gemeinsamen Ausgängen (Sq...S₁,-) dienen.
3. Dupliziertes Zeitvielfachkoppelfeld nach Anspruch 1 und 2, dadurch gekennzeichnet, daß eine Umschalteinheit (CAl, CA2) mehrere Umschaltelemente (el...e8) besitzt, deren Eingänge

609843/0319

J.P.hager 7-2.

mit den einander entsprechenden Ausgängen (J^...J^₁-) der beiden Vermittlungszweige und deren Ausgänge einen der Ausgänge (Sq...S₁₅) des Koppelfeldes bilden₃ und daß in der Steuerschaltung (CCl, CC2) erste Speichereinrichtungen vorhanden sind, die die Zweigauswahlinformation für jeweils einen Kanal speichern.
4. Dupliziertes Zeitvielfachkoppelfeld nach Anspruch 3, dadurch gekennzeichent, daß eine Steuerschaltung (CCl₃ CC2) über einen zweiten Speicher (10) verfügt, der die Zweigauswahlinformationen für alle Kanäle enthält, und daß Adressiereinrichtungen vorgesehen sind, dis die vom Rechner (1) erhaltenen Zweigauswahlinformationen in den ,zweiten Speicher (10) einschreiben und auf die ersten Speichereirrichtungen verteilen.
^lj. Dupliziertes Zeitvielfachkoppelfeld nach Anspruch 3 und 4, dadurch gekennzeichnet, daß die ersten Speichereinrichtungen aus Flip-Flops (FFl...FF8) bestehen, deren Datenspeichereingänge mit dem Ausgang einer Verteilerschaltung (l8) verbunden sind, der von den die Kanäle bezeichnenden Adressencodes gesteuert wird.
6. Dupliziertes Zeitvielfachkoppelfeld nach Anspruch 1 bis 6, dadurch gekennzeichnet,daß in einer Steuerschaltung (CCl, CC2) eine Einrichtung zur Phasenverschiebung der Taktimpulse vorhanden ist, die entsprechend der Phasenlage der Multiplexrahmen betätigt wird, und daß am Ausgang des Koppelfeldes Phasenkorrekturschaltungen vorhanden sind, die von den Taktimpulsen gesteuert werden.

609843/0319

Leerseite