DE2559754C2 - Camera with an electronic shutter control circuit - Google Patents
Camera with an electronic shutter control circuitInfo
- Publication number
- DE2559754C2 DE2559754C2 DE19752559754 DE2559754A DE2559754C2 DE 2559754 C2 DE2559754 C2 DE 2559754C2 DE 19752559754 DE19752559754 DE 19752559754 DE 2559754 A DE2559754 A DE 2559754A DE 2559754 C2 DE2559754 C2 DE 2559754C2
- Authority
- DE
- Germany
- Prior art keywords
- shutter
- counter
- time
- count
- camera
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B7/00—Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
- G03B7/08—Control effected solely on the basis of the response, to the intensity of the light received by the camera, of a built-in light-sensitive device
- G03B7/091—Digital circuits
- G03B7/093—Digital circuits for control of exposure time
Description
3 43 4
puls-Zählbeginns des Zeitbildner-Zählers in bezug auf Apex-Wert errechneten Belichtungszeit entsprechende
den Zeitpunkt des Ablaufbeginns des vorderen Ver- Anzahl von Impulsen, die dem Eingang /zugeführt werschlußelements
um eine dem Oberdeckungsbetrag der den. Solange diese Impulse am Eingang / noch nicht
beiden Verschlußelemente äußerst exakt entsprechende aufgetreten sind, sind alle Flipflops FF 1 bis FFn zurück-Zeitdauer
verzögern, so daß sich die Zeitdauer zwischen 5 gesetzt, so daß ihre Ausgaingssignaje Q den binären
dem Zeitpunkt des Ablaufbeginns des ersten und des Wert »/0« und ihre Ausgangssignale Q den binären Wert
zweiten Verschlußelements um eine diesem Oberdek- »1« aufweisen. Wenn nun der erste Impuls über den
kungsbetrag genau entsprechende Zeitdauer verlän- Eingang / und das UND-Glied A 1 zum Setzeingang S
gert dus Flipflops FF1 gelangt, geht dessen Ausgangssignal
Die Erfindung wird nachstehend anhand von Ausfüh- io Q auf »1« und sein Ausgangssignal Q auf »0« über. Beim
rungsbeispielen unter Bezugnahme auf die Zeichnung zweiten Impuls von der Rechenschaltung EC wird das
Il näher beschrieben. Es zeigt UND-Glied A2 aufgrund dieses Impulses und des binä-
"'' F i g. 1 die Oberdeckung eines vorderen und hinteren ren Zustands »1« am Ausgang Q des Flipflops FFl
!;■; Verschlußvorhangs beim Spannen eines Schlitzver- durchgeschaltet, so daß der zweite Impuls von der Re-J§
Schlusses einer Kamera, 15 chenschaltung EC in den Eingang 5 des Flipflops FF2
H F i g. 2 ein Schaubild zur Veranschaulichung des Ab- eingegeben wird. Dieses Flipflop FF2 schaltet darauff|
laufvorgangs der Verschlußvorhänge gemäß F i g. 1, * hin um, so daß sein Ausgangssignal Q den Wert »1«
% Fig.3 ein Ausführungsbeispiel einer digitalen Ver- annimmt, während das Ausgangssignal Q »0« wird.
Jf schlußsteuerschaltung für eine Kamera, Wenn jeweils von der digitalen Rechenschaltung. EC
ff Fig.4SignaJverläufezur Veranschaulichung der Ar- 20 nacheinander Impulse abgegeben werden, werden die
H beitsweise der Verschlußsteuerschaltung gemäß F i g. 3 Flipflops FFl bis FFn nacheinander gesetzt, so daß eine
i;| und der Anzahl von Impulsen entsprechende Anzahl von |i F i g. 5 eine vorteilhafte Ausgestaltung der Verschluß- Flipflops gesetzt wird. Dabei nimmt das Ausgangssignal
fJt steuerschaltung gemäß F i g. 3. Q eines jeden gesetzten Flipflops den Wert »1« und sein
ff F i g. 1 zeigt die Überdeckung eines vorderen und hin- 25 Ausgangssignal Q den Wert »0« an/
'0 teren Verschlußelements bzw. Verschlußvorhangs eines Durch weiteres Niederdrücken des nicht gezeigten
■; Schlitzverschlusses, während F i g. 2 in Form von Kenn- Auslöseknopfes nach dem Setzen der Flipflops beginnt
C linien die Beziehung zwischen Ablaufzeit und Ablauf- der vordere Vorhang des Schlitzverschlusses mittels ei-
U strecke beider Verschlußvorhänge darstellt Der in der nes in der Zeichnung nicht dargestellten üblichen Me-
Ά Zeichnung mit g bezeichnete Abstand zwischen den 30 chanismus abzulaufen. Gleichzeitig mit diesem Ablau-,jv
Punkten a und b stellt einen Überdeckungsbetrag der fen wird der Hauptschalter 5IVl geschlossen, so daß die
I Verschlußvorhänge dar. In F i g. 2 ist die Ablaufzeit des Taktimpulse vom Taktimpulsgenerator P in den Zähler
! ■ Schlitzverschlusses mit tg und die Abweichung von tg GCeingegeben werden. Der Zähler GC ist derart einge-
;·.■ mit tm bezeichnet. In der Praxis beträgt tg + tm nähe- stellt, daß er nach Zählen einer bestimmten Anzahl von
,:'; rungsweise 4 ms ä 1 ms, was durch Feineinstellung ein- 35 Taktimpulsen, die der vom vorderen Verschlußvorhang
ft gestellt wird, um die Genauigkeit der Belichtungszeit zu zum Durchlaufen des Überdeckungsbetrages 9 benötig-
I:: erhöhen. Falls der Schlitzverschluß derart ausgelegt ist, ten Zeit tg entspricht, ein Ausgangssignal »1« erzeugt,
fei daß bei Abschluß des Vers^hlußspannens zwischen dem so daß die Taktimpulse nach Ablauf der Zeit tg nach
' vorderen und dem hidterefl Verschlußvorhang ein Spalt dem Schließen des Hauptschalters SlV 1 in den Binär-
; entsteht, nimmt die g^nani'te Ablaufzeit feinen negati- 40 zähler BCeingegeben werden. Auf diese Weise wird mit
ί ven Wert an. Hilfe des Zählers GC die Zeit tg korrigiert, die dem
fi Fig.3 zeigt den Scha'tungsaufbau eines Ausfüh- Betrag g(Fig. 1) der Überdeckung zwischen dem vor-
|!v rungsbeispiels einer <ügita'ftn Verschlußsteuerschaltung deren und dem hinteren Verschlußvorhang entspricht.
y; für eine Kamera. In fler F'&ur ist mit P ein Taktimpuls- Zur Kompensation der Toleranzzeit tm kann die Fre-1
generator bezeichnet, dessen Frequenz mit Hilfe eines 45 quenz des Taktimpulsgenerators P mit Hilfe des EIe-Elements
RP einstellbar is1. SVV l ist ein Hauptschalter, ments RPderart eingestellt werden, daß die Zählung der
iv SW2 ein RücksetzsChaltei. GC ein Zähler, der die Zeit bestimmten Anzahl von Taktimpulsen durch den Zähler
■ ■ tg für den Ablauf des Überdeckungsbetrages g gemäß GCgenau der Zeit tg + tm entspricht. Nach Ablauf der
j: Fig. 1 zählt; BC isi ein Binärzähler für die Ermittlung Zeitspanne tg + tm nach Ablaufbeginn des vorderen
■';, der tatsächlichen Belichtungszeit, A 1 bis An sind UND- 50 Verschlußvorhangs erzeugt daher der Zähler GC ein
Glieder, FFl bis FFn sind Flipflops, G 1 bis Gn sind Ausgangssignal »1«, woraufhin die Taktimpulse in den
NAND-Glieder und LD1 bis LDn sind Anzeigeelemen- Binärzähler BC eingegeben werden. Wenn die Perite,
beispielsweise Leuchtdioden. AT'isi ein UND-Glied, odendauer der Taktimpulse Ims (1/100Os) beträgt,
Teine Verschlußtreiberschaltung und MgTein Startma- wird 1/1000 s nach dem tatsächlichen Ablaufbeginn des
: gnet für den Ablauf des hinteren Verschlußvorhangs. 55 vorderen Verschlußvorhangs in der ersten Binärstufe 2°
i\ EC ist eine an sich bekannte digitale Rechenschaltung des Binärzählers BC ein Rücksetzsignal erzeugt, das an
zur Berechnung der Belichtungszeit als Apex-Wert in den Rücksetzeingang R des Flipflops FFl angelegt
,'·.:■ Abhängigkeit von den an der Kamera eingestellten Be- wird und dieses Flipflop zurücksetzt. Dadurch geht deslichtungsdaten
und der gemessenen Objekthelligkeit. sen Ausgangssignal Q auf »0« über, während sein Aus-•
Die Rechenschaltung F,Cerzeugt Impulse, deren Anzahl 60 gangssignal Q »1« wird. Danach wird von der zweiten
dem Rechenergebnis entspricht. / ist ein Eingang, dem Binärstufe 21 des Binärzählers BC nach 1/50Os
das Ausgangssignal der digitalen Rechenschaltung EC (1/1000 s · 21 = 1/500), von der dritten Binärstufe 22
zugeführt wird. nach 1/250s(l/1000 · 22 = 1/250) und so weiter jeweils
Nachfolgend wird die Arbeitsweise der Schaltung ein Rilcksetzsigna! in den Rücksetzeingang eines Flipvon
F i g. 3 näher erläutert. Wenn ein in der Zeichnung 65 flops nach dem anderen eingegeben. Wenn in den Einnicht
dargestellter Auslöseknopf um einen ersten Beta- gang /drei Impulse von der Rechenschaltung ECeingetigungshub
niedergedrückt wird, nimmt die Rechen- geben worden sind, sind die Flipflops FFl bis FF3 geschaltung
ECihren Betrieb auf und erzeugt eine der als setzt, während sich die Flipflops FF4 bis FFnim iückge-start of pulse counting of the timer counter with respect to the apex value calculated exposure time corresponds to the time of the start of the sequence of the front Ver. As long as these pulses have occurred at the input / not yet extremely exactly corresponding to both shutter elements, all flip-flops FF 1 to FFn are delayed back-time period, so that the time period is set between 5, so that their output signal Q corresponds to the binary at the time of the start of the sequence of the first and the value “/ 0” and its output signals Q have the binary value of the second closure element around one of this upper decal “1”. Now, if the first pulse lengthened on the kung exact amount corresponding period input / and the AND gate A 1 to the set input S dus flip-flop FF 1 Gert passes, is the output signal The invention is described hereinafter of exemplary io Q to "1" and its output signal Q to "0". When approximately examples with reference to the drawing second pulse from the computing circuit EC , the II will be described in more detail. It shows AND element A 2 due to this pulse and the binary "" F i g. 1 the overlap of a front and rear state "1" at the output Q of the flip-flop FF1! so that the second pulse from the re-closing of a camera, circuit EC in the input 5 of the flip-flop FF2 HF i g. 2. A diagram to illustrate the process is entered g in accordance with F i. 1, * out in a way, that its output Q the value "1"% 3 shows an embodiment of a digital encryption assumes while the output signal Q 'is 0 ". Jf-circuit means for a camera, if each . ff from the digital arithmetic circuit EC Fig.4SignaJverläufezur the working are given 20 sequentially pulses illustration, the H are Functioning of the shutter control circuit shown in F i g 3 flip-flops FFI set to FFn sequentially so that a i; |., and the number v on pulses corresponding number of | i F i g. 5 an advantageous embodiment of the locking flip-flops is set. The output signal fJt takes control circuit according to FIG. 3. Q of each set flip-flop has the value "1" and its ff F i g. 1 shows the overlap of a front and back output signal Q the value »0« /
'0 direct closure element or curtain of a By further depressing the not shown ■ ; Focal plane shutter, while F i g. 2 begins in the form of ISIN release button after setting the flip-flop C lines, the relationship between elapsed time and expiration of the front curtain of the focal plane shutter by means of egg U distance of both shutter curtains is the usual in the nes not shown in the drawing metal Ά drawing with g distance between the 30 mechanisms to expire. Simultaneously with this expiry, jv points a and b represents an overlap amount of the fen, the main switch 5IVl is closed, so that the I shutter curtains. In F i g. 2 is the expiry time of the clock pulse from the clock pulse generator P in the counter! ■ Focal plane shutter with tg and the deviation from tg GC can be entered. The counter GC is designated in this way by tm. In practice tg + tm approximates that after counting a certain number of ':'; approximately 4 ms ms ä 1, which by fine adjustment switch 35 clock pulses, which is provided by the front curtain ft, benötig- the accuracy of the exposure time to traverse the overlap amount increase I :: 9. If the focal plane shutter is designed in such a way that corresponds to the time tg , an output signal "1" is generated, so that at the end of the closing tensioning between the so that the clock pulses after expiry of the time tg to the front and the rear shutter curtain a gap between the closing of the Main switch SlV 1 in the binary; arises, the g ^ nani'te expiry time takes fine negative 40 counter BC to be entered. In this way, with ί ven value. With the help of the counter GC corrects the time tg , which shows the fi Fig.3 shows the circuit structure of an execution amount g (Fig. 1) of the overlap between the previous example of a lock control circuit and the rear one Shutter curtain corresponds.
y; for a camera. In F '& ur, P is a clock pulse- To compensate for the tolerance time tm , the fre- 1 generator can be referred to, the frequency of which can be set with the help of a frequency of the clock pulse generator P with the help of the EIe element RP 1 . SVV 1 is a main switch, RP ments can be set in such a way that the count of iv SW2 is a reset holdi. GC a counter which corresponds to the number of clock pulses determined by the counter ■ ■ tg for the expiry of the excess amount g according to GC exactly to the time tg + tm. After j: Fig. 1 counts; BC is a binary counter for determining the time span tg + tm after the beginning of the front ■ ';, the actual exposure time, A 1 to An are AND 50 shutter curtain, therefore the counter GC generates a member, FFl to FFn are flip-flops, G 1 to Gn are output signal "1", whereupon the clock pulses in the NAND gates and LD 1 to LDn are display element binary counters BC are entered. If the perite, for example, light emitting diodes. AT'isi is an AND element, the duration of the clock pulses Ims (1 / 100Os), Teine shutter driver circuit and MgTein Startma- is 1/1000 s after the actual start of the sequence of the: gnet for the sequence of the rear shutter curtain. 55 front shutter curtain in the first binary level 2 ° i \ EC is a known digital arithmetic circuit of the binary counter BC generates a reset signal which is applied to the reset input R of the flip-flop FFl as an apex value to calculate the exposure time, '·.: ■ Depending on the loading set on the camera and this flip-flop resets. This results in the lighting data and the measured object brightness. sen output signal Q to "0" while its output • The arithmetic logic unit F, C generates pulses, the number of which is 60 output signal Q "1". Then the second corresponds to the calculation result. / is an input to which the binary level 2 1 of the binary counter BC is fed after 1/50Os the output signal of the digital arithmetic circuit EC (1/1000 s · 2 1 = 1/500) from the third binary level 2 2 . after 1 / 250s (1/1000 · 2 2 = 1/250) and so on in each case. into the reset input of a flip of F i g. 3 explained in more detail. If one entered in the drawing 65 flops after another. If the release button (not shown) is depressed by a first step / three pulses from the arithmetic circuit EC , the arithmetic has been given, the flip-flops FF1 to FF3 circuit EC start their operation and generate one of the sets while the flip-flops FF4 to FFn in the back
55
setzten Zustand befinden. Wenn nun in den Binärzähler BC in festen Zeitabständen Taktimpulse eingegebenset state. If now clock pulses are entered into the binary counter BC at fixed time intervals
werden, dauert es nach dem Ablaufbeginn des vorderen lit takes after the beginning of the expiry of the front l
Verschlußvorhangs (1/1000 · 22 + tg + fm)s, bis auchShutter curtain (1/1000 · 2 2 + tg + fm) s, up to also
die Ausgänge Q der zunächst gesetzten Flipflops FFl 5 ,the outputs Q of the initially set flip-flops FFl 5,
bis FF3 das Ausgangssignal »1« erzeugen. Wenn dieser Zustand erreicht ist, liegen alle Eingänge des UND-Glieds .4P an »1«, so daß über die Treiberschaltung T der Startmagnet MgTzum Schließen des Verschlusses betätigt wird.to FF3 generate the output signal »1«. When this state is reached, all inputs of the AND gate .4P are at "1", so that the starting magnet MgT is actuated via the driver circuit T to close the shutter.
Die vorstehend beschriebene Arbeitsweise entsprichtThe procedure described above corresponds to
dem Fall der Impulse B gemäß F i g. 4. Jede Kamera |tthe case of the pulses B according to FIG. 4. Each camera | t
besitzt eine spezielle tg- und f/n-Zeit, die jeweils durch ;|: has a special tg and f / n time, each marked by; | :
richtige Einstellung der einstellbaren Periodendauer der ^ correct setting of the adjustable period of the ^
Taktimpulse entsprechend der Zeit tg + tm berücksich- 15 |ϊClock pulses corresponding to the time tg + tm take into account 15 | ϊ
tigt werden können. W< can be done. W <
Wenn die Periodendauer der Taktimpulse verändert J-If the period of the clock pulses changes J-
wird, ändert sich auch die Periodendauer der in den ;/changes the period of the; /
Binärzähler BC eingegebenen Impulse und die zum ; Binary counter BC entered pulses and the ;
Zählen benötigte Zeit. Daher treten selbst bei Verände-Counting time needed. Therefore, even with changes
rung dieser Periodendauer zur Durchführung der er- ;.tion of this period to carry out the he;.
wähnten Einstellung im Bereich kurzer Belichtungszei- :mentioned setting in the area of short exposure time-:
ten keine Schwierigkeiten auf.did not cause any difficulties.
Gemäß F i g. 5 wird zweckmäßigerweise anstelle des Zählers GCfür die Zeit tg bzw. tg + tm ein n-Bit-ZählerAccording to FIG. 5, instead of the counter GC, an n-bit counter is expediently used for the time tg or tg + tm
C in Verbindung mit einer Detektorsteuerschaltung in ■ C in conjunction with a detector control circuit in ■
Form eines Festwertspeichers ROM verwendet Der Zähler C zählt die Taktimpulse, die in diesem Fall wieder eine konstante Periodendauer aufweisen. Wenn diese Zählung die im Festwertspeicher ROM eingestellteForm of a read-only memory ROM used. The counter C counts the clock pulses, which in this case again have a constant period. If this count is the one set in the read-only memory ROM
fehlerfreie oder im zulässigen Abweichungsbereich lie- >error-free or within the permissible deviation range lie->
gende Belichtungszeit erreicht, wird ein Ausgangssignal in den Binärzähler 5Ceingegeben. Der Belichtungszeitfehler wird hierbei durch Veränderung der Einstellung des Festwertspeichers ROM kompensiert.. Der übrige Schaltungsaufbau und die Arbeitsweise entsprechen der in F i g. 3 dargestellten Verschlußsteuerschaltung.When the exposure time is low, an output signal is input to the binary counter 5C. The exposure time error is compensated by changing the setting of the read-only memory ROM . The rest of the circuit structure and the mode of operation correspond to that in FIG. 3 shutter control circuit shown.
Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings
4040
4545
5050
5555
6060
6565
Claims (1)
den Betrag erreicht. 45 Diese Aufgabe wird erfindungsgemäß dadurch gelöst,a clock pulse generator begins to count, and a camera of the type mentioned with a digital Verner detector circuit for counting value monitoring to design the closing time control in such a way that the slow output signal for the expiry of the rear loss-controlled target exposure time and that actually emits in closing element when the count value the actual exposure time achievable by the counter of the film plane with a high accuracy corresponding to a predetermined shutter speed have coincidence,
reached the amount. 45 According to the invention, this object is achieved by
zwischen dem jeweiligen Ablaufbeginn des vorderen Auf diese Weise läßt sich die Steuerung des Taktim-Solution first the front and exposure time-dependent 60 The second closing control, which initiates a counting process, synchronously with the start of the front closure then the rear shutter curtain is started to run. In this case, the counter emits an output signal from the initial position of the rear closure 65 from the initial position of the rear closure 65 when the rear closure element is reached Counting process from the curtain, so that the actual exposure time from the first digital counter, which works as a time generator, is shorter than the time, depending on the amount of coverage,
between the respective start of the sequence of the front In this way, the control of the clock pulse
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP49045814A JPS50138826A (en) | 1974-04-23 | 1974-04-23 | |
JP49045815A JPS50138827A (en) | 1974-04-23 | 1974-04-23 | |
DE2518049A DE2518049C3 (en) | 1974-04-23 | 1975-04-23 | Camera with electronic shutter and / or aperture control |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2559754C2 true DE2559754C2 (en) | 1985-09-12 |
Family
ID=27186352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752559754 Expired DE2559754C2 (en) | 1974-04-23 | 1975-04-23 | Camera with an electronic shutter control circuit |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2559754C2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2055433A1 (en) * | 1969-11-13 | 1971-05-19 | Minolta Camera K K , Osaka (Japan) | Electrically controlled slot shutter |
US3748979A (en) * | 1970-12-28 | 1973-07-31 | Copal Co Ltd | Electronic shutter apparatus for cameras |
-
1975
- 1975-04-23 DE DE19752559754 patent/DE2559754C2/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2055433A1 (en) * | 1969-11-13 | 1971-05-19 | Minolta Camera K K , Osaka (Japan) | Electrically controlled slot shutter |
US3748979A (en) * | 1970-12-28 | 1973-07-31 | Copal Co Ltd | Electronic shutter apparatus for cameras |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2400394C3 (en) | Circuit arrangement for digital frequency division | |
DE2410959C3 (en) | Exposure control circuit for a camera | |
DE3332152C2 (en) | ||
DE2730129C2 (en) | ||
DE2518049C3 (en) | Camera with electronic shutter and / or aperture control | |
DE2364866C2 (en) | Automatic exposure time control circuit | |
DE2559754C2 (en) | Camera with an electronic shutter control circuit | |
DE2460675B2 (en) | KINEMATOGRAPHIC CAMERA | |
DE3808106C1 (en) | ||
DE2516558C3 (en) | ||
DE3017473C2 (en) | Electrical exposure time control device for a camera | |
DE2703619C2 (en) | Exposure information storage device for a camera | |
DE2613930C3 (en) | Digital phase locked loop | |
DE2634133C2 (en) | Circuit arrangement for digitally determining exposure control information in a camera | |
DE2620341C3 (en) | Exposure control circuit | |
DE2704544C2 (en) | Shutter speed control device for a camera | |
DE2744575A1 (en) | CAMERA WITH ELECTRIC DIGITAL CONTROL | |
DE2551940A1 (en) | CIRCUIT ARRANGEMENT FOR THE AUTOMATIC EXPOSURE TIME CONTROL FOR A PHOTOGRAPHIC CAMERA | |
DE2552359B2 (en) | Exposure value display device with a digital display for a measured or set exposure value | |
DE2340380A1 (en) | EXPOSURE TIMER SWITCH | |
DE2848676C2 (en) | ||
DE2141555C (en) | Circuit arrangement for displaying the time intervals between recurring start and stop signals | |
DE2616702A1 (en) | Exposure control device for camera - has exposure measurement circuit and includes exposure parameter setting element | |
DE2458697C3 (en) | Electronic exposure control device for cameras | |
DE2611304C3 (en) | Warning device for a camera |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
AC | Divided out of |
Ref country code: DE Ref document number: 2518049 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |