DE2554691C2 - Process for producing electrical conductors on an insulating substrate and thin-film circuit produced therefrom - Google Patents

Process for producing electrical conductors on an insulating substrate and thin-film circuit produced therefrom

Info

Publication number
DE2554691C2
DE2554691C2 DE2554691A DE2554691A DE2554691C2 DE 2554691 C2 DE2554691 C2 DE 2554691C2 DE 2554691 A DE2554691 A DE 2554691A DE 2554691 A DE2554691 A DE 2554691A DE 2554691 C2 DE2554691 C2 DE 2554691C2
Authority
DE
Germany
Prior art keywords
layer
copper
produced
titanium
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2554691A
Other languages
German (de)
Other versions
DE2554691A1 (en
Inventor
William Francis Coplay Pa. Glick
Joseph Michael Bethlehem Pa. Morabito
John Henry Pickerington Ohio Thomas III
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US05/531,430 external-priority patent/US4068022A/en
Priority claimed from US05/576,711 external-priority patent/US4016050A/en
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2554691A1 publication Critical patent/DE2554691A1/en
Application granted granted Critical
Publication of DE2554691C2 publication Critical patent/DE2554691C2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/623Porosity of the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016Thin-film circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 sowie auf eine Dünnschichtschaltung gemäß dem Oberbegriff des Patentanspruchs 11. Ein Verfahren und eine Dünnschichtschaltung dieser Art sind aus der Di-OS 21 08 730 bekannt. The invention relates to a method according to the preamble of claim 1 and to a Thin-film circuit according to the preamble of claim 11. A method and a thin-film circuit of this type are known from Di-OS 21 08 730.

Integrierte Dünnschicht- und Hybridschaltungen werden beispielsweise in Filtern und in Speichern für Vermittlungs- und Übertragungsanlagen eingesetzt. Die auf einem isolierenden Substrat aufgebrachten elektrischen Leiter einer integrierten Dünnschichtschaltung setzen sich aus einer mehrschichtigen Titan-Palladium-Gold-Struktur zusammen. Die Goldschicht übernimmt die Hauptlas' bei der Stromleitung und dient zugleich auch :'lsgute Bond-Schicht beim Verbinden (Bonden) mit den Anschlußklemmen der Dünnschichtschaltung. Eine derartige Ti-Pd-Au-Struktur hat zwar ein befriedigendes Verhalten, erfordert aber verhältnismäßig große Goldmengen. Im Regelfall ist die Goldschicht etvv.i soOOnm dick und muß über einem ziemlich großen Bereich des Verbindungsleitungsmusters erzeugt werden, was zu entsprechend hohen Materialkosten bei der Herstellung derartiger Dünnschithtschaltungen führt.Integrated thin-film and hybrid circuits are used, for example, in filters and in memories for switching and transmission systems are used. The electrical applied to an insulating substrate The conductors of an integrated thin-film circuit consist of a multilayered titanium-palladium-gold structure together. The gold layer takes over the main role in the power line and also serves at the same time : 'Is good bond layer when connecting (bonding) with the Connection terminals of the thin-film circuit. Such a Ti-Pd-Au structure has a satisfactory one Behavior, but requires relatively large amounts of gold. As a rule, the gold layer is etvv.i soOOnm thick and must be created over a fairly large area of the interconnect pattern, resulting in corresponding leads to high material costs in the production of such thin-chip circuits.

Zur Verringerung des Goldanteils bei Dünnschichtschaltungen ist es aus der DE-OS 21 08 730 bekannt, auf dem dielektrischen Substrat eine mehrschichtige Titan-Kupfer-Nickel'GoId-Struktur aufzubringen. Bei einer derartigen Struktur wird die Stromleitung im wesentlichen von der Kupferschicht übernommen, während die Goldschicht nur als Bondihg-Schicht dient und daher in ihrer Dicke gegenüber einer Ti-Pd-Au-Struktur deutlichTo reduce the gold content in thin-film circuits, it is known from DE-OS 21 08 730 the dielectric substrate has a multilayer titanium-copper-nickel'GoId structure to raise. With such a structure, the power conduction becomes substantial taken over by the copper layer, while the gold layer only serves as a bonding layer and is therefore in their thickness compared to a Ti-Pd-Au structure

verringert werden kann. Die Timnschicht sorgt für eine gute Haftung der Kupferschicht am Substrat und die Nickelschicht dient als DilTusionssperre zwischen der Kupfer- und der Goldschicht. Bei der bekannten Ti-Cu-Ni-Au-Struktur ist indessen die Haftung der Kupferschicht auf der Tilanschicht nur bei Anwendung ganz spezieller Verfahren zur Schichtherstellung befriedigend, dagegen bei anderen Schichtiierstellungsverfahren unzureichend, obwohl an sich zu erwarten wäre, daß die Haftung zwischen den beiden Nicht-Edelmetallen Kupfer und Titan generell gut sein müßte.can be reduced. The Timnschicht provides one good adhesion of the copper layer to the substrate and the nickel layer serves as a dilusion barrier between the Copper and gold layers. With the well-known Ti-Cu-Ni-Au structure however, the adhesion of the copper layer to the tilane layer is only complete when used Satisfactory special processes for layer production, but inadequate for other layer production processes, although it would be expected that the adhesion between the two non-precious metals would be copper and titanium should be good in general.

Die Aufgabe der Erfindung besteht demgegenüber darin, bei einem Verfahren der eingangs erwähnten Art eine befriedigende Haftung zwischen derTitanschichl und der Kupferschicht unabhängig von der Art der Anbringung dieser beiden Schichten zu erzielen.In contrast, the object of the invention is to in a method of the type mentioned at the outset, satisfactory adhesion between the titanium layer and the Achieve copper layer regardless of the type of application of these two layers.

Diese Aufgabe wird durch die Merkmale des Patentanspruchs 1 gelöst.This object is achieved by the features of claim 1.

Bei dem erfindungsgemäßen Verfuhren ist zur Verbesserung der Haftung zwischen der Titan- und der Kupferschichl eine Palladiumschicht angeordnet, deren Wirkung insofern überraschend ist, als Edelmetall rrt Nichl-Edehnetallen im allgemeinen keine starke Bindung eingehen. Der Grund für diese überraschende Haftungsverbesserung mittels der Palladiumschicht konnte bislang noch nicht geklärt werden.The method according to the invention is for improvement the adhesion between the titanium and the copper layer a palladium layer arranged, its effect It is surprising in so far as precious metal is not made of non-precious metal generally do not form a strong bond. The reason for this surprising improvement in adhesion by means of the palladium layer could not yet be clarified.

Vorteilhafte Weiterbildungen und Ausgestaltungen des erfindungsgemäßen Verfahren ergeben sich aus den Unteransprüchen 2 bis 10. Eine Dünnschichtschaltunc. deren Veibindungsleitungen unter Verwendung des erfindungsgemäßen Verfahrens hergestellt sind, ist in dem Unteranspruch Il angegeben.Advantageous developments and refinements of the method according to the invention result from the Dependent claims 2 to 10. A thin-film circuit. their connecting lines using the inventive Process are produced is specified in the dependent claim II.

Nachstehend ist die Erfindung an Hand der Zeichnung im einzelnen beschrieben.The invention is described in detail below with reference to the drawing.

Es zeigen:Show it:

Fig. 1 eine perspektivische Ansicht eines Teils eines keramischen Substrates mit hierauf niedergeschlagenen Metalldünnschichten, wobei die einzelnen Schichten vergrößert dargestellt sind.Fig. 1 is a perspective view of part of a ceramic substrate with thin metal layers deposited thereon, the individual layers being enlarged are shown.

Fig. 2 eine f srspektivische Ansicht des Substrats nach Fig. 1 nach Herausarbeitung der Leiter- und Kontaktstellen aus den Dünnschichten.2 is a perspective view of the substrate according to FIG Fig. 1 after working out the conductor and contact points from the thin layers.

Fig. 3 ein Flußdiagramm der ein/einen Verfahrensschritte für zwei alternative Verfahrensabläufe. 3 shows a flow chart of the one / a method steps for two alternative method sequences.

Fig. 4 eine perspektivische Ansicht einer Dünnschichtschall jng. die entsprechend εκ er Ausführungsform des vorliegenden Verfahrens hergestellt ist. Fig. 4 is a perspective view of a thin film sound jng. which is produced in accordance with the embodiment of the present method.

Fig. 5 einen vergrößerten Schnitt längs der Schnittlinie 3-3 in Fig. 4.5 shows an enlarged section along the cutting line 3-3 in Fig. 4.

Bei der Ausführungsfor." nach Fig. 1 wird auf einem z. B. aus keramischem Material bestehenden Substrat 10 zunächst eine Titanschicht 12 in einer Dicke von etwa 170 bis 250 nm niedergeschlagen, vorzugsweise aufgedampft, um die Haftung der nachfolgend niedergeschlagenen Metallschicht /u erhöhen. Anschließend wird auf die TiLmschicht eine vorzugsweise 300 nm dicke Palladiumschicht 14 aufgedampft, aiii weiche wiederum eine mit Gold plattierte Kupferschicht 16 aufplattierl wirdIn the embodiment "according to FIG. 1, a z. B. substrate 10 consisting of ceramic material initially a titanium layer 12 with a thickness of about 170 down to 250 nm deposited, preferably vapor-deposited, to increase the adhesion of the subsequently deposited metal layer / u. Then it is applied to the TiLmschicht a preferably 300 nm thick palladium layer 14 is vapor-deposited, aiii soft in turn one with gold plated copper layer 16 is plated

Die Goldschicht benötigt man für eine gute, nicht oxidierte Bonding-Oberflache. Da jedoch Kupfer leicht durch üold hindurch diffundiert und die Bonding-Über* fläche zerstört, Wird eine als Diffusionssperre dienende Nickel-Schicht zwischen der Kupfer- und der Goldschicht angeordnet. Demgemäß besteht die zusammen^ gesetzte, leitende Dünnschicht 17 auf dem Substrat 10 aus Titan und Palladium, die aufeinanderfolgend auf das Substrat aufgedampft w^den, gefolgt Von Kupfer, Nickel und Gold, die aufeinanderfolgend auf das Palladium aufplattiert werden. Aus der Dünnschicht 17 wird in einem anschließenden HerstellungsschriU ein Muster 22 aus einzelnen Leitern 18 und Kontaktstellen 20 auf dem Substrat 10 ausgeformt (Fig. 2).You don't need the gold layer for a good one oxidized bonding surface. However, since copper is light diffused through üold and the bonding over * surface is destroyed, a nickel layer serving as a diffusion barrier is created between the copper and gold layers arranged. Accordingly, the composite conductive thin film 17 exists on the substrate 10 of titanium and palladium, which are successively vapor-deposited on the substrate, followed by copper, Nickel and gold sequentially plated onto the palladium. The thin layer 17 becomes In a subsequent production step, a pattern 22 made up of individual conductors 18 and contact points 20 the substrate 10 formed (Fig. 2).

Nachstehend sind an Hand des Flußdiagramms nach F i g. 3 zwei Ausführungsformen des Verfahrens beschrieben. The following are based on the flow chart of FIG. 3 describes two embodiments of the method.

Die in Fig. 3 dargestellte Folge von Verfahrensschritten beginnt vorzugsweise nach dem Niederschlagen derThe sequence of process steps shown in FIG. 3 preferably begins after the deposition of the

ίο Widerstands- und Kondensatordemente, die üblicherweise aus Tantal oder Tantalnitrid aufgebaut sind, auf dem isolierenden, zumeist aus Aluminiumoxid bestehenden Substrat. Die Erzeugung des Musters 22 begann mit dem Niederschlagen einer Titanschicht auf praktisch der ganzen Oberfläche des Substrates. Hierzu bediente man sich der Elektronenstrahl-Verdampfung, was jedoch nicht zwingend ist, da auch andere allgemein bekannte Methoden, z. B. Zerstäuben, verwendet werden können. Die Dicke der Titanschicht liegt vorzugsweise zwischen 150 und 300 mn. um als adäquate Haftschicht dienen zu können und um Bonding-Probleme /.ti vermeiden, die üblicherweise dann auftreten, wenn die Dicke kleiner als etwa 150 nm ist. Eine Titanschichtdicke von etwa 250 nm bildet offensichtlich das Optimum. Sodann wurde eine etwa 50 nm dicke Palladiumschicht auf die Titanschicht vorzugsweise nach der gleichen Methode niedergeschlagen. Die Palladiumschicht dient zur Haftungsverbesserung zwischen der Titanschicht und der noch zu beschreibenden Kupferschicht. Eine geeignete Dicke für die PaI-ladiumschicht liegt zwischen 20 und 300nm.ίο Resistor and capacitor elements, usually are made up of tantalum or tantalum nitride, on the insulating, mostly consisting of aluminum oxide Substrate. The creation of the pattern 22 began with the deposition of a titanium layer on virtually the entire surface of the substrate. For this purpose, electron beam evaporation was used, which, however is not mandatory, since other well-known methods such. B. atomization, can be used. The thickness of the titanium layer is preferably between 150 and 300 nm. to serve as an adequate adhesive layer can and to avoid bonding problems /.ti that usually occur when the thickness is less than about 150 nm. A titanium layer thickness of about 250 nm obviously forms the optimum. A palladium layer about 50 nm thick was then placed on top of the titanium layer preferably knocked down by the same method. The palladium layer serves to improve the adhesion between the titanium layer and the copper layer to be described. A suitable thickness for the palladium layer lies between 20 and 300nm.

Als nächstes wurde eine dünne Kupferschicht. im betrachteten Beispielsfall gleichfalls durch Elektronenstrahl-Verdampfung, auf die Palladiumschicht niedergeschlagen. Diese aufgedampfte Kupferschicht dient hauptsächlich zur Erzeugung einer elektrisch gutleitenden Schicht für die nachfolgenden Galvanisierungsschritte. Geeignete Schichtdicken für die aufgedampfte Kupferschicht liegen zwischen etwa 300 und 700 nm vorzugsweise bei etwa 500 nm.Next was a thin layer of copper. im considered Example case also by electron beam evaporation, deposited on the palladium layer. This vapor-deposited copper layer is used mainly for producing a highly electrically conductive layer for the subsequent electroplating steps. Suitable layer thicknesses for the vapor-deposited copper layer are preferably between about 300 and 700 nm at about 500 nm.

Vor Durchführung der für die erwähnte Galvanisierung erforderlichen Fotolackmaskierung ist es günstig, die aufgedampfte Kupferschicht mit einer dünnen Chromschicht zu bedecken, um in bekannter Weise die Haftung des Fotolacks zu erhöhen. Im Anschluß an den fotolithographischen Maskierungsprozeß1' urde. wie aus Fig. 3 ersichtlich ist. auf die ausgewählten, nicht vom Fotolack bedeckten Teile der aufgedampften Kupferschicht weiteres Kupfer, galvanisch niedergeschlagen. Hierzu wurde beispielsweise das Substrat in einer elektrolytischen Zelle /ur Anode gemacht, wobei die Stromdichte 20 mA cm2 betrug und wobei das benutzte Bad etwa 68 Gramm Liter CuSO4 und 180(iramm Liter H2SO4 enthielt. Dieses Bad war zur vollständigen Belegung der aufgedampften Kupferschicht optimal. Die Gesamtdicke des aufgedampften und des galvanisch niedergeschlagenen Kupfers lag bei etwa 3500 nm. Der geeignete Dickenbereich in bezug auf den Dickenbereich der nachfolgenden Nickel- und Goldschichten soll nachstehend noch näher erörtert werdfi. Zu beachten ist. daß ein längeres Aussetzen der Kupferoberriäche gegenüber Luft eine Oxidation der Kupferobcrflächc verursacht und damit zu einer schlechten Haftung führt- Deshalb sol'te die Kupfergalvanisicrung dem Schritt der Kupferaufdampfung möglichst rasch folgen, wobei ferner das nachfolgende galvanische Niederschlugen von Nickel noch durchgeführt werden sollte, so lange das Kupfer noch naß ist. Als nächstes wurde Nickel auf die freiliegenden Bereiche der Kupferoberfläche galvanisch niedergeschlagen.Before carrying out the photoresist masking required for the above-mentioned electroplating, it is advantageous to cover the vapor-deposited copper layer with a thin chromium layer in order to increase the adhesion of the photoresist in a known manner. Following the photolithographic masking process 1 'urde. as can be seen from FIG. 3. On the selected, not covered by the photoresist parts of the vapor-deposited copper layer further copper, deposited galvanically. For this purpose, for example, the substrate was made in an electrolytic cell / anode, the current density being 20 mA cm 2 and the bath used containing about 68 grams liters of CuSO 4 and 180 liters of H 2 SO 4. This bath was for complete occupancy The total thickness of the vapor-deposited and electrodeposited copper was around 3500 nm. The suitable thickness range in relation to the thickness range of the subsequent nickel and gold layers will be discussed in more detail below. It should be noted that prolonged exposure to the Copper surface causes oxidation of the copper surface in relation to air and thus leads to poor adhesion.Therefore, the copper electroplating should follow the step of copper vapor deposition as quickly as possible, and the subsequent electroplating of nickel should also be carried out as long as the copper is still wet Next, nickel was on the fre The enclosed areas of the copper surface are galvanically deposited.

Das hierzu speziell benutzte Bad besteht im Prinzip aus Nickelsulfamat und Borsäure. Die Nickelschichl war etwa lOOOnm dick. Um eine adäquate Diffusionssperre zwischen der aufgalvanisierlen Kupferschicht und der nachfolgend niedergeschlagenen Goldschichl unter Erzielung eines vernünftigen Quadratfiäclienwiderstandcs zu erhalten, sollte die Dicke der Nickelschicht etwa zwischen 800 und 2000nrri liegen. Eine Schichtdicke unter etwa 800 nm führt zu einer porösen Schicht, die bei den hohen Temperaturen während der nachfolgenden Weiterverarbeitung die Diffusion von Kupfer in die Goldschicht nicht verhindert. Die Dicke der Nickelschicht ist deshalb ein wichtiger Parameter. Die benutzte Stromdichte war wiederum etwa 20mA cm2, die zu einer hinreichend dichten Schicht führte. Zum Erhalt einer hinreichend dichten Nickelschicht (in der Größenordnung von 9gr cm') sollte die Vlindeststromdichte bei der Nickelschichtahscheiduns bei etwa IOmA cm' liegenThe bath specially used for this purpose basically consists of nickel sulfamate and boric acid. The nickel layer was about 1000 nm thick. In order to obtain an adequate diffusion barrier between the electroplated copper layer and the subsequently deposited gold layer while achieving a reasonable square film resistance, the thickness of the nickel layer should be between 800 and 2000 µm. A layer thickness below about 800 nm leads to a porous layer that does not prevent the diffusion of copper into the gold layer at the high temperatures during the subsequent further processing. The thickness of the nickel layer is therefore an important parameter. The current density used was again about 20 mA cm 2 , which resulted in a sufficiently dense layer. To obtain a sufficiently dense nickel layer (of the order of 9 g cm '), the minimum current density for the nickel layer deposition should be around 10 mA cm'

Die Erzeugung der obersten Goldschicht kann, wie in Fig. 3 dargestellt ist, grundsätzlich nach zwei alternativen Verfahrensschritten erfolgen. Bei der ersten Alternative wurde die zuvor auf dem Substrat erzeugte Fotolackschicht als Maske zum galvanischen Niederschlagen der Goldschicht auf dem gesamten freiliegenden Bereich der darunter liegenden Nickelschicht benutzt. Bei der zweiten Alternative wurde die Fotolackschicht abgestreift und eine zweite Fotolackschicht aufgebracht, belichtel und entwickelt, um nur jene Bereiche der Nickelschicht freizulegen, die als Bonding-Stellen für integrierte Schultungsplättchen oder als Befestigungsstellen für Bauelemente außerhalb des Substrates verwendet werden. In beiden Fällen wurde als Galvanisierungsbad ein Goldzvanidbad mit 20gr I Kalium-Gold-Zyamd. 50gr I Ammoniuincitrat und 50 gr pro Liter Ammoniumsulfat bei einer Stromdichte von annähernd 2 mA cm' benutzt. Die Dicke der Goldschicht war etwa 2000 nm L'm eine gute Bonding-Oberfläche zu gewährleisten, sollte die Dicke der Goldschicht i.n Bereich zwischen 1500 und 2500 nm liegen.The production of the uppermost gold layer can, as in Fig. 3 is shown, basically take place according to two alternative method steps. With the first alternative the photoresist layer previously produced on the substrate was used as a mask for the galvanic deposition of the Gold layer used on the entire exposed area of the underlying nickel layer. The second Alternatively, the photoresist layer was stripped off and a second photoresist layer was applied, exposed and designed to only those areas of the nickel layer to uncover those as bonding sites for integrated training platelets or as fastening points for components outside the substrate. In In both cases, a gold plating bath was used as the plating bath with 20gr I potassium gold zyamd. 50gr I ammonium citrate and 50 grams per liter of ammonium sulfate at a current density of approximately 2 mA cm '. the The thickness of the gold layer was about 2000 nm. To ensure a good bonding surface, the thickness should be the gold layer in the range between 1500 and 2500 nm lie.

Der nächste Verfahrenschntt bezieht sich auf das Ausformen des Verbindungsleitungsmusters durch Ätzen der aufgedampften Kupfer- und Titanschicht, die von den später aufgalvanisierten Schichten nicht bedeckt wurden Hierzu wurde zunächst der zur Galvanisierung benutzte Fotolack entfernt Bei beiden alternativen Verfahrensschritten zur Herstellung der Goldschicht wurden das aufgedampfte Kupfer mittels einer Ammoniumpersulfat-Iösung und die Titanschicht mittels Fluorwasserstoffsäure entfernt Bei der Entfernung des aufgedampften Kupfers ist darauf zu achten, daß eine Ätzung des Nickels und ein Unterschneiden der galvanisch niedergeschlagenen Kupferschicht vermieden wird. Üblicherweise beträgt die Ätzzeit zum Entfernen von 500 nm Kupfer mit Ammoniumpersulfat etwa 60 Sekunden. Als Vorsichtsmaßnahme wurden die Ätzlinge aus dem Ätzmittel entfernt, sobald alle sichtbaren Kupferanzeichen verschwunden waren, worauf die Ätrftnge sofort abgespült wurden, um ein weiteres Ätzen zu vermeiden.The next step involves molding of the connection line pattern by etching the vapor-deposited copper and titanium layers that are covered by the Later electroplated layers were not covered. For this purpose, the one used for electroplating was initially used Photoresist removed In both alternative process steps for producing the gold layer, the evaporated copper using an ammonium persulphate solution and removing the titanium layer by means of hydrofluoric acid in the removal of the evaporated copper care must be taken that the nickel is etched and the galvanically deposited undercutting Copper layer is avoided. Usually this is Etching time to remove 500 nm of copper with ammonium persulfate about 60 seconds. As a precaution, the etchings were removed from the etchant as soon as all visible copper signs had disappeared, whereupon the stains were immediately rinsed off to a avoid further etching.

Die Dicken der Kupfer-.Nickel- und Gold-Schichten für einen richtigen Quadratflächenwiderstand Rz lassen sich aus der nachstehenden Gleichung errechnen:The thicknesses of the copper, nickel and gold layers for a correct square surface resistance R z can be calculated from the following equation:

R= I R = I

Hierin bedeuten f die Dicke und ρ den spezifischen Widerstand der angegebenen Metalle. Als stabiler Endwert ist ein Quadratfiächenwiderstand von etwa 0,005 Ohm oder weniger für die meisten AnwendungsfäJIe erwünscht. Für eine Nickelschichtdickc von 800 bis 2000 nm und eine Goldschichldicke von 1500 bis 2500 nm stellt eine Kupferschichldicke von 2500 bis 4000 nm das Optimum für einen richtigen Quadfatflächenwidersländ dar.Here, f is the thickness and ρ is the specific resistance of the specified metals. As a stable final value, a square resistance of about 0.005 ohms or less is desirable for most applications. For a nickel layer thickness of 800 to 2000 nm and a gold layer thickness of 1500 to 2500 nm, a copper layer thickness of 2500 to 4000 nm is the optimum for a proper square area against each other.

Nacli der Erzeugung des VcrbindungslciUingsmiisters findet die normale Weiterverarbeitung ;iuf bekannte Weise statt, beispielsweise das Ausformen der Widerstandsmustcr. das Warmpreß^Bonden, das Löten usw.After the connection manager has been created normal further processing takes place in a known manner, for example shaping the resistance pattern. hot pressing ^ bonding, soldering, etc.

Eine perspektivische Ansicht einer einfachen Dünn^ schichtschaltunp unmittelbar nach der Frzcugung des Verbindungsleitungsmusters vor der Weiterverarbeitung ist in Fig 4 veranschaulicht Wie hieraus ersichtlich ist. definieren die im Inneren eines Ker.tmiksuhstrates 10 an der Stelle 42 vorgesehenen Bonding-Stellen 41 das Gebiet, in welchem das integrierte Schaltungspliittchen (nicht dargestellt) angeordnet werden kann. Bonding-Stellen 43 in der Nähe der Kanten erlauben die Beschallung mit Bauelementen außerhalb des Substrates. Die Dünnschichtschaltung umfaßt im dargestellten Beispielsfall ein erstes VViderstandselemenl 52 und ein zweites Widerstandselement 44 in Reihe mit einem Kondensalorelemcnt 45. wobei die Widerstandselcmente 44, 52 iiblicherwe.se aus Tantalnitnd und das Kondensatorelement 45 aus einer mehrschichtigen Tantal-Tantaloxid-Leiterstruk'ur in bekannter Weise aufgebaut sind. Die Leitungsvorbindungen zwischen den Bonding-Slellen und den Scfialtkreiselementen sind nach dem vorstehend beschriebenen Verfahren hergestellt. F.inen vergrößerten Schnitt längs der Schnittlinie 3-3 zeigt Fig. 5. Hierin ist nut 46 die aufgedampfte Titanschicht und mit 47 die Palladiumschicht bezeichnet, während die aus einer aufgedampften Dünnschicht und einer galvanisierten Verstärkungsschicht bestehende Kupferschicht mit 50 bezeichnet ist Wie aus Fig. 5 ersichtlich ist. wurde die Goldschicht 51 nur an jenen Gebieten gebildet, wo eine spätere Bonding-Behandlung vorgesehen ist: d.h . es wurde nach der zweiten Verfahrensalternative gearbeitet Während der nachfolgenden Warmbehandlung bilden sich zwar in geringem Umfang Legierungen von Kupfer.A perspective view of a simple thin film circuit immediately after the manufacture of the The connecting line pattern prior to further processing is illustrated in FIG. 4, as can be seen from this. define the inside of a Ker.tmiksuhstrate 10 of the location 42 provided bonding locations 41 the area in which the integrated circuit chip (not shown) can be arranged. Bonding points 43 in the vicinity of the edges allow the sonication with components outside the substrate. In the example shown, the thin-film circuit comprises a first resistor element 52 and a second Resistance element 44 in series with a capacitor element 45. Resistance elements 44, 52 usually made of tantalum nitride and the capacitor element 45 made of a multilayered tantalum-tantalum oxide conductor structure are constructed in a known manner. The line pre-connections between the bonding slips and the scfialtkreiselemente are as described above Process made. F. Fig. 5 shows an enlarged section along section line 3-3 groove 46 denotes the vapor-deposited titanium layer and 47 denotes the palladium layer, while the vapor-deposited Thin layer and a galvanized reinforcement layer consisting of copper layer denoted by 50 As can be seen from FIG. 5. the gold layer 51 was formed only in those areas where a later bonding treatment is planned: i.e. the second alternative method was used During the subsequent heat treatment, alloys of copper are indeed formed to a small extent.

Nickel und Gold hauptsächlich an den Grenzen der Nickelschicht, doch es bleibt dennoch die grundsätzliche Cu-Ni-Au-Mehrschichtstruktur aufrechterhalten.Nickel and gold mainly at the boundaries of the nickel layer, but it still remains the basic one Maintain Cu-Ni-Au multilayer structure.

Um zu zeigen, daß die Ti-Cu-Ni-Au-Schichtenfolge trot/ der erwähnten Veränderung in der Zusammensetzung mit allen Dünnschichtverarbeitungsfolgen verträglich ist. wurde das Ti-Cu-Ni-Au-Leitersystem auf unterschiedliche Temperaturen unterschiedlich lang entsprechend den Verhältnissen bei der üblichen Schalt ungsweiterverarbeitung erhitzt. Beispielsweise wurden 5"rukturenmit Nickelschichtdicken von etwa 1000 nm 5 Stunden lang auf 250'C erhitzt, was der üblichen Warmbehandlung zur Stabilisierung von Ta2N-Widerstände entspricht. Eine Auger-Analyse der resultierenden Struktur zeigte eine nicht nennenswerte Diffusion von Kupfer oder Gold durch die Nickelschicht und eine Änderung des Quadratflächenwiderstandes von nur 4%. Eine 1000 Stunden lange Warmbehandlung bei 1500C führte zu keiner feststellbaren Diffusion durch die Nickelschicht und zu einer Quadratflächenwiderstandsänderung von nur 1,5%. Die obere Grenze für eine Warmbehandlung des Leitersystems liegt bei 4 Stunden langem Erhitzen auf 3500C, da in diesem Fall eine beträchtliche Austauschdiffusion stattfand und die Quadratflächenwiderstandsänderung annähernd 17% betrug.To show that the Ti-Cu-Ni-Au layer sequence defies the mentioned change in the composition is compatible with all thin-layer processing sequences. the Ti-Cu-Ni-Au conductor system was heated to different temperatures for different lengths of time according to the conditions in the usual circuit processing. For example, 5 "structures with a nickel layer thickness of about 1000 nm were heated to 250 ° C. for 5 hours, which corresponds to the usual heat treatment for stabilizing Ta 2 N resistors. An Auger analysis of the resulting structure showed an insignificant diffusion of copper or gold through the nickel layer and a change of the square sheet resistance of only 4%. a 1,000-hour-long heat treatment at 150 0 C resulted in no detectable diffusion through the nickel layer and to a square sheet resistance change of only 1.5%. the upper limit of a heat treatment of the conductor system is located at Heating at 350 ° C. for 4 hours, since in this case considerable exchange diffusion took place and the change in square surface resistance was approximately 17%.

Das Ti-Cu-Ni-Au-System wurde ferner Umgebungsatmosphären aus Luft plus trockener und feuchter HCl bzw. feuchtem NO3 und SO2 ausgesetzt. In trockenerThe Ti-Cu-Ni-Au system was also exposed to ambient atmospheres made up of air plus dry and moist HCl or moist NO 3 and SO 2. In dry

HCI zeigte das untersuchte System die gleiche gute Korrosionsbeständigkeit wie das bekannte Ti-Pd-Au-System. !n feuchten Umgebungen (HCl, SO2 oder NO,), d.h.. bei einer rigoroseren Korrosionsbeständigkeitsprüfung, zeigte das untersuchte System Kortlaklwidcr-Standsiindcfungen, die ungefähr denen bei trockener HCMJnigebung glichen.HCI, the examined system showed the same good corrosion resistance as the well-known Ti-Pd-Au system. ! in humid environments (HCl, SO 2 or NO,), ie. When subjected to a more rigorous corrosion resistance test, the system examined showed Kortlakl resistance levels approximately similar to those of dry HCM exposure.

Bei Dünnschichtschaltungen erfolgt üblicherweise nach Durchführung aller Hochlempefatufbehandlungen das Bonden mittels Warmpressung. Zur Prüfung der Verträglichkeit des betrachteten Systems hinsichtlich einer solchen Behandlung war es daher erforderlich, die Metallschichten über größere Zeiträume hinweg hohen Temperaturen auszusetzen. Das mit Nickelschichten in variierender Dicke zwischen 200 und 1000 um versehene Ti-Cu-Ni-Au-System wurde unterschiedlichen Warmbehandlungen bei 150, 250, 300 und 350°C unterworfen, gefolgt von dem Bonden und der Prüfung der Zugfestigkeit. Maximale Zugfestigkeiten ergaben sich generell bei einem System mit 1000 um Nickelschichtdicke, wobei sich ausreichende Festigkcilswerte nach Warmbehandlungen bei l50°Cbiszu 1000 Stunden, bei 250°C bis zu 10 Stunden, bei 3000C bis zu vier Stunden und bei 3500C bis zu 2 Stunden zeigten. Es empfiehlt sich, die Warmbehandlung mindestens 30 Minuten lang durchzuführen.In the case of thin-film circuits, after all high-temperature treatment has been carried out, bonding is usually carried out by means of hot pressing. To test the compatibility of the system under consideration with regard to such a treatment, it was therefore necessary to expose the metal layers to high temperatures over long periods of time. The Ti-Cu-Ni-Au system, provided with nickel layers of varying thickness between 200 and 1000 μm, was subjected to various heat treatments at 150, 250, 300 and 350 ° C., followed by bonding and testing of the tensile strength. Maximum tensile strengths were found generally to a system with 1,000 to nickel layer thickness, with sufficient Festigkcilswerte after heat treatments at l50 ° Cbiszu 1,000 hours at 250 ° C for up to 10 hours at 300 0 C up to four hours and at 350 0 C to 2 hours showed. It is recommended that the heat treatment be carried out for at least 30 minutes.

Im allgemeinen war die Zugfestigkeit bei dem betrachteten Leitersystem im wesentlichen das gleiche wie bei dem bekannten, ähnlich behandelten Ti-Pd-Au-System. Die durchgeführten Versuche zeigen daher, daß ein Wiirmpreß-Bonden nach einer 4 Stunden langen Wafmbehandlung der Ti-Cu-Ni-Au-Struklur bei 3000C möglich ist, was die üblicherweise angewandte Warmbehandlung darstellt, um die bei aufplatlierten Überkreuzungen benutzte Isolierschicht auszuhärten. Ferner ist aiich ein Wafmpfeß-Bönderi nach Warmbehandlungen von bis zuIn general, the tensile strength of the conductor system under consideration was essentially the same as that of the known, similarly treated Ti-Pd-Au system. Therefore, the experiments carried out show that a Wiirmpreß bonding after a 4 hour Wafmbehandlung the Ti-Cu-Ni-Au Struklur is possible at 300 0 C, which is the commonly applied heat treatment to the used in aufplatlierten crossovers insulating cure. Furthermore, I am a Wafampfß-Bonderi after heat treatments of up to

ιό zwei Stunden bei 35O0C möglich, was die zur Widerstandsstabilisierung vordem Abgleich mit Laserstrahlen vorgesehene Warmbehandlung darstellt. Die Nickelschichldicke betrug dabei etwa 1000 nm.ιό two hours at 35O 0 C possible, which represents the heat treatment provided for resistance stabilization prior to the comparison with laser beams. The thickness of the nickel layer was around 1000 nm.

Eine weitere überraschende Eigenschaft des bctrachlcten Leitersystems ist seine Verträglichkeit mit Lötverfahren. Das Löten des bekannten Ti-Pd-Au-Systems mit üblichen Sn-Pb-Lotmitteln führt zur Bildung brüchiger intermetallischer Sn-Au-Verbindungen. Bei dem betrachteten System ist die Goldschicht ausreichend dünn, so daß keine spröden intermetallischen Verbindungen entstehen. Des weiteren schützt das Gold die Nickeloberfläche vor Oxidation und gestattet daher ein leichtes Benetzen der Nickeloberflächc mit dem Lot. Die Lösungsgcschwindigkeil von Nickel im Lot ist ausreichend langsam, um hinreichend Zeit für Lötungen und Auslötungen zu Repcraturzweckcn verfügbar zu haben.Another surprising property of the bctrachlcten Ladder system is its compatibility with soldering processes. The soldering of the well-known Ti-Pd-Au system with common Sn-Pb solder leads to the formation of brittle intermetallic Sn-Au connections. At the observed System, the gold layer is sufficiently thin that there are no brittle intermetallic compounds develop. Furthermore, the gold protects the nickel surface from oxidation and therefore allows light weight Wet the nickel surface with the solder. The speed of dissolving nickel in solder is sufficient slowly to allow enough time for soldering and desoldering available for repair purposes.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims (11)

Patentansprüche:Patent claims: 1. Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat, bei dem1. A method for producing electrical conductors on an insulating substrate, in which - auf dem Substrat eine Metallschicht aus Titan in einem gewünschten Muster hergestellt wird,- a metal layer of titanium is produced in a desired pattern on the substrate, - oberhalb der Titanschicht eine Metallschicht aus Kupfer hergestellt wird,- a metal layer made of copper is produced above the titanium layer, - auf der Kupferschicht an ausgewählten Bereichen zusätzliches Kupfer galvanisch niedergeschlagen wird,- Additional copper is galvanically deposited on the copper layer in selected areas will, - auf der Kupferschicht eine Metallschicht aus Nickel galvanisch niedergeschlagen wird,- a metal layer of nickel is galvanically deposited on the copper layer, - zumindest abschnittsweise auf der Nickelschicht eine Metallschicht aus Gold galvanisch niedergeschlagen wird, und,- At least in sections, a metal layer of gold is deposited galvanically on the nickel layer will, and, - diejenigen Bereiche der Titanschicht und der Kupferschic Mt entfernt werden, die nicht von den galva- üisch niedergeschlagenen Schichten bedeckt sind,- those areas of the titanium layer and the copper layer that are not covered by the galva- are covered with precipitated layers, dadurch gekennzeichnet, daß auf der Titanschicht vor der Herstellung der Kupferschicht eine Palladiumschicht hergestellt wird. «characterized in that on the titanium layer before the production of the copper layer a Palladium layer is produced. « 2. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß die Titanschieb' in einer Dicke von 150 bis 300 nm. die K upferschicht in einer Dicke von 2500 bis 4000nm. die Nickelschicht in einer Dicke von 800 bis 2000 nm und die Goldschicht in einer Dicke zwischen 1500 und 2000 nm hergestellt werden.2. The method according to claim 1, characterized in that the titanium slide 'in a thickness of 150 up to 300 nm. the copper layer in a thickness of 2500 to 4000 nm. the nickel layer in a thickness of 800 to 2000 nm and the gold layer can be produced in a thickness between 1500 and 2000 nm. 3. Verfa· :en nach Anspruch I. dadurch gekennzeichnet, daß zur Herstellu1"! der Palladiumschicht auf praktisch der gesamten Oberfläche der Titanschicht eine im wesentlichen d<-·· Palladium bestehende Metallschicht in einer Dicice von 20 bis 300 nm aufgedampft wird.3. Verfa ·: s according to Claim I. characterized in that the palladium layer practically the entire surface of the titanium layer a substantially d <to manufac 1 "- is ·· palladium existing metal layer in a Dicice from 20 to 300 deposited nm!. 4. Verfahren nach Anspruch 3. dadurch gekennzeichnet, daß mm Herstellen der Kupferschicht zunächst praktisch auf der gesamten Oberfläche der Palladiumschicht ein Teil der im wesentlichen jus Kupfer bestehenden Kupferschicht in einer Dicke von 300 bis 700 nm aufgedampft wird und ansch!\e-Bend dem gewünschten Verbindungsmuster entsprechende, ausgewählte Bereiche der aufgedampften Kupferschicht mit zusätzlichem Kupfer galvanisch beschichtet werden, und /war in einer solchen Stärke, daß die Gesumtdicke der resultierenden Kupferschicht /wischen 2500 und 4000 nm liegt.4. The method according to claim 3, characterized in that mm production of the copper layer first of all practically on the entire surface of the palladium layer, a portion of the copper layer consisting essentially of copper is evaporated in a thickness of 300 to 700 nm and then! \ E-Bend the selected areas of the vapor-deposited copper layer corresponding to the desired connection pattern are electroplated with additional copper, and / was of such a thickness that the total thickness of the resulting copper layer / is between 2500 and 4000 nm. 5 Verfahren nach Anspruch 3 oder 4. dadurch gekennzeichnet, daß der galvanisch aufgebrachte il der Kupferschirht unter Verwendung eines galvanischen Bades hergestellt wird, das CuSO4 und H2SO4 enthält, daß die Nickelschicht unter Verwendung eines a.ilvanischen Bades hergestellt wird, das Nickelsull.imat enthält und daß die Goldschicht aus einem galvanischen Bad hergestellt wird, das Gold/yanid enthält5 The method according to claim 3 or 4, characterized in that the galvanically applied il of the copper shield is produced using an electroplating bath containing CuSO 4 and H 2 SO 4 , that the nickel layer is produced using an a.ilvanischen bath that Nickelsull.imat contains and that the gold layer is made from an electroplating bath that contains gold / yanide 6. Verfahren nach einem der Ansprüche I bis 5. dadurch gekennzeichnet, daß der resultierende Schichtenaufbau, tür eine Dauer vonetwa 30 Minuten bis LO Stunden auf eine Temperatur zwischen 2000C und 400-"5C erwärmt wird.6. A method according to any one of claims I to 5, characterized in that the resulting multilayer structure is heated door a period of about 30 minutes to LO hours at a temperature between 200 0 C and 400 "C 5. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet* daß der Schichteriaufbatt für eine Dauer von etwa 30' Minuten bis 4 Stunden auf etwa 3000C erwärmt wird. 7. The method according to claim 6, characterized in that the layer assembly is heated to about 300 ° C. for a period of about 30 minutes to 4 hours. 8. Verfahren nach; Anspruch 6, dadurch gekennzeichnet, daß derSchichtenaüfbaüfüreine Diuiervön etwa 30 Minuten bis 2 Stunden auf etwa 350°C erwärmt wird.8. Procedure according to; Claim 6, characterized in that that the layers were built for a Diuiervön heated to about 350 ° C for about 30 minutes to 2 hours. 9. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß diejenigen Teile der aufgedampften Kupferschicht, die nicht von wenigstens einer der galvanisch niedergeschlagenen Schichten bedeckt sind, durch Eintauchen in eine Ätzlösung aus Ammoniumpersulfat entfernt werden und ciaß diejenigen Teile der aufgedampften Titanschicht, weiche nicht von wenigstens einer der galvanisch niedergeschlagenen Schichten bedeckt sind, durch Eintauchen in eine Ätzlösung aus Fluorwasserstoffsäure entfernt werden. 9. The method according to claim 4, characterized in that those parts of the vapor-deposited Copper layer not covered by at least one of the electrodeposited layers are removed by immersion in a caustic solution of ammonium persulfate and ciaß those Parts of the vapor-deposited titanium layer, not soft from at least one of the electrodeposited Layers covered can be removed by immersion in an etching solution of hydrofluoric acid. 10. Verfahren nach einem der Ansprüche I bis 9, dadurch gekennzeichnet, daß die Goldschicht nur auf denjenigen Abschnitten der Nickelschicht hergestellt wird, weiche für die Verbindungsherstellung mit einer elektrischen Schaltung vorgesehen sind.10. The method according to any one of claims I to 9, characterized in that the gold layer only on those portions of the nickel layer is made soft for the connection with a electrical circuit are provided. 11. Dünnschichtschaltung, deren elektrische Bauelemente und Verbindungsleitungen aufder Hauptfläche eines isolierenden Substrates unter Anwendung des Verfahrens nach Anspruch 1 hergestellt sind, mit einer auf dem Substrat hergestellten Titanschicht, einer oberhalb der Titanschicht hergesiellten Kupferschicht. 11. Thin-film circuit, its electrical components and using interconnection lines on the main surface of an insulating substrate of the method according to claim 1 are produced, with a titanium layer produced on the substrate, a copper layer produced above the titanium layer. einer auf der Kupferschichi herstellten Nickelschicht. unda nickel layer produced on the copper layer. and einer zumindest abschnittsweise auf der Nickelschicht hergestellten Goldschicht,
dadurch gekennzeichnet, daß zwischen der Titanschicht und der Kupferschicht eine Palladiumschicht angeordnet ist.
a gold layer produced at least in sections on the nickel layer,
characterized in that a palladium layer is arranged between the titanium layer and the copper layer.
DE2554691A 1974-12-10 1975-12-05 Process for producing electrical conductors on an insulating substrate and thin-film circuit produced therefrom Expired DE2554691C2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/531,430 US4068022A (en) 1974-12-10 1974-12-10 Methods of strengthening bonds
US05/576,711 US4016050A (en) 1975-05-12 1975-05-12 Conduction system for thin film and hybrid integrated circuits

Publications (2)

Publication Number Publication Date
DE2554691A1 DE2554691A1 (en) 1976-06-16
DE2554691C2 true DE2554691C2 (en) 1982-11-18

Family

ID=27063541

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2554691A Expired DE2554691C2 (en) 1974-12-10 1975-12-05 Process for producing electrical conductors on an insulating substrate and thin-film circuit produced therefrom

Country Status (8)

Country Link
JP (1) JPS6032311B2 (en)
DE (1) DE2554691C2 (en)
ES (1) ES443346A1 (en)
FR (1) FR2294610A1 (en)
GB (1) GB1527108A (en)
IT (1) IT1051461B (en)
NL (1) NL185249C (en)
SE (1) SE427400B (en)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4153518A (en) * 1977-11-18 1979-05-08 Tektronix, Inc. Method of making a metalized substrate having a thin film barrier layer
JPS54127572A (en) * 1978-03-28 1979-10-03 Oki Electric Ind Co Ltd Thin film circuit
DE2833919C2 (en) * 1978-08-02 1982-06-09 Siemens AG, 1000 Berlin und 8000 München Process for the production of electrical layer circuits on plastic foils
JPS5559795A (en) * 1978-10-30 1980-05-06 Nippon Electric Co Printed circuit board and method of manufacturing same
EP0016263B1 (en) * 1979-03-21 1983-07-06 BBC Brown Boveri AG Thin film resistor having a high temperature coefficient and method of manufacturing the same
FR2476913B1 (en) * 1980-02-25 1985-09-13 Nippon Electric Co MULTI-LAYERED CIRCUIT FOR LARGE-SCALE INTEGRATION AND METHOD FOR MANUFACTURING THE SAME
DE3029277C2 (en) * 1980-08-01 1983-10-20 Siemens AG, 1000 Berlin und 8000 München Build-up of metal layers
DE3029382A1 (en) * 1980-08-01 1982-03-04 Siemens AG, 1000 Berlin und 8000 München Conductor pattern for semiconductor device on insulating substrate - where multilayer pattern includes palladium covered by palladium oxide and then gold
DE3107943A1 (en) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München METHOD FOR THE PRODUCTION OF SOLDERABLE AND TEMPERATURE-ENDED METAL-FREE THICK-LAYER CONDUCTORS
JPS57198696A (en) * 1981-06-01 1982-12-06 Shimada Rika Kogyo Kk Method of producing thin film circuit
DE3207659A1 (en) * 1982-03-03 1983-09-15 Siemens AG, 1000 Berlin und 8000 München Thin-film circuits with through-contact holes
US4463059A (en) * 1982-06-30 1984-07-31 International Business Machines Corporation Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
JPS59167096A (en) * 1983-03-11 1984-09-20 日本電気株式会社 Circuit board
JPS60140897A (en) * 1983-12-28 1985-07-25 日本電気株式会社 Resin insulated multilayer board
DE3433251A1 (en) * 1984-08-16 1986-02-27 Robert Bosch Gmbh, 7000 Stuttgart METHOD FOR PRODUCING GALVANIC SOLDER LAYERS ON INORGANIC SUBSTRATES
US4808274A (en) * 1986-09-10 1989-02-28 Engelhard Corporation Metallized substrates and process for producing
EP0264648B1 (en) * 1986-09-25 1993-05-05 Kabushiki Kaisha Toshiba Method of producing a film carrier
JPH03108797A (en) * 1989-09-22 1991-05-08 Ngk Spark Plug Co Ltd Multilayer wiring board and manufacture thereof
DE4017181C2 (en) * 1990-05-29 1998-08-27 Daimler Benz Aerospace Ag Electrical component
CA2080814C (en) * 1991-02-25 1997-11-25 Keizo Harada Wiring board
US5449955A (en) * 1994-04-01 1995-09-12 At&T Corp. Film circuit metal system for use with bumped IC packages
DE10004453B4 (en) * 2000-02-03 2009-08-13 Ust Umweltsensortechnik Gmbh Electric fuse and method for its manufacture
JP2003101222A (en) * 2001-09-21 2003-04-04 Sony Corp Thin film circuit substrate unit and its manufacturing method
CN116093573A (en) * 2022-12-14 2023-05-09 北京航天微电科技有限公司 Microstrip circuit preparation method and microstrip ring spacer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2108730A1 (en) * 1970-03-06 1971-09-16 Motorola Inc Integrated hybrid circuit

Also Published As

Publication number Publication date
NL185249C (en) 1990-02-16
JPS51101864A (en) 1976-09-08
JPS6032311B2 (en) 1985-07-27
IT1051461B (en) 1981-04-21
DE2554691A1 (en) 1976-06-16
FR2294610B1 (en) 1980-03-21
SE7513853L (en) 1976-06-11
ES443346A1 (en) 1977-08-16
SE427400B (en) 1983-03-28
NL7514325A (en) 1976-06-14
FR2294610A1 (en) 1976-07-09
GB1527108A (en) 1978-10-04
NL185249B (en) 1989-09-18

Similar Documents

Publication Publication Date Title
DE2554691C2 (en) Process for producing electrical conductors on an insulating substrate and thin-film circuit produced therefrom
DE602004012910T2 (en) Copper foil for printed circuit boards with fine structures and manufacturing processes
DE69005785T2 (en) Chip-type electrical resistance for surface mounting and process for its manufacture.
DE3016132C2 (en) Process for the production of printed circuits resistant to heat shock
DE4414729A1 (en) Material for a line frame and line frame for semiconductor components
DE1817434C3 (en) Method for producing an electrical line arrangement
DE2810054A1 (en) ELECTRONIC CIRCUIT DEVICE AND METHOD OF MANUFACTURING IT
DE1809115A1 (en) Process for the production of line connections comprising several layers for semiconductor arrangements
DE2036139A1 (en) Thin-film metallization process for microcircuits
DE2401333A1 (en) METHOD FOR PRODUCING INSULATING FILMS ON CONNECTING LAYERS
DE2849971A1 (en) HYBRID CIRCUIT AND METHOD FOR MANUFACTURING IT
DE69432591T2 (en) MATERIAL FOR PCB WITH BARRIER LAYER
DE2810523A1 (en) CIRCUIT BOARDS FOR PRINTED CIRCUITS AND THE PROCESS FOR THEIR PRODUCTION
DE2901697C3 (en) Method for forming line connections on a substrate
DE2509912C3 (en) Electronic thin film circuit
DE1943519A1 (en) Semiconductor component
DE2847821C2 (en) A substrate for a printed circuit board with a resistive coating and a method for its manufacture
DE3118342C2 (en) Thermal recording head and method for its manufacture
DE1920585A1 (en) Process for the production of an electrically conductive element coated with soldering agent
DE1765884A1 (en) Circuits with thin films
DE69721879T2 (en) Dielectric filter and process for its manufacture
CH503121A (en) Selective area electrodeposition
DE2161829A1 (en) Process for making a printed circuit board
DE1790025B1 (en) METHOD FOR MANUFACTURING GALVANICALLY REINFORCED METALLIC MICROSTRUCTURES
DE2348966C3 (en) Multi-layer printed circuit board and its manufacturing process

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination