DE2543407B1

DE2543407B1 - Monitor for interlaced clock pulses in telephone equipment. - uses pulse to alternate flip flop state and alarm responding to overlong dwell

Info

Publication number: DE2543407B1
Application number: DE19752543407
Authority: DE
Inventors: Wolfgang Renger; Lothar Schmidt
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-09-29
Filing date: 1975-09-29
Publication date: 1977-02-24
Also published as: DE2543407C2

Abstract

The monitor monitors interlaced clock pulses in telephone equipment for dropout, frequency deviations and if necessary for pulse duration using fewer timing components than similar types of monitor. The two interlaced pulses sequences (T1, T2) are applied to the set and reset inputs of a flip-flop (FF). A pulse in the first sequence changes the flip-flop's state. The pulse in the second sequence that immediately follows this first pulse returns the flip-flop to its initial state. If the flip-flop remains in either state longer than a given present time, an error signal is released.

Description

Gemäß einer Weiterbildung der Erfindung wird die eine Taktfolge dem Setzeingang und die andere demgegenüber zeitlich versetzte Taktfolge sowohl dem Rücksetzeingang einer bistabilen Kippstufe als auch einem Koinzidenzglied, dessen anderer Eingang mit According to a development of the invention, the one clock sequence is the Set input and the other, in contrast, time-shifted clock sequence both to the Reset input of a bistable multivibrator as well as a coincidence element whose other input with

dem im Ausgangszustand signalführenden Ausgang der Kippstufe verbunden ist, zugeführt. Über den Ausgang dieses Koinzidenzglieds und über ein den Signalzustand des anderen Ausgangs der Kippstufe verzögert weiterleitenden Gliedes ist dann ein die Fehlermeldung signalisierendes Schaltelement wirksam schaltbar. connected to the output of the flip-flop that carries the signal in the initial state is fed. Via the output of this coincidence element and via the signal state of the other output of the flip-flop delayed forwarding member is then a The switching element signaling the error message can be effectively switched.

Gemäß einer anderen Ausbildung der Erfindung werden die Taktimpulsfolgen gegeneinander entkoppelt an dem Eingang einer monostabilen Kippstufe und gleichzeitig invertiert einem eingangsseitig außerdem mit dem Ausgang der Kippstufe verbundenen Koinzidenzglied zugeführt. Die am Ausgang des Koinzidenzglieds auftretende Zustandsänderung wird innerhalb einer Zeitspanne, die an die zeitliche Staffelung und an die Impulslänge der in den Taktfolgen jeweils aufeinanderfolgenden Taktimpulse angepaßt ist, ausgewertet. According to another embodiment of the invention, the clock pulse trains decoupled from each other at the input of a monostable multivibrator and at the same time inverts an input side which is also connected to the output of the flip-flop Coincidence element fed. The change in state occurring at the output of the coincidence element is within a time span, which is related to the time graduation and the pulse length which is adapted to successive clock pulses in the clock sequences is evaluated.

Die Taktimpulsfolgen werden gemäß einer Weiterbildung der Erfindung dem Takteingang einer taktflankengesteuerten bistabilen Kippstufe zugeführt. Über dessen in der Grundstellung nicht signalführenden Ausgang ist unter Einbeziehung eines den Signalzustand verzögert auswertenden Gliedes das eine Fehlermeldung signalisierende Schaltelement wirksam schaltbar. The clock pulse trains are according to a development of the invention fed to the clock input of a clock edge-controlled bistable multivibrator. Above its output, which does not carry a signal in the basic position, is included a member that evaluates the signal state with a delay that signals an error message Switching element can be effectively switched.

In den Fig. 1, 3 und 5 sind drei Ausführungsbeispiele der Erfindung und in den F i g. 2, 4 und 6 die jeweils zugehörigen Impulsdiagramme dargestellt. 1, 3 and 5 are three embodiments of the invention and in Figs. 2, 4 and 6 show the respective associated pulse diagrams.

Die Ausführungsbeispiele zeigen Schaltungsanordnungen, durch die zwei zeitlich gegeneinander versetzte Taktimpulsfolgen T 1 und T2 überwacht werden können. Diese beiden Taktimpulsfolgen können beispielsweise die in Fernsprechanlagen ausgesendeten Auslösetakte darstellen, die kurzzeitig gegeneinander versetzt zur weiteren Verarbeitung an zwei entsprechenden Taktleitungen abgenommen werden können. Die zeitliche Versetzung der beiden Taktimpulsfolgen ist dabei wesentlich geringer als die Pausenzeit zwischen zwei Taktimpulsen einer Folge. Es muß dabei sichergestellt sein, daß die wirksame Anschaltung der Taktfolgen nicht innerhalb der Versetzungszeitspanne vorgenommen wird. The exemplary embodiments show circuit arrangements through which two clock pulse sequences T 1 and T2 offset in time are monitored can. These two clock pulse trains can, for example, be used in telephone systems represent transmitted trigger pulses that are briefly offset from one another to further processing can be picked up on two corresponding clock lines. The time offset between the two clock pulse sequences is significantly less than the pause time between two clock pulses in a sequence. It has to be ensured be that the effective connection of the clock sequences is not within the offset period is made.

In dem Ausführungsbeispiel nach der Fig. 1 wird als Kippstufe ein bekanntes handelsübliches RS-Flipflop mit einem dynamisch angesteuerten Rücksetzeingang R verwendet. Mit der Taktimpulsfolge T1 wird die Kippstufe über den Setzeingang S gesetzt, so daß sich der dem Ausgangszustand entgegengesetzte Signalzustand einstellt und somit der Ausgang ei ein Ausgangssignal liefert. Die Taktfolge T2 wird dem Rücksetzeingang R zugeführt, so daß, wie es der Zeile c des Impulsdiagramms nach der F i g. 2 zu entnehmen ist, mit der Rückflanke des in der Zeile b dargestellten Taktimpulses der Taktimpulsfolge T2 die Rücksetzung vorgenommen wird. Das bedeutet, daß entsprechend der Zeile d das mit der Anstiegsflanke des Taktimpulses der Taktimpulsfolge Tl ausgehende Ausgangssignal verschwindet. Bei diesem geschilderten ungestörten Ablauf wird die zur Abgabe eines Fehlermeldesignals angeordnete Einheit A, die eine Kippstufe mit nachgeschaltetem optischen oder akustischen Anzeigeelement sein kann, nicht betätigt. Dies wird durch die vermittels der Einheit V vorgenommenen verzögerten Auswertung des Signalzustands am Ausgang c> bewirkt. Die Verzögerungszeit des Verzögerungsgliedes V ist etwas größer gewählt als es dem Zeitabstand zwischen der Vorderflanke des Taktimpulses der Taktimpulsfolge T1 und der Rückflanke des sich daran auf Grund der zeitlichen Staffelung anschließenden Taktimpulses der Taktimpulsfolge T2 entspricht. Das bedeutet, daß bei einer ordnungsgemäßen Rücksetzung der Kippstufe FF am Ausgang des Gatters G 2 kein Signal entsteht, da die Koinzidenzbedingung nichWerfüllt ist. In the embodiment according to FIG. 1, a flip-flop is used Well-known, commercially available RS flip-flop with a dynamically controlled reset input R used. With the clock pulse sequence T1, the trigger stage is activated via the set input S is set so that the signal state opposite to the initial state is set and thus the output ei provides an output signal. The clock sequence T2 becomes the reset input R supplied so that, as shown in line c of the timing diagram according to FIG. 2 to can be seen, with the trailing edge of the clock pulse shown in line b the clock pulse sequence T2 is reset. That means that accordingly of the line d the outgoing with the rising edge of the clock pulse of the clock pulse train Tl Output signal disappears. In this undisturbed process described, the for outputting an error signal arranged unit A, which has a flip-flop downstream optical or acoustic display element can not be actuated. This is done by means of the unit V delayed evaluation the signal state at output c>. The delay time of the delay element V is chosen to be somewhat larger than the time interval between the leading edge of the Clock pulse of the clock pulse train T1 and the trailing edge of it due to the temporal graduation of the subsequent clock pulse of the Clock pulse sequence T2 corresponds. This means that if the flip-flop FF is properly reset at the output of the gate G 2 no signal arises because the coincidence condition is not met.

Es sei nun angenommen, daß die Taktimpulsfolge T1 ausgefallen ist. In diesem Fall wird die Kippstufe nicht gesetzt, so daß das in der Grundstellung am Ausgang Q2 vorhandene Signal an dem einen Eingang des Koinzidenzgliedes G I anliegt. Mit dem Eintreffen des Taktimpulses der Taktimpulsfolge T2 ist somit die Koinzidenzbedingung am Koinzidenzglied G 1 erfüllt, so daß auf Grund des am Ausgang entstehenden Signals über das ODER-Glied G2 die Einheit A wirksam geschaltet und somit dieser Fehler signalisiert wird. It is now assumed that the clock pulse train T1 has failed. In this case the flip-flop is not set, so that in the basic position signal present at output Q2 to which one input of coincidence element G I is applied. With the arrival of the clock pulse of the clock pulse sequence T2, the coincidence condition is thus established met at the coincidence element G 1, so that due to the signal generated at the output The unit A is activated via the OR gate G2, and thus this error is signaled.

Im dritten Teilabschnitt des Impulsdiagramms ist dieser geschilderte Ablauf bei Ausfall der Taktimpulsfolge T1 dargestellt. Die Zeile fzeigt den am Ausgang des Koinzidenzgliedes G 1 entstehenden und dem Taktimpuls der Taktimpulsfolge T2 entsprechenden Ausgangsimpuls, der dann gemäß Zeile g am Ausgang des ODER-Gliedes G 2 in F i g. 1 zu einem Alarmsignal führt. This is described in the third section of the timing diagram Sequence in the event of failure of the clock pulse train T1 shown. The line f shows the output of the coincidence element G 1 and the clock pulse of the clock pulse sequence T2 corresponding output pulse, which is then output of the OR gate according to line g G 2 in FIG. 1 leads to an alarm signal.

Der sich bei Ausfall der Taktimpulsfolge T2 ergebende Ablauf ist im zweiten Teilabschnitt des Impulsdiagramms dargestellt. Mit dem Taktimpuls der Taktimpulsfolge T1 wird die Kippstufe FF gesetzt und es entsteht am Ausgang Q 1 ein entsprechendes Signal, das infolge des fehlenden Rücksetzimpulses bestehen bleibt. The sequence resulting from failure of the clock pulse sequence T2 is shown in the second section of the timing diagram. With the clock pulse of the Clock pulse sequence T1, the flip-flop FF is set and it occurs at output Q 1 a corresponding signal that remains due to the lack of a reset pulse.

Dadurch ist nach der vorgegebenen Verzögerungszeit der Ausgang der Baueinheit signalführend, so daß über das ODER-Glied G2 die Einheit A wirksam geschaltet wird und ein entsprechendes Fehlermeldesignal liefert.As a result, the output is the after the specified delay time Component carrying signals, so that the unit A is activated via the OR gate G2 and delivers a corresponding error message.

Bei dern Ausführungsbeispiel nach der Fig. 3 wird als Kippstufe eine monostabile Kippstufe verwendet, deren Ausgang Q im Ruhezustand kein Signal führt. Die beiden zu überwachenden und zeitlich gegeneinander versetzten Taktimpulsfolgen T1 und T2, von denen jeweils in den Zeilen a und b des dazugehörigen Impulsdiagramms nach der F i g. 4 ein Taktimpuls dargestellt ist, werden über das ODER-Glied G 1 dem Eingang der monostabilen Kippstufe zugeführt. Gleichzeitig liegen sie über die Umkehrstufe U an dem einen Eingang des Koinzidenzgliedes G2 an, dessen anderer Eingang mit dem Ausgang Q der monostabilen Kippstufe verbunden ist. Bei einem ungestörten Ablauf ergibt sich, ausgelöst durch die beiden unmittelbar aufeinanderfolgenden Taktimpulse am Ausgang des Konzidenzgliedes, die in der Zeile d des Diagramms dargestellte Impulsfolge. Es wird nun ausgewertet, ob während der Standzeit der monostabilen Kippstufe der einem ordnungsgemäßen Ablauf entsprechende Einbruch im Ausgangssignal auftritt. Fällt eine Taktimpulsfolge aus, dann fehlt während der Standzeit der monostabilen Kippstufe der zweite Impuls. Dies wird entsprechend dem Ausführungsbeispiel nach der F i g. 1 durch eine verzögerte Auswertung mit der Baueinheit V festgestellt und führt zur Betätigung der ein entsprechendes Fehlermeldesignal liefernden EinheitA. In the embodiment according to FIG. 3, a flip-flop is used monostable multivibrator is used, the output Q of which carries no signal in the idle state. The two clock pulse sequences to be monitored and offset in time T1 and T2, each of which is in lines a and b of the associated pulse diagram according to FIG. 4, a clock pulse is shown, are via the OR gate G 1 fed to the input of the monostable multivibrator. At the same time, they are above that Inversion stage U at one input of the coincidence element G2, the other input of which is connected to the output Q of the monostable multivibrator. With an undisturbed The sequence arises, triggered by the two immediately following one another Clock pulses at the output of the concession element, those shown in line d of the diagram Pulse train. It is now evaluated whether during the idle time of the monostable Trigger stage of the drop in the output signal corresponding to a proper sequence occurs. If a clock pulse sequence fails, then the monostable is missing during the idle time Flip-flop the second impulse. This is according to the embodiment according to the F i g. 1 determined by a delayed evaluation with the unit V. and leads to the actuation of the unit A delivering a corresponding error message signal.

Im zweiten Abschnitt des Impulsdiagramms ist dies für den Ausfall der Taktimpulsfolge T2 dargestellt. Durch den am Ausgang der Einheit V auf Grund> der verzögerten Auswertung auftretenden Impuls gemäß Zeile e wird das Alarmsignal gemäß Zeile f ausgelöst.In the second section of the timing diagram, this is for failure the clock pulse sequence T2 shown. By the at the output of the unit V due to> the delayed evaluation occurring pulse according to line e becomes the alarm signal triggered according to line f.

Für den Ausfall der Taktimpulsfolge T 1 gilt dann entsprechendes.The same applies to the failure of the clock pulse sequence T 1.

Im Ausführungsbeispiel nach der F i g. 5 wird als Kippstufe eine taktflankengesteuerte bistabile Kippstufe FFverwendet. Es wird dabei wiederum von zwei zu überwachenden Taktimpulsfolgen ausgegangen, die über das ODER-Gatter G dem Takteingang T der Kippstufe zugeführt werden. Bei einem ungestörten Ablauf wird die Kippstufe durch die Anstiegsflanke des Taktimpulses der Taktimpulsfolge T 1 in den dem-Ruhezustand entgegengesetzten Ausgangszustand gesetzt, d. h. der Ausgang Q führt Signal. Mit der Anstiegsflanke des nachfolgenden, demgegenüber zeitlich versetzten Taktimpulses der Taktimpulsfolge T2 wird die Kippstufe zurückgesetzt. Um nun den Ausfall einer Taktimpulsfolge zu erkennen, muß festgestellt werden, ob diese Rücksetzung vorgenommen wurde. In the embodiment according to FIG. 5 becomes a flip-flop edge-controlled bistable multivibrator FF used. It is in turn of two to monitoring clock pulse sequences assumed via the OR gate G are fed to the clock input T of the flip-flop. With an undisturbed The trigger stage is expired by the rising edge of the clock pulse of the clock pulse train T 1 is set to the initial state opposite to the idle state, d. H. the Output Q carries a signal. With the rising edge of the following, on the other hand in time offset clock pulse of the clock pulse sequence T2, the flip-flop is reset. In order to recognize the failure of a clock pulse train, it must be determined whether this reset has been made.

Dies erfolgt durch eine verzögerte Auswertung des Signalzustands am Ausgang Q der Kippstufe. Die Verzögerungszeit muß dabei etwas größer gewählt werden, als es dem vom Beginn des jeweiligen Impulses an gerechneten Abstand der beiden versetzten Taktimpulse einer Taktimpulsfolge entspricht. Steht nach Ablauf dieser Verzögerungszeit am Ausgang Q der Kippstufe noch ein Signal an, so bedeutet dies, daß ein Takt ausgefallen ist, da die Kippstufe nicht zurückge- setzt wurde. Dies führt dann wiederum zur Betätigung der ein entsprechendes Fehlermeldesignal abgebenden Einheit A. Im ersten Abschnitt des Impulsdiagramms nach der Fig.6 sind die sich bei einem ungestörten Betrieb an den in Übereinstimmung mit den einzelnen Zeilen bezeichneten Punkten des Ausführungsbeispiels ergebenden Signale dargestellt, während im zweiten Abschnitt die sich bei Ausfall der Taktimpulsfolge T2 ergebenden Signalzustände gezeigt sind Für den Ausfall der Taktimpulsfolge T1 gilt entsprechendes, Nach Ablauf der Verzögerungszeit wird mit dem am Ausgang des Verzögerungsgliedes V auftretenden Signal das Alarmsignal entsprechend der Zeile e ausgelöst.This is done through a delayed evaluation of the signal status on Output Q of the multivibrator. The delay time must be selected a little longer, than the distance between the two calculated from the beginning of the respective impulse offset clock pulses corresponds to a clock pulse train. Stands after this Delay time there is still a signal at output Q of the multivibrator, this means that a clock has failed because the flip-flop has not was set. this then in turn leads to the actuation of the corresponding error reporting signal Unit A. In the first section of the timing diagram according to Fig. 6 are the in case of undisturbed operation on the in accordance with the individual lines designated points of the exemplary embodiment resulting signals shown, while in the second section the signal states resulting from failure of the clock pulse sequence T2 The same applies to the failure of the clock pulse train T1, After expiry the delay time is equal to that occurring at the output of the delay element V. Signal the alarm signal is triggered according to line e.

Sollen mehr als zwei gestaffelte Impulstaktfolgen überwacht werden, so können die Ausführungsbeispiele für eine geradzahlige Anzahl von Taktimpulsfolgen entsprechend erweitert werden. Bei einer ungeraden Anzahl von Taktimpulsen ist die Schaltung dann noch einmal vorzusehen. If more than two staggered pulse cycles are to be monitored, the exemplary embodiments can thus be used for an even number of clock pulse sequences be expanded accordingly. If the number of clock pulses is odd, the Then provide the circuit again.

Claims

Claims: 1. Circuit arrangement for monitoring time staggered clock pulse sequences that can be removed via separate clock lines in telephone systems, especially for clock pulse sequences, in which each of the one Impulse of one sequence followed by impulse of the other sequence in a comparison the time interval is much shorter than the pulse interval within a sequence, d a d u r c h g e -k e n n z e i c h n e t that one pulse of a clock pulse train (T1) the output (Q 1) of a flip-flop (FF) in an opposite of the starting position Controls the signal state and that is because of the time graduation immediately following clock pulse of the other pulse train (T2) on the original State corresponding signal is effected and that if this change of state does not occur within a time interval between these controlling clock pulses Time an error signal is triggered.

2. Circuit arrangement according to claim 1, characterized in that one clock sequence (T1) to the set input (S) and the other offset in time Clock sequence (T2) both to the reset input (R) of a bistable multivibrator (FF) as also a coincidence element (G 1), the other input of which with the one in the output state signal-carrying output (Q2) of the flip-flop (FF) is connected, is supplied that via the output of the coincidence element (G 1) and via this signal state of the other output (Q 1) of the flip-flop (FF) delayed forwarding element (V) a switching element (A) signaling the error message can be effectively switched (Fig 1).

3. Circuit arrangement according to claim 1, characterized in that the clock pulse trains to the input of a monostable multivibrator (MF) and at the same time ir. also inverts one on the input side with the output (Q) of the multivibrator (MF) connected coincidence element (G2) are performed that the at the output of the coincidence element (G2) corresponding signal status at least by the time staggered the time interval corresponding to the cycle sequences given is evaluated with a delay (Fig. 2).

4. Circuit arrangement according to claim 1, characterized in that the clock pulse trains the clock input (T) of a clock edge-controlled bistable Flip-flop (FF) are supplied, via their non-signal-carrying in the initial state Output (Q) receives the error message via a delayed relay of the signal status signaling switching element is effectively switchable (Fig. 3).

The invention relates to a circuit arrangement for monitoring from time-staggered and detachable from each other on separate clock lines Clock pulse trains in telephone systems, especially for clock pulse trains in which the clock pulse of the other that follows a clock pulse of one sequence Result in a comparison to the pulse spacing within one and the same sequence shorter time interval occurs.

In telephone systems, clock pulse sequences are used for signaling, such as they, for example, call clocks or the clocks for triggering call connections represent, used. These clocks are now often staggered in time Process or

forwarding devices on one of the number of individual clock pulse trains corresponding number of lines offered.

It is now necessary to have these clocks on a failure or on a resulting deviation in the clock frequency and possibly in the pulse duration monitor the individual clock pulses. This is done according to a known method for each clock pulse series through a time weighting of the pulse length and the pause length. The timing elements used for this purpose and to be provided separately for each clock pulse sequence require a very high effort with the time accuracy to be observed, if the clock pulse sequence to be checked has a very long pause time with an extremely short one Having pulse time. This is for example with trigger pulses for the cancellation of calls is the case.

It is the object of the invention to monitor time-staggered Clock pulse trains with a low circuit complexity compared to the known Arrangement to enable a reduced number of timing elements.

This is achieved in that a pulse of a clock pulse train the output of a flip-flop to a signal state opposite to the initial position controls and that by it directly due to the temporal staggering subsequent clock pulse of the other pulse train in the original state the signal corresponding to the flip-flop is effected and that if this change of state does not occur within a time interval between these controlling clock pulses Time an error signal is triggered.

The arrangement according to the invention is therefore during monitoring of clock sequences staggered at the same time intervals, only one timing element is available, to measure only one time independently of the pause times in the clock sequences has the maximum of the time shift of the clock sequences and the pulse length of two clock pulses immediately following one another in the clock sequences In addition to a total failure of a cycle, that is, due to the failure to reset the flip-flop is recognized in this predetermined relatively short period of time an impermissible change in the pulse length can also be detected. It takes place for example if the immediately following in the clock sequences overlap Pulses also do not reset the multivibrator. There are according to the invention individual clock sequences are not monitored separately from each other, but one clock pulse each of the one and the one due to the temporal staggering immediately following clock pulse of the other pulse train for the evaluation are used, which results in very little circuit complexity.