DE2543171A1 - Digital phase discriminator with forwards-backwards counter - has counter connected by two clock inputs to reference frequency and oscillator is locked - Google Patents

Digital phase discriminator with forwards-backwards counter - has counter connected by two clock inputs to reference frequency and oscillator is locked

Info

Publication number
DE2543171A1
DE2543171A1 DE19752543171 DE2543171A DE2543171A1 DE 2543171 A1 DE2543171 A1 DE 2543171A1 DE 19752543171 DE19752543171 DE 19752543171 DE 2543171 A DE2543171 A DE 2543171A DE 2543171 A1 DE2543171 A1 DE 2543171A1
Authority
DE
Germany
Prior art keywords
oscillator
frequency
counter
digital
reference frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752543171
Other languages
German (de)
Inventor
Olaf Dipl Ing Boettcher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INST fur NACHRICHTENTECHNIK
Original Assignee
INST fur NACHRICHTENTECHNIK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INST fur NACHRICHTENTECHNIK filed Critical INST fur NACHRICHTENTECHNIK
Publication of DE2543171A1 publication Critical patent/DE2543171A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Abstract

The digital phase discriminator compares a reference frequency with that of the oscillator requiring control. The oscillator (1) has its output connected to the first clock input of a forwards-backwards counter (3), and the reference frequency is connected to the second clock input of the counter. The counter outputs are connected to the inputs of a D/A converter (5) whose output consists of the regulating signal for applying to the frequency control input of the oscillator. This regulating signal is low pass filtered (6) before being passed to the oscillator, and a frequency divider is connected to the oscillator output.

Description

Schaltungsanordnung eines digitalen Phasendiskriminators Die Erfnndung betrifft eine Schaltungsanordnung eines digi talen Phasendiskriminators.Circuit arrangement of a digital phase discriminator The invention relates to a circuit arrangement of a digi tal phase discriminator.

Es sind Phasenvergleichsschaltungen mit RS-Flip-Flops bekannt, bei denen die geteilte Oszillatorfrequenz den Setzimpuls und die Referenzfrequenz den Riiecksetzimpuls liefern.There are phase comparison circuits with RS flip-flops known at where the divided oscillator frequency is the set pulse and the reference frequency is the Deliver reset pulse.

Dabei wird die Regelspannung nach einem Tiefpass, dem Tastverhaeltnis der Rechteckspannung entsprechend gewonnen.The control voltage is based on a low pass, the duty cycle obtained according to the square wave voltage.

Diese Phasenvergleichsschaltung weist den Nachteil auf, dass nur eine geringe Referenzunterdrueckung erreicht werden kann, da die zu siebende Rechteckspannung die Amplitude des gesamten Regelspannungsumfanges haben muss oder bei entsprechend niedrigem Tiefpass der Fangbereich eingeengt wird.This phase comparison circuit has the disadvantage that only one low reference suppression can be achieved because the square wave voltage to be screened must have the amplitude of the entire control voltage range or correspondingly low pass the capture range is narrowed.

Aehnliche Verhaeltnisse treten auch beim Vergleich ueber Exklu-siv-Oder-Gatter auf.Similar relationships also occur when comparing using exclusive-or gates on.

Weiterhin ist ein Abtast-Phasendiskriminator bekannt, bei dem die geteilte Oszillatorfrequenz eine Saegezahnspannung erzeugt, die von Impulsen der Referenzfrequenz abgetastet wird, wodurch eine phasenabhaengige Regelspannung fuer den Oszillator entsteht. Dabei ist es notwendig, fuer einen grossen Fangbereich eine statische Vorspannung, z. B. von einein Binaerzaehler zu. erzeugen. Die Vorspannung muss etwa der erforderlichen Regelspannung entsprechen, wobei diese im !nicht gefangenenll Zustand durch eine Auswertelogik veraendert wird.Furthermore, a sampling phase discriminator is known in which the divided oscillator frequency generates a saw tooth voltage, which is generated by pulses of the Reference frequency sampled becomes, creating a phase-dependent Control voltage for the oscillator arises. It is necessary for a big one A static preload, e.g. B. from a binary counter to. produce. The preload must correspond approximately to the required control voltage, whereby this in the! not caught state is changed by an evaluation logic.

itachteilig bei dieser Schaltungskonzeption ist die grosse Anzahl von Einzelfunktionen, die neben dem eigentlichen Phasenvergleich zusaetzlich realisiert werden muessen. Daraus resultiert eine geringe Zuverlaessigkeit bei grossem Aufwand und erhoehtem Platzbedarf.The disadvantage of this circuit design is the large number of individual functions that are also implemented in addition to the actual phase comparison Need to become. This results in a low level of reliability with a great deal of effort and increased space requirements.

Weiterhin ist eine Schaltung zur digitalen Frequenzein stellung eines in seiner Frequenz geregelten Oszillators bekannt, bei der ein die Oszillatorschwingungen zaehlender Frequenzzaehler zur Ableitung eines Istwertes dient, der in einer Komparatorschaltung mit einem Sollwert verglichen wird, und bei der als Vergleichsergebnis eine der Ablage des Istw wertes entsprechende Regelspannung gebildet wird, die eine Aenderung der Oszillatorfrequenz bewirkt.Furthermore, a circuit for digital frequency setting is one Known in its frequency-controlled oscillator, in which the oscillator oscillations counting frequency counter is used to derive an actual value, which is used in a comparator circuit is compared with a nominal value, and one of the comparison results for the Storage of the actual value corresponding control voltage is formed, which is a change the oscillator frequency causes.

Nachteilig ist, dass bei diesem Prinzip keine Phasenstabilitaet erreicht werden kann, wodurch der Stoerhub sehr gross wird.The disadvantage is that no phase stability is achieved with this principle can be, whereby the stumbling block is very large.

Zweck der Erfindung ist es, eine Schaltungsanordnung zu finden, die bei geringem Aufwand und Platzbedarf eine hohe Zuverlaessigkeit bei grossem Fangbereich und hoher Referenzunterdrueckung aufweist, Der Erfindung liegt die Aufgabe zugrunde, eine in weiten Bereichen variable Oszillatorfrequenz ueber lange Zeit phasenstarr mit einer quarzgenauen Referenzfrequenz zu siclironisieren, wobei zusaetzlich die Moeglichkeit der 1Frequenzmodulation des phasengeregelten Oszillatore bestehen soll.The purpose of the invention is to find a circuit arrangement that With little effort and space requirement, a high level of reliability with a large catching area and has high reference suppression, The invention lies in the The task is based on an oscillator frequency that is variable over a wide range over a long period of time Time to siclironize phase-locked with a quartz-precise reference frequency, whereby additionally the possibility of the 1Frequency modulation of the phase-controlled oscillator should exist.

Erfindungsgemaess wird diese Aufgabe, bei der der Phasenunterschied einer vorzugsweise geteilten Frequenz eines zu regelnden Oszillators mit einer Referenzfrequenz verglichen wird, dadurch geloest, dass an den einen Takteingang eines Vor-Rueck-Binaerzaehlers die zu regelnde Frequenz des Oszillators und an den anderen Takteingang die Referenzfrequenz angeschloissen ist.According to the invention, this object is achieved in which the phase difference a preferably divided frequency of an oscillator to be controlled with a reference frequency is compared, solved by the fact that a clock input of a forward-backward binary counter the frequency of the oscillator to be controlled and the reference frequency at the other clock input is connected.

Die Ausgaenge des Vor-Rueck-Binaerzaehlers sind mit den Eingaengen eines Digital-Analog-Umsetzers verbunden,wobei die hoehere der beiden an den Takteingaengen des Vor-Rueck-Binaerzaehlers anliegende Frequenzen diesen oefter vor- bzw. zurueckstellt und somit die Regelspannung UR entsprechend des Zaehlerstandes des Vor-Rueck-Binaerzaehlers ueber den Digital>.The outputs of the forward / back binary counter are with the inputs of a digital-to-analog converter, the higher of the two being connected to the clock inputs of the forward-backward binary counter often advances or retracts it and thus the control voltage UR according to the counter status of the forward / backward binary counter about the digital>.

Analog-Umsetzer gewonnen und dem Eingang des zu regelnden Oszillators zugefuehrt wird.Analog converter obtained and the input of the oscillator to be controlled is fed.

Vorteilhafterweise ist der Regelspannung des Oszillators vorzugsweise ueber einen weiteren Tiefpaß eine zusaetzliche phasenabhaengige Regelspannung ueberlagert, die vom ersten Ausgang des Vor-Rueck-Binaerzaehlers abgeleitet werden kann.The control voltage of the oscillator is advantageously preferred An additional phase-dependent control voltage is superimposed over a further low-pass filter, which can be derived from the first output of the front-back binary counter.

Zwischen dem Digital>.Analog-Umsetzer und dem Oszillator ist ein Tiefpass, bestehend aus einem oder mehreren RC-Gliedern, etwa gleicher, tiefer Grenzfrequenz geschaltet.Between the digital> .Analog converter and the oscillator is a Low pass, consisting of one or more RC elements, about the same, lower limit frequency switched.

Zweckmaessigerweise kann im Fusspunkt des letzten RC-Gliedes des Tiefpasses eine Frequenziodulationsspannung gekoppelt werden.Appropriately, in the base of the last RC element of the low pass a frequency iodulation voltage can be coupled.

Der Vorteil dieses voellig neuartigen Phasenvergleiches gegenueber den bekannten Schaltungen besteht darin, dass mit einer bedeutend geringeren Anzahl von Bauelementen ein wesentlich sichereres Fangen bei hoeherer Referenzunterdrueckung erzielt wird.The advantage over this completely new phase comparison the known circuits is that with a significantly lower number of components a much safer catching with higher reference suppression is achieved.

Die Erfindung soll nachstehend an einem Ausfuehrungsbeispiel naeher erlaeutert werden.The invention is to be closer to an exemplary embodiment below to be explained.

Die zugehoerige Zeichnung zeigt das Prinzipschaltbild der erfindungsgemaessen Schaltungsanordnung.The accompanying drawing shows the basic circuit diagram of the invention Circuit arrangement.

Die Frequenz eines zu regelnden Oszillators 1 wird ueber einen Frequenzteiler 2 an einen Takteingang eines Vor-Ruecke Binaerzaehlers 3 angelegt. An einen weiteren Eingang des Vor-Rueck-Binaerzaehlers 3 ist eine Referenzfrequenz 4 angel schlossen, Die Ausgaenge des Vor-Rueck-Binaerzaehlers 3 sind mit Eingaengen eines DigitalnAnalog>.Umsetzers 5 verbunden.The frequency of an oscillator 1 to be controlled is determined by a frequency divider 2 applied to a clock input of a front-back binary counter 3. Another Input of the front-back binary counter 3 is a reference frequency 4 closed, The outputs of the forward-backward binary counter 3 are with inputs of a digital-to-analog converter 5 connected.

Der Ausgang dieses DigitalAnalog-Umsetzers 5 ist ueber einen Tiefpass 6, der aus mehreren RC-Gliedern etwa gleicher, tiefer Grenzfrequenz besteht, an den Regelepannungseingang des Oszillators 1 angeschlossen.The output of this digital-to-analog converter 5 is via a low pass 6, which consists of several RC elements with approximately the same, lower cut-off frequency the control voltage input of the oscillator 1 is connected.

Dabei ist im Fußpunkt des letzten RC-Gliedes die Frequenz Modulationsspanung gekoppelt. Zur Erzielung einer Mindestphasendifferenz ist dem Regelspannungseingang des Oszillators 1 ueber einen weiteren Tiefpass eine zusaetzliche phasenabhaengige Regelspannung ueberlagert.The frequency modulation voltage is at the base of the last RC element coupled. The control voltage input is used to achieve a minimum phase difference of Oscillator 1 has an additional low-pass filter phase-dependent control voltage superimposed.

Die Wirkungsweise ist folgende ! Die differenzierten Impulse der geteilten Oszillatorfrequenz und die der Referenzfrequenz werden den Takteingaengen des Vor-Rueck-Binaerzaehlers 3 zugefuehrt. Von den Ausgaengen des Vor-Rueck-Binaerzaehlers 3 wird der Digital-Analog-Uinsetzer 5 angesteuert, der eine dem Zaehlerstand entsprechende Regelspannung UR liefert.The mode of action is as follows! The differentiated impulses of the divided The oscillator frequency and that of the reference frequency are the clock inputs of the front-back binary counter 3 added. From the outputs of the forward-backward binary counter 3 becomes the digital-analog converter 5, which supplies a control voltage UR corresponding to the counter status.

Im gefangenen phasenstarren Zustand schaltet abwechselnd der Referenzimpuls den Vor-Rueck-Binaerzaehler 3 eine Stufe vor und der geteilte Oszillatorimpuls eine Stufe zurueck.In the trapped phase-locked state, the reference pulse switches alternately the forward-backward binary counter 3 one step forward and the divided oscillator pulse one Step back.

Besteht der Vor-Rueck-Binaerzaehler 3 aus k Bit, so kann die Regelspannung 2k verschiedene statische Zustaende annehmen, wobei jeder Spannungssprung dem gesamten Regelspannungsumfang geteilt durch 2k entspricht. Diese Spannung ist der Regelspannung UR als Referenzstoerung ueberlagert; sie kann im anschliessenden Tiefpass 6 zum Oszillator 1 weiter unterdrtieckt werden. Da fuer das Fangverhalten der zusaetzliche Teilungsfaktor 2k des Vor-Rueck-Binaerzaehlers 3 wirkt, kann der tiefpaß 5 entsprechend niederfrequenter ausgelegt werden.If the forward / backward binary counter 3 consists of k bits, the control voltage can Assume 2k different static states, with each voltage jump the entire Control voltage range divided by 2k. This voltage is the control voltage UR superimposed as reference interference; it can in the subsequent low pass 6 to Oscillator 1 can be suppressed further. As for the fishing behavior the additional Division factor 2k of the forward-backward binary counter 3 acts, the low-pass filter 5 can accordingly be designed to be lower frequency.

Die noch vorhandene, bereits um den Faktor 2k geschwaechte Referenzstoerung ist Jedoch in ihrer Frequenz nicht geteilt worden, so dass ein einfacher RC>.Tiefpass eine um den Faktor 2k groessere Referenzunterdrueckung hervorruft.The reference disturbance still present, already weakened by a factor of 2k However, its frequency has not been divided, so that a simple RC> .low pass causes a reference suppression which is greater by a factor of 2k.

bin l-Iintereinanderscllalten von zwei oder mehreren RC-Gliedern ist bedeutend unkritischer als bei ueblichen Phasenvergleichsschaltungen, da fuer die Phasenregelverstaerker nur die Spannung einer Stufe wirksam ist, wodurch die Schwingneigung des Regelkreises klein ist.am l-interposing of two or more RC elements significantly less critical than with conventional phase comparison circuits, since for the Phase control amplifier only the voltage of one stage is effective, whereby the tendency to oscillate of the control loop is small.

Durch eine zusaetzliche Auswertung des Phasenunterschiedes der Fingangsimpulse des Vor-Rueck-ßinaerzaehlers 3 vom Ausgang der ersten Bits wird sichergestellt, dass der Regelkreis nur bei einem Mindest-Phasenunterschied A / der Eingangsimpulse des ZaehIers synchronisiert werden kann, wodurch der phasengeregelte Oszillator 1 frequenzmodulationsfaehig bis zu tiefen Prequenzen wird.By an additional evaluation of the phase difference of the input pulses of the forward / backward ßinaerzaehlers 3 from the output of the first bits is ensured that the control loop only works with a minimum phase difference A / of the input pulses of the counter can be synchronized, making the phase-controlled oscillator 1 is capable of frequency modulation down to low frequencies.

Im nicht gefangenen Zustand wird die Regelspannung dadurch veraendert, dass die hoehere Frequenz den Vor-Rueck-ßinnaerzaehler 3 oefters vor- bzw. rueckwaerts stellt als die niedrigere, wodurch ueber den Digital-Analog-Umsetzer 5 die Oszillatorfrequenz so nachgeregelt wird, dass die geteilte Oszillatorfrequenz mit der Referenzfrequenz 4 uebereinstimmt, wobei die Regelspannungsaenderung mit em Frequenzunterschied abnimmt, was ein sicheres Phasenfangen zur Folge hat.In the non-trapped state, the control voltage is changed by that the higher frequency the front-back-ßinnaerzehler 3 more often forwards or backwards than the lower one, whereby the oscillator frequency via the digital-to-analog converter 5 readjusted so that the divided oscillator frequency matches the reference frequency 4 agrees, whereby the control voltage change decreases with em frequency difference, which results in safe phase catching.

Claims (4)

Patentansprueche:Patent claims: Schaltungsanordnung eines digitalen Phasendiskriminators, bei der der Phasenunterschied einer vorzugsweise geteilten Frequenz eines zu regelnden Oszillators mit einer Referenzfrequenz verglichen wird, dadurch gekennzeichnet, dass an den einen Takteingang eines Vor-Rueck-5inaerzaehlers (3) die zu regelnde Frequenz des Oszillators (1) und an den anderen Takteingang die Referenzfrequenz angeschlossen ist und dass die Ausgaenge des Vor-Rueck-Binaerzaehlers mit den Fingaengen eines Digital-Analog-Umsetzers (5) verbunden sind, wobei die am Ausgang des Digital-Analog-Umsetzers (5) entstehende, dem Zaehlerstand entsprechende Regelspannung am Eingang des zu regelnden Oszillators angeschlossen ist. Circuit arrangement of a digital phase discriminator in which the phase difference of a preferably divided frequency of an oscillator to be controlled is compared with a reference frequency, characterized in that the a clock input of a forward-backward counter (3) the frequency to be controlled Oscillator (1) and the reference frequency connected to the other clock input is and that the outputs of the fore-and-back binary counter with the fingers of one Digital-to-analog converter (5) are connected, the output of the digital-to-analog converter (5) resulting control voltage corresponding to the counter status at the input of the to regulating oscillator is connected. 2. .chaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass vorzugsweise ueber einen weiteren Tiefpass der Regelspannung des Oszillators (1) eine zusaetzliche phasenabhaengige Regelspannung ueberlagert ist, die vom ersten Ausgang des Vor-Rueck-Binaerzaehlers (3) ableitbar ist.2. circuit arrangement according to claim 1, characterized in that preferably via a further low-pass filter for the control voltage of the oscillator (1) an additional phase-dependent control voltage is superimposed on that of the first Output of the forward-backward binary counter (3) can be derived. 3. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n nzeichnet, dass zwischen dem Digital-Analog-Umsetzer (5) und dem Oszillator (1) ein Tiefpass (6), bestehend aus einem oder mehreren RC-Gliedern etwa gleicher, tiefer Grenzfrequenz geschaltet ist.3. Circuit arrangement according to claim 1, d a d u r c h g e k e n n that between the digital-to-analog converter (5) and the oscillator (1) a low pass (6), consisting of one or more RC elements with approximately the same, lower cut-off frequency is switched. 4. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, dass im Fusspunkt des letzten RC-Gliedes des Tiefpasses (6) eine Frequenz-Modulationsspannung gekoppelt ist.4. Circuit arrangement according to claim 1 and 2, characterized in that that at the base of the last RC element of the low pass (6) a frequency modulation voltage is coupled.
DE19752543171 1974-12-19 1975-09-27 Digital phase discriminator with forwards-backwards counter - has counter connected by two clock inputs to reference frequency and oscillator is locked Pending DE2543171A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD183190A DD117574A1 (en) 1974-12-19 1974-12-19

Publications (1)

Publication Number Publication Date
DE2543171A1 true DE2543171A1 (en) 1976-07-01

Family

ID=5498552

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752543171 Pending DE2543171A1 (en) 1974-12-19 1975-09-27 Digital phase discriminator with forwards-backwards counter - has counter connected by two clock inputs to reference frequency and oscillator is locked

Country Status (5)

Country Link
JP (1) JPS51105260A (en)
DD (1) DD117574A1 (en)
DE (1) DE2543171A1 (en)
FI (1) FI752998A (en)
NO (1) NO753952L (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3232519A1 (en) * 1981-09-04 1983-04-14 Tektronix, Inc., 97077 Beaverton, Oreg. SIGNAL GENERATOR
DE3214140A1 (en) * 1982-04-15 1983-10-20 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Radio frequency transmitter
WO1984002437A1 (en) * 1982-12-09 1984-06-21 Ericsson Telefon Ab L M Method and apparatus for synchronizing radio transmitters for synchronous radio transmission
WO1985002731A1 (en) * 1983-12-14 1985-06-20 Telefunken Fernseh Und Rundfunk Gmbh Phase regulation circuit
EP0610990A2 (en) * 1993-02-05 1994-08-17 Philips Patentverwaltung GmbH Digital phase-locked loop
DE102020134656A1 (en) 2020-12-22 2022-06-23 Olaf BÖTTCHER Method and arrangement for influencing a pendulum of a mechanical pendulum clock

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5637735A (en) * 1979-09-04 1981-04-11 Nec Corp Frequency synchronous circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3232519A1 (en) * 1981-09-04 1983-04-14 Tektronix, Inc., 97077 Beaverton, Oreg. SIGNAL GENERATOR
DE3214140A1 (en) * 1982-04-15 1983-10-20 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Radio frequency transmitter
WO1984002437A1 (en) * 1982-12-09 1984-06-21 Ericsson Telefon Ab L M Method and apparatus for synchronizing radio transmitters for synchronous radio transmission
WO1985002731A1 (en) * 1983-12-14 1985-06-20 Telefunken Fernseh Und Rundfunk Gmbh Phase regulation circuit
US4639687A (en) * 1983-12-14 1987-01-27 Telefunken Fernseh Und Rundfunk Gmbh Phase control circuit
EP0610990A2 (en) * 1993-02-05 1994-08-17 Philips Patentverwaltung GmbH Digital phase-locked loop
EP0610990A3 (en) * 1993-02-05 1995-09-13 Philips Patentverwaltung Digital phase-locked loop.
DE102020134656A1 (en) 2020-12-22 2022-06-23 Olaf BÖTTCHER Method and arrangement for influencing a pendulum of a mechanical pendulum clock
EP4020094A1 (en) 2020-12-22 2022-06-29 Firma Olaf Böttcher Method and assembly for affecting a pendulum of a mechanical pendulum clock

Also Published As

Publication number Publication date
NO753952L (en) 1976-06-22
FI752998A (en) 1976-06-20
DD117574A1 (en) 1976-01-12
JPS51105260A (en) 1976-09-17

Similar Documents

Publication Publication Date Title
DE3232155C2 (en) Circuit arrangement for regulating the phase difference between an input signal and an output signal
DE3690492C2 (en) Phase comparator lock detect circuit and synthesiser
DE2541163A1 (en) PHASE AND / OR FREQUENCY COMPARATOR
DE2645638C2 (en) Phase detector in a phase-locked loop
EP0135121B1 (en) Circuit arrangement for generating square wave signals
DE2459751B2 (en) CIRCUIT ARRANGEMENT FOR GENERATING SIGNALS WITH INCREASING FREQUENCY AND SIGNALS WITH DECREASING FREQUENCY
DE3240731A1 (en) PHASE CONTROL CIRCUIT AND MILLER DECODER USING THIS
EP0520590A1 (en) Circuit for frequency synthesis
DE3046486C2 (en) Method for reducing the noise of a digitally adjustable frequency generator and frequency generator operating according to it
DE2543171A1 (en) Digital phase discriminator with forwards-backwards counter - has counter connected by two clock inputs to reference frequency and oscillator is locked
DE2646147C3 (en) Digital phase comparison arrangement
DE10394282T5 (en) Reset-free delayed control loop
DE3523787A1 (en) DIGITAL PHASE / FREQUENCY DETECTOR
DE2802626C2 (en) Digital phase comparison arrangement
EP0402711B1 (en) Circuit arrangement for the correct-phase regeneration of a clock signal
DE3614428A1 (en) DIGITAL PHASE / FREQUENCY DETECTOR CIRCUIT
DE60208597T2 (en) Fully digital phase locked loop and circuit for its use
DE3538858A1 (en) PLL frequency synthesizer
DE3314973C1 (en) Circuit arrangement for generating a stable fixed frequency
DE2812377A1 (en) Phase-locked loop with phase discriminator and VCO - has Schmitt trigger at output of RC loop filter and providing feedback to it
DE19653022A1 (en) Frequency synthesiser with phase loop with phase detector
DE3918161A1 (en) CIRCUIT FOR ADJUSTING A PHASE SHIFT
DE3520301A1 (en) Phase comparison procedure
DE4016429C2 (en) Phase locked loop with a flip-flop
DE2247614A1 (en) FREQUENCY SYNTHESISER

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee