Die Erfindung geht aus von einer Schaltung zur Einstellung
einer Phasenverschiebung in einem Phasenregelkreis nach der
Gattung des Hauptanspruchs. Derartige Schaltungen sind für
solche Anwendungen geeignet, bei denen die Frequenz des
Oszillators des Phasenregelkreises über der des
Eingangsreferenzsignals liegt.The invention is based on a setting circuit
a phase shift in a phase locked loop after the
Genus of the main claim. Such circuits are for
suitable for applications where the frequency of the
Oscillator of the phase locked loop over that of the
Input reference signal is.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
eine Schaltung der eingangs genannten Art anzugeben, welche auf
einfache Weise eine Einstellung der Phase über einen beliebig
großen Bereich ermöglicht.The present invention is therefore based on the object
to specify a circuit of the type mentioned, which on
simple way of adjusting the phase over any
large area.
Die erfindungsgemäße Schaltung zur Einstellung einer
Phasenverschiebung mit den kennzeichnenden Merkmalen des
Hauptanspruchs hat den Vorteil, daß die bis zu 360° mögliche
Phasenverstellung in jedem Falle exakt reproduzierbar ist. Als
weiterer Vorteil ist anzusehen, daß eine Phasenverschiebung
keinerlei Auswirkung auf das Verhalten des Phasenregelkreises
hat.
The circuit for setting a
Phase shift with the characteristic features of the
The main claim has the advantage that the up to 360 ° possible
Phase adjustment is exactly reproducible in any case. As
Another advantage is that a phase shift
no effect on the behavior of the phase locked loop
Has.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind
vorteilhafte Weiterbildungen und Verbesserungen der im
Hauptanspruch angegebenen Schaltung möglich. Besonders
vorteilhaft ist, daß die Einstellung der Phasenverschiebung
über eine Rechnerschnittstelle möglich ist, da der Wert für die
Verschiebung digital zugeführt wird.By the measures listed in the subclaims
advantageous developments and improvements in
Main claim specified circuit possible. Especially
it is advantageous that the adjustment of the phase shift
via a computer interface, since the value for the
Shift is fed digitally.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung
dargestellt und in der nachfolgenden Beschreibung näher
erläutert.An embodiment of the invention is in the drawing
shown and in the description below
explained.
Das Blockschaltbild der Figur zeigt einen Phasenregelkreis mit
dem erfindungsgemäßen Phaseneinsteller. Dem Phasenregelkreis
wird über Klemme 1 ein Eingangsreferenzsignal zugeführt,
welches bekanntlich dem einen Eingang einer
Phasenvergleichsstufe 2 weitergeleitet wird, an deren anderen
Eingang das in der Phase zu vergleichende Signal liegt. Am
Ausgang der Stufe 2 ist ein Tiefpaßfilter 3 angeschlossen,
dessen Ausgang mit dem Eingang eines spannungsgesteuerten
Oszillators 4 verbunden ist. Zur Phasennachregelung des
Oszillators 4 ist im digitalen Rückkopplungszweig ein als
Teiler 1/ N wirkender Zähler 6 angeordnet, dessen Ausgang über
einen Decoder 7 mit dem anderen Eingang der
Phasenvergleichsstufe 2 verbunden ist. Außerdem ist der Ausgang
des Zählers 6 über einen weiteren Decoder 8 mit der
Ausgangsklemme 9 des Phasenregelkreises verbunden.The block diagram of the figure shows a phase locked loop with the phase adjuster according to the invention. The phase locked loop is supplied with an input reference signal via terminal 1 , which is known to be passed on to one input of a phase comparison stage 2 , at the other input of which the signal to be compared is in phase. A low-pass filter 3 is connected to the output of stage 2 , the output of which is connected to the input of a voltage-controlled oscillator 4 . For phase readjustment of the oscillator 4 , a counter 6 acting as a divider 1 / N is arranged in the digital feedback branch, the output of which is connected via a decoder 7 to the other input of the phase comparison stage 2 . In addition, the output of the counter 6 is connected via a further decoder 8 to the output terminal 9 of the phase locked loop.
Der im Rückkopplungszweig angeordnete Zähler 6 kann je Periode
des Eingangsreferenzsignals N verschiedene Zustände einnehmen.
Mit Hilfe der Decoder 7 und 8 werden aus dem digitalen Datenbus
am Ausgang des Zählers 6 wieder digitale Impulse erzeugt,
welche dem Phasenvergleicher 2 bzw. der Ausgangsklemme 9
zugeführt werden. Durch geeignete Charakteristika der Decoder 7
und 8 können Impulse mit beliebigem Tastverhältnis erzeugt
werden.
The counter 6 arranged in the feedback branch can assume different states per period of the input reference signal N. With the help of decoders 7 and 8 , digital pulses are again generated from the digital data bus at the output of counter 6 , which pulses are fed to phase comparator 2 or output terminal 9 . Suitable characteristics of the decoders 7 and 8 can be used to generate pulses with any duty cycle.
Erfindungsgemäß ist nun zwischen den P Ausgangsleitungen des
Zählers 6 und den q Eingangsleitungen des Decoders 7 eine
digitale Addierstufe 11 angeordnet, welche über die
Steuereingänge 12 von einem Bedienrechner oder einem
Codierschalter ansteuerbar ist. Damit können die Adressen fur
den Decoder 7 um einen Offset k verschoben werden.According to the invention, a digital adder 11 is now arranged between the P output lines of the counter 6 and the q input lines of the decoder 7 , which can be controlled by an operating computer or a coding switch via the control inputs 12 . The addresses for the decoder 7 can thus be shifted by an offset k .
Bei gerastetem Phasenregelkreis und einem Offset von k=0 sind
Eingangsreferenzsignal und Ausgangssignal in Phase. Durch einen
von Null abweichenden Offset k wird der der
Phasenvergleichsstufe 2 zugeführte Vergleichsimpuls gegen den
Ausgangsimpuls am Ausgang 9 in der Phase verschoben, so daß bei
gerastetem Phasenregelkreis, d. h. Phasenübereinstimmung von
Eingangsreferenzsignal und Vergleichssignal, ebenfalls der
Ausgangsimpuls gegen den Eingangsreferenzimpuls verschoben ist.
Damit ist auf einfache Weise eine Phasenverschiebung bis zu
360° im Ausgangssignal gegenüber dem Eingangsreferenzsignal
möglich.With a locked phase locked loop and an offset of k = 0, the input reference signal and output signal are in phase. By means of an offset k deviating from zero, the comparison pulse supplied to phase comparison stage 2 is shifted in phase against the output pulse at output 9 , so that when the phase-locked loop is locked, ie the phase correspondence of the input reference signal and comparison signal, the output pulse is also shifted against the input reference pulse. This allows a phase shift of up to 360 ° in the output signal compared to the input reference signal in a simple manner.
Die zeitliche Auflösung der Einstellung beträgt 1/fosz, die
Einstellschritte sind demnach um so feiner, je höher die
Oszillatorfrequenz und damit je größer N ist. Die
Phasenauflösung liegt bei 360°/N, die eingestellte
Phasenverschiebung beträgt demnach 360°/N. Die Wortbreite q
am Ausgang des Addierers 11 berechnet sich zu log2(2p+2r), bzw.
dem nächsthöheren ganzzahligen Wert. Dieser Erweiterung der
Wortbreite muß dadurch Rechnung getragen werden, daß der im
Decoder 7 verankerte Vergleichsimpuls für alle möglichen
Offsets k korrekt abgelegt ist. Das bedeutet, daß sich die
Programmierung periodisch mit dem Wert N wiederholt.The temporal resolution of the setting is 1 / f osz , the setting steps are therefore the finer the higher the oscillator frequency and thus the greater N is. The phase resolution is 360 ° / N, the set phase shift is therefore 360 ° / N. The word width q at the output of the adder 11 is calculated as log 2 (2 p +2 r ), or the next higher integer value. This expansion of the word width must be taken into account in that the comparison pulse anchored in decoder 7 is correctly stored for all possible offsets k . This means that the programming is repeated periodically with the value N.