DE2462728C2 - Einrichtung zur Einstellung sowie zur Steuerung der Abarbeitung von verschiedenen Betriebszuständen einer Datenverarbeitungseinrichtung - Google Patents

Description

Die Erfindung betrifft eine Einrichtung zur Einstellung sowie zur Steuerung der Abarbeitung von verschiedenen Betriebszuständen (wie Datenabrufbetrieb. Speicherreferenzbetrieb, arithmetischer Rechenbetrieb usw.) einer Datenverarbeitungseinrichtung, die aufgrund von Betriebszustandsänderungssignalen in die verschiedenen Betriebsrustände bring!>ar ist, innerhalb derer jeweils die Bereitstellung einer bestimmten Kombination von mehreren Steuersignalen erforderlich ist, um die Übertragung der Daten- und Adresseninforr Nationen zu siiiuern und um die Betriebszustandsänderungssignale so zu modifizieren, daß nachfolgend ein Betrieb in einem anderen Betriebszustand erfolgt mit einer Vielzahl von Fesiwertspeichern, die die in ihnen gespeicherten Steuersignale mittels Dekodieren der ihnen zugeführten Betriebszustandsänderungssignale abgeben, mit einer Vielzahl von Datenwegen zur Übertragung von Daten- und Adresseninformationen zwischen mehreren an den Datenwegen angeschlossenen Komponenten der Datenverarbeitungseinrichtung (wie CPU, Datenspeicher, Adressenspeicher, Instruktionsspeicher), und mit Einrichtungen zur Erzeugung der Be-•riebszustandsänderungssignale zur Ansteuerung der Vielzahl von Festwertspeichern.

Um einen Betrieb in vielen unterschiedlichen Betriebsarten (Betriebszuständen) zu ermöglichen, erzeugen bisher bekannte Datenverarbeitungssysteme eine Anzahl von Betriebszustandsänderungssignalen, auf die geeignete logische Elemente einwirken, um so Steuersignale zu liefern, von denen ausgewählte Kombinationen die Übertragung der Daten- und Adresseninformationen vornehmen, um so die geeignete Operation in dem gewünschten Betriebszustand zu bewirken. Derartige Steuersignale modifizieren außerdem die Zustandsänderungssignale, um so das nachfolgende Arbeiten in einer anderen Betriebsart zu bewirken, so daß von dem System eine Folge von Betriebsarten durchlaufen wird.

Um eine solche Arbeitsweise zu ermöglichen, haben die bisher bekannten Datenverarbeitungssysteme verhältnismäßig komplizierte logische Verknüpfungselemente verwendet, siehe beispielsweise die US-PS 37 50 111. Um aus den Betriebszustandsänderungssignalen, die bei jeder Datenverarbeitungsanlage in irgendeiner Weise anfallen, Steuersignale zu erzeugen, die geeignet sind, die geforderten Daten- und Adressenverschiebungen und auch sonstige Maßnahmen zu treffen, die für die Arbeitsweise der Datenverarbeitungsanlage notwendig sind, müssen aus diesen Betriebszustandsänderungssignalen entsprechende, geeignete Steuersignale gewonnen werden. Diese Gewinnung kann durch eine entsprechend große Anzahl von einzelnen logischen Elementen erfolgen, was jedoch außerordentlich aufwendig ist, weil die Anzahl der erforderlichen logischen Elemente sehr hoch wird. Neben den dadurch bedingten hohen Kosten ergibt sich aufgrund der hohen Anzahl von Bauelementen auch eine verringerte Zuverlässigkeit, da die Zuverlässigkeit mit der Anzahl der notwendigen Bauelemente abnimmt.

Um diese Nachteile zu vermeiden, hat man versucht, an Stelle dieser großen Anzahl logischer Elemente einen einzigen, großen, monolithischen Festwertspeicher zu verwenden, siehe dazu die US-PS 35 93 299, welcher rciiwcribpcii-ricr geraue so viel Eingänge aufweist, wie Betriebszustandsänderungssignale vorhanden sind, wie auch eine solche Zahl von Ausgängen, wie Steuersignale erforderlich sind. Diese Anordnung ist wesentlich zuverlässiger als die eingangs geschilderte, jedoch ist die Wirtschaftlichkeit noch nicht optimal, da nicht alle Kombinationen von Betriebszustandsänderungssignalen auch gültige Betriebszustände repräsentieren und da auch nicht jeder einzelne Betriebszustand die Zuordnung aller ROM-Ausgänge erfordert. Das bedeutet, daß der Aufwand an Speicherraum w^e auch Anzahl von Eingangsleitungen und Ausgangsleitungen und schließlich auch an Datenverarbeitungszeit noch zu groß ist Ein anderer Lösungsversuch, der in der nachveröffentlichten US-PS 37 60 369 vorgeschlagen wird, siehe dazu ίο auch die ferner liegende, ebenfalls noch veröffentlichte US-PS 39 32 844, bestand darin, an Stelle der großen Anzahl von logischen Elementen eine Reihe von Festwertspeichern einzusetzen, wobei für jeden einzelnen Betriebzustand ein separater kleiner Festwertspeicher vorgesehen wurde. Diese Lösung dürfte wohl wesentlich zuverlässiger als die Verwendung von logischen Verknüpfungselementen sein, jedoch ist auch hier die Problemlösung noch nicht optimal, da noch zu unwirtschaftlich gearbeitet wird. Da für jeden Betriebszustand ein eigener Festwertspeicher erforderlich ist, obwohl viele Betriebszustände generell aus dem gleichen Satz von Betriebszustandsänderungssignalen ableitbar sind, und da zudem viele der Festwertspeicher eine große Zahl von gemeinsamen Steuersignalausgängen besitzen, ergibt sich auch hier noch ein zu hoher Aufwand sowohl an Speicherraum wie auch an Zu- und Ableitungen.

Aufgabe der Erfindung ist es, eine Einrichtung der eingangs genannten Art dahingehend zu verbessern, daß ein großer Teil der beim Stand der Technik vorhandenen Redundanz in den gespeicherten Steuersignalen beseitigt und damit die Gesamtanordnung wesentlich wirtschaftlicher und zusätzlich auch zuverlässiger wird. Der Lösung dieser Aufgabe dienen die kennzeichnenden Merkmale des Hauptanspruchs. Der Aufbau ist dabei derart getroffen, daß die Betriebszustandsänderungssignale in Sätze von Eingangsbetriebszustandsänderungssignalen eingeteilt werden, daß jeder von Eingangsbetriebszustandsänderungssignalen einer Festwertspeichereinheit, bestehend aus einem oder zwei Festwertspeichern, zugeführt wird, daß in einer solchen Festwertspeichereinheit unabhängig vom Betriebszustand alle Steuersignale gespeichert sind, die sich aus dem Satz zugeführter Eingangsbctriebszustandsänderungssignale erzeugen lassen, daß die zur Abarbeitung eines Betriebszustands benötigten Steuersignale in unterschiedlichen Festwertspeichereinheiten gespeichert sind, und daß Einrichtungen zur Ein/Ausschaltung der Festwertspeichereinheiten zur Ermöglichung des Betriebs der Datenverarbeitungseinrichtung in ausgewählten Betriebszuständen vorgesehen sind.

Die Erhöhung der Wirtschaftlichkeit wird somit dadurch erreicht, daß einerseits statt eines monolithischen Festwertspeichers, der für alle Betriebszustände zu sorgen hat, mehrere Festwertspeicher benutzt werden, die jeweils mehrere, aber aufeinander bezogene Betriebszustände handhaben, andererseits aber auch nicht für jeden einzelnen Betriebszustand ein eigener ROM Verwendung findet, sondern durch die Zusammenfassung von aufeinander bezogenen und damit ähnliche Steuersignale erfordernden bzw. ähnliche Betriebszustandsänderungssignale aufweisenden Betriebszustände jeweils einem Festwertspeicherelement zugeordnet werden. Durc^i diese Koordination wird die Redundanzverringerung und damit die Wirtschaftlichkeitssteigerung und die Zuverlässigkeitserhöhung ermöglicht.

So erfolgen beispielsweise bezüglich der Abruf-/Verzögerungs-Zustandsgruppe (siehe F i g. 4). die zu der in

Fig. 11 dargestellten ROM-Einrichtung 110 gehört, die im wesentlichen gemeinsame Eingangsbetriebszustandsänderungssignale (FT, ABRUF, AUTO usw.) erhält, im wesentlichen gemeinsame Ausgangssteuersignale (2 REN, (2WEN, 2 WRADR I₁ usw.), wobei die Decodierung der Eingangssignale zur Erzeugung ausgewählter Kombinationen von Ausgangssignalen einen Betrieb in einer Vielzahl von unterschiedlichen Betriebsständen schafft, die mit einer derartigen ROM-Einrichtung verknüpft sind. In ähnlicher Weise sind andere Betriebzustände mit den zwei Speichern MRE-ROM 70 (Fig.4A und 7) und dem Speicher IOALC-ROM 130 (F ig. 4Bund 10) verbunden, die alle drei Operationszuständen zugeordnet sind, die unter Programmsteuerung stehen, sowie mit den ROMs 60 der Datenkanalzustandsgruppe (Fig. 4C und 6) sowie den ROMs 150 und 151 der Konsolenzustandsgruppe (F i g. 4D und 9), die alle Operationszuständen zugeordnet sind, die nicht unter Programmsteuerung stehen.

Es wird also nicht für jeden einzelnen Betriebszustand ein einzelner ROM verwendet, sondern statt dessen wird eine Vielzahl von Betriebszuständen einer ROM-Einrichtung zugeordnet, indem Eingangsvariable verwendet werden, die Ausgangssteuersignale erzeugen, die im allgemeinen einer solchen Vielzahl von Betriebszuständen gemeinsam sind.

Erfindungswesentlich ist dabei nicht die Art der Daten, die in den einzelnen ROM-Speichern gespeichert sind, sondern die Verwendung von unterschiedlichen ROM-Speichern, die jeweils für das Arbeiten in unterschiedlichen Betriebszuständen sorgen, indem im wesentlichen gemeinsame Eingangszustandsänderungssignale verwendet werden, die dann decodiert werden, um im wesentlichen gemeinsame Steuersignale zu erzeugen.

Die Verknüpfungseinrichtungen für den Betrieb in einer Mehrzahl von verschiedenen Betriebzuständen wird insbesondere durch Einsatz von bestimmten verhältnismäßig kleinen Festwertspeicheranordnungen gesteuert, die jeweils nur eine oder zwei ROM-Einheiten benötigen, die verhältnismäßig kurze Eingangssteuerwörter auswerten, um die gewünschten Steuersignale zu erzeugen, so daß damit der Aufwand für die zur Erzeugung der gewünschten Steuersignale benötigte Decodierlogik verringert wird.

Die Betriebszustände des Programms werden in drei ausgewählte Hauptzustandsgruppen unterteilt, wobei jede Gruppe durch die Anwendung von einem oder zwei ROM-Speichern mit einem 5-Bit-Eingang gesteuert wird. Somit werden zwei spezielle ROM-Einheiten (in Fig. Π mit SPECROMO und SPECROMl bezeichnet) für ausgewählte mit Instruktion?-. AHressen- und Datenbewegungs- sowie Datenmodifikationsoperationen verwendet, zwei Speicherbezugsinstruktions-ROM-Einheiten (in Fig. 7 mit MRl, ROMO und MRI, ROM 1 bezeichnet) für bestimmte Programmfolgenveränderungs- und für weitere Datenbewegungs- und Modifikationsoperationen sowie eine einzelne ROM-Einheit (in Fig. 10 mit IOALC ROM bezeichnet) für arithmetische Berechnungen und Datenbewegung bezüglich peripherer Einrichtungen (I/O = input output), die unter Programmsteuerung stehen, verwendet. Andere Zustandsgruppen werden mit Bezug auf externe Datenkanaloperationen ausgewählt, wobei zwei Datenkanal-ROM-Einheiten (in Fig. 6 mit DCHROM 0 und DCH ROM 1 bezeichnet) verwendet werden, bezüglich der Konsolcnoperationen ist es ein weiiercs Paar von ROM-Einhcilcn, die in Fi n. 9 mit Konsole ROM 0 und Konsole ROM 1 bezeichnet sind.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen in Verbindung mit der zugehörigen Zeichnung erläutert. In der Zeichnung zeigt
Fig. 1 ein Blockschaltbild der Daten- und Steuersignalverbindungen zwischen dem Zentralrechner und Speichereinheiten der Datenverarbeitungseinrichtung,

Fig. IA ein Impulsdiagramm, das die Phasenzuordnung zwischen dem Zentralrechner und Speichertaktimpulsen und dem Steueroszillator dafür erkennen läßt,

F i g. 2 in Blockform die Verbindungen zwischen einer Registergruppe, der arithmetisch-logischen Einheit ALU und einem Instruktionsregister IR des Zentralrechners (CPU) und den Datenübertragungskanälen von Speichern einer Speichereinheit und einem Eingabe/Ausgabeelement.

F i g. 2A eine detaillierbare Darstellung der arithmetiscn-logischen Einheit A LU,

Fig. 3, 3A, 3B, 3C Flußdiagramme, die den Flußverlauf für die Betriebszustände der Datenverarbeitungseinrichtung erkennen lassen,

Fig.4, 4A, 4B, 4C, 4D Zustandsdiagrammc, die die Betriebszustände und die für die verschiedenen Betriebszustände erforderlichen Signale für die Datenverarbeitungseinrichtung erkennen lassen,

F i g. 5 die Logikanordnung, die in der Zentraleinheit erforderlich ist, um das MEMEN-Speichereinschaltsignal zu erzeugen,

Fig. 6 die Logikanordnung zur Gewährleistung der Arbeitsweise in bezug auf externe Datenkanäle in Übereinstimmung mit den Datenkanalzuständen nach Fig.4C,

Fig. 7 die Logikanordnung zur Gewährleistung der Arbeitsweise entsprechend den Arbeitszuständen des Speicher-Referenzanweisungsprogramms nach

F i g. 4A,

Fig. 8 und 8A verschiedene Logikanordnungen zur Abgabe einer Reihe beim Betrieb der Datenverarbeitungseinrichtung verwendeter Signale,
Fig.9 verschiedene Logikanordnungen zur Abgabe einer Reihe beim Betrieb der Datenverarbeitungseinrichtung verwendeter Signale, einschließlich der Logik zur Ermöglichung des Betriebs in Übereinstimmung mit den Konsolen-Zuständen nach F i g. 4D,
F i g. 10 verschiedene Logikanordnungen zur Abgabe einer Reihe beim Betrieb der Datenverarbeitungseinrichtung verwendeter Signale, einschließlich der Logik zur Gewährleistung der Arbeitsweise entsprechend den arithmetischen und Eingangs-/Ausgangs-Zuständen so nach F i g. 4B,

F i g. 11 die Logikanordnung für den Betrieb entsprechend den Abruf-/Verzöeerunes-Zuständen nach Fig.4,

Fig. 12 die Logikanordnungen zur Abgabe der Haupt-Zeitgebersignale in der Zentraleinheit der Datenverarbeitungseinrichtung,

F i g. 13 verschiedene Logikanordnungen zur Abgabe einer Reihe Zustandssteuerungs-Arbeitssignale, wie sie in der Zentraleinheit der Datenverarbeitungseinrichtung Verwendung finden, und

Fig. 14 die Logikanordnung zur Abgabe des Steuer-Eiiischali- oder Vorbereitungssignais für externen Datenkanalbetrieb.

Wie aus dem allgemeinen Blockschaltbild der Fig. 1 b5 ersichtlich, enthält die Datenverarbeitungseinrichtung eine Zentraleinheit 10, eine oder mehrere Speichereinheiten 11 mit jeweils mehreren geeigneten Speicherelementen sowie ein oder mehrere Eingangs-Musgangs-

Elemente 13. Daten-Sammelschienen-Einrichtungen 14 ermöglichen die Übermittlung von Daten zwischen den Speichereinheiten 11, der Zentraleinheit 10 und den Eingabe-/Ausgabe-Elementen 13 jeweils in beiden Richtungen. Speicheradressen können über eine besondere Adressen-Sammelschienen-Einrichtung 15 von der Zentraleinheit zu den Speichereinheiten oder auch über ein geeignetes Koppelwerk 17 und eine Zweirichtungsleitung 18 an eine externe Dateneinrichtung 16 geleitet werden.

Im Zentralrechner ist eine CPU-Taktsteuereinrichtung 10a vorgesehen, die aufgrund von einem von der CPU-Basistakteinrichtung 106 in Form eines Oszillators gelieferten CPU-Basistaktsignals ein CPU-Taktsteuersignal zur Verfügung stellt, das für den richtigen zeitlichen Betriebsablauf der Zentraleinheit sorgt. Jeder Speichereinheit 11 ist eine Speicher-Takteinrichtung 12 zugeordnet, die in Verbindung mit noch anhand von Fig. 13 zu beschreibenden Einrichtungen aufgrund des CPU-Basistaktsignals ein Speichcr-Basistaktsignal liefert. das eine feste Beziehung zu dem CPU-Basistaktsignal besitzt, z. B. eine Phasendrehung von 180°.

Zur Übertragung des die Speicher ansteuernden Signals dient eine Leitung 26, während weitere noch näher zu erläuternde Arbeitsanweisungen über weitere Leitungen 20—25 zugeführt werden, die gemäß F i g. 1 zwischen dem Zentralrechner und den Speichereinheiten 11 angeordnet sind. Eine weitere. Signale in zwei Richtungen übertragende Leitung 27 sorgt für den Austausch von Arbeitssignalen zwischen den einzelnen Speichereinheiten 11.

Ein in der Zentraleinheit 10 erzeugtes erstes Betriebssignal, als Speicher-Einschaltsignal (MEMEN) bezeichnet, wird über eiiie Leitung 20 an die Speichereinheit 11 übertragen, um die Speichereinheit 11 zu aktivieren.

In der Zentraleinheit 10 wird auch ein zweites Betriebssignal erzeugt, das als Schreibsignal bezeichnet wird und über eine Leitung 22 der Speichereinheit 11 zugeführt wird, um die Übertragung von Daten innerhalb einer der Zwischenspeicherelemente der Speicher- <so einheit zu der Daten-Sammelschienen-Einrichtung 14 /u verhindern, bis die Zentraleinheit 10 bereit ist, solche Daten aufzunehmen. Dieses Schreibsignal ist somit ein Zwischenspeicher-Sperrsignal.

Ein drittes Betriebssignal, als WE-Signal bezeichnet, wird von der Zentraleinheit 10 über eine Leitung 23 an die Speichereinheit 11 übertragen und ermöglicht es, Daten in die Speichereinheit 11 einzuschreiben. Das Signal zeigt also im Effekt, daß die im Zwischenspeicher (Puffer) zur Verfügung stehenden Daten von der Zentraleinheit über die Daten-Sammeischienen-Einrichtung 14 zum Einschreiben angenommen werden können.

Ein viertes Betriebssignal weist die Speichereinheit 11 an, nach Beendigung der Leseoperation in einen Wartezustand einzutreten, um eine Modifikation von während der Leseoperation gelesenen Daten in der Zentraleinheit 10 zu ermöglichen. Dieses Signal wird über die Leitung 24 von der Zentraleinheit zur Speichereinheit übertragen.

Ein fünftes Betriebssignal, das die Bezeichnung SYNC AKTIV trägt, wird in der Speichereinheit 11 erzeugt und von dort zur Zentraleinheit über die Leitung 21 übertragen. Die Anwesenheit dieses SYNC AKTIV-Signals zeigt der Zentraleinheit an, daß ein Speicherelement in der Speichereinheit 11 gemäß einer bestimmten Speicheradresse ausgewählt worden ist, welche Speicheradresse von der Zentraleinheit über die Adressen-Sammelschienen-Einrichtung 15 gleichzeitig mit der Übertragung des Signals MEMEN übertragen wurde. Sollten die Daten, die aus dem adressierten Speicherelement ausgelesen bzw. in dieses eingeschrieben werden sollen, zu diesem Zeitpunkt noch nicht auf der Daten-Sammelschienen-Einrichtung 14 sich befinden, arbeitet das SYNC AKTIV-Signal als ein Haltesignal, das den Betrieb der Zentraleinheit 10 blockiert, bis die Daten für das adressierte Speicherelement bzw. die Daten von diesem Speicherelement verfügbar sind.

Das SYNC AKTIV-Signal braucht nicht verwendet zu werden, wenn Speichereinheiten mit sehr hoher Betriebsgeschwindigkeit Verwendung finden, bei denen der Speicher-Betriebszeitzyklus genügend kurz ist, so daß die Zentraleinheit vor Beginn des nächsten Zyklus keine Deaktivierung erforderlich macht.

Ein sechstes Betriebssignal mit der Bezeichnung WAIT stellt ein für die Speichereinheit internes Betriebssignal dar und wird von der jeweils aktivierten Speichereinheit erzeugt, um den Betrieb der übrigen Speichereinheiten während des Speicher-Betriebszyklus dieser einen Speichereinheit zu unterdrücken. Dieses Signal WAIT wird über die zwischen den einzelnen Speichereinheiten erkennbare Zweirichtungsleitung 27 übertragen. Das Signal WAIT verhindert die Aktivierung der Speichereinheiten durch das MEMEN-Signal und bewirkt damit praktisch, daß der Speicherbetrieb bis zu einem Zeitpunkt verzögert wird, zudem das zu diesem Zeitpunkt angewählte und im Betrieb befindliche Speicherelement seinen Arbeitszyklus beendet hat. Das Signal WAIT dient auch zur Hinauszögerung des Betriebs der Speichereinheit, bis die richtige Adresse von der Zentraleinheit verfügbar ist, d. h. bis der gewünschte Speicher in geeigneter Weise von der Zentraleinheit ausgewählt und dessen Adresse der Adressen-Sammelschienen-Einrichtung 15 zum Zwecke der Übertragung zur Speichereinheit zur Verfügung gestellt wurde. Dementsprechend wird auch die Funktion aller einzelnen Speicherelemente innerhalb der hier in Rede stehenden Speichereinheit in geeigneter Weise gesperrt, während das Signal WAIT vorhanden ist.

Ein weiteres Bctriebssignal mit der Bezeichnung EXTMBLOAD entsteht in der Zentraleinheit 10 und wird über Leitung 25 an die Speichereinheit übertragen und gestattet die Ladung des Zwischenspeichers mit Daten einer externen Datenquelle ohne Deaktivierung der Speichereinheit.

Die Zentraleinheit 10 bewirkt die Steuerung des Gesamtsystems einschließlich der peripheren Eingabe-/ Ausgabe-Elemente 13 und führt auch alle arithmetischen Operationen sowie die Verknüpfungsoperationen aus und sorgt für den Ablauf der Programmfolge. Die Zentraleinheit verarbeitet z. B. Wörter mit einer Wortlänge von 16 Bit, die in geeigneten Speichern enthalten sind, wobei die einzelnen Bits von links nach rechts mit 0—15 bezeichnet seien. Die die Wörter verarbeitenden Register besitzen 15 Bits beziffert mit 1 — 15. Wörter werden entweder als Computeranweisungen in einem Programm, als Adresse oder als Operand (d. h. als Daten für das Programm) verwendet. Das Programm kann einen Operanden als ein logisches Wort, eine Adresse, ein Paar von 8 Bit-Bytes oder als eine 16-ziffrige Binärzahl mit oder ohne Vorzeichen auswerten.

Fig.2 läßt den Aufbau der Zentraleinheit in etwas größeren Einzelheiten erkennen. Die Zentraleinheit umfaßt gemäß dieser Fig.2 eine Registergruppe 30 mit acht Registern (vier Akkumulator-Registern ACO, AC 1, AC 2, und AC 3, einem 15-Bit-Programm-Zähler PC, einem Speicheradressen-Register MA sowie zwei

Registern TEMP 1 und TEMP 2 zur vorübergehenden Datenspeicherung). Nicht Teil dieser Registergruppe 30 ist ein Instruktions-Register IR, das deshalb getrennt angeordnet wurde, weil sein Inhalt für den Arbeitsablauf ständig zur Verfügung stehen muß.

Wie der F i g. 2 zu entnehmen ist, besitzt die Registergruppe 30 zwei Schreibeingänge (1 W, 2 W) und zwei Leseausgänge (1 R und 2 R). Um auf ein externes Zwischenregister und den damit verbundenen zusätzlichen Aufwand verzichten zu können, wird als Registergruppe

30 eine Schaltung verwendet, bei der der Schreibvorgang auf der Flanke eines Taktimpulses erfolgen kann. Dadurch wird es möglich, im gleichen Arbeitszyklus aus dem Register zu lesen und in dieses einzuschreiben, weil der eigentliche Schreibvorgang erst am Ende des Zyklus erfolgt. Die zwei Leseausgänge sind vorgesehen, um den häufig günstigen gleichzeitigen Zugang zu zwei Registern zu ermöglichen. Auf diese Weise wird eine zweite gleichartig aufgebaute Registergruppe vermieden.

Der eine Leseausgang (1 R) ist fest mit dem einen Eingang (B) einer arithmetisch logischen Einheit (ALU)

31 sowie mit der bereits anhand von Fig. 1 erwähnten Adressen-Sammelschienen-Einrichtung 15 verbunden. Der zweite Leseausgang (2 R) der Registergruppe 30 L: mit dem anderen Eingang (A) der ALU 31 verbunden, außerdem mit dem einen Leseeingang (1 W) der Registergruppe 30 sowie — über eine Verstärker-Treiberstufe 32 — an die ebenfalls erwähnte Daten-Sammelschienen-Einrichtung 14. Der Ausgang der ALU 31 beaufschlagt in geeigneter, hier nicht näher erläuterter Weise einen als Schiebe-Register wirkenden Multiplexer 33, dessen Ausgang an dem zweiten Schreibeingang (2 W) der Registergruppe 30 angeschlossen ist. Der erste Schreibeingang (1 W) ist über eine eingangs-Muhiplexer-Einheit 35 gleichfalls mit der Daten-Sammelschienen-Einrichtung 14 verbunden. Das bedeutet, daß der Schreibeingang 1 W entweder vom Lcseausgang 2 R der Registergruppe 30 oder aber von der Daten-Sammelschienen-Einrichtung 14 gespeist wird, die ihrerseits mit externen Eingabe/Ausgabe-Elementen oder mit den Speichereinheiten verbunden sind, je nach der auszuführenden Operation.

Der Betrieb oder die Arbeitsweise der Datenvcrarbeitungseinrichtung läßt sich unter Zuhilfenahme von Fig. 3 und 4 erläutern, die das Datenprozessor-Operations-Flußdiagramm bzw. -Zusiandsdiagramni zeigen. Wie aus diesen letztgenannten Figuren ersichtlich, befindet sich der Computer, wenn er entsprechend einem bestimmten Programm arbeitet, normalerweise in einem unter einer Mehrzahl Programmbetriebszustände, wie sie unter drei Hauptprogramm-Betriebszustandsgruppen nach Fig.4. 4A und Fig.4B aufgestellt sind. Die Programmbttriebszustandsgruppen sind als »Abruf/Verzögerung«-, »MRl-Ausführung«- und »Arithmetik/lO-Ausführung«-Gruppen bezeichnet und umfassen die in diesen Figuren angegebenen Zustände.

Ein Betrieb in Nichtprogramm-Betriebszuständen kann unter geeigneten Bedingungen ebenfalls erreicht werden. So kann der programmierte Betrieb in geeigneter Weise unterbrochen werden, um Betrieb in bezug auf ein externes Element zu ermöglichen, das nicht unter Programmsteuerung steht (im Gegensatz zu peripheren (I/O)-Elcmenten, die wie oben erwähnt unter Programmsteuerung stehen), so daß Daten zu der Datenverarbeitung gebracht bzw. von diesem abgeführt werden und das externe Element damit bedient wird. Solche Nichtprogramm-Betriebszustände sind in F i g. 4C als Datenkanal (Data Channel- DCH)-Zustände bezeichnet. Weiter kann der programmierte Betrieb der Datenverarbeitungseinrichtung durch einen Operator über die Konsole unterbrochen werden, um einen extern gesteuerten Konsolenbetrieb zu ermöglichen, so daß der Operator Daten an einer bestimmten Stelle in der Datenverarbeitungseinrichtung überprüfen oder Schalterdaten (d. h. durch Verwendung geeigneter Kombinationen von Schaltern an der Konsole) in eine geeignete Stelle in der Datenverarbeitungseinrichtung

ίο eingeben kann. Der Operator kann auch den Wunsch haben, die Datenverarbeitungseinrichtung an der Konsole anzuhalten oder in Gang zu setzen und außerdem die Verschiebung vorgewählter Programmdaten innerhalb der Einrichtung zu veranlassen. Solche Nichtprogramm-Betriebszustände sind in F i g. 4D als Konsolen-Zustände bezeichnet.

Jede Hauptprogramm-Zustandsgruppe zeigt den Betrieb in zwei bezeichneten Betriebszustandsniveaus, die in Fig.4—4C der Einfachheit halber als »PTSO« und »PTS 1« bezeichnet sind. Die in Fig.4 gezeigte erste Zustandsgruppe enthält Zustände für Anweisungsverschiebung-, Adressenverschiebung- und Modifizierungssowie Programmunterbrechungsbetrieb. Diese Zustände sind als Abruf(fetch)-Zustände (mit und ohne

einen »Überspring«-Betrieb); Verrogerur?s-Auto(Defer. Auto)-Zustände; Auto-Zuwachs(Auto i.xxementV und Abnahme(Decrement)-Zustände; und ein Programm-Unterbrechungs-(program interrupt — PI)-Zustand bezeichnet, wobei es sich bei dem letzten Zustand praktisch um einen Betrieb vom »Abruf« (»fetch«)-Typ handelt. Die zweite in Fig.4A als Speicherreferenzanweisungs(memory reference instruction — MRI)-Zustände gezeigte Zustandsgruppe enthält Zustände zur Programmfolgeänderung, d.h. »Spring« (»jump«)-Zustände, bei denen der Datenprozessor zu einem anderen Arbeits- oder Betriebszustand als dem nächstfolgenden Schritt in dem Programmzähler (JMP) oder zu einem in bestimmter Weise angegebenen Unterprogramm (subroutine) (JSR) springt, oder zur Datenverschiebung und Modifizierung, nämlich einen »Erhöhen und Überspringen, wenn Null« (»increment and skip, if zero«)-Betrieb (!SZ): einen »Erniedrigen und Überspringen, wenn Null«(»decrement and skip, if zero«)-Betrieb (DSZ); einen »Beschicke akkumulator«(»load accumulator«)-Betrieb /um Beschicken eines bestimmten Akkumulators mit dem Inhalt einer bestimmten Speichcrstelle (loading accumulator — LDA): und einem »Speichern im Akkumi;lator«(»store accumulator«)-Betrieb zum Speichern des Inhalts eines bestimmten Akkumulators in einer bestimmten Speichersteile (STA).

Die dritte mit F i g. 4B gezeigte Gruppe Programmbetriebszustände umfaßt arithmetische Berechnungen verschiedener Typen (ALC) und die Datenverschiebung zu peripheren E/A-Elementen bzw. von diesen unter Programmsteuerung (I/O 1N.MNM, 1/OOUT.MNM, I/ OOUT.MNM und 1/OSKIP, wobei MNM einen Start-, Lösch- oder Impulszustand repräsentiert).

Außer den in Fig. 4,4 A und 4 B gezeigten Programmbetriebszuständen sind in Fig.4C die Datenkanalzustände für externe Datenverschiebung und Modifizierung im Verhältnis zu externen, nicht unter Programmsteuerung stehenden Elementen gezeigt, wobei diese Zustände einen Auslösezyklus (initiation cycle) für einen solchen Datenkanal (data channel)-Betrieb (DCH INIT), DCH-Eingangsoperationen für Elemente sowohl hoher als auch niedriger Geschwindigkeit (DCH IN), DCH-Ausgangsoperationen für Elemente sowohl hoher als auch niedriger Geschwindigkeit (DCH OUT) und einen

DCH-Increment-Betriebszustand, wiederum für Elemente sowohl hoher als auch niedriger Geschwindigkeit (DCH INC) aufweisen. Fig.4D zeigt vier Haupt-Konsolenzustände für verschiedene Konsolenbetriebsarten wie die Prüfung und die Eingabe von Dateninformalion durch einen externen Operator an der Konsole, Adrcsscnmodifizierung für solche überprüften oder eingegebenen Daten, Ingangsetzen oder Anhalten des Dalenverarbcitungssystems und die Verschiebung der vorgewählten Programmdaten in dem Datcnverarbeiiungssysiem, wobei diese Betriebsarten als Konsolen-Zustände CST 1 bis CST 4 gezeigt sind.

Wie mit F i g. 4 bis 4D gezeigt, umfaßt jeder der einen bestimmten Zustandszyklus des Betriebs repräsentierenden Blöcke drei den in Frage stehenden Zustand betreffende Informationstypen. Zunächst sind die bestimmten Maschinenbeiriebsarten, die in dem Zustand gegeben sind, bezeichnet (beispielsweise im Abruf/ Überspring (FETCH.SKIP)-Zustand der Fig. 4 die Operation: PC + 1 — PC). Weiter sind die Hauptsignale, die in der CPU zur Durchführung der angegebenen Betriebsarten erzeugt werden, und Hinweise darauf ebenfalls gezeigt (beispielsweise bei dem Abruf/Überspring(FETCH,SKIP)-Zustand die 2 REN-, 2 WEN-, 2_VVF \DR 1-, PTG HOLD-, CLEARSKlP- und I NOX —Signale). Ferner ist eine Angabe dessen, was an der Konsole für jeden Zustand wiedergegeben wird. gezeigt. Somit zeigt die Konsole für den Abruf/Übcrspring-Zustand, daß die darin (PC = Programmzahler) verwendete Adresse im PC ist, daß per se keine Daten in dem in Frage stehenden Zustandszyklus verarbeitet werden und daß der Zustand eine »Abruf«(»fetch«(F))-Operation repräsentiert.

F i g. 3 bis 3C sind Flußdiagramme, die den Fluß des Computer-Betriebs von einem Zustand zu einem anderen in bezug auf die verschiedenen Betriebsanweisungen des Computers zeigen. Übereinstimmung zwischen den in dem Zustandsdiagramm gezeigten Betriebsarten mit deren Fluß im Flußdiagrarnm läßt sich leicht erkennen. Beispielsweise sind für «inen Abruf-Betrieb der F i g. 4 beide der zwei Haupt-Flußkanäle gezeigt, wobei der eine einem Abruf-/Übenpring(FETCH.SKIP)-Betrieb und der andere einem Abruf- und Nicht-Überspring (FETCH.SKTP)-Betrieb entspricht. Im FETCH.SKIP-Betrieb wird der Programm-Zähler um einen inkrementellen Schritt erhöht und das Ergebnis in dem Programm-Zähler-Register (PC + 1 — PC) abgelegt, und es erfolgt eine Rücksetz-Überspring-Operation. Bei der Nicht-Überspring-Operation wird der Inhalt des Programm-Zählers in das Speicheradressen-Register (PC—MA) gebracht, der Inhalt des Programm-Zählers wird um Eins inkrementell erhöht und wieder zurück in das Programm-Zähier-Register (PC + 1 — PC) gebracht, und die Daten von dem adressierten Speicher werden in das Anweisungsregister (Data — IR) gebracht. An dieser Stelle kann der Fluß, wenn der »Abruf«-Betrieb vervollständigt worden ist, entweder zu einem Defer.Auto-Zustand, wenn vor der Ausführung eine effektive Speicherreferenz erhalten werden muß (EFA — MA), oder für eine geeignete arithmetische Berechnung unmittelbar zu einem arithmetische Ausführung(ALC)-Zustand weitergeleitet werden.

Wie aus F i g. 4—4D ersichtlich, geht das System bei der Verschiebung von einem Zustand zu einem anderen normalerweise von einem PTS OAZustandsniveau auf einen PTS !-Zustand, und umgekehrt, über, sofern nicht ein PTG HOLD-Signal anwesend ist, wobei dann der Fluß zu einem neuen Betriebszustand gelangt, der sich auf demselben Zustandsniveau wie der vorige Betriebszustand befindet. Wenn beispielsweise die Maschine oder das Gerät einen FETCH.SKIP-Zyklus (in einem PTS O-Zustandsaniveau) wie in Fig. 4 vervollständigt hat, so muß anschließend ein Übergang auf den nächsicn Bciriebs/.ustandszyklus auf einem PTS 1-Zustandsniveau erfolgen, da kein PTG HOLD-Signal in dem FF.TCH.SK.IP-Zyklus enthalten ist. Wenn sich jedoch das Gerät in einem FF.TCH.SKIP-Zustand (bei einem ίο PTS O-Ziistandsniveau) befindet, so muß es anschließend in einen neuen Zustand übergehen, in dem es sich auf demselben PTS O-Zustandsweise befindet, weil — wie ^US F i g. A ersichtlich — ein PTG HOLD-Signal anwesend ist.

Der in den beiden F i g. 3 und 4 veranschaulichte Betrieb der Datenverarbeitungsanlage wird durch die in den nachfolgenden F i g. 5 bis Ί4 dargestellten Schaitungseinrichtungen verwirklicht, wobei in den Zeichnungen Signalbezeichnungen angegeben sind: die entweder ohne Überstreichung oder mit Überstreichung versehen sind. Die Überstreichung hat lediglich die Bedeutung, daß das entsprechende Signal eine bestimmte (z. B. negative) Polarität besitzt, während ein Signal ohne Überstreichung die entsprechend andere Polarität aufweist.

In F i g. 5 ist die in der Zentraleinheit 10 angeordnete Schallung zur Erzeugung des MEMEN-Signals erkennbar, das in Form eines B-MEMEN-Signals von der Zentraleinheit lOandieSpeichcreinhciten übertragen wird, jo In Fig. 6 sind Festwertspeicher ROMO und ROM 1 mit den Bezugsziffern 60 und 60a zu erkennen, die in Verbindung mit der gleichfalls in dieser Figur dargestellten Verknüpfungseinrichtung zur Erzeugung der in der Fig.4c erwähnten Signale sowie insbesondere des vierten Betriebssignais RMW dienen, während in F i g. 7 Festwertspeicher 70 und 70a nebst zugehöriger Verknüpfungseinrichtungen zu erkennen sind, die zur Erzeugung von Betriebssignalen dienen, die in F i g. 4a aufgeführt sind, sowie wiederum das Signal RMW. Die in den F i g. 8 und 8a dargestellten Verknüpfungsschaltur.gen 72 und 73 liefern Steuersignale für externe Systemeinrichtungen, während eine Verknüpfungsschaltung 74 in der Zentraleinheit intern benötigte Signale zur Verfugung stellt. Von besonderer Bedeutung ist eine Verknüpfungsschaltung 75, die das vorstehend bereits mehrfach erwähnte vierte Betriebssignal RMW als Signal BRMW an die Speichereinheiten überträgt. Außerdem ist ein Verknüpfungsschaltkreis in Form eines JK-Flip-Flops 76 dargestellt, mit dem der Eingabe-/Ausgabe-Betrieb der Datenverarbeitungsanlage gesteuert und mit dem Computerbetrieb synchronisiert wird.

F i g. 9 zeigt die Logik für die Steuerung der Datenkanäle der F i g. 2 und insbesondere für die Steuerung des Betriebs des Leseausgangs 1 R der darin enthaltenen Registergruppe 30 (d. h. die 1 R-Adressensignale 1 RADR 0, 1 RADR 1 und 1 RADR 2). Ferner zeigt F i g. 9 eine Logik 65 mit einem J-K-Flipflop 66 zur Abgabe eines MONEN-Signals, um anzuzeigen, daß ein Computer nicht in einem seiner normalen Programm-Betriebszustände, sondern in einer Nicht-Programm-Betriebsart arbeitet, d. h. einer Datenkanal- oder Konsol-Betriebsart entsprechend den Betriebszuständen nach F i g. 4C und 4D. F i g. 9 zeigt ferner die Lesespeieher (ROM)-Einheiten 150 und 151 und die Eingangslogik dafür, um die Signale zu erzeugen, die für den Betrieb in den Konsole-Zuständen der Fig.4D benötigt werden.

Die Lesespeicher (ROM)-Einheit und die Eingangslogik für die Erzeugung der Sign.-le. die für den Betrieb in den Arithmetik-ZEingangs/Ausgangs-Zuständen der Fig.4B erforderlich sind, sind in Fig. 10 mit der 10 ALC ROM-Einheit 130 veranschaulicht, die durch bestimmte Daten-Bits des Anweisungsregisters (d. h. [R-Bits 0 und 5—9) gesteuerte Eingänge hat, um die Signale zu erzeugen, die für den Betrieb in den gewünschten Eingangs-ZAusgangs- oder Arithmetik-Zustaniitn erfoic'~riich sind.

Die Lesespeicher (ROM)-Einheit zur Steuerung des Betriebs d°r arithmetischen Logikeinheit 31 der F i g. 2 (ALU ROM-Einheit 68) ist ebenfalls in Fig.9 gezeigt, wobei diese Lesespeicher(ROM)-Einheit auf die gezeigten Signale anspricht, um die für d><"-en Zweck gewünschten ALU-Steuersignale zu erzeugen. Ferner sind in F i g. 9 Logikkreise gezeigt, die in erster Linie zur Steuerung der 1 W-, 2 W- und 2 R-Anschlüsse der Registergruppe 3d der F i g. 2 dienen. Ferner ist darin ein Loeikkreis 67 zur Erzeugung des Rücksetz-Signais HRST gezeigt.

Die in Verbindung mn der Erzeugung von Signalen zur Schaffung der Abruf/Verzögerungs-Programmbetriebs-Zustände der Fig.4 verwendeten Lesespeicher (ROM) sind in Fig. 11 als SPEC ROM-Einheiten 110 wiedergegeben, wobei diese Lesespeicher (ROM) durch ein STEUER-Signal in der wiedergegebenen Weise durch Logikeinheiten 111 aktiviert werden.

Das grundlegende Zeitgebersystem für den Computer ist mit der Zeitgeber-Logik der CPU in Fig. 12 gezeigt und enthält das Haupt-Zeitgeberregister 160, das durch den Ausgang des Oszillators gesteuert wird, um ein Primär-CPU-Zeitgeber- oder Taktsignal (CPUCLK) zu erzeugen, das am Ausgang der UND-Logikeinheit 262 gezeigt ist. Die Dauer des CPUCLK-Signals wird im wesentlichen durch das Oszillationssignal OSC am CP-Anschluß des Haupt 7.ci;geberregisters 16? bestimmt, sofern diese Dauer nicht durch die »Dehnw-Logik 164 in der unten erläuterten Weise verlängert wira. Alle Zustandsänderungen in dem Gerät erfolgen auf der ins Negative gehenden Seite des CPUCLK-Signals. Ein MASTERCLK-Signal wird von dem CPUCLK-Signal und dem TQC-Signal von dem Haupt-Zeitgeberregister 160 über die UND-Logikeinhei; 163 abgeleitet, wobei das MASTER CLK-Signal zum Takten der Registergruppe 30 der F i g. 2 verwendet wird.

Der Ausgang des Oszillators steuert somit im Betrieb die Phasenzuordnung zwischen dem am Hauptzeitgeber-Register 160 erhältlichen CPU-Taktsteuersignal (CPU-Takt) und dem Speicher-Basistaktsignal (MEM-Takt), das wiederum die Speicher-Taktsteuersi^-nale MTG 0-3 an dem Speicherzeitgeber-Register 190 steuert, wobei diese Signale wiederum den zeitlichen Ablauf der Speichereinheiten steuern. Demzufolge besteht eine bestimmte Phasenzuordnung zwischen dem CPU-Basistaktsignal und dem Speicher-Basistaktsignal, wobei die gewünschte Betriebsabfoige von Zentraleinheit und Speichereinheit in einer viel einfacheren, weniger aufwendigen und zuverlässigeren Weise als bei den bisher zur Verfugung stehenden asynchronen Systemen geliefert wird.

Die Dehnungs-Verknüpfungseinrichtungen 164, die einen JK-Flip-Flop 165 enthalten, siehe Fig. 11, bestimmen die Art und Weise, in der die zeitliehe Steuerung der Zentraleinheit modifiziert werden kann, beispielsweise zu dein Zweck, die normale Zykmsdaucr zu erhöhen. So sorgt bei Abfall des Signals ERWEIT der JK-Flip-1-lop 165 für ein Ausgangssignal EXT, das das CPU-Taktsignal daran hindert, abzufallen, bis die Zyklusdauer des Signals ERWEIT erreicht ist. Wie weiter aus F i g. 11 ersichtlich ist, verhindert das SYNC AKTIV-Signal bei Anwesenheit die Erzeugung des CPU-Taktsignals, wenn der Ausgang der ODER-Verknüpfungsstufe 166 am Anschluß E des Hauptzeitgeber-Register 160 hoch ist (was bedeutet, daß die Zentraleinheit dann in einen Leerbetriebszustand gebracht wird). Wenn also die Speichereinheit im Betrieb ist, bleibt auch die Zentraleinheit im Betrieb, solange wie das Signal SYNC AKTiV nicht vorhanden ist, und die Zentraleinheit unterbricht ihren Betrieb nur dann, wenn dies durch die Speichereinheit mitgeteilt wird, indem die Speichereinheit das Signal SYNC AKTIV erzeugt, siehe dazu auch die F ig. 13c.

Ferner ist eine Verknüpfungsschaltung zur vorübergehenden Stillsetzung des Betriebs der Zentraleinheit mit Hilfe von Verknüpfungsschaltungen 167 in Fig. 11 zu erkennen. Wenn das am Ausgang des UND-Verknüpfungsgliedes 168 anliegende Signa!, das zum Eingang PO des Hauptzeitgeber-Registers 160 geführt wird, hoch ist, unterbricht die Zentraleinheit beim nächsten Oszillatoreyklus ihren Betrieb. Ferner ist am Eingang PE des Hauptzeitgeber-Registers 160 über die Verknüpfungsi-!ufen 169 dafür Sorge getragen, daß entweder ein 300 ns-oder 400 ns-Rückstellzyklus-Zeitsignal abgegeben wird, je nach der Anwesenheit des eingangs bereits erwähnten vierten Betriebssignals RMW, durch welches Signal ein Übergang von Daten von dem einen Akkumulator der Registergruppe 30 (F i g. 2) zu einem Eingabe-ZAusgabe-Element unter Programmsteuerung (Signal AUS) angezeigt, oder wenn angezeigt wird, daß der Betrieb mit Bezug auf einen externen Datenkanal (siehe Fig. 1, Block 16) bei 400ns statt bei 300ns gewünscht wird (Signal SLDCH). So erfordert beispielsweise ein Betrieb, bei dem eine Modifikation von während der Leseoperation gelesener Daten in der Zentraleinheit erfolgen soll, Sigr.al RMW, einen Zeitraum von 400 ns, um zum Abschluß gebracht zu werden, und der Taktgeberzyklus wird vorübergehend während einer solchen Betriebsart erweitert, um den Abschluß dieses Zyklus vor dem nächsten Betriebsschritt zu ermöglichen.

In Fig. 13 sind mehrere )-K-Flipflops 170-173 zu sammen mit einer geeigneten Logikanordnung dafüi gezeigt, um die Hauptzustands-Betriebssignale für die FETCH-, DEFER- und MRI-Zustände nach Fig.4 unc 4A zu erzeugen und das Zustandsniveau (d. h. PTS C oder PTS 1) des Betriebs zu bestimmen. Ferner ist ir Fig. 13 eine Fiipflop-Schaltung 174 gezeigt, um anzu zeigen, daß am Ende der nächsten Anweisung das Gera zum Stillstand gebracht wird, wie mit derr HLTPND(halt per.ding)-Signal gezeigt, das am Ausgang davon abgegeben wird.

In Fi g. 14 ist ein Hipflop 175 für die Steuerung de; Zustands für externin Datenkanalbetrieb (DCH-FIi pflop) in Verbindung mit der zugehörigen Eingangslo gik 176 gezeigt.

Vor einer näheren Erläuterung von typischen Be

so triebsweisen der Datenverarbeitungsanlage bei einen Übergang von dem einen Betriebszyklus in einen ande ren gemäß den Flußdiagrammen und Zustandsdiagram inen der F i g. 3 und ·"-. »-ei zunächst die Art und Wcisi untersucht, in der die verschiedenen Refehlssignale übe

h5 die aus den Leitungen 20—25 bestehende Samniellci tung der Fig. 1 übertrugen werden. So zeigt F i g. 5 dii Erzeugung di· ersten Betriebssignals (MEMEN) zu Einschaltung tier Speichereinheit 11, das nach seine

Eingabe in die Leitung 20 zur Übertragung an die Speichereinheit als B-MEM EN-Signal bezeichnet ist Wie ersichtlich, ist die Ausgangs-Schaltung eine herkömmliche D-Flip-Flop-Schaltung 40, in der der D-Eingang (MEMEN) von dem Q-Ausgang bei ins Positive laufendem Taktsignal am C-Eingang (Takt-Eingang) übertragen wird, sofern das signal am SD-Anschluß hoch liegt. Dieses Signal ist dann hoch, wenn das als Lauf-Signal bezeichnete Zeitgeber-Signal zusammen mit einem Signal vorhanden ist, das anzeigt, daß kein Haupt-Rückstell-Signal (d.h. HRST) über die Verknüpfungsschaltung 41 ansteht Praktisch wird durch diese Verknüpfungsschaltung festgestellt daß die Speichereinheit nicht aktiviert werden kann, wenn das Gerät entweder angehalten worden ist (kein Laufzustand) oder zurückgesetzt wird (HRST-Zustand).

Wie aus dem Zustandsdiagramm der F i g. 4 ersichtlich ist, kommt das Speicher-Aktivierungs-Signal (ME-MEN) in den Programm-Betriebszuständen vor, die in der F i g. 4 als ABRÜF-SPRING, VERZÖGERE-AUTO und Pi bezeichnet sind, oder in denen gemäß Fi g. 4a die Ausführungszustände ISZ, DSZ, LDA und STA vorhanden sind. Wie sich aus den F: g. 4 und 4a ergibt, ist das Signal MEMEN nur auf dem PTS O-Niveau erforderlich. Wird ein externes Eingabe-/Ausgabe-Element vorgesehen, wird das Signal MEMEN, wie aus F i g. 4c ersichtlich, auch in einer Datenkanal-Eingabebetriebsart (DCH EIN) oder in einer Datenkanal-Ausgabebetriebsarl (DCH AUS) oder in einer Datenkanal-Zuwachsbetriebsart (DCH INC) notwendig, wenn entweder bei hohen oder bei niedrigen Geschwindigkeiten gearbeitet wird. Schließlich wird das MEMEN-Signal auch für einen bestimmten Betriebszustand hinsichtlich der Konsole benöti.st, die sich aus F i g. 4d ergibt (Konsolenzustand CST 3).

Wie sich aus der Darstellung der zur Erzeugung des MEMEN-Signals dienenden Verknüpfungs-Logik in F i g. 5 ergibt, wird das Signal MEMEN zunächst mittels einer Verknüpfungs-Schaltung 50 erzeugt, die bei Anwesenheit eines PTS O-Signals (das den Betrieb auf dem PTS 0 Niveau anzeigt), eines MONEN-Signals (das anzeigt, daß keine externe Überwachungsoperation stattfindet) sowie eines Signals, das anzeigt, daß einer der Programmzustände der F i g. 4 oder 4a verwendet wird. So sind für den Fall eines ABRUF-SPRING-Zustandes sowohl das ABRUF-Signal als auch das SPRING-Signal vorhanden (Verknüpfungsglied 53), während im Falle eines VERZÖGERTE-AUTO-Zustands sowohl das Signal VERZÖGERTE als auch das Signal AUTO (Verknüpfungsglied 54) vorhanden sind, während im Falle eines Betriebzustandes ohne Verzögerungs- und Sprung-Operationen ein Signal MRI. VERZÖGERTE wie auch ein J-Signal vorhanden sind (Verknüpfungsglied 55). Falls eine der oben erwähnten Kombinationen an der zugehörigen Verknüpfungsschaltung anliegen, zusammen mit dem PTS O-Signal und dem Signal MO-NEN (Verknüpfungsglied 50 der F i g. 5), welche Bedingungen bei den erwähnten Betriebszuständen der Fig.4 und 4a notwendig sind, ergibt sich gemäß der Schaltung der Fig. 5 das erforderliche Signal MEMEN.

Das PTS O-Signal wird von der in Fig. 13 gezeigten Prograrnmzeitgeber-J-K-Flipflopeinheit 173 erhalten, die in Übereinstimmung mit dem Zentraleinheit-Taktsignal sowohl ic PTSO- als auch die PTS !-Signale erzeugt, solange kein PTG HOLD- oder MONEN-Signal existiert.

Bei Datenkanalbetrieb wird das MEMEN-Signal für den Zustand nach dem DCH INIT-Zustand benötigt und dann durch die DQO und DQ 1-Signale gesteuert, die am Eingaug zu den DCH-Lesespeichern ROM 60 in Fig.6 gezeigt sind. Die 5-3it-Signaleingänge zu den DCH-Lesespeichern (DQO-DQ 4) sind in den in Fig. 4C gezeigten DCH-Zuständen jeweils an deren erster Leitung wiedergegeben. Wie ersichtlich, sind in den Datenkanalzuständen, die die Anwesenheit eines ME-MEN-Signals erfordern.die DQ 0- und DQ 1 -Bits stets 1 bzw. 0. Somit ist, wie in F i g. 5 gezeigt, die Anwesenheit

ίο von DQ 0 und DQ 1 (Komplement von DQ 1) über die Logikeinheit 51 notwendig, um das MEMEN-Signal für Datenkanalbetrieb zu erzeugen. Schließlich ist der Konsolenzustand CST3 der Fig.4P der einzige, der die Anwesenheit des MEMEN-Signals erfordert, wobei diese Betriebsart in bezug auf die Logikeinheit 52 der Fig.5 durch die Anwesenheit von (C+1 +M)-, 1R~6- und CST 3-Signalen angezeigt wird. Somit ist das Signal (C+ 1 + M) ein Signal, das auf das niedrige Niveau abfällt, wenn einer der drei gezeigten Konsolschalter (d. h.

der CONTINUE-Schalter (C), der INSTRUCTION STEP-Schalter (I) oder der MEMORY STEP-Schalter (M)) aktiviert wird.

Die Erzeugung des Signals MEMEN erfolgt somit durch die in F i g. 5 dargestellte Verknüpfungsschaltung, die den verschiedenen Programmzuständen. DCH-Zuständen oder Konsoien/.uständen zugeordnet sind, in denen das MEMEN-Signal notwendig ist. wie aus den Zustandsdiagrammen der F i g. 4—4d zu entnehmen.
Das Signal SCHREIB ist für die Betriebszuständc erforderlich, die für einen Zuwachs oder eine Abnahme sorgen, wie aus der Fi g. 4 (AUTO-Abnahme), F i g. 4a (ISZ- und DSZ-Zustand) und Fig.4c hervorgeht (Zustand DCH INIT). Ferner ist ein solches Signal SCHREIB erforderlich, wenn Daten in eine Speicherstelle eingeschrieben werden sollen (Ausführungszustand STA gemäß Fig.4a) oder wenn Datenkanaleingänge entweder bei Niedriggeschwindigkeits- oder bei Hochgeschwindigkeits-Betrieb (DCH EIN Fig.4c) abgegeben werden. Ferner wird das Signal SCHREIB im Konsolen-Zustand CST 3 gemäß F i g. 4d benötigt.

Somit wird das Schreib-Signal von den DCH-Lesespeichern (ROM) 60 (vgl. F i g. 6) für die erforderlichen Datenkanalzustände der Fig. 4C. von den MRI-Lesespeichern (ROM) 70 (vgl. F i g. 7) für die MRI-EXECU-TE-Zustände der Fig.4A, von den SPEC-Lesespeichern (ROM) 30 (vgl. F i g. 11) für die AUTO INC- und AUTO DEC-Zustände der F i g. 4 und von dem Konsol-Lesespeicher (ROM) 90 (vgl. F i g. 9) für den CST 3-Zustand der F i g. 4D zur Verfügung gestellt.

so Das SCHREIB-Aktivierungs-Signal. in Fig. 11 mit WE bezeichnet, wird zu einer bestimmten Zeit im Arbeitszyklus so lange erzeugt, wie das SCHREIB-Signal erzeugt worden ist. So wird in dem in F i g. 10 dargestellten D-Flip-Flop 100 das SCHREIB-Signal von dem D-Eingang zu dem Q-Anschluß übertragen, um als WE-Signai verfügbar zu sein, wenn das D-Flip-Flop 100 durch das Taktsignal der Zentraleinheit, CPU-Takt, auf dem aufwärts gerichteten Teil des Oszillator-Signals OSC am C-Eingang aktiviert wird. Wie ersichtlich, tritt das WE-Signal stets an einem bestimmten Punkt im Betriebszyklus im Anschluß an die Erzeugung eines SCHREIB-Signals auf, und zwar aufgrund der in Fi g. 10 dargestellten Verknüpfungsschaltung.

Das RMW-Signal wird benötigt, wenn der betrieb das Lesen von Daten von der Speichereinheit und die Modifikation dieser Daten vor dem Zurückbringen der Daten in die Speichereinheit erfordert. Wie aus F i g. 4a hervorgeht, ist ein solcher Betrieb in dem Betriebsaus-

führungszustand ISZ (Zuwachs) und DSZ (Abnahme) notwendig, wobei das RMW-Signal in diesem Fall durch den Festwertspeicher 70 der F i g. 7 erzeugt wird. Entsprechend F i g. 4 wird beim Obergang von einem VER-ZOGERE-AUTO- zu einem AUTO-Zuwachs- oder einem AUTO-Abnahme-Zustand ein Signal SETZ-AUTO erzeugt, aufgrund dessen dann ein RMW-Signal für den Betriebszustand VERZÖGERE AUTO gemäß Fig.4 erzeugt wird. Die dafür notwendige Verknüpfungsschaltung ist in F i g. 8 dargestellt, wobei die Anwesenheit der Signale RMW und SETZ-AUTO am Eingang des Verknüpfungsgliedes 110 das gewünschte Betriebssignal RMW erzeugen, das in der Figur a\^c BRMW-Signal bezeichnet ist.

Für den Datenkanal-Betrieb ist das RMW-Signal für Niedriggeschwindigkeits-Datenkanaleingang (DCH EIN, NIEDRIG) und für den Datenkanal-Zuwachs (DCH INC) gemäß Fig.4c erforderlich. In einem solchen Falle wird das RMW-Signal durch den in Fig.6 dargestellten Festwertspeicher 60a erzeugt.

Zusätzlich zu den vorerwähnten Signalen erzeugt die Speichereinheit noch das Signal SYNC AKTIV und das intern verwendete Signal WAIT, wobei die Erzeugung des erstgenannten Signals in Fig. 13c dargestellt ist. Wie zu erkennen ist, wird das Signal SYNCAKTIV dann erzeugt, wenn das MEMEN-Signal erzeugt wurde und der richtige Speicher gewählt ist (WAHL) und außerdem die Speicher-Taktsignale MTG O und MTG 2 anwesend sind, wobei das Signal SYNC AKTIV dann an die Zentraleinheit geliefert wird, um deren Betrieb so lange anzuhalten, bis der gewünschte Betrieb mit dem ausgewählten Speicher in der Speichereinheit erfolgen kann.

Die Erzeugung des Signals WAIT ist in F i g. 13a gezeigt, deren Verknüpfungsschaltung so arbeitet, daß dann, wenn ein Aktivierungs-Signal (ENAB), daß die Zwischenspeicher-Register aktiviert, niedrig ist, wodurch der Betrieb eines gewählten Speicherelementes angezeigt wird, oder wenn das MTG 3-Signal von dem Speicher-Taktgebersystem niedrig ist, das WAIT-Signal erzeugt und dementsprechend das MEMEN Signal daran hindert, eine weitere Speichereinheit zu aktivieren, in Übereinstimmung mit der in F i g. 13 dargestellten Verknüpfungsschaltung.

Die Lesespeicher(ROM)-Logik für die Steuerung des Betriebs in den einzelnen Betriebszuständen ist mit F i g. 6,7,9,10 und 11 gezeigt. Beispielsweise verwenden die in Fig. 11 gezeigten SPEC-Lesespeicher O und_[ jeweils fünf Eingangssteuersignale von denen vier als Pl (program interrupt-, FETCH- AUTO- und FTsTJ-Signal bezeichnet sind, während ein weiteres Signal über die ODER-Stufe 112 von den 3ΚΪΡ- UND AUTO.DEC-Signalen abgeleitet wird. Alle für den Betrieb in einem der Programmbetriebszustände der Fig.4 erforderlichen Zustände können durch die kodierten 5-Bit-Eingänge zu den SPEC-Lesespeichern O und 1 identifiziert werden, die dann wie gezeigt eine gewünschte Kombination der Ausgangssignale von deren Y-Ausgängen erzeugen. Die an den Lesespeicher-Ausgängen erzeugten Signale entsprechen den Signalen, die für die einzelnen Programmbetriebs-Zustände erforderlich sind, die in Fig.4 in Verbindung mit den dort beschriebenen »Abruf«- und »Verzögcrungscc-Operationen gezeigt sind. Somit kann durch die Verwendung vor nur zwei Lesespeicher(ROM)-Einhciien. die in geeigneter Weise durch ein als SPECEN-Signal bezeichnetes Aktivierungssignal aktiviert werden, die Steuerung der »Abruf«- und »Verzögerungs«-PiOgrammbetriebs-Zustände der Fig.4 erreicht werden. Das SPECEN-Signal wird entsprechend Fig. 11 über Logikeinheiten 111 in der Anwesenheit entweder eines FETCH- oder eines DEFER-Signals und bei Abwesenheit eines Überwachungs-Aktiviersignals (MONEN) erzeugt:

In ähnlicher Weise ist die Steuerung für die MRI-EXECUTE-Programmbetriebs-Zustände der Fig.4A in Fig. 7 gezeigt, wobei die MRI-Lcsespeicher(ROM)-Einheiten 120 und 121 jeweils 5-Bit-Eingangs-Lesespeicher sind, die durch die Eingangssignale IR 1 bis IR 4 und das PTS O-Signal gesteuert werden. Solche Lesespeicher (ROM) erfordern keine weitere Eingangslogik außer der Logik, die notwendig ist, um sie über die richtige Kombination der MRI-, DEFER-. MO-NEN-Signale mittels der Logik-UND-Einheit 122 zu aktivieren, die das mit den ENABLE-Anschlüssen der Lesespeicher-Einheiten gekoppelte gewünschte MRIEN-Signal erzeugen. Dementsprechend wird ein bestimmter Programmbetriebs-Zustand der MRI-EXECUTE-Zu-Standsgruppe der F i g. 4A, nachdem es einmal zu einer Aktivierung gekommen ist, durch eine geeignete Kombination der fünf Eingangssignale der Lesespeicher-Einheiten bestimmt, die dann die gewünschten Lesespeicher (ROM)-Ausgangssignale erzeugen, die für den gewählten Betriebszustand erforderlich sind, wie das für die Y-Ausgänge der Lesespeicher-Einheiten 70 gezeigt ist.

Bezüglich der arithmetischen und E/A-Programmbetriebs-Zustände der F i g. 4B wird eine einzige Lesespeicher-Einheit verwendet, die in Fig. 10 als ROM 130 bezeichnet ist und deren 5-Bit-Eingang durch die Kombination von Signalen von dem Anweisungsregister bestimmt wird, die als IR-Bits TR~Ö, !R 5, IR 6, Wl, WH und IR 9 bezeichnet sind, zusammen mit dem PTS 0-Signal. Zwei der (ROM)-Eingangssignale erfordern eine spezielle Kombination von IR-Bits. Beispielsweise steuern die IR 8- und IR 9-Bits einen der Eingänge des Lesespeichers ROM 130 über die LogikODER-Einheit 131, während die IR 5- und IR 6-Bits einen weiteren Eingang dazu über die Logik-UND-Stufe 132 steuern. Das Lesespeicher- oder ROM-Aktiviersignal (IO ALCEN) wird durch die gewünschte Kombination von FETCH-, MRI- und MONEN-Signalen bestimmt, so daß bei Aktivierung der ROM-Einheit 130 eine geeignete von Eingangssignalen dafür die gewünschten Betriebszustandssignale an den Y-Ausgängen von ROM 130 liefert, wie das für einen gewählten Programmbetriebs-Zustand der Zustandsgruppe erforderlich ist, wie sie in Fig.4B dargestellt ist.

Externer Datenkanalbetrieb wird mit einer nur geringfügig aufwendigeren Eingangssteuerlogik gesteuert, die von zwei DCH-ROM-Einheiten ROM 0 und ROM 1 (vgl. Fig. 6) Gebrauch macht, die jeweils, wie die zuvor beschriebenen Zustands-Lesespeicher, ein 5-Bit-Eingangs-Lesespeicher sind. Die Eingangssignale werden unmittelbar erhalten oder indirekt vom Ausgang eines DCH-Registers 142 abgeleitet.

Das letztgenannte Register wird über seinen Taktimpulseingasng (CP) durch das Zentraleinheit-Taktsignal getaktet und durch das DCH-Signal aktiviert. Die P-Eingänge des DCH-Registers 142 werden durch das ΜΟΝΑ-Signal (eine Form eines Zwischen DCHA-Signals, das wie unten beschrieben in Verbindung mit den Logikeinheiten 143 bis 145 erhalten wird) und die

b5 DCHMO- sowie DCHM 1 -Signale gesteuert, die von dem gerade und maßgeblichen externen E/A-Element erhalten werden. Die DCHM 0- und DCHM 1-Signale bestimmen die gewünschte Operation, die durch das

von dem Datenprozessor (beispielsweise einem Eingangs-. Ausgangs- oder Inkrement-Vorgang) bediente E/A-Element gefordert wird. Das ΜΟΝΑ-Signal zeigt Jie Änderung der Betriebsart bezüglich des E/A-Elements an. Die vier Q-Ausgänge von dem DCH-Register 142 liefern entweder direkt oder indirekt die Ausgangssignale für die DCH-Lesespeicher-Einheiten zur geeigneten Erzeugung der gewünschten Aus^angssignale davon für die in Fig.4C gezeigten DCH-Zustände. Vier solcher Eingangssignale werden unmittelbar als DQ 0-DQ 3 abgegeben, während das den DCH ROM-Einheiten über die Leitung 146 zugeführte fünfte Eingangssignal entsprechend F i g. 6 durch eine geeignete Kombination der DQO-, DQ 1- und DCH-Aktiviersignale erzeugt wird, die der Logik-UND-Einheit 143und 144 zugeführt werden und damit ein Zwischen-DCHA erzeugen, das in geeigneter Weise mit dem FAST-Signal in den Logikeinheiten 145 kombiniert wird. Das FAST-Signal wird durch das bediente E/A-Element bestimmt und steuert den Betrieb des Systems, so daß dieses entweder schnell oder langsam arbeitet, wobei ein solches Signal den Datenprozessor praktisch bezüglich der Priorität des E/A-Elements informiert, so daß Hochgeschwindigkeits-E/A-Elemente vor Niedriggeschwindigkeits-E/A-Elementen bedient werden.

Der Konsolzustandsbetrieb, wie er in F i g. 4D gezeigt ist, wird durch zwei Konsol-Lesespeicher-Einheiten 150 und 151 gesteuert, die in F i g. 9 gezeigt sind und jeweils durch ein 5-Bit-Eingangssteuersignal gesteuert werden. Für die Lesespeicher-Einheit 150 wird der Eingang durch Anweisungsregister (I R)-Bits 0, 1, 5 und 7 und das durch die Betätigung des Programmbcschickungs(PL)-Schalters in der Konsole erhaltene PL-Signal bestimmt.

Der Konsol-Lesespeicher 151 wird durch das IR 6-Bit des Anweisungsregisters gesteuert, ein Signal, das die Betätigung eines der drei bezeichneter. Kcp.sclscha'.ter (d.h. der CONTINUE-, INSTRUCTION STEP- oder MEMORY STEP-Schalter) an der Konsole wiedergibt, wie das durch das (C + I + M)-Signal, ein RESTART-Signal, das PL-Signal und ein von dem IR 0 und IR 2-Bits über die Logikeinheit 152 abgeleitetes Signal angezeigt wird. Der Konsol-Lesespeicher 150 wird in Übereinstimmung mit dem (C+I + M)-Signal und dem Konsolzustand 2-Signal (CST 2) vorbereitet oder aktiviert, während der Konsol-Lesespeicher 151 in Übereinstimmung mit dem Konsolzustand 3-Signal (CST 3) vorbereitet wird. Dementsprechend werden alle die für den Betrieb in den Konsolzuständen der F i g. 4D benötigten Signale an den Ausgängen der beiden Konsol-Lesespeichereinheiten 150 und 151 erhalten, wie in Fig. 9 gezeigt.

Wie ersichtlich, lassen sich somit die Betriebszustände des Datenverarbeitungssystems der Erfindung leicht mittels einer verhältnismäßig einfachen Logik steuern, die gesonderte und praktisch unabhängig voneinander arbeitende Lesespeicher-Anordnungen (wie in F i g. 6,7, 9,10 und 11 gezeigt) für jede der Betriebszustandsgruppen der F i g. 4—4D verwendet, ohne daß eine aufwendigere Mikroprozessor-Lesespeicher (RGM)-Anordnung notwendig wäre, die ein verhältnismäßig langes Mikroprozessor-Wort und die zugehörige aufwendige Steuerlogik für die Dekodierung eines solchen Wortes erfordert.

An einem kurzen Beispiel sei die Arbeitsweise der Datenverarbeitungseinrichtung unter Verwendung der oben erläuterten Kluß- und Zustandsdiagramme der Fig. 3 und 4 dargestellt. Angenommenerweise sei es erforderlich, den Inhalt des Akkumulators 0 (AC 0) in der in F i g. 2 dargestellten CPU-Registergruppe 30 dem Inhalt des Akkumulators 1 (AC 1) hinzuzufügen und das Ergebnis in AC 1 abzulegen (d. h. AC 0 -I- AC 1 — AC 1). Alle Operationen der Datenverarbeitungseinrichtung beginnen praktisch im ABRUF-SPRING-Zustand gemäß der F i g. 4 auf dem Zustandsniveau PTS 0.

Die erste Forderung ist, die obige Anweisung von der richtigen Speicherstelle zu holen und dann dem Anweisungs-Register IR 34 gemäß Fig.2 zuzuführen. Dazu werden die drei im Zustand ABRUF SPRING aufgeführten Operationen gemäß F i g. 4 durchgeführt. Dementsprechend müssen die Daten im Programmzähler (PC) der Registergruppe 30 in das Speicheradresstn-Register (MA) dieser Registergruppe 30 (siehe Fig.2) gebracht werden, gleichzeitig müssen die Programmzählerdaten um Eins erhöht und das Ergebnis in das Programmzähler-Register IR abgelegt werden, und schließlich müssen die Anweisungsdaten von der richtig adressierten Speicherstelle für die Anweisungen in das Anweisungs-Register IR gebracht werden. Um solche Operationen durchzuführen, sind die in F i g. 4 angegebenen Signale 2 REN, 2 WEN, 1 WEN zur Aktivierung der Anschlüsse 2 R. 2 W bzw. 1 W der Registergruppe 30 gemäß Fig.2 erforderlich, außerdem die Signale 2 WRADR 1, um die Anschlüsse 2 W und 2 R mit der richtigen Adresse zu beaufschlagen, schließlich das Signal INCA, um den A— Eingang der ALU zu erhöhen, das Signal MEMEN, um die Speichereinheit zu aktivieren, das Signal LADE IR zum Laden der IR-Einheit und das Signal LÖSCHE, um die Anordnung für den nächsten Arbeitszyklus vorzubereiten.

Für diese Operationsabfolge werden die in Fig. 10 dargestellten Festwertspeicher 110 benutzt, die durch eine Verknüpfungseinrichtung 111 angesteuert werden. In dem Anfangszustand ABRUF SPRING der Datenverarbeitungsanlage gemäß F i g. 4 nehmen die Eingänge ABRUF und SPRING eines derartigen Festwertspeichers 110 einen niedrigen Zustand an, während das Signal PTS 0 hoch bleibt und auch alle anderen Eingänge hoch bleiben, so daß der Festwertspeicher bei geeigneter Aktivierung durch das von der Verknüpfungsschaltung 111 gelieferte Einschalt-Signal SPECEN die folgenden Ausgänge liefert:

2REN
2WEN
1 WEN
2WRADD
INCA
LADElR.

Wenn der ABRUF-Eingang der in F i g. 5 dargestellten MEMEN-Verknüpfungslogik hoch bleibt, während der zugehörige SPRING-Eingang einen niedrigen Wert annimmt (wobei alle übrigen Signale hoch sind), wird das gewünschte Signal MEMEN erzeugt, um die Speichereinheit zu aktivieren und für den nächsten Betriebszyklus vorzubereiten. Infolgedessen werden alie für den

bo Betrieb des ABRUF SPRING-Zyklus benötigten Signale ip der oben beschriebenen Weise erzeugt.

In der CPU-Registergruppe 30 gemäß F i g. 2 befindet sich der Inhalt des Programmzählers am 2 R-Anschluß und bei Erzeugung des Signals 2 REN wird dieser Inhalt

b5 ebcn'slls an den Anschluß 1 W gebracht. Die Erzeugung des Signals 1 WEN schreibt in der geeigneten Weise den Inhalt des Anschlusses 1 W in das Speicheradressen-Register ein (PC — MA).

Der Α-Eingang derALU enthält auch den Programmzählerinhalt, der dorthin von dem Leseausgang 2 R gebracht worden ist, und die Erzeugung des INCA-Signals verursacht eine Erhöhung des Α-Eingangs um Eins (PC+1) und ein Verbringen des erhöhten Inhalts zum Ausgang der ALU. Dieser Ausgang wird über den Multiplexer 33 dem 2 W-SCHREIB-Eingang übertragen, worauf das erhöhte PC in das Programmzähler-Register (PC+1 — PC)eingeschrieben wird.

Der PC-inhalt befindet sich auch am 1 R-LESE-Ausgang der Registergruppe 30, wo es zu der Adressen-Sammelschienen-Einrichtung 15 gebracht wird, um so die gewünschte Speicherstelle in der Speichereinheit vorzubereiten oder zu aktivieren. Eine solche Speichersteile enthält die spezielle Anweisung (ACO+ AC 1 ~» AC !). Die Anwesenheit des Speicher-Aktivierungs-Signals (MEMEN) und Übertragung der Speicherstellenadresse bringt die Anweisungsdaten von dieser Speicherstelle zu der Daten-Sammelschienen-Eint ichtung 14 über den zugehörigen Zwischenspeicher, so lange kein SCHREIB-Signal vorhanden ist. Im Falle des Zyklus ABRUF SPRING trifft dies zu. Die Anweisungsdaten der Daten-Sammelschienen-Einrichtung 14 werden daher im Anweisungs-Register 34 abgelegt.

Da der FETCH.SKTF-Zyklus kein PTG HOLD-Signal erzeugt, muß der nächste Zustand, zu dem der Computer weitergehen muß, sich auf einem PTS 1-Z;jstandsniveau der F i g. 4—4D befinden.

Das Anweisungsregistersignal enthält die Information, die den nächsten Zustand bestimmt, zu dem die Maschine fortschreitet, um die Programmanweisung zu vervollständigen. Beispielsweise läßt der binäre Zustand des IR O-Bits den Computer in den DEFER.AUTO-Zustand im PTS 1-Zustandsniveau übergehen, wenn das IRO-Bh eine Null ist, während der Computer in den ALC-Zustand auf dem PTS 1-Niveau übergeht, wenn das IRO-Bit eine 1 ist.

In dem hier untersuchten Beispiel ist das IR O-Bit eine 1. und es wird eine arithmetische Berechnung angestellt, in der der Inhalt eines Quellen-Akkumulators (ACS) und der Inhalt eines Bestimmungs-Akkumulators (ACD) arithmetisch verarbeitet werden und das Ergebnis in dem Bestimmungs-Akkumulator abgelegt wird. In diesem Fall wird der Quellen-Akkumulator durch die IR 1, 2-Bits identifiziert, während der Bestimmungs-Akkumulator durch die IR 3, 4-Bits identifiziert wird, wobei die arithmetische Berechnung durch die IR 5, 6, 7-Bits festgelegt wird. Bei dem speziellen untersuchten Beispiel würde das IR-Wort den Quellen-Akkumulator als AC 0, den Bestimmungs-Akkumulator als AC 1 und die arithmetische Berechnung als ein »ADD« identifizieren. Welche Signale am 2 R Leseausgang der Regis'.ergruppe der Fig. 2 anwesend sind, hängt auch von dem IR 5-Bit ab, und ob das Ergebnis wieder am 2 W-Schreibeingang in die Registergruppe zurückgeschrieben wird, wird durch das IR 12-Bit bestimmt. In diesem Fall wird der Inhalt von ACO am IR-Anschluß zum B-Eingang der ALU, der Inhalt von AC 1 am 2 R-Eingang zu dessen A-Eingang weitergeieitet. Die IR 5-, IR 6- und IR 7-Bits steuern die ALU-Operation, um die A- und B-Eingänge zu addieren, wobei der Ausgang der ALU zu dem 2 W-Schreibeingang zurückgekoppeit wird, der in geeigneter Weise durch ein 2 WEN-Signal aktiviert wird, um die Addition in dem AC 1-Register abzulegen und die gewünschten Anweisungen (ACO+ AC 1 —«AC I) zu vervollständigen.

Der Computer wird auf den Abruf-Zustand für die nächste Anweisung durch das SET-FETCH-Signal rückgesetzt. Da kein PTG HOLD-Signal im ALC-Zyklus crscheint. geht der Computer auf das FETCH.SK1P PTS O-Zustandsniveau über.

Es wird zur Zeit der Anwesenheit des MEMEN —Signals und der Wahl des gewünschten Speichers während des FETCH.SKTP-Zyklus ein SYNCENABLE-Signal für eine geeignete Zeit erzeugt, die durch die entsprechende Speicher-Zeitgeber-Generatorsignale bestimmt wird, wobei das SYNC Aktiv-Signal dann an die

ίο Zentraleinheit von der Speichereinheit über die entsprechende Übertragungsleitung abgegeben wird. Wie mit Fig. 12 gezeigt, kommt es bei Anwesenheit eines solchen Signals an der Zentraleinheit zur Unterbrechung des Betriebs des Haupt-Zentraleinheit-Zeitgeber-Generators, um weiteren Betrieb der Zentraleinheit zu verhindern, bis der Speicherzyklus vervollständigt worden ist.

Ein weiteres Beispiel für die Verwendung der Arbcitsanweisungssignale, die zwischen der Zentraleinheit und der Speichereinheit übertragen werden, wird nachstehend zur Erläuterung der Verwendung der SCHREIB- und WE-Signale untersucht. Dazu sei eine Austastanweisung angenommen, die die Übertragung von in dem Akkumulator 0 (AC 0) enthaltenen Daten an eine Speicherstelle 100 erfordert, wobei die Anweisung als die Speicheranweisung STA 0 100 dargestellt werden kann.

Bei einer solchen Anweisung, wobei speziell auf das Zustandsdiagramm der Fig.4 und 4A Bezug genommen wird, muß der Computer drei Betriebszustandszyklen durchlaufen, um die Anweisung zu vervollständigen, nämlich den FETCH.STÜP-Zustand (PTSO-Niveau), den DEFER.AUTO-Zustand (PTS 1-Niveau) und den STA-Zustand (PTS 0-Niveau). Das zustandsmäßige Fortschreiten wird unten weiter ins einzelne gehend erläutert, außer für die »Abrufanweisungs«-Operation in dem ersten FETCH.SKIP-Zykius, die im wesentlicher die gleiche wie bereits oben erläutert ist. Am Ende eine: solchen FETCH.SKTP-Zyklus wird das IR(Instruktionsregister 34) mit der gewünschten Anweisung beschickt die von dem richtigen, durch den Programmzähler PC angegebenen Speicher abgeleitet wurde.

Entsprechend einer solchen Anweisung wird dei Fortschritt zum nächsten Zustand wieder durch das IR Wort bestimmt, und wenn — in diesem Beispiel — da; IRO-Bit eine 0 und die IR 1-,IR 2-Bits nicht beide 1 sind so geht der Computer in den DEFER.AUTO-Zustanc (PTS 1-Niveau) über, wo die eigentliche Adresse, in die sem Fall die Adresse der Speicherstelle 100, in derr Speicheradressenregister (EFA-MA) abgelegt wird Diese Adresse wird durch geeignete Anweisungsregi ster-Bits bestimmt. Entsprechend dem beschriebener speziellen Computer werden die Adressen allgemeir entpsrechend vier Adressen-Betriebsarten festgelegt die in bezug auf die Anweisungsregister-Bits 6 und 7 identifiziert werden.

In der Betriebsart ü (Seite 1 des Speichers) identifizie ren — wenn die IR-Bits 6 und 7 beide Null sind — dam IR-Bits 8—15, die erforderliche Adresse unmittelbar Wenn eine der anderen drei Betriebsarten durch IR-Bit: 6 und 7 identifiziert wird, werden Bits 8—15 als ein< Verschiebung verwendet, die entweder dem inhalt de: Programmzählers, um die gewünschte Adresse (Be triebsart 1) zu erhalten, dem Inhalt von AC 2 (für di< Betriebsart 2) oder dem Inhalt von AC 3 (Betriebsart 3 hinzugefügt werden muß. In jedem Fall wird eine ge wünschte Adresse entsprechend einer der obigen viei Adressen-Betriebsarten dann in das MA-Register ar

dem 2 W-Schreibeingang der Registergruppe eingegeben.

Bei dem hier in Rede stehenden Fall ist die Adresse der Speicherstelle 100 eine Betriebsart O-Adresse, und die Adresse sei durch die IR-Bits 8—15 gegeben, die unmittelbar dem Eingang der ALU geliefert werden, so daß die Adresse am Ausgang der ALU erscheint, wobei sie über den Multiplexer-Block 33 unverschoben dem 2 W-SCHREl B-Eingang zugeführt wird, der durch die Anwesenheit eines 2 WEN-Signals aktiviert wird, um so dessen Inhalt in den AkkumulatorOzu bringen.

Nachdem der Zyklus VERZÖGERTE AUTO (PTS 1) abgeschlossen ist, wird der Weiterlauf durch die IR-Bits 1—5 festgelegt, so daß die Maschine in den STA-Zustand (PTS O-Niveau) übergeht. In dem die eigentliche im MA-Register gespeicherte Adresse jetzt verwendet wird, um die richtige Speichersteüe in der Speicriersteiie der Speichereinheit und die dahin übertragenen Daten im Akkumulator 0 zu identifizieren. Die Übertragung einer solchen Adresse und der Daten wird in dem STA-Zustand durch die Bezeichnungen (MA —► MADR) wiedergegeben, wonach der Inhalt des MA-Registers in die Adressen-Sammelschienen-Einrichtung zur Übertragung an die Speichereinheit eingegeben und (ACX DATA) angegeben wird, wonach der Inhalt eines speziellen Akkumulators, in diesem Fall AC 0, über die Daten-Sammelschienen-Einrichtung an die adressierte Speicherstelle übertragen wird.

Dieser 1 R-LESE-Ausgang der Registergruppe 30 wird ständig aktiviert, außer in einem Programm-Unterbrechungs-Zustand (PI), so daß der Inhalt des MA-Registers automatisch von einem solchen Anschluß auf die Adressen-Sammelschienen-Einrichtung 15 und von dort an die Speichereinheit übertragen wird, um den richtigen Speicher zu identifizieren, in dem die Akkumulatordaten abgelegt werden müssen. Die Speichereinheit muß in geeigneter Weise hierfür aktiviert oder vorbereitet werden, und dementsprechend muß in diesem Zyklus ein MEMEN-Signal anwesend sein, das gemäß dem Blockschaltbild der Fig. 5 erzeugt wird. Die Eingänge zu den in F i g. 7 dargestellten Festwertspeichern 70 und 70a, nämlich die IR-Bits 1 —7 und das PTS 0-Signal, sorgen für die Erzeugung der Festwertspeicher, die denselben Signalen entsprechen, die in dem Zustandsdiagamm der F i g. 4a angegeben sind, nämlich 2 REN, SETZ-AB-RUF, PTG HALT, SCHREIB und F 34. Wenn alle Signale in den niedrigen Zustand gehen, deaktiviert das SCHREIB-Signal den Ausgangs-Zwischenspeicher der adressierten Speicherstelle, so daß er von der Daten-Sammelschienen-Einrichtung 14 abgetrennt und damit verhindert wird, daß weitere Daten zu einer Zeit auf die Daten-Sammelschienen-Einrichtung 14 gelangen, zu der Daten von der Zentraleinheit für das Einschreiben in die entsprechende Speicherstelle erhalten werden. Das Signa! F 34 identifiziert die Steile der Daten, die übertragen werden sollen (in diesem Falle AC 0), worauf diese Daten zu dem durch das 2 REN-Signal aktivierten 2 R-LESE-Ausgang gelangen, um den Inhalt von AC 0 auf die Daten-Sammelschienen-Einrichtung 14 zu bringen. Diese Daten werden in die ausgewählte Speicherstelle durch die Erzeugung eines WE-Signals eingeschrieben, das automatisch zeitlich so festgelegt wird, das es zu einem bestimmten Zeitpunkt nach Erzeugung des SCH REI B-Signals erzeugt wird und damit das Einschreiben der Daten von der Daten-Sammelschienen-Einrichtung 14 in die gewünschte Speicherstelle bewirkt Das WE-Signal folgt stets nach dem SCHREIB-Signal und wird automatisch in der Zentraleinheit in Übereinstimmung mit dem SCHREIB-Signal und dem Zentraleinheit-Taktsignal erzeugt, so daß es in jedem Zyklus an derselben Stelle erscheint.

Somit sind am Ende des STA-Zyklus die in AC 0 gespeicherten Daten in der Speicherstelle 100 in der erforderlichen Weise abgelegt, und die Maschine kehrt in ihren ABRUF-Zyklus (durch die Anwesenheit des SETZ ABRUF) zurück, um die nächste Anweisung abzuwarten.

Ein weiteres Beispiel für die Verwendung der Betriebs-Signale, die zwischen der Zentraleinheit und der Speichereinheit übertragen werden, wird nachstehend erläutert, um die Verwendung der Signale MEMEN, SCHREIB, WE, SYNCAKTIV und RMW zu veranschaulichen. Für ein solches Beispiel seien Austast-Anweisungen angenommen, die die Übertragung von Daten von einer speziellen Speichersteile (beispielsweise der Stelle 100 zur Zentraleinheit erfordert, wo die Daten um Eins und dann zu derselben Speicherstelle zurückgeführt werden. Zur gleichen Zeit muß. wenn der erhöhte Datenwert 0 ist, die nächste Anweisung übersprungen werden. Eine solche Anweisung kann als eine »Erhöhen und Überspringen bei Null«-Anweisung identifiziert werden, in diesem Falle in bezug auf den Inhalt der Speicherstelle 100 (= ISZ 100).

Bei einer solchen Anweisung mit speziellem Bezug auf die in F i g. 4 und 4a dargestellten Zustandsdiagramme muß die Datenverarbeitungsanlage vier Betriebszustandszyklen durchlaufen, um die Anweisung durchzuführen, nämlich einen ABRUF-SPRING-Zustand (PTS 0-Niveau). einen VERZÖGERE-AUTO-Zustand (PTS 1-Niveau) und einen ISZ-Zustand (PTS 0-Niveau) sowie einen ISZ-Zustand (PTS 1-Niveau). Das Fortschreiten von einem Zustand zum nächsten wird nachstehend im einzelnen erläutert, außer hinsichtlich der Betriebsweise für den Abruf einer Anweisung in dem ersten ABRUF-SPRING-Zyklus. der bereits weiter oben in Verbindung mit den früheren Beispielen erläutert worden ist. Am Ende des Zyklus ABRUF SPRING wird das Anweisungs-Register mit der gewünschten Anweisung beschickt, die von der durch den Programm-Zähler angegebenen richtigen Speicherstelle erhalten wird.

Das Fortschreiten zum nächsten Zustand wird wiederum durch geeignete Bit-Stellen in der Anweisung festgelegt, und in diesem Beispiel geht die Rechenanlage, in den Zustand VERZÖGERE AUTO (PTSl-Niveau) über, wo die eigentliche Adresse (EFA), d. h., die Adresse der gewünschten Speicherstelie 100, in dem Speicheradressen (MA)-Register (EFA-MA) abgelegt wird.

Bei Beendigung des Zyklus VERZÖGERE AUTO lassen dann geeignete Bit-Steiien in der Anweisung die Maschine zum ISZ-Zustand (PTS 0) fortschreiten, wo die Adresse in dem MA-Register auf die Daten-Sammelschienen-Einrichtung 14 gebracht wird, um die richtige Speicherstelle 100 (MA MADR) zu wählen, woraufhin die darin enthaltenen Daten durch Aktivierung der Speichereinheit mittels des MEMEN-Signals auf die Daten-Sammelschienen-Einrichtung 14 gebracht wird. Diese Daten werden unmittelbar in die ALU gebracht, wo die Anwesenheit eines INCA-Signals für die Erhöhung dieser Daten um Eins sorgt, wonach durch Aktivierung des 2 W-SCHRE1B-Eingangs mittels eines 2 WEN-Signals diese Daten in ein Register der Registergruppe 30 gebracht werden. Um die Daten von der gewünschten Speicherstelle zu lesen und genügend Zeit zur Verfügung zu stellen, um die Daten zu modifizieren

25

und die modifizierten Daten dann derselben Speicherstelle zurückzuführen und in diese wieder einzuschreiben, muß das RMW-Signal am Ausgang des Festwertspeichers 70a der F i g. 7 vorhanden sein.

Entsprechend geeigneten Bitstellen in dem Anweisungswort schreitet die Maschine dann zum Endzyklus (d. h. dem ISZ-Zustand (PTS I)) fort, wobei die erhöhten Daten in dem TEMP 1-Register auf die Daten-Sammelschienen-Einrichtung 14 (TEMP 1 — DATA) zum Einschreiben in die geeignete Speicherstelle (d. h. Speicherstelle 100) gebracht werden, die durch das MA-Register (MA — MADR) bezeichnet ist. Zu diesem Zweck muß der 2 R-LESE-Ausgang durch das 2 REN-Signal aktiviert werden. Das SCHREIB-Signal ist anwesend, um das Aufbringen von Daten auf die Dater.-Sammelschienen-Einrichtung 14 von der Speichereinheit vor dem Schreiben der eintreffenden Daten in die Speächcrcinheit zu verhindern. Das WE-Signal ist anwesend, um das Schreiben der Daten der Daten-Sammelschienen-Einrichtung 14 in die gewünschte Speicherstelle zu ermöglichen; der IR-Anschluß wird durch das 1 REN-Signal aktiviert, um die Speicheradresse auf die Adressen-Sammelschienen-Einrichtung 15 zu bringen, und schließlich ist das SETZ-ABRUF-Signal anwesend, um die Maschine in ihren Anfangs-ABRUF-Zustand für die 2^ nächste Anweisung zu bringen. So werden die Daten von TEMP 1 auf die Daten-Sammelschienen-Einrichtung 14 in die von dem MA-Register bezeichnete Speicherstelle geschrieben.

30

Hierzu 22 Blatt Zeichnungen

35

40

50

55

60

65

Claims (8)

Patentansprüche:

1. Einrichtung zur Einstellung sowie zur Steuerung der Abarbeitung von verschiedenen Betriebszuständen (wie DatenabrufbetrieD, Speicherreferenzbetrieb, arithmetischer Rechenbetrieb usw.) einer Datenverarbeitungseinrichtung, die aufgrund von Betriebszustandsänderungssignalen in verschiedene Betriebszustände bringbar ist, innerhalb derer jeweils die Bereitstellung einer bestimmten Kombination von mehreren Steuersignalen erforderlich ist, um die Übertragung der Daten- und Adresseninformation zu steuern und um die Betrieb-zustandsänderungssignale so zu modifizieren, daß nachfolgend ein Betrieb in einem anderen Betriebszustand erfolgt, mit einer Vielzahl von Festwertspeichern, die die in ihnen gespeicherten Steuersignale mittels Decodieren der ihnen zugeführten Betriebszustandsänderungssignale abgeben, mit einer Vielzahl von Datenwegen zur Übertragung von Daten- und Adresseninformationen zwischen mehreren an den Datenwegen angeschlossenen Komponenten der Datenverarbeitungseinrichtung (wie CPU, Datenspeicher, Adressenspeicher, Instruktionsspeicher), und mit Einrichtungen zur Erzeugung der Betriebszustandsänderungssignale zur Ansteuerung der Vielzahl von Festwertspeichern, dadurch gekennzeichnet, daß die Betriebszustandsänderungssignale in Sätze von Eingangsbetriebszustandsänderungssignalen (z. B. TRT, TR~2, TTO, TRl, PTS O; F i g. 7) eingeteilt werden, daß jeder Satz von Eingangsbetriebszusiandsänderungssignalen einer Festwertspeichereinheit (z. B. 70, 70/4; F i g. 7), bestehend aus einem oder zwei Festwertspeichern, zugeführt wird, daß in einer solchen Festwertspeichereinheit unabhängig vom Betriebszustand alle Steuersignale (z. B. ISR, 2 REN, usw.; F i g. 7) gespeichert wird, die sich aus dem Satz zugeführter Eingangsbetriebszustandsänderungssignale erzeugen lassen, daß die zur Abarbeitung eines Betriebszustanris benötigten Steuersignale in unterschiedlichen Festwertspeichereinheiten gespeichert sind, und daß Einrichtungen (z. B. 175 in F i g. 14 zur Erzeugung von DCH für ROM 60; 122 in F i g. 7 zur Erzeugung von MRIEN für ROM 70; 111 in F i g. 11 zur Erzeugung von SPE-CEN für ROM 110; außerdem Konsolenschalter für ROM 150, 151) zur Ein/Ausschaltung der Festwertspeichereinheiten (z.B. 60, Fig. 6; 70, Fig. 7; 110, Fig. 11; 68, 130. Fig. 10; 150, 151 F ig. 9) zur Ermöglichung des Betriebs der Datenverarbeitungseinrichtung in ausgewählten Betriebszuständen vorgesehen sind.

2. Einrichtung nach Anspruch I, dadurch gekennzeichnet, daß eine erste Gruppe von Festwertspeichereinheiten Steuersignale zur Abwicklung des Betriebs der Datenverarbeitungsanlage in einer ersten, unter interner Programmsteuerung der Datenverarbeitungsanlage stehenden Gruppe von Betriebszuständen von bestimmten Programminstruktionen (Abruf/Verzögerung; MRI. Arithmetik; Eingabe/ Ausgabe; F i g. 4, 4A, 4B) und eine zweite Gruppe von Festwertspeichcreinlieiten Steuersignale zur Abwicklung des Betriebs in einer /weiten, nicht unter der internen Programmsteuerung siehenden (iruppe von Ik^-Ii iebs/nsliinden (DATA Channel. i,^r, I'ig. 4C: Konsole. I'i g. 4I)) abzugehen in der !.agc

i. Einrichtung nach Anspruch 2. dadurch gekennzeichnet, daß die erste Gruppe von Festwertspeichereinheiten drei Festwertspeichereinheiten (110, Fig. 11; Fig.4;70, Fig.7; Fig.4A;68,130, Fig. 10; F i g. 4B) und daß die zweite Gruppe von Festwertspeichereinheiten zwei Festwertspeichereinheiten (60, F i g. 6; F i g. 4C; 150, 151,Fi g. 9; Fi g. 4D) i«mfaßL

4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die erste der drei Festwertspeichereinheiten der ersten Gruppe aus zwei zusammengeschalteten Einzel-ROM-Bausteinen (110, Fig. 11; SPEC ROM 0. SPEC ROM 1) besteht und Steuersignale (z.B. 2 REN. 2 WEN. 2 WRADRl. Fig. 4, F i g. 11) zur Instruktionsverscheibung. Adressenmodifizierung. Adressenverschiebung und Programmunterbrechung (z. B. PTG HALT) aufgrund des angeschlossenen Satzes von Eingangsbetriebszustandsänderungssignalen (PTS 0; SPRING. AUTO Abn-, AUTO. ABRUF, Pl: Fig.4, Fig. 11) abgibt.

5. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die zweite der drei Festwertspeichereinheiten der ersten Gruppe aus zwei zusammengeschalteten Einzel-ROM-Bausteinen (70,70A; F i g. 7) bpsteht und Steuersignale zur Programmfolgeänderung (JST*. 2REN, 2 WRADR 1, 2 WRADR 2, usw. F i g. 4A; F i g. 7), Datenverschiebung \2 WRADR 2, 2WEM, R]ViWTNCA₁UECA usw.? und Datenmodifizierung (2 REN, SETZABR, SCHREIB, usw.) aufgrund des angeschlossenen Satzes von Eingangsbetriebszustandsänderungssignalen (IR 1. Tk~2, IR 3, TRl, FfTO; F i g. 7) abgibt.

6. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die dritte der drei Festwertspeichereinheiten der ersten Gruppe (68,130 in F i g. 10) aus zwei nicht zusammengeschaiteten Einzel-ROM-Bausteinen (68, 130) besteht, wovon der eine (68) aufgrund des angeschlossenen Satzes von Eingangsbetriebszustandsänderungssignalen (CALC, EFA, TR~6, TRT, DECA; F i g. 10) Steuersignale zur arithmetischen Datenberechnung und Datenverschiebung und der andere (130) aufgrund des angeschlossenen Satzes von Eingangsbetriebszustandsänderungssignalen (TRÖ. TRT, TR~8/TR~9, TR3/TTT6, PTSO: Fig. 10) Steuersignale zur Datenverschiebung zwischen der Datenverarbeilungseinrichtung und peripheren Einrichtungen (13, 16, Fig. 1) unter Programmsteuerung abgeben.

7. Einrichtung nach Anspruch 3. dadurch gekennzeichnet, daß die erste der beiden Festwertspeichereinheiten der zweiten Gruppe aus zwei zusammengeschalteten Einzel-ROM-Bausteinen (60, 60a,· F i g. 6) besteht und Steuersignale zur Steuerung externer, nicht unter Programmsteuerung stehender Datenkanäle aufgrund des angeschlossenen Satzes von Eingangsbetriebszustandsänderungssignalen (DQO, DQ 1, DQ 2, DQ 3, 146) abzugeben in der Lage ist.

8. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die zweite der Festwertspeichereinheiten der zweiten Gruppe zwei getrennte Einzel-ROM-Ba^tcine (150, 151, F i g. 9) umfaßt, die aufgrund der angeschlossenen Sätze von Kingangsbetriebs/iisiandsandenmgssiiinalen (F 1 g. ^) Steuersignale erzeugen, um den Betrieb in NichiprogrammbetrichszusiüiKlcn bezüglich eMerner Konsolenoperalionen /u ennoglichen.