DE2448305A1 - CIRCUIT ARRANGEMENT FOR SUPPRESSING INTERFERENCE VOLTAGES - Google Patents

CIRCUIT ARRANGEMENT FOR SUPPRESSING INTERFERENCE VOLTAGES

Info

Publication number
DE2448305A1
DE2448305A1 DE19742448305 DE2448305A DE2448305A1 DE 2448305 A1 DE2448305 A1 DE 2448305A1 DE 19742448305 DE19742448305 DE 19742448305 DE 2448305 A DE2448305 A DE 2448305A DE 2448305 A1 DE2448305 A1 DE 2448305A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
input
suppressing interference
interference voltages
inverting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19742448305
Other languages
German (de)
Inventor
Harald Vogt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19742448305 priority Critical patent/DE2448305A1/en
Priority to JP12174275A priority patent/JPS5164853A/en
Priority to FR7531002A priority patent/FR2287807A1/en
Priority to NL7511888A priority patent/NL7511888A/en
Publication of DE2448305A1 publication Critical patent/DE2448305A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

10.9.1971I Chr/Hm10.9.197 1 I Chr / Hm

Anlage zur
PatentanmeldungAttachment to
Patent application

ROBERT BOSCH GIaBH, 7 STUTTGART 1ROBERT BOSCH GIaBH, 7 STUTTGART 1 Schaltungsanordnung zum Unterdrücken von StörspannungenCircuit arrangement for suppressing interference voltages

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach der Gattung des Hauptanspruchs. Operationsverstärker dienen mannigfachen Schaltungs- und Verstärkungsaufgaben, die Verstärkerelenente in Operationsverstärkern weisen eine hohe Verstärkung auf und sind daher störspannungsempfindlich. Operationsverstärker werden oft als Differenzverstärker betrieben; das bedeutet, daß ein Eingang meist der invertierende Eingang - an einem festen Potential liegt und daß ein anderer Eingang - meist der nicht invertierende Eingang - von einer Leistungsquelle angesteuert wird. Gelangt nun eine Störspannungsspitze auf den einen oder den anderen Eingang, so verschiebt sich bei einem Differenzverstärker das Gleichgev/icht unter Umständen in einem erheblichen Haß.The invention relates to a circuit arrangement according to the preamble of the main claim. Operational amplifier serve a variety of switching and amplification tasks that amplifier elements have in operational amplifiers have a high gain and are therefore sensitive to interference voltage. Operational amplifiers are often called differential amplifiers operated; this means that an input is usually the inverting input - at a fixed potential and that another input - usually the non-inverting input - is driven by a power source will. If an interference voltage peak now reaches one or the other input, it shifts with one Differential amplifier the equal weight under certain circumstances in a considerable hatred.

-2--2-

609817/0536609817/0536

Die erfindungsgemäße Schaltungsanordnung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß Störspannungsspitzen, die auf einen der Eingänge des Verstärkere lecents gelangen, das Gleichgewicht in keinem oder nur in einem unerheblichen Maß stören können.The circuit arrangement according to the invention with the characterizing Features of the main claim has the advantage that interference voltage peaks that are applied to one of the inputs of the amplifier lecents reach the balance in no or only to a negligible extent.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Schaltungsanordnung möglich. Besonders vorteilhaft ist die Verwirklichung des Losungsgedankens mit einfachen Schaltelementen.The measures listed in the subclaims enable advantageous developments and improvements of the im Main claim specified circuit arrangement possible. The realization of the solution concept is particularly advantageous with simple switching elements.

Im folgenden ist eine Ausführungsform der Erfindung unter Bezugnahme auf die Zeichnung näher erläutert.The following is an embodiment of the invention below Referring to the drawing explained in more detail.

Die einzige Figur zeigt ein als Operationsverstärker ausgebildetes Verstärkerelement 1, das wie üblich einen nicht invertierenden Eingang 2 und einen invertierenden Eingang 3 aufweist. Der Ausgang des Verstärkerelements ist mit dem Bezugszeichen 4 bezeichnet. Aus einer nicht dargestellten Stromversorgungsquelle wird dem Verstärkerelement 1 über einen Plusanschluß 5 und einen ilasseanschluß β Betriebsleistung zugeführt. Vom ersten ~ nicht invertierenden -- Eingang 2 zum zweiten - invertierenden - Eingang 3 ist ein Kondensator 7 geschaltet. Dem invertierenden Eingang 3 wird eine feste Eingangsspannung mit Hilfe der Spannungsteilerwiderstände 8 und 9 vorgegeben; die Widerstände 8 und 9 sind zwischen die yersorgungsanschlüsse 5 und 6 geschaltet.. Zwischen dem Verbindungspunkt 10 der Spannungsteilerwiderstände 8 und 9 und dem invertierenden Eingang 3 ist ein Widerstand 11 angeordnet. Über einen Anschluß 12, der den Ausgang einer Leistungsquelle darstellt, wird das Verstärkerelement 1 gesteuert. Zwischen dem Anschluß 12 und dem nicht invertierenden Eingang 2 des Verstärkerelements 1 liegt ein Widerstand 13.The single figure shows an operational amplifier Amplifier element 1, which, as usual, has a non-inverting input 2 and an inverting input 3 having. The output of the amplifier element is denoted by the reference number 4. From a not shown Power supply source is the amplifier element 1 via a positive terminal 5 and an outlet terminal β operating power fed. From the first - non-inverting - input 2 to the second - inverting - input 3 is a capacitor 7 switched. A fixed input voltage is applied to the inverting input 3 with the aid of the voltage divider resistors 8 and 9 given; the resistors 8 and 9 are connected between the supply connections 5 and 6. Between the connection point 10 of the voltage divider resistors 8 and 9 and the inverting input 3 is a resistor 11 arranged. The amplifier element 1 is connected via a connection 12, which represents the output of a power source controlled. Between the terminal 12 and the non-inverting input 2 of the amplifier element 1 there is a resistor 13th

-3--3-

60981 7/053660981 7/0536

BAD ORIGINALBATH ORIGINAL

Gelangt nun beispielsweise vom Anschluß 5 über den Widerstand 8, den Verbindungspunkt IO und den Widerstand 11 eine Störspannung auf den invertierenden Eingang 3, so führt dies zunächst zu einer Störung des Gleichgewichts des VerstäiPkerelements und verursacht ein unerwünschtes Ausgangssignal am Ausgang 4. über den Kondensator 7 wird. diese Storspannungsspitze bei der erfindungsgemäßen Anordnung aber im wesentlichen gleichzeitig und mit der gleichen Amplitude auf den nicht invertierenden Eingang 2 gekoppelt. Dadurch läßt sich eine Verschiebung des Gleichgewichts infolge' der Storspannungsspitze im wesentlichen vermeiden, am Ausgang 4 fällt die Störspannungsspitze nicht mehr ins Gewicht.For example, you can get from terminal 5 through the resistor 8, the connection point IO and the resistor 11 an interference voltage on the inverting input 3, this initially leads to a disturbance of the equilibrium of the reinforcing element and causes an undesirable Output signal at output 4 via capacitor 7 is. this interference voltage peak in the arrangement according to the invention but essentially simultaneously and with the same Amplitude coupled to the non-inverting input 2. This allows a shift in equilibrium as a result of ' Basically avoid the interference voltage peak, the interference voltage peak no longer occurs at output 4 Weight.

Der Kapazitätswert des Kondensators 7 und der Widerstandswert des Widerstands 11 sind so zu bemessen, daß die Zeitkonstante - mit der die Storspannungsspitze auf den anderen Eingang übertragen wird - in einem günstigen Verhältnis'zu der Dauer der erfahrungsgemäß auftretenden Störspannungen liegt.The capacitance value of the capacitor 7 and the resistance value of the resistor 11 are to be dimensioned so that the time constant - with which the interference voltage peak is transmitted to the other input - in a favorable ratio'zu the duration of the interference voltages that experience has shown lies.

Die vorangegangenen Ausführungen gelten entsprechend für Störspannungsspitzen, die vom Anschluß 12 auf den nicht .invertierenden Eingang 2 gelangen.The preceding statements apply accordingly to interference voltage peaks that are not transmitted from terminal 12 to .inverting input 2 arrive.

609817 /OB 36609817 / OB 36

Claims (1)

Ansprüche .V.Schaltungsanordnung zun Unterdrücken von Störspannungen ■ in den Eingangskreisen eines Verstärkerelements mit wenigstens 2 Eingängen insbesondere von Operationsverstärkern mit einem ersten - nicht invertierenden und einem zweiten - invertierenden - Eingang, dadurch gekennzeichnet, daß vom ersten (2) zum zweiten (3) Eingang ein Schaltelement (7) mit negativem Frequenz-Dämpfungs-Verhalten und zwischen die Ausgänge (10, 12) der das Verstärkerelement (1) steuernden Leistungsquellen und die Eingänge (2, 3) des Verstärkerelements (1) je ein Schaltelement (11, 13) nut im wesentlichen positivem Frequenz-Dämpfungs-Verhalten geschaltet ist. Claims .V. Circuit arrangement for suppressing interference voltages ■ in the input circuits of an amplifier element with at least 2 inputs, in particular of operational amplifiers with a first - non-inverting and a second - inverting - input, characterized in that from the first (2) to the second (3) Input a switching element (7) with negative frequency damping behavior and a switching element (11, 13) between the outputs (10, 12) of the power sources controlling the amplifier element (1) and the inputs (2, 3) of the amplifier element (1) ) is switched only with an essentially positive frequency damping behavior. 2, Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Schaltelement (7) mit negativem Frequenz-Därnpfungs-Verhalten ein Kondensator ist. 2, circuit arrangement according to claim 1, characterized in that the switching element (7) with negative frequency attenuation behavior is a capacitor. 3· Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schaltelemente (11, 13) mit im wesentlichen positivem Frequenz-Dampfungs-Verhalten Widerstände sind.3 · Circuit arrangement according to claim 1 or 2, characterized in that the switching elements (11, 13) with essentially positive frequency damping behavior Resistances are. 6098 17/05366098 17/0536 BAD ORIGINALBATH ORIGINAL
DE19742448305 1974-10-10 1974-10-10 CIRCUIT ARRANGEMENT FOR SUPPRESSING INTERFERENCE VOLTAGES Pending DE2448305A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19742448305 DE2448305A1 (en) 1974-10-10 1974-10-10 CIRCUIT ARRANGEMENT FOR SUPPRESSING INTERFERENCE VOLTAGES
JP12174275A JPS5164853A (en) 1974-10-10 1975-10-08 SHOGAIDE NATSUNOYOKUATSU YOKAIRO
FR7531002A FR2287807A1 (en) 1974-10-10 1975-10-09 Operational amplifier input circuit for disturbance suppression - attenuates effect of high frequency interference signals arriving at either inverting or noninverting input
NL7511888A NL7511888A (en) 1974-10-10 1975-10-09 ELECTRICAL SUPPLY CIRCUIT.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742448305 DE2448305A1 (en) 1974-10-10 1974-10-10 CIRCUIT ARRANGEMENT FOR SUPPRESSING INTERFERENCE VOLTAGES

Publications (1)

Publication Number Publication Date
DE2448305A1 true DE2448305A1 (en) 1976-04-22

Family

ID=5927982

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742448305 Pending DE2448305A1 (en) 1974-10-10 1974-10-10 CIRCUIT ARRANGEMENT FOR SUPPRESSING INTERFERENCE VOLTAGES

Country Status (4)

Country Link
JP (1) JPS5164853A (en)
DE (1) DE2448305A1 (en)
FR (1) FR2287807A1 (en)
NL (1) NL7511888A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5395714U (en) * 1976-12-30 1978-08-04
NL8501896A (en) * 1985-07-02 1987-02-02 Philips Nv DIGITAL-ANALOGUE CONVERTER.

Also Published As

Publication number Publication date
NL7511888A (en) 1976-04-13
FR2287807A1 (en) 1976-05-07
JPS5164853A (en) 1976-06-04

Similar Documents

Publication Publication Date Title
DE2161657C2 (en) Digital amplification regulation for multistage amplifier - uses assigned D=A converter for controlling amplification of each stage
DE2448305A1 (en) CIRCUIT ARRANGEMENT FOR SUPPRESSING INTERFERENCE VOLTAGES
DE69226752T2 (en) Digital-to-analog converter with zero point adjustment
DE2906740A1 (en) D=A converter with increased precision - multiplies input by factor less than one when limit is exceeded
DE3909041A1 (en) CONTROL ARRANGEMENT
DE1959514C3 (en) Circuit arrangement for filtering out an LF band
DE69302579T2 (en) METHOD AND DEVICE FOR CONTROLLING THE POWER OF AN AMPLIFIER
DE19728037B4 (en) Device for converting a digital value into an analog value
DE4427388C2 (en) Method and circuit arrangement for signal synthesis
DE19723248B4 (en) Compact design for a self-regulating amplifier circuit
DE19952254C2 (en) Output amplitude control circuit
DE4206195C1 (en) AC voltage video signal level measurer - has circuit adding output signals of amplifier and supplying a=d converter assigned to evaluator for control e.g. register
DE3319943C2 (en) High frequency pulse amplifier
DE1124089B (en) Circuit arrangement that emits a signal when and only when the applied input voltage is between two specific potential values
EP0101895B1 (en) Reverberation generation method and device for analoqous tone signals
DE4015860A1 (en) D=A converter for microcomputer - supplies several, different points of digital signal representing pulse width modulated signals to adder
DE19511930C2 (en) Overload-protected control circuit for an electrical load
DE3241858C2 (en) Circuit arrangement for gain control of preamplifier stages
DE2423061C2 (en) Circuit arrangement for delaying and increasing the edge of pulses for integrated circuits
DE3605701A1 (en) METHOD FOR CONVERTING AN ANALOG SIGNAL INTO A DIGITAL SIGNAL
AT215028B (en) Control device for the operation of grid-controlled converters
DD288046A5 (en) AMPLIFIER CIRCUIT ARRANGEMENT IN AN AD-CONVERTER
DE2609967A1 (en) Reactive current compensator for LV and HV polyphase supply - has capacitor stages switched in and out with current variations
DE3029173A1 (en) ARRANGEMENT FOR CONVERTING THE RESISTANCE VALUE OF A VARIABLE RESISTANCE TO A DIGITAL SIGNAL
DD148132A1 (en) CONTROLLED THRESHOLD SWITCH