DE4015860A1

DE4015860A1 - D=A converter for microcomputer - supplies several, different points of digital signal representing pulse width modulated signals to adder

Info

Publication number: DE4015860A1
Application number: DE19904015860
Authority: DE
Inventors: Uwe Maerz; Edmund Martin
Original assignee: Mannesmann VDO AG
Current assignee: Mannesmann VDO AG
Priority date: 1990-05-17
Filing date: 1990-05-17
Publication date: 1991-11-21

Abstract

Several, different binary points of a digital signal are represented by pulse width modulated signals, corresp. to the value of the binary points, and are fed to an adder (15-18) with different weighting. To the adder output is coupled a circuit (19,20) generating a mean value. The adder pref. has two inputs for a pulse width modulated signal via a voltage divider. The pulse width modulated signals may be supplied prior to weighting via limiter circuits (13.14) with a widely identical limiting level. The adder is typically formed by a push-pull operational amplifier (17), to whose inverting input the pulse width modulated signals are supplied each via a resistor. USE/ADVANTAGE - For microcomputers, with improved velocity and/or amplitude resolution.

Description

Die Erfindung betrifft einen Digital/Analog-Wandler nach dem Pulsbreitenverfahren.The invention relates to a digital / analog converter according to the Pulse width method.

Insbesondere im Zusammenhang mit Mikrocomputern werden Digital/Analog-Wandler nach dem Pulsbreitenverfahren verwendet. Dazu wird ein binäres Signal entsprechend dem zu wandelnden digitalen Signal pulsbreitenmoduliert und anschließend einer Mittelwertbildung unterzogen. Die Größe der Stufen, in denen das Tastverhältnis geändert werden kann, ist dabei von verschiedenen Gegebenheiten des Mikrocomputers abhängig und kann nicht beliebig klein gemacht werden. Will man jedoch bei gegebener Stufung des Tastverhältnisses eine hohe Amplitudenauflösung erzielen, sind große Perioden bzw. eine geringe Frequenz des pulsbreitenmodulierten Signals erforderlich. Especially in connection with microcomputers Digital / analog converter using the pulse width method used. To do this, a binary signal corresponding to the converting digital signal pulse width modulated and then subjected to averaging. The size the levels at which the duty cycle is changed can, is from different circumstances of the Microcomputers dependent and can not be arbitrarily small be made. However, if you want to grading the Achieve a high amplitude resolution, are large periods or a low frequency of the pulse width modulated signal required.

Um nach der Mittelwertbildung die Restwelligkeit in vernachlässigbaren Grenzen zu halten, ist dann wiederum ein Tiefpaßfilter erforderlich, dessen Grenzfrequenz einen geringen Bruchteil der Frequenz des pulsbreitenmodulierten Signals ausmacht. Dadurch wird ein derartiger Digital/Analog-Wandler für viele Anwendungsfälle zu langsam.In order to determine the residual ripple after averaging Keeping negligible boundaries is then a turn Low pass filter required, the cutoff frequency one small fraction of the frequency of the pulse width modulated Signals. This will make one Digital / analog converter too slow for many applications.

Eine Steigerung der Geschwindigkeit bei derartigen Digital/Analog-Wandlern ist auf Kosten der Amplitudenauflösung möglich. Dabei wird dann die Frequenz des pulsbreitenmodulierten Signals entsprechend höher, woraus sich auch eine höhere Grenzfrequenz des Tiefpaßfilters ergibt. Für viele Aufgaben von Digital/Analog-Wandlern ist jedoch sowohl eine hohe Auflösung als auch eine ausreichende Geschwindigkeit erwünscht.An increase in speed at such Digital / analog converter is at the expense of Amplitude resolution possible. Then the frequency of the pulse width modulated signal correspondingly higher, which also results in a higher cut-off frequency of the Low pass filter results. For many tasks from Digital to analog converters, however, is both a high one Resolution as well as sufficient speed he wishes.

Aufgabe der vorliegenden Erfindung ist es daher, einen Digital/Analog-Wandler nach dem Pulsbreitenverfahren anzugeben, bei welchem gegenüber den Digital/Analog-Wandlern dieser Art die Geschwindigkeit und/oder die Amplitudenauflösung verbessert ist.The object of the present invention is therefore a Digital / analog converter using the pulse width method specify which one compared to the digital / analog converter of this type the speed and / or the Amplitude resolution is improved.

Der erfindungsgemäße Digital/Analog-Wandler ist dadurch gekennzeichnet, daß mehrere jeweils verschiedene Binärstellen eines digitalen Signals darstellende pulsbreitenmodulierte Signale entsprechend dem Wert der Binärstellen unterschiedlich gewichtet einem Addierer zuführbar sind, an dessen Ausgang eine Schaltung zur Mittelwertbildung angeschlossen ist.The digital / analog converter according to the invention is thereby characterized in that several each different Representing binary digits of a digital signal pulse width modulated signals according to the value of the Binary digits weighted differently in an adder are fed, at the output of a circuit for Averaging is connected.

Der erfindungsgemäße Digital/Analog-Wandler läßt sich mit äußerst geringem Aufwand verwirklichen. In vielen Mikrocomputern sind ohnehin mehrere Pulsbreitenmodulatoren vorhanden. Außerdem ist der Aufwand an zusätzlichen elektronischen Bauelementen gering. The digital / analog converter according to the invention can be used realize extremely little effort. In many Microcomputers are several pulse width modulators anyway available. Besides, the effort is additional electronic components low.

Eine erhebliche Steigerung der Auflösung ergibt sich bereits, wenn gemäß einer bevorzugten Ausführungsform vorgesehen ist, daß der Addierer zwei Eingänge aufweist, denen über je einen Spannungsteiler ein pulsbreitenmoduliertes Signal zuführbar ist.The resolution increases considerably already if according to a preferred embodiment it is provided that the adder has two inputs, which each via a voltage divider pulse width modulated signal can be supplied.

Um die hohe Genauigkeit bei der Digital/Analog-Wandlung zu gewährleisten, welche an sich durch die hohe Anzahl von Binärstellen gegeben ist, ist gemäß einer anderen Weiterbildung vorgesehen, daß die pulsbreitenmodulierten Signale vor der Gewichtung über Begrenzerschaltungen mit weitgehend identischen Begrenzerpegeln geleitet werden.To ensure high accuracy in digital / analog conversion ensure which in itself by the high number of Binary digits is given is according to another Training provided that the pulse width modulated Signals before weighting using limiter circuits largely identical limiter levels are routed.

Eine vorteilhafte Ausgestaltung der Erfindung besteht darin, daß der Addierer von einem gegengekoppelten Operationsverstärker gebildet ist, dessen invertierendem Eingang die pulsbreitenmodulierten Signale über je einen Widerstand zuführbar sind. Vorzugsweise ist dabei der nichtinvertierende Eingang des Operationsverstärkers mit halber Betriebsspannung beaufschlagt und/oder vorgesehen, daß die pulsbreitenmodulierten Signale den Widerständen über je einen Begrenzerverstärker zuführbar sind.An advantageous embodiment of the invention consists in that the adder from a negative feedback Operational amplifier is formed, its inverting Input the pulse width modulated signals via one each Resistance can be supplied. Preferably, the non-inverting input of the operational amplifier with half the operating voltage is applied and / or provided, that the pulse width modulated signals over the resistors one limiter amplifier each can be fed.

Die Erfindung läßt zahlreiche Ausführungsformen zu. Zwei davon sind schematisch in der Zeichnung anhand mehrerer Figuren dargestellt und nachfolgend beschrieben. Es zeigt:The invention allows numerous embodiments. Two of which are schematic in the drawing using several Figures shown and described below. It shows:

Fig. 1 eine schematische Darstellung eines erfindungsgemäßen Digital/Analog-Wandlers, Fig. 1 is a schematic representation of a digital inventive / analog converter,

Fig. 2 Zeitdiagramme von pulsbreitenmodulierten Signalen und Fig. 2 timing diagrams of pulse width modulated signals and

Fig. 3 ein Schaltbild eines erfindungsgemäßen Digital/Analog-Wandlers. Fig. 3 is a circuit diagram of a digital / analog converter according to the invention.

Gleiche Teile sind in den Figuren mit gleichen Bezugszeichen versehen.Identical parts are given the same reference symbols in the figures Mistake.

Die in Fig. 1 dargestellte Schaltung weist zwei Eingänge 1, 2 auf, denen vorzugsweise von einem Mikrocomputer pulsbreitenmodulierte Signale PWM1 und PWM2 zuführbar sind. Mit Hilfe von Spannungsteilern 3, 4; 5, 6 wird eine unterschiedliche Gewichtung entsprechend der Wertigkeit der von den pulsbreitenmodulierten Signale dargestellten Binärstellen vorgenommen. Die somit gewichteten Signale werden mit Hilfe eines Addierers 7 addiert. Zur Mittelwertbildung dient ein Tiefpaß 8, von dessen Ausgang 9 das Analogsignal entnommen werden kann.The circuit shown in FIG. 1 has two inputs 1 , 2 , to which pulse-width-modulated signals PWM1 and PWM2 can preferably be supplied by a microcomputer. With the help of voltage dividers 3 , 4 ; 5 , 6 , a different weighting is carried out according to the value of the binary digits represented by the pulse width modulated signals. The thus weighted signals are added using an adder 7 . A low-pass filter 8 is used for averaging, from whose output 9 the analog signal can be taken.

Stellt beispielsweise das Signal PWM1 die acht höherwertigen Binärstellen eines 12 bit breiten digitalen Signals dar, so verbleiben die vier geringerwertigen Binärstellen für das Signal PWM2. Die Gewichtung des Signals PWM2 gegenüber derjenigen des Signals PWM1 erfolgt nun derart, daß die höchstwertige Binärstelle des Signals PWM2 eine Änderung des Analogsignals zur Folge hat, welche halb so groß ist wie die Änderung aufgrund der geringstwertigen Binärstelle des Signals PWM1.For example, the PWM1 signal sets the eight higher values Binary represent a 12 bit wide digital signal, see above the four lower-order binary digits remain for the PWM2 signal. The weighting of the PWM2 signal versus that of the signal PWM1 is now such that the most significant binary position of the signal PWM2 a change of the Analog signal results, which is half the size of that Change due to the least significant binary digit of the Signal PWM1.

Fig. 2 zeigt als Beispiel zwei pulsbreitenmodulierte Signale mit einer Auflösung von drei bit und von 2 bit. Das pulsbreitenmodulierte Signal PWM1 kann eine Breite von 0 bis sieben Einheiten einnehmen und daher alle Werte eines digitalen Signals mit drei Binärstellen wiedergeben. Das Signal PWM2 kann Impulsbreiten von 0 bis vier Einheiten einnehmen und dient damit zur Darstellung eines digitalen Signals mit zwei Binärstellen. Beide zusammen können ein fünfstelliges Digitalsignal wiedergeben. Die Wiederholfrequenzen beider pulsbreitenmodulierten Signale sind bei diesem Beispiel verschieden und im Verhältnis zur Wiederholfrequenz eines einzigen pulsbreitenmodulierten Signals mit fünf Binärstellen relativ hoch. Entsprechend hoch kann dann die Grenzfrequenz des Tiefpasses gewählt werden.As an example, FIG. 2 shows two pulse-width-modulated signals with a resolution of three bits and two bits. The pulse width modulated signal PWM1 can have a width of 0 to seven units and therefore represent all values of a digital signal with three binary digits. The PWM2 signal can have pulse widths of 0 to four units and is therefore used to represent a digital signal with two binary digits. Both together can reproduce a five-digit digital signal. The repetition frequencies of both pulse-width-modulated signals are different in this example and are relatively high in relation to the repetition frequency of a single pulse-width-modulated signal with five binary digits. The limit frequency of the low-pass filter can then be selected to be correspondingly high.

Bei dem Ausführungsbeispiel nach Fig. 3 werden die pulsbreitenmodulierten Signale PWM1 und PWM2 von den Eingängen 11, 12 über je einen Treiberverstärker 13, 14 und je einen Widerstand 15, 16 dem invertierenden Eingang eines Operationsverstärkers 17 zugeführt. Durch die Verwendung der Treiberverstärker, denen die Betriebsspannung U zugeführt wird, wird erreicht, daß beide pulsbreitenmodulierten Signale vor ihrer Gewichtung gleiche Amplituden bzw. den gleichen Pegel aufweisen. Die Gewichtung und Addition erfolgt mit Hilfe der Widerstände 15, 16 in an sich bekannter Weise in Verbindung mit einem Gegenkopplungswiderstand 18 und dem Operationsverstärker 17.In the exemplary embodiment according to FIG. 3, the pulse-width-modulated signals PWM1 and PWM2 are fed from the inputs 11 , 12 via a driver amplifier 13 , 14 and a resistor 15 , 16 to the inverting input of an operational amplifier 17 . The use of the driver amplifiers, to which the operating voltage U is supplied, ensures that both pulse-width-modulated signals have the same amplitudes or the same level before they are weighted. The weighting and addition takes place with the aid of the resistors 15 , 16 in a manner known per se in connection with a negative feedback resistor 18 and the operational amplifier 17 .

Die Gewichtung des pulsbreitenmodulierten Signals PWM1 erfolgt im Verhältnis der Widerstandswerte R₁₈/R₁₅, während das pulsbreitenmodulierte Signal PWM2 im Verhältnis R₁₈/R₁₆ gewichtet wird. Das Verhältnis von R₁₅ zu R₁₆ ist derart gewählt, daß das Ausgangssignal des Treibers 13 bei der Addition um einen Faktor k₁ höher verstärkt wird als das Ausgangssignal des Treibers 14. k₁ ist derart gewählt, daß die Wirkung der Änderung der höchstwertigen Binärstelle des pulsbreitenmodulierten Signals PWM2 auf das Ausgangssignal der Hälfte der Wirkung einer Anderung der geringstwertigen Binärstelle des Signals PWM1 entspricht.The pulse width modulated signal PWM1 is weighted in the ratio of the resistance values R ₁₈ / R ₁₅ , while the pulse width modulated signal PWM2 is weighted in the ratio R ₁₈ / R ₁₆ . The ratio of R ₁₅ to R ₁₆ is selected such that the output signal of driver 13 is amplified by a factor k ₁ higher than the output signal of driver 14 during the addition. k ₁ is selected such that the effect of the change in the most significant binary position of the pulse-width-modulated signal PWM2 on the output signal corresponds to half the effect of a change in the least significant binary position of the signal PWM1.

Der den Mittelwert bildende Tiefpaß wird bei dem in Fig. 3 dargestellten Ausführungsbeispiel von einem Widerstand 19 und einem Kondensator 20 gebildet. Unterstützt wird dieses von einem Kondensator 21. Am Ausgang 22 ist das Analogsignal abnehmbar. The low-pass filter forming the mean value is formed in the exemplary embodiment shown in FIG. 3 by a resistor 19 and a capacitor 20 . This is supported by a capacitor 21 . The analog signal can be removed at output 22 .

Bei einer praktischen Ausführung der Schaltungsanordnung nach Fig. 3 wurde für das Signal PWM1 ein Tastverhältnis zwischen 94,4% und 5,5% verstellbar in 16 Stufen zu je 5,5% gewählt. Dieses entspricht einer Breite von 4 bit. Die Frequenz des Signals PWM entspricht 41,6 kHz. Das Signal PWM2 weist ein Tastverhältnis zwischen 10% und 90% auf, das in 256 gleich breiten Stufen entsprechend einer Breite von 8 bit verstellbar ist. Die Frequenz des Signals PWM2 liegt bei 4,68 kHz. Für die Widerstände und Kondensatoren wurden folgende Werte gewählt:
R₁₅=23,7 kΩ, R₁₆=324 kΩ, R₁₈=16,2 kΩ, R₁₉=68 kΩ, C₂₀=10 nF, C₂₁=68 nF.In a practical embodiment of the circuit arrangement according to FIG. 3, a pulse duty factor between 94.4% and 5.5% adjustable in 16 steps of 5.5% was chosen for the signal PWM1. This corresponds to a width of 4 bits. The frequency of the PWM signal corresponds to 41.6 kHz. The signal PWM2 has a pulse duty factor between 10% and 90%, which can be adjusted in 256 equally wide steps corresponding to a width of 8 bits. The frequency of the PWM2 signal is 4.68 kHz. The following values were selected for the resistors and capacitors:
R₁₅ = 23.7 kΩ, R₁₆ = 324 kΩ, R₁₈ = 16.2 kΩ, R₁₉ = 68 kΩ, C₂₀ = 10 nF, C₂₁ = 68 nF.

Claims

1. Digital / analog converter according to the pulse width method, characterized in that several pulse width modulated signals, each representing different binary positions of a digital signal, are weighted differently according to the value of the binary positions and an adder ( 7 ; 15 to 18 ) can be fed to the output of which a circuit ( 8 ; 19 , 20 ) is connected for averaging.

2. Digital / analog converter according to claim 1, characterized in that the adder ( 7 ) has two inputs, to each of which a pulse width modulated signal can be supplied via a voltage divider ( 34 ; 5 , 6 ).

3. Digital / analog converter according to claim 1, characterized in that the pulse width modulated signals are passed before the weighting via limiter circuits ( 13, 14 ) with largely identical limiter levels.

4. Digital / analog converter according to claim 1, characterized in that the adder is formed by a negative feedback operational amplifier ( 17 ), the inverting input of which the pulse-width-modulated signals can be fed via a resistor ( 15 , 16 ).

5. Digital / analog converter according to claim 4, characterized in that the pulse width modulated signals to the resistors ( 15 , 16 ) via a respective limiter amplifier ( 13 , 14 ) can be supplied.

6. Digital / analog converter according to claim 4, characterized in that the non-inverting input of the operational amplifier ( 17 ) is applied with half the operating voltage.