DE2446757C2

DE2446757C2 - Circuit arrangement for the detection of errors in the transmission of coded information in time division multiple switching systems

Info

Publication number: DE2446757C2
Application number: DE19742446757
Authority: DE
Inventors: Jean Paul La Celle St.Cloud Lager
Original assignee: International Standard Electric Corp
Current assignee: International Standard Electric Corp
Priority date: 1973-10-05
Filing date: 1974-10-01
Publication date: 1984-04-19
Also published as: IT1022585B; ES430741A1; FR2258069A1; BE820612A; CH593596A5; NL7412754A; FR2258069B1; DE2446757A1

Description

-- einen Binärzähler (16), der nacheinander alle Kanalnummern der Vermittlunfsanlage als Adressen abibt,- A binary counter (16), which successively all the channel numbers of the switching system as Submits addresses,

— ein Register (20), in das die Sprachinformation eines vom Binärzähler (16) bezeichneten Kanals vor der Vermittlung eingegeben wird,- A register (20) into which the speech information of a channel designated by the binary counter (16) is entered before the operator,

— eine Vergleichsschaltung (30), der die Sprachinformation nach der Vermittlung unc die im Register (20) gespeicherte Sprachinformation zugeführt wird, die bei Nichtübereinstimmung ein Flipflop (Ji) setzt, und die bei Übereinstimmung den Binärzähler (16) weiterschaltet,- A comparison circuit (30) which the speech information after the switching unc the im Register (20) stored language information is supplied, which in the event of a mismatch a flip-flop (Ji) sets, and if they match the binary counter (16) advances,

— Einrichtungen, die die vom Binärzähler (16) erzeugten Kanaladressen mit den von den von einem Taktgeber (9) gesteuerten Vermittlungseinrichtungen abgegebenen Adressen vergleichen und den Vergleich der Sprachinformation des ausgewählten Kanals unter Berücksichtigung der Laufzeit in der Vermittlungsstelle und der jeweiligen Vermittlungszeitlage zeitlich koordinieren.- Devices that the channel addresses generated by the binary counter (16) with those of the a clock (9) controlled switching devices compare addresses issued and the comparison of the speech information of the selected channel taking into account the running time in the exchange and the respective switching time slot coordinate.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Berücksichtigung der Laufzeit der Sprachinformation eine Zeitschaltung (23), zur Berücksichtigung der Vermittlungszeitlage mehrere Multiplexer (17, 18, 21, 26, 29) und Vergleichsschaltung«! (!9, 22, 28) sowie ein Speicher (24) vorgesehen sind, der vom Binärzähler (16) adressiert wird und von einer Rechnereinheit (11) mit den Vermittlungsdaten der bestehenden Verbindungen versorgt wird.2. Circuit arrangement according to claim 1, characterized in that to take into account the Running time of the voice information a timer (23), to take into account the switching time slot several multiplexers (17, 18, 21, 26, 29) and comparison circuit «! (! 9, 22, 28) and a Memory (24) are provided, which is addressed by the binary counter (16) and by a computer unit (11) is supplied with the switching data of the existing connections.

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Erkennung von Fehlern hei der Vermittlung von codierten Informationen in Zeitvielfachvcrmittlungsanlagen. The present invention relates to a circuit arrangement for detecting errors in the exchange of coded information in time division switching systems.

Wegen der Vielfalt der Schaltvorgänge in großen mehrstufigen Zeitvielfachvermittlungsanlagen, müssen verschiedene Tests durchgeführt werden, um einen einwandfreien Betrieb der Anlage sicherzustellen, z. B. um die Kontinuität einer bestehender Verbindung zu gewährleisten. Durch die häufig wiederholten Schaltvorgänge sind solche Tests in Zeitvielfachvermittlungsanlagen von größerer Bedeutung als in Raumvielfachanlagen. Because of the variety of switching operations in large multi-level time division switching systems, various tests are carried out to ensure proper operation of the system, e.g. B. to ensure the continuity of an existing connection. Due to the frequently repeated switching operations Such tests are more important in time-division exchanges than in room-division systems.

Ein Testverfahren das üblicherweise angewendet wird, ist der Vergleich von vermittelten Informationen mit den ursprünglichen Informationen, die während der Vermittlung gespeichert werden. Die Anwendung dieses Verfahrens isl beim betrachteten Fall sehr großer Vermittlungsanlagen schwierig, da es entsprechend viele Verbindungsmöglichkc'ien von Eingängen mit Ausgängen gibt; ein systematischer Test ;iller möglichen Verbindungen ist nicht einfach während des Betriebs der Anlage durchzuführen, da die VerbindungenA test procedure that is usually used is the comparison of conveyed information with the original information stored during the transfer. The application this procedure is very large in the case under consideration Switching systems difficult because there are a corresponding number of connection options for inputs Outputs there; a systematic test; many possible Connections are not easy to make during the operation of the system, because the connections

statistisch auf die Anlage verteilt werden.can be statistically distributed over the system.

Normalerweise wird bei der Herstellung siner neuen Verbindung ein Kontinuitätstest durchgeführt; dies ist bei einer Zeitvielfachvermittlungsanlage nicht zufriedenstellend, da eine Durchschaltung jeweils nur zur Vermittlung einer Teilinformation, z. B. eines 8 Bit-Codes (PCM), dient. Noch weniger ergiebig ist dieses Verfahrende! Zeitvielfachanlagen mit Raumvielfachstufe, in der die Koppelpunkte während aufeinanderfolgender Zeitlagen für verschiedene Verbindungen benutzt werden.A continuity test is normally performed when making a new connection; This is not satisfactory in a time division switching system, since a through-connection is only used for Mediation of partial information, e.g. B. an 8 bit code (PCM) is used. This is even less productive Traversing! Time multiple systems with multiple room levels, in which the crosspoints are used for different connections during successive time slots will.

Es ist deswegen sinnvoller, lediglich bereits bestehende Verbindungen zu prüfen, als alle prinzipiell möglichen Verbindungen, und weitere Testkapazitäten in Reserve zu halten, um gegebenenfalls zusätzliche Tests durchführen zu können. In jedem Fall müssen Eingang und Ausgang, die zu einer Verbindung gehören, bekannt sein, damit der oben erwähnte Vergleich zwischen ursprünglicher Information und vermittelter Information möglich ist.It is therefore more sensible to only check existing connections than all of them in principle possible connections, and further test capacities to be kept in reserve for additional test capacities if necessary To be able to carry out tests. In any case, the input and output belonging to a connection must be known so that the above-mentioned comparison between original information and conveyed Information is possible.

Betrachtet man b Eingänge und b Ausgänge, müssen deren Adressen zeitweise gespeichert werden. Eine einfache Lösung ohne die Möglichkeit systematischer Prüfung bei großem b besteht in der Verwendung von zwei Registern, die die Adresen von Ausgang und Eingang einer soeben hergestellten Verbindung vom Rechner der Vermittlungsanlage erhalten.If you consider b inputs and b outputs, their addresses must be saved temporarily. A simple solution without the possibility of systematic checking for capital b is to use two registers that receive the addresses of the output and input of a connection that has just been established from the computer in the switching system.

Eine theoretische Lösung besteht in der Verwendung eines Speichers mit b Zeilen zur Speicherung der Adresen von Eingängen und Ausgängen. Dies wird sehr teuer, wenn b sehr groß ist (Beispiel: b = 15 000, Speicher mit 15 000 H-Bit-Zeilen erforderlich).A theoretical solution is to use a memory with b lines to store the addresses of inputs and outputs. This becomes very expensive if b is very large (example: b = 15,000, memory with 15,000 H-bit lines required).

Manchmal sind diese Adressen allerdings bereits an anderen Stellen der Vermittlungsanlage verfügbar, so daß in diesen Fällen kein besonderer Speicher erforderlich ist.Sometimes, however, these addresses are already available at other points in the switching system, see above that in these cases no special memory is required.

Die Erfindung macht es sich zur Aufgabe, eine Testmöglichkeit ohne hohen Speicheraufwand anzugeben. Die erfindungsgemäße Schaltungsanordnung ist durch folgende Bestandteile gekennzeichnet:The invention sets itself the task of specifying a possibility for testing without high memory requirements. The circuit arrangement according to the invention is characterized by the following components:

— einen Binärzähler, der nacheinander alle Kanalnummern der Vermittlungsanlage als Adressen abgibt,- a binary counter that sequentially shows all channel numbers of the switching system as addresses gives up,

⁴> — ein Register, in dem die Sprachinformation des vom Binärzähler bezeichneten Kanals vor der Vermittlung eingegeben wird, ⁴ > - a register in which the voice information of the channel designated by the binary counter is entered before the exchange,

— eine Vergleichsschaltung, der die Sprachinformation nach der Vermittlung und die im Register- A comparison circuit that the language information after the mediation and those in the register

"'" gespeicherte Sprachinformation zugeführt wird,"'" stored voice information is supplied,

die bei Nichtübereinstimmung ein Flipflop setzt, und die bei Übereinstimmung den Binärzähler weiterschaltet,which sets a flip-flop if they do not match, and which sets the binary counter if they do not match advances,

— Einrichtungen, die die vom Binärzähler erzeugten >> Kanaladressen mit den von den von einem- Devices that generate those generated by the binary counter >> Channel addresses with those of the one

Taktgeber gesteuerten Vermittlungseinrichtungen abgegebenen Adressen vergleichen und den Vergleich der Sprachinformationen des ausgewählten Kanals unter Berücksichtigung der Laufzeit in der ^h(l Vermittlungsstelle und der jeweiligen Vermittlungszeitlage zeitlich koordinieren.Compare clock-controlled switching equipment addresses and coordinate the comparison of the voice information of the selected channel, taking into account the runtime in the ^{h (l} switching center and the respective switching time slot.

Anhand der Zeichnung wird die Erfindung naher erläutert. Die Figur zeigt eine Zeitvielt.ichvermiulungs^hl stelle in Zcit-Raum-Zeit-Aufbau mit einer Steuereinheit 1 und der erfindungsgemäßen festeinnchtung 2.The invention is explained in more detail with the aid of the drawing. The figure shows a Zeitvielt.ichvermiulungs ^hl put in Zcit-space-time structure of a control unit 1 and the festeinnchtung 2 of the invention.

Weiterhin ist eine Eingangsstufe mit η Eingangs/eitvielfachgruppen vorhanden, wobei /wei l.ingangs/eit-There is also an input stage with η input / output multiple groups, where / wei l.input / output-

vielfachgruppen 3i und 3„ dargestellt sind, sowie eine Ausgangsstufe mit π Ausgangszeitvielfachgruppen, wobei zwei Ausgangszeitvielfachgruppen 4i und 4„ dargestellt sind. Zwischen den Ausgarigszeitvielfachgruppen 4! ... 4„ und den Eingangszeitvielfachgruppen 3i... 3„ ist eine Raumvielfachgruppe 5 geschaltet, die aus mehreren Stufen bestehen kann, jede Eingangszeitvielfachgruppe 3,, 3_n enthält folgende Bestandteile- einen Sprachspeicher 8, einen Adressenspeicher 10, eine Eingangsschaltung 6 und eine Logikschaltung 7.multiple groups 3i and 3 ″ are shown, as well as an output stage with π output time multiple groups, two output time multiple groups 4i and 4 ″ being shown. Between the Ausgarigszeit multiple groups 4! ... 4 "and the input time division groups 3i ... 3" a room division group 5 is connected, which can consist of several stages, each input time division group 3, 3 _n contains the following components - a speech memory 8, an address memory 10, an input circuit 6 and a logic circuit 7.

Die Eingangsschaltung 6 enthält die Sprachinformationen von jeweils ρ Kanälen über q ankommende Leitungen, wobei j<-de seriell eintreffende Sprachinformation mit den anderen verschachtelt und parallel zum Sprachspeicher 8 übertragen wird. In der Logikschaltung 7 werden die eintreffenden Sprachinformationen an den Takt der Vermittlungsstelle angepaßt, der von einem Taktgeber 9 erzeugt wird. Außerdem stellt die Logikschaltung 7 die Adresse zur Verfilmung unter der eine ankommende Sprachinformation im Sprachspeichere eingespeichert werden soll. Diese Adresse enthält r Bits, wobei die Bedingung 2^r = ρ - q erfüllt sein muß. Die Auslesesteuerung des Sprachspeichers 8 wird vom Adressenspeicher 10 vorgenommen, der seinerseits von einer Rechnereinheit 11 die erforderlichen Adressen erhält und vom Taktgeber 9 zyklisch betrieben wird.The input circuit 6 contains the speech information from each ρ channels via q incoming lines, j <-de serially arriving speech information being interleaved with the others and transmitted in parallel to the speech memory 8. In the logic circuit 7, the incoming voice information is adapted to the clock rate of the exchange, which is generated by a clock generator 9. In addition, the logic circuit 7 provides the address for filming under which incoming voice information is to be stored in the voice memory. This address contains r bits, whereby the condition 2 ^r = ρ - q must be fulfilled. The readout control of the voice memory 8 is carried out by the address memory 10, which in turn receives the required addresses from a computer unit 11 and is operated cyclically by the clock generator 9.

Eine Sprachinformation gelangt vom Sprachspeicher 8 zu einem Sprachspeicher 13 in einer der Ausgangszeitvielfachgruppen 4, ... 4„. Außerdem sind in den Ausgangszeitvielfachgruppen 4i ... 4„ jeweils ein Adressenspeicher 15 und eine Ausgangsschaltung 14 vorgesehen, die die Verbindung mit den abgehenden Multiplexleitungen herstellt. Die Funktion dieser Bauteile ist entsprechend der der Bauteile der Eingangszeitvielfachgruppen und braucht nicht näher erläutert zu werden.Voice information arrives from voice memory 8 to voice memory 13 in one of the output time multiple groups 4, ... 4 ". In addition, there are in each of the output time multiple groups 4i ... 4 "a Address memory 15 and an output circuit 14 is provided, which connects to the outgoing Manufactures multiplex lines. The function of these components is similar to that of the components of the input time division multiple groups and does not need to be explained in more detail.

Die erfindungsgemäße Testeinrichtung 2 enthält einen Binärzähler 16, der nacheinander η ■ ρ ■ q verschiedene Adressen erzeugt. Jede dieser Eingangsadressen enthält r+s Bits mit 2» = n. Der Binärteil r entspricht der Adresse eines Kanals in einer Eingangszeitvielfachgruppe 3, der Binärteil 5 entspricht der Adresse einer der η Eingangszeitvielfachgruppen.The test device 2 according to the invention contains a binary counter 16 which successively generates η ■ ρ ■ q different addresses. Each of these input addresses contains r + s bits with 2 »= n. The binary part r corresponds to the address of a channel in an input time division group 3, the binary part 5 corresponds to the address of one of the η input time division groups.

Der Binärzähler 16 kann von der Rechnereinheit 11 so eingestellt werden, daß er eine bestimmte Adresse für eine Testoperation abgibt. Er besitzt außerdem einen Zusatzeingang, der es gestattet, den Binä^zähler 16 von einer Adresse zur folgenden weiterzuschalten und damit die nächste Testoperation einzuleiten, wodurch ein systematischer Test der gesamten Vermittlungsanlage ermöglicht wird.The binary counter 16 can be set by the computer unit 11 so that it has a specific address for issues a test operation. It also has an additional input that allows the binary counter 16 of to switch one address to the next and thus initiate the next test operation, whereby a systematic test of the entire switching system is made possible.

Eine bestimmte Adresse am Ausgang des Binärzählers 16 definiert damit einen bestimmten Kpnal auf einer bestimmten Multiplcxleitung in einer bestimmten Eingangszeitvielfachgruppe. Um von dem damit ausgewählten Kanal eine Sprachinformation verwerten zu können, sind Speichereinrichtungen vorgesehen, die nur die derart ausgewählten Sprachinformationen speichern. Diese Speichereinrichtungen enthalten zwei Multiplexer 17 und 18. eine Vergleichsschaltung 19 und ein Register 20. Der Multiplexer 17 besitzt ν Einheiten, der Multiplexer 18 r F'nheiten (v Sprachbits, r ■\drcssenbits).A specific address at the output of the binary counter 16 thus defines a specific Kpnal on a specific multiplication line in a specific input time multiplexer group. In order to be able to utilize voice information from the channel selected in this way, storage devices are provided which only store the voice information selected in this way. These memory devices contain two multiplexers 17 and 18, a comparison circuit 19 and a register 20. The multiplexer 17 has ν units, the multiplexer 18 has r units (v speech bits, r \ drcssenbits).

Die Vergleichsschaltung 14 erhall parallel vom Bmar/ahier Id die ; Bus. die einen Kanal von den iisfi'siml /' ι/ kanälen onei l.ingangszeitvielhichg nippe 3 kenn/eiehiK ί. i.:;d r Bus mti den /'Ausgängen de¹- Multiplexes IK Pie Paleneingänge des Multiplexers 18 sind mit den η Ausgängen der Logikschaltungen 7 verbunden. Die Adressiereingänge des Multiplexers 18 sind mit den s Ausgängen des Binärzählers 16 verbunden, die die s Bits abgeben, die einen Kanal in einer Eingangszeitvielfachgruppe 3 identifizieren; dadurch wird die Kanalnummer einer Sprachinformation, die vom Binärzähler 16 bestimmt wurde, übertragen. Zu jeder Elementarzeit findet ein Vergleich der Kanalnummer von der Logikschaltung 7 (adressiert vom Zähler 16) mit den r Bits vom Bir.ärzähler 16 statt. Bei Übereinstimmung der beiden Binärworte aktiviert die Vergleichsschaltung 19 das Register 20, an dessen Dateneingängen die Ausgangssdaten des Multiplexers 17 verfügbar sind. Die Dateneingänge des Multiplexers 17 sind mit den Eingangsschaltungen 6 verbunden und erhalten die Sprachinformationen, die in den zugehörigen Sprachspeicher 8 eingegeben werden. Die Adresseneingänge des Multplexers 17 erhalten die 5 Bits vom Binärzähler 16, die eine der η Eingangszeitvielfachgruppen 3 kennzeichnen. Dies ermöglicht die Übertragung der Sprachinformationen dieser Eingangszeitvielfachgruppe. Von diesen Sprachinformationen wird jedoch nur diejenige in das Register 20 eingegeben, für die das Register 20 von der Vergleichsschaltung 19 aktiviert wurde, d. h„ die zu dem gewünschten Kanal der Eingangszeitvielfachgruppe gehört (s. o.). Die so gewonnene und eingespeicherte Sprachinformation soll Testinformation genannt werden, sie entspricht der in den entsprechenden Sprachspeicher 8 zur Vermittlung eingegebenen .Sprachinformation, da die Kanalnummer dieser Sprachinformation ebenfalls von der Logikschaltung 7 erzeugt wird und die Sprachinformation selbst von der zugeordneten Eingangsschaltung 6 stammt und diese mit den Multiplexern 17 bzw. 18 verbunden sind.The comparison circuit 14 received in parallel from the Bmar / ahier Id die; Bus. the one channel from the iisfi'siml / 'ι / channels onei l.input time many nippe 3 know / eiehiK ί. i.:;d r bus with the / 'outputs of the ¹ multiplexes IK Pie Pale inputs of the multiplexer 18 are connected to the η outputs of the logic circuits 7. The addressing inputs of the multiplexer 18 are connected to the s outputs of the binary counter 16 which emit the s bits which identify a channel in an input time division group 3; as a result, the channel number of speech information determined by the binary counter 16 is transmitted. At each elementary time, the channel number from the logic circuit 7 (addressed by the counter 16) is compared with the r bits from the binary counter 16. If the two binary words match, the comparison circuit 19 activates the register 20, at whose data inputs the output data of the multiplexer 17 are available. The data inputs of the multiplexer 17 are connected to the input circuits 6 and receive the speech information that is entered into the associated speech memory 8. The address inputs of the multiplexer 17 receive the 5 bits from the binary counter 16 which identify one of the η input time multiple groups 3. This enables the transmission of the voice information of this input time division group. Of this speech information, however, only that for which the register 20 has been activated by the comparison circuit 19 is entered into the register 20, i. h "that belongs to the desired channel of the input time division group (see above). The speech information obtained and stored in this way is called test information; it corresponds to the speech information entered into the corresponding speech memory 8 for switching, since the channel number of this speech information is also generated by the logic circuit 7 and the speech information itself comes from the assigned input circuit 6 and this with it the multiplexers 17 and 18 are connected.

In bekannter Weise wird die Sprachinformation im Sprachspeicher 8 über die Raumvielfachstufe 5 in einen Sprachspeicher 13 einer Ausgangszeitvielfachgruppe übertragen. Um die so vermittelte Sprachinfonnation zu Vergleichen heranziehen zu können, muß man den Kanal wissen, in den sie vermittelt wurde, ferner die Übertragungsdauer und den Auslesezeitpunkt aus dem Sprachspeicher 13.In a known manner, the language information in the voice memory 8 is converted into a multiple space stage 5 Speech memory 13 transferred to an output time division multiple group. To the thus conveyed language information To be able to use comparisons, one must know the channel in which it was conveyed, and also the Transmission duration and the time of reading out from the voice memory 13.

Zu diesem Zweck sieht die erfindungsgemäße Schaltungsanordnung zunächst einen Multiplexer 21 und eine Vergleichsschaltung 22 vor; letztere erhält parallel vom Binärzahler 16 die /· Bits, die einen Kanal kennzeichnen und die r Bits von den Ausgängen des Multiplexers 21, dessen Daieneingänge mit den Ausgängen des Adressenspeichers 10 verbunden sind und dessen Adressiereingänge die i Bits vom Binärzähler 16 erhalten, die eine der η Eingar.gszeitvielfachschaltungen 3 kennzeichnen.For this purpose, the circuit arrangement according to the invention initially provides a multiplexer 21 and a comparison circuit 22; The latter receives in parallel from the binary counter 16 the / bits that identify a channel and the r bits from the outputs of the multiplexer 21, whose file inputs are connected to the outputs of the address memory 10 and whose addressing inputs receive the i bits from the binary counter 16, which one of the η identify input time multiple circuits 3.

Auf diese Weise werden vom Multiplexer 21 nur diejenigen Adressen /ur Vergleichsschaltung 22 übertragen, die im Adressenspeicher derjenigen Eingangszeitvielfachgruppe stehen, aus der die zu Testzwecken ausgewählte Sprachinformaiion ins Register 20 entnommen wurde. Die Adressenabgabe des Multiplexers 21 ist mit der Adressenabgabe des Binärzählers 16 identisch und zeigt an, wann die Übertragung der Sprachinformation aus dem Sprachspeicher8 stattfindet.In this way, the multiplexer 21 only transmits those addresses / to the comparison circuit 22, which are in the address memory of that input time division group from which the for test purposes selected language information taken from register 20 became. The address output of the multiplexer 21 is identical to the address output of the binary counter 16 and indicates when the transmission of the voice information from the voice memory8 takes place.

Aus dem derart bekanntgewordenen Zeitpunkt kann :'ian unter Berücksichtigung der Übertragungszcit wissen, wann tue vermittelte Sprachinformation in den Sprachspeicher 13 eingeschrieben wird.From the point in time that has become known in this way: 'ian taking into account the transmission time know when to put conveyed language information into the Voice memory 13 is written.

Dafür ist eine Zeitschaltung 23 vorgesehen, die der Vergleichsschaltung 22 nachgeschaltet ist. Die Zeitschaltung 23 führt eine Verzögerung ι des AusgangssignalsA timing circuit 23, which is connected downstream of the comparison circuit 22, is provided for this purpose. The timing circuit 23 causes a delay ι of the output signal

der Vergleichsschaltung 22 durch, die gleich der Summe tier /ur I Ibertragung über die Raumvielfachsiufe 5 benötigten l-llemeniarzeiten isi.the comparison circuit 22 by which is equal to the sum tier / ur I transmission via the room multiplexer 5 required l-lemeniar times isi.

I Im die Adresse der AiisgaMgsvieH'acligriippe 4 /ii erhallen, die die vermittelte .Sprachinformation erhält, die im Register 20 dupliziert ist. sind Speichereinnchlungen vorgesehen, die diese Adresse speichern, wenn sie von der Rechnereinheil Il den betreffenden Schaltungen überniitieil und. Ein dafür vorgesehener Speicher 24 besii/i /ι-/)· q /eilen, das entspricht der Gesamtzahl der Kanäle auf allen abgehenden Multiplexleium gen. jede Zeile speichert die Bits zur Adressierung einer der /; Ausgangszeitviellaehgruppen. /um Einschreiben wird der Speicher 24 durch die Rechnereinheit 11 adressiert und geladen, wenn eine Verbindung hergestellt wurde. Die Zeile wird wieder gelöscht, wenn die Verbindung ausgelöst wird. Beim Auslesen wird der Speicher 24 vom Binärzähler 16 adressiert und erhält von letzterem die r + s Bits einer Eingangsadresse für eine Testoperation mit je einer Sprachinformation.I receive the address of the AiisgaMgsvieH'acligriippe 4 / ii, which receives the mediated language information that is duplicated in register 20. Storage devices are provided which store this address when it is transferred to the relevant circuits by the computer unit II and. A memory 24 provided for this purpose besii / i / ι - /) · q / eilen, which corresponds to the total number of channels on all outgoing multiplex lines. Each line stores the bits for addressing one of the /; Exit time Viellaehgruppen. / For writing, the memory 24 is addressed by the computer unit 11 and loaded when a connection has been established. The line is deleted again when the connection is released. When reading out, the memory 24 is addressed by the binary counter 16 and receives from the latter the r + s bits of an input address for a test operation each with a piece of language information.

Um die Adresse der zu vergleichenden Sprachinformation im Sprachspeicher 13 zu erhalten, wird die Adresse des Adressenspeichers 15 in der betroffenen Ausgangszeitvielfachgruppe 4 gespeichert; diese Adresse ist in derjenigen Elementarzeit verfügbar, während der die Sprachinformation in den Sprachspeicher 13 eingeschrieben wird.In order to obtain the address of the speech information to be compared in the speech memory 13, the Address of the address memory 15 stored in the output time division group 4 concerned; this address is available in the elementary period during which the language information is stored in the language memory 13 is enrolled.

Dafür ist ein Multeplexer 26 (ähnlich 18 und 21) vorgesehen, dessen Dateneingänge mit den Ausgängen des Adressenspeichers 15 verbunden sind, die zur Adressierung des .Sprachspeichers 13 dienen, und dessen Adressiercingänge mit den s Ausgängen des Sprachspeichers 24 verbunden sind, von wo sie Hie s Bits erhalten, die die betroffene unter den η Ausgangszeitvielfachgruppen 4 kennzeichnet. Der Multiplexer 26 wird von der Zeitschaltung 23 aktiviert.A multiplexer 26 (similar to 18 and 21) is provided for this purpose, the data inputs of which are connected to the outputs of the address memory 15, which are used to address the speech memory 13, and whose addressing inputs are connected to the outputs of the speech memory 24, from where they are here s bits are received which identify the affected one of the η output time-division multiple groups 4. The multiplexer 26 is activated by the timing circuit 23.

Auf diese Weise hat das Auftreten einer Eingangsadresse vom Binärzähler 16 ein s-Bit-Wort vom Speicher 24 zur Folge, wodurch die betroffene Ausgangszeitvielfachgruppe 4 festgelegt ist, deren abgegebene Adressen (vom Adressenspeicher 15) gespeichert werden. Von diesen Adressen wird nur diejenige Adresse übertragen, die auftritt, wenn drr Multiplexer 26 aktiviert ist. das ist damit diejenige Adresse, die zur derjenigen Elementarzeit auftritt, die mit der Verzögerung t der Elementarzeit folgt, während der die Sprachinformation aus dem Speicher 8 ausgelesen vv urde.In this way, the occurrence of an input address from the binary counter 16 results in an s-bit word from the memory 24, as a result of which the output time division group 4 concerned is defined, the addresses of which are stored (by the address memory 15). Of these addresses, only that address is transmitted which occurs when the multiplexer 26 is activated. this is therefore the address that occurs at that elementary time which follows the elementary time with the delay t during which the speech information was read out from the memory 8.

I. in Register 27 speichert die \om aktivierten Mul'.iplexer 26 abgegelv.-ne Adresse, die tür diese eine Tesioperatiiin gültig ist.I. in register 27 stores the \ om activated Mul'.iplexer 26 separate address, the door to this one Tesioperatiiin is valid.

Die zu vergleichende Sprachinlonnation wird am Ausgang des .Sprachspeichers 15 nach der Vermittlung dupliziert, um ihren besagten Weg durch die Vermin lungsanlage uberpi'ifen zu knnnen. Dalur sind eine Vergleichsschaltung 28 und ein Multiplexer 24 vorgesehen. The language integration to be compared will be on Output of the. Speech memory 15 after the mediation duplicated to their said way through the Vermin the ventilation system. Dalur are one Comparison circuit 28 and a multiplexer 24 are provided.

Die Vergleichsschaltung 28 erhall die r Uns ,ms dem Register 27 und die /· Bits vom Taktgeber 9 für die Lesesteuerung der Sprachspeicher IS zu Beginn jeder lilementarzeit. Das Auftreten der bei reffenden Spraeli-• information am Ausgang des Sprachspeichers 13 wird von der Vergleichsschaltung 28 bemerkt, die daraulhm den Multiplexer 29 aktiviert, der dem Multiplexer 26 entspricht. Die Dateneingänge des Multiplexers 29 sind mit den Ausgängen des Sprachspeichers 13 verbunden. der die vermittelte Spraehiiilormalion zu Ausgangsschaltungcn 14 weiterleitet. Die Adresseneiiigänge sind mit den s Ausgängen des Speichers 24 verbunden.The comparison circuit 28 receives the r Uns, ms from the register 27 and the / · bits from the clock generator 9 for the read control of the speech memory IS at the beginning of each elementary time. The occurrence of the reffing speech information at the output of the speech memory 13 is noticed by the comparison circuit 28, which then activates the multiplexer 29, which corresponds to the multiplexer 26. The data inputs of the multiplexer 29 are connected to the outputs of the speech memory 13. which forwards the transmitted speech normalion to output circuit 14. The Adresseneiiigänge are connected to the outputs of the s memory 24th

Damit ist gewährleistet, daß nur diejenige .Sprachinformation aus dem Sprachspeicher 13 verwertet wird, deren Adresse im Speicher 24 steht, wenn die Vergleichsschaltung 28 die Adresse im Register 27 erkannt hat. d. h., die Adresse, die der Testinformation zu diesem Zweck zugeordnet wurde.This ensures that only that .Language information is used from the voice memory 13, whose address is in the memory 24 when the comparison circuit 28 has the address in the register 27 recognized. d. i.e., the address that the test information was assigned for this purpose.

Eine Vergleichsschaltung 30 vergleicht die vor der Vermittlung duplizierte Sprachiniormation (Testinformation) im Register 20 mit der zugehörigen am Ausgang abgegriffenen vermittelten Sprachinformation im Multiplexer 29. Bei Libereinstimmung aktiviert die Vergleichsschaltung 30 ein Flipflop 31. das den Binärzählcr 16 um einen Schritt weiterschallet, und damit die nächste Testoperation, nämlich die Überprüfung des nächsten Kanals veranlaßt.A comparison circuit 30 compares the voice information (test information) duplicated before the exchange in register 20 with the associated voice information tapped at the output in the multiplexer 29. When there is a match, the comparison circuit 30 activates a flip-flop 31 Binary counter 16 resounds by one step, and with it the next test operation, namely the check of the next channel.

Bei Nichtübereinstimmung wird die Rechnereinheit C informiert, die dann geeignete Maßnahmen zur Lokalisierung des Fehlers treffen kann. Derartige Vorgänge liegen außerhalb des Rahmens der Erfindung und werden nicht näher beschrieben.If they do not match, the computer unit C is informed, which then takes appropriate measures Localization of the error can meet. Such operations are outside the scope of the invention and are not described in detail.

Es soll noch bemerkt werden, daß anstatt der regulären Sprachinformationen zu dem oben beschriebenen Vergleich ebenso spezielle Testinformationen in den Sprachspeicher 8 einer Eingangszeilvielfachgruppe 3 eingegeben werden können.It should be noted that instead of the regular language information for the comparison described above as well as special test information in the voice memory 8 of an input multiple group 3 can be entered.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Circuit arrangement for the detection of errors in the transmission of coded information in time-division switching systems, especially in those with a time-space-time arrangement, characterized by the following components: