DE2427668A1 - CONTROL ARRANGEMENT FOR A TIME MULTIPLE COUPLING DEVICE WITH AT LEAST PARTLY DUPLICATED PARTICULAR COUPLING STAGES - Google Patents
CONTROL ARRANGEMENT FOR A TIME MULTIPLE COUPLING DEVICE WITH AT LEAST PARTLY DUPLICATED PARTICULAR COUPLING STAGESInfo
- Publication number
- DE2427668A1 DE2427668A1 DE19742427668 DE2427668A DE2427668A1 DE 2427668 A1 DE2427668 A1 DE 2427668A1 DE 19742427668 DE19742427668 DE 19742427668 DE 2427668 A DE2427668 A DE 2427668A DE 2427668 A1 DE2427668 A1 DE 2427668A1
- Authority
- DE
- Germany
- Prior art keywords
- information
- control arrangement
- conveyed
- identification bit
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/06—Time-space-time switching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
Patentanwalt o . o „ c ~ Q Patent attorney o . o " c ~ Q
Dipl. -Phys. Leo Thul Z 4 Z / O DDipl. -Phys. Leo Thul Z 4 Z / O D
StuttgartStuttgart
A.Regnier-R.Bakka 19-3A.Regnier-R.Bakka 19-3
INTERNATIONAL STAlMDARD ELECTRIC CORPORATION, NEW YORKINTERNATIONAL STALMDARD ELECTRIC CORPORATION, NEW YORK
Kontrollanordnung für eine Zeitvielfachkoppeleinrichtung mit zumindest teilweise duplizierten parallelgeschalteten Teilkoppelstufen.Control arrangement for a time division multiple coupling device with at least partially duplicated parallel-connected Partial coupling stages.
Die Erfindung betrifft eine Kontrollanordnung für eine Zeitvielfachkoppeleinrichtung mit zumindest teilweise duplizierten parallel betriebenen Teilkoppelstufen mit jeweils y Eingängen und Ausgängen entsprechend der Zahl der angeschlossenen iylultiplexleitungen, durch die für jede Verbindung je ein freier Weg gesucht wird und einer der beiaen Wege oder beide Wege belegt wird/werden.The invention relates to a control arrangement for a Time division coupling device with at least partially duplicated parallel operated sub-coupling stages each with y inputs and outputs according to the number of the connected iylultiplex lines through which for a free path is sought for each connection and one of the two paths or both paths is / are occupied.
Eine solche Zeitvielfachkoppeleinrichtung wurde in der DOS 2 317 798 vorgeschlagen: sie besteht aus zwei identischen Teilkoppelstufen, in denen jeweils ein freier Verbindungsweg für eine Verbindung gesucht wird; liegt ein Defekt in einer der Teilkoppelstufen vor, kann die Verbindung voia ausgewählten Verbindungsweg auf den Verbindungsweg in aer anderen Teilkoppelstufe umgeschaltet werden. Der Vorteil dieser Zeitvielfachkoppeleinrichtung besteht in einer erhöhten Zuverlässigkeit und Betriebssicherheit.Such a time division multiple switch was proposed in DOS 2,317,798: it consists of two identical ones Sub-coupling stages, in each of which a free connection path is sought for a connection; lies a Defect in one of the sub-coupling stages, the connection can The selected connection path can be switched to the connection path in the other sub-coupling stage. The advantage this time division coupling device consists in increased reliability and operational safety.
Ausgehend von einer solchen Zeitvielfachkoppeleinrichtung, macht es sica die Erfindung zur Aufgabe, beim Auftreten einesOn the basis of such a time division multiple switching device, sica makes the invention its task when one occurs
7.6.1974 409881/0986 7.6.1974 409881/0986
.Fk/Mr ,.Fk / Mr,
A.Regnier 19-3A. Regnier 19-3
■i'eil-Defektes in einer der^oppelstufen diesen sofort zu erkennen■ i'eil defect in one of the ^ opple stages to recognize this immediately
und die erforderlichen Maßnahmen zu ergreifen.and take the necessary action.
Dies wird üadurca erreicht, daß an den Y Eingängen der Teilkoppelstufen Analyseeinheiten vorgesehen sind, die ein kennzeichnendes Merkmal der zu vermittelnden codierten Information in Form eines Kennzeichnungsbit ableiten, daß zusätzliche Leitungen und Speicherplätze vorgesehen sind, die zur Vermittlung des Kennzeichnungsbit zusammen mit der Information durch die Teilkoppelstufen dienen, und daß an den Y Ausgängen der Teilkoppelstufen Überwachungsschaltungen vorgesehen sind, die das kennzeichnende Merkmal der codierten, vermittelten Information mit dem ebenfalls vermittelten Kennzeichnungsbit vergleichen und im Falle der Nicht-Übereinstimmung ein Fehlersignal abgeben.This is achieved in that analysis units are provided at the Y inputs of the sub-coupling stages derive a characteristic feature of the coded information to be conveyed in the form of an identification bit that additional lines and memory locations are provided, which are used to convey the identification bit together with the Information through the sub-coupling stages are used, and that monitoring circuits at the Y outputs of the sub-coupling stages are provided that the characteristic feature of the coded, conveyed information with the likewise conveyed Compare the identifier bits and, if they do not match, emit an error signal.
Die Erfindung wird nun anhand von Figuren erläutert. Es zeigen:The invention will now be explained with reference to figures. Show it:
Fig.l eine Zeitvielfachkoppeleinrichtung mit duplizierten koppelstufen und den erfindungsgemäßen Einrichtungen,Fig.l a time division multiple coupling device with duplicated coupling stages and the devices according to the invention,
Fig.2aFig.2a
die erfinüungsgemäßen Einrichtungen im Detail, rig.Zo the devices according to the invention in detail, rig. Zo
Die in Fig.l dargestellte Zeitvielfachkoppeleinrichtung ist in Zeit-Raum-Zeit-Reihenfolge aufgebaut und in zwei identische, parallele Teilkoppelstufen 1 und 2 aufgeteilt. Jede Eingangsleitung OJE, IJE,...YJE, die an die Koppeleinrichtung angeschlossen ist, verzweigt sich und führt zu den beiden leilkoppelstufen 1 und 2, die jeweils aus einer Eingangs-Zeitvielfachstufe TEl, TE2, einer Raumvielfachstufe Sl, S2The time division multiplexer shown in Fig.l is constructed in time-space-time sequence and in two identical, parallel sub-coupling stages 1 and 2 divided. Each input line OJE, IJE, ... YJE connected to the switching device is connected, branches off and leads to the two coupling stages 1 and 2, each of which consists of an input time multiple stage TEl, TE2, a multiple room stage Sl, S2
409881/0988409881/0988
A.Regnier 19-3A. Regnier 19-3
und einer Äusgangszeitvielfachstufe TSl, TS2 bestehen. Die Raumvielfachstufen Sl, S2 können ihrerseits mehrstufig aufgebaut sein. In einer EingangszeitvieIfachstufe, z.B. TEl, sind Exngangsschaltungen OEJl, IEJl,...YEJl enthalten; die Eingangsleitung OJE ist demnach mit der Eingangsschaltung OEJl in der Teilkoppelstufe l'und der Eingangsleitung 0EJ2 in der Teil-Koppelstufe 2 verbunden. Jede Eingangsschaltung, z.B. OEJl, enthält einen Speicher OMJl, auf den später eingegangen wird. Dieser Speicher erhält einerseits über die Leitung OLl die zu vermittelnden Bits in serieller Form, und andererseits über nicht dargestellte Leitungen Synchronisationsdaten. and an output time multiple stage TS1, TS2 exist. the Multiple space stages S1, S2 can for their part have a multi-stage structure. In one entry time, many levels, e.g. TEl, output circuits OEJl, IEJl, ... YEJl are included; the The input line OJE is accordingly connected to the input circuit OEJ1 in the sub-coupling stage 1 'and the input line 0EJ2 connected in the partial coupling stage 2. Each input circuit, e.g. OEJl, contains a memory OMJl, which will be discussed later. This memory receives on the one hand via the Line OLl the bits to be switched in serial form, and on the other hand synchronization data via lines not shown.
Gemäß der Erfindung sind Analyseeinheiten OAJl...YAJ2 mit der entsprechenden Eingangsleitung OJE...YJE verbunden, die die Informationen beim Eintreffen in der Koppeleinrichtung analysieren, wodurch die überwachung des gesamten Weges möglich wird, den die zu vermittelnden Informationen durch die Koppeleinrichtung benutzen.According to the invention, analysis units OAJ1 ... YAJ2 with the corresponding input line OJE ... YJE, which analyze the information when it arrives at the switching device, This makes it possible to monitor the entire route, the information to be conveyed through the coupling device use.
Jede Analyseeinheit spricht auf ein bestimmtes, charakteristisches Merkmal, z.B. Parität, einer Information an. In bekannter Weise werden die in den Speichern OMJl...YMJ2 seriell eintreffenden Informationen nach der Synchronisierung parallel ausgelesen; dabei besteht die Information eines Kanals aus acht Bit, axe dementsprechend auf die n=8 Ausgangsleitungen eines der Speicher gebracht werden. Zusätzlich zu diesem Bit wira erfindungsgemäß ein Kennzeichnungsbit der jeweiligen Analyseeinheit mitvermittelt. Dieses Kennzeichnungsbit entspricht aera .Ergebnis, einer Paritätsbestimmung. die die Analyse-Each unit of analysis speaks to a certain, characteristic Feature, e.g. parity, of an item of information. In a known manner, those in the memories OMJ1 ... YMJ2 are serial incoming information read out in parallel after synchronization; the information of a channel consists of eight bits, ax are accordingly brought to the n = 8 output lines of one of the memories. In addition to this bit according to the invention, an identification bit is also transmitted to the respective analysis unit. This identification bit corresponds to aera. result, a parity determination. the analysis
40988 1/098 640988 1/098 6
A.Regnier 19-3A. Regnier 19-3
einheit für die Informationen jeden Kanals durchführt. Danach werden die eintreffenden Kanäle (acht Bit + Kennzeichnungsbit) wie üblich in Multiplexern SMl, SM2 verschachtelt und kanalweise in einem Sprachspeicher MPEl, ΉΡΕ2 der jeweiligen Eingangszeitvielfachstufe gespeichert. Die Einspeicherung wird von einer Steuerlogik LCl, LC2 durchgeführt, zum zeitgerechten Auslesen der gespeicherten Informationen (8 Informationsbit + 1 Kennzeichnungsbit) dient ein Ädressenspeicher i4AEl, MAE2. Taktimpulse h des Taktgeoers H der Seitvielfachkoppeleinrichtung bewirken die Einschreib- und Auslesevorgänge und eine Rechnereinheit C stellt die benötigten Daten für den Adressenspeicher zur Verfügung. Sowohl die Sprachspeicher MPEl, MPE2 als auch die Adressenspeicher 2»1AE1, MAE2 verfügen über Ausgangsregister SHAEl, RMAE2 bzw. RrIPEl, RMPE2. ODER-Schaltungen QUEl, OUE2 sorgen für die zeitliche Trennung der Einschreib- und Auslesevorgänge der Sprachspeicher.unit for the information of each channel. Then the incoming channels (eight bits + identification bit) as usual, nested in multiplexers SM1, SM2 and channel-wise in a voice memory MPE1, ΉΡΕ2 of the respective input time multiple stage is saved. The storage is carried out by a control logic LCl, LC2, serves for the timely reading of the stored information (8 information bits + 1 identification bit) an address memory i4AEl, MAE2. Clock pulses h of the clock H of the side multiple coupling device effect the write-in and read-out processes and a computer unit C provides the required data for the address memory is available. Both the voice memories MPE1, MPE2 and the address memories 2 »1AE1, MAE2 have output registers SHAEl, RMAE2 or RrIPEl, RMPE2. OR circuits QUEl, OUE2 ensure for the temporal separation of the writing and reading processes of the voice memories.
Die Ausgangsregister RMPEl, RMPE2 der Sprachspeicher sind mit der zugehörigen Raumvielfachstufe Sl, S2 über ein Leitungsbündel mit n+p=9 Leitungen verbunden, denn pro Kanal werden acht Informationsbit und das Kennzeichnungsbit parallel übertragen. Die übertragung der Informationen über die Raumvielfachstufe Sl, S2 erfolgt in bekannter Weise, z.B., mit Hilfe von Koppelpunktadressenspeichern, und wird nicht näher erläutert.The output registers RMPE1, RMPE2 of the speech memory are with the associated multi-room stage S1, S2 via a bundle of lines with n + p = 9 lines, because per channel eight information bits and the identification bit are transmitted in parallel. The transmission of information about the multiple room stage S1, S2 takes place in a known manner, e.g. with the help of crosspoint address memories, and is not specified explained.
Vom Ausgang der Raumvielfachstufe führt ein Leitungsbündel mit 9 Leitungen zum Eingang eines Sprachspeichers MPSl, MPS2 der Ausgangszeitvielfachstufe TSl, TS2.A bundle of cables leads from the exit of the multiple room stage with 9 lines to the input of a speech store MPS1, MPS2 of the output time multiple stage TS1, TS2.
409881/0986 -/-409881/0986 - / -
A.Regnier 19-3A. Regnier 19-3
Die Einrichtungen der Aus gangs zeitvMf achstufe (Sprachspeicher MPSl, MPS2, Aaressenspeicher MASl,MAS2, ODER-Schaltung OUSI, 0US2, Ausgangsregister RMASl, RMAS2, RMPSl, RMPS2) arbeiten entsprechend den oben beschriebenen Einrichtungen in der Eingangszeitvielfachstufe und werden nicht näher erläutert.The facilities of the output time level (voice memory MPSl, MPS2, Aare memory MASl, MAS2, OR circuit OUSI, 0US2, output register RMASl, RMAS2, RMPSl, RMPS2) work in accordance with the facilities described above in the input time multiple stage and will not explained in more detail.
Vom Ausgangsregister Rt-IPSl, RMPS2 wird die Information eines Kanals (8 Informationsbit) auf eine der Ausgangs leitungen OJS, YJS gegeben. Dabei passierte die Information einen der Umsetzer QRCi...YRC2, aie.,die parallel eintreffenden 8 Bit wieder seriell abgeben.From the output register Rt-IPSl, RMPS2 the information is one Channel (8 information bits) given to one of the output lines OJS, YJS. The information passed through one of the converters QRCi ... YRC2, aie., The parallel arriving 8 bits again submit serially.
Das Kennzeichnungsbit einer Information gelangt vom Ausgangsregister RiYiPSl, RMPS2 an eine Überwachungsschaltung OAJSl... YAJS2. Diese Überwachungsschaltungen vergleichen die Parität aer vom Umsetzer ORC1.*.YRC2 abgegebenen Informationsbit mit dem übertragenen Kennzeichnungsbit und melden, falls erforderlich, das Ergebnis des Vergleichs an die zentrale Steuerung UC der aeitvielfachkoppeleinrichtung.The identification bit of an item of information comes from the output register RiYiPSl, RMPS2 to a monitoring circuit OAJSl ... YAJS2. These monitoring circuits compare the parity aer the information bit delivered by the converter ORC1. *. YRC2 with the transmitted identification bit and, if necessary, report the result of the comparison to the central controller UC of the multiple coupling device.
Jede Ausgangsleitung OJS...YJS ist über einen Schalter 0X1... YXl mit jeweils einem der Umsetzer ORCl...YRC2 in den beiden Teilkoppelstufen verbunden.Each output line OJS ... YJS is connected via a switch 0X1 ... YXl with one of the converters ORCl ... YRC2 in each of the two Part coupling stages connected.
Die Figuren 2a und 2ü zeigen die erfindungsgemäßen Einrichtungen aer Zeitvielfachkoppeleinrichtung im Detail.Figures 2a and 2ü show the devices according to the invention aer time division coupling device in detail.
Fig.2a zeigt eine der Eingangsschaltungen OEJl...YEJ2. Die Eingangsleitung JE (OJE...YJE in Fig.l) ist mit einem Speicher in Form von Schieberegistern ARD, BRD, CRD verbunden, die ein2a shows one of the input circuits OEJ1 ... YEJ2. the Input line JE (OJE ... YJE in Fig.l) is with a memory in the form of shift registers ARD, BRD, CRD connected to the one
409881/0986409881/0986
A.Regnier 19-3A. Regnier 19-3
sicheres Einschreiben und. Auslesen zum Multiplexer SM gewährleisten. Die Einschreibvorgänge werden von UND-Schaltungen AP7 BP7 CP gesteuert, die ihrerseits von Taktimpulsen hl des Taktgebers aktiviert werden, der der Vermittlungsstelle zugeordnet ist, von eier die Informationen kommen.secure registered mail and. Ensure readout to the multiplexer SM. The writing processes are controlled by AND circuits AP 7 7 BP CP, which in turn are of clock pulses of the clock hl activated, is associated with the switching center, the information coming eggs.
Jede Information (acht Bit) gelangt seriell in ein geeignetes Schieberegister, z.B. ARjJ, und wird parallel ausgelesen, Während aes EinschreibVorgangs wird von einer Flip-Flop-Schaltung, z.B. AA, die dem betroffenen Schieberegister zugeordnet ist, die Parität der Information festgestellt und weitergegeben. Danach wird die Flip-Flop-Schaltung.AA zurückgesetzt. Each piece of information (eight bits) is sent serially to a suitable shift register, e.g. ARjJ, and is read out in parallel, During the writing process, a flip-flop circuit e.g. AA, which is assigned to the shift register concerned, the parity of the information is determined and passed on. Then the flip-flop circuit.AA is reset.
Zur gleichen Bitstelle in den Schieberegistern ARD, BRD, CRD gehörige Ausgangsleitungen werden zusammengefaßt und 8 Multiplexern 2M...9M zugeführt, die von Impulsen Ic der Steuerlogik LCl, LC2 gesteuert werden. Die Ausgänge der 3 Flip-Flop-Schaltungen AA, BA, CA sind ebenso zusammengefaßt und mit einem weiteren Multiplexer IM verbunden. Die Ausgänge aer Multiplexer Ii-I.. .9H'sind die Ausgänge der entsprechenden Eingangsschaltung OEJ1...YEJ2 und führen zu einem der Multiplexer SMl, SM2.Output lines belonging to the same bit position in the shift registers ARD, BRD, CRD are combined and 8 multiplexers 2M ... 9M supplied by pulses Ic of the control logic LCl, LC2 can be controlled. The outputs of the 3 flip-flop circuits AA, BA, CA are also combined and connected to a further multiplexer IM. The exits aer multiplexers Ii-I .. .9H'sare the outputs of the corresponding Input circuit OEJ1 ... YEJ2 and lead to one of the Multiplexer SMl, SM2.
Fig.2b zeigt die Beschaltung eines Umsetzers RC, entsprechend den Umsetzern ORCl...YRC2 der Ausgangszeitvielfachstufe (Fig.l) Die 8 Eingänge des Umsetzers RC erhalten die 8 Informationsbit, die aus einem der Ausgangsregister RMPSl, RMPS2 zusammen mit dem Kennzeichnungsbit ausgelesen werden. Das Kennzeichnungsbit gelangt an eine überwachungsschaltung AJS, entsprechend den Überwachungsschaltungen OAJSl...YAJS2 (Fig.l).2b shows the wiring of a converter RC, corresponding to the converters ORCl ... YRC2 of the output time multiple stage (Fig.l) The 8 inputs of the converter RC receive the 8 information bits that are read out from one of the output registers RMPS1, RMPS2 together with the identification bit . The identification bit arrives at a monitoring circuit AJS, corresponding to the monitoring circuits OAJS1 ... YAJS2 (Fig.l).
409881/0986409881/0986
A.Regnier 19-3A. Regnier 19-3
Sowohl der Umsetzer RC als auch die Überwachungsschaltung AJS werden von den Taktimpulsen h des Taktgebers H (Fig.l) gesteuert.Both the converter RC and the monitoring circuit AJS are controlled by the clock pulses h of the clock generator H (Fig.l) controlled.
Die Überwachungsschaltung AJS ist als Flip-Flop-Schaltung ausgebildet und besitzt zwei Eingänge C und P für das Kennzeichnungsbit; am Eingang C liegt das Kennzeichnungsbit direkt an, am Eingang P liegt das invertierte Kennzeichnungsbit an (Inverter I). Der Eingang C sei der Rückstelleingang, der bei einem Wert L des Kennzeichnungsbit die Flip-Flop-Schaltung auf "O" zurücksetzt, der andere Eingang P schaltet die Flip-Flop-Schaltung auf "1", wenn das Kennzeichnungsbit den Wert O besitzt.The monitoring circuit AJS is designed as a flip-flop circuit and has two inputs C and P for the identification bit; The identification bit is applied directly to input C, the inverted identification bit is applied to input P (inverter I). The input C is the reset input, the flip-flop circuit at a value L of the identification bit resets to "O", the other input P switches the flip-flop circuit to "1" if the identification bit has the value O.
Die Überwachungsschaltung AJS ist außerdem mit dem Ausgang des Umsetzers RC verbunden und erhält seriell die 8 Information sb it eines Kanals zugeführt. Jedes Informationsbit mit dem Wert L schaltet die Flip-Flop-Schaltung um, d.h. die Parität der vermittelten Information wird bestimmt.The monitoring circuit AJS is also connected to the output of the converter RC and receives the 8 pieces of information serially sb it fed to a channel. Each information bit with the value L switches the flip-flop circuit, i.e. the The parity of the transmitted information is determined.
Es gibt nun zwei Möglichkeiten:There are now two options:
a) das übertragene Kennzeichnungsbit besitzt den Wert L, d.h. vorder Vermittlung war eine gerade Anzahl von Informationsbit mit dem Wert L in der Information; dann wird die Flip-Flop-Schaltung über den Rückstelleingang C auf "0" gesetzt. Jedes vermittelte Inforraationsbit mit dem Wert L schaltet die Flip-Flop-Schaltung um. Bei einwandfreier Vermittlung muß ebenfalls eine gerade Anzahl von Informationsbit mit dem Wert L in der Information enthalten sein, d.h., nach dem Einwirken des letzten Informationsbit befindet sich die Flip-Flop-Schaltung wieder im Zustand "O".a) the transmitted identification bit has the value L, i.e. there was an even number of information bits with the value L in the information before the exchange; then the flip-flop circuit set to "0" via reset input C. Each transmitted information bit with the value L switches the flip-flop circuit. In the case of faultless switching, an even number of information bits must also be included the value L must be contained in the information, i.e. after the last information bit has acted the flip-flop circuit again in the "O" state.
409881/0986 409881/0986
A.Regnier 19-3A. Regnier 19-3
b) das übertragene Kennzeichnungsbit besitzt den Wert Oj dann wird die Flip-Flop-Schaltung über den Eingang P auf "1" gesetzt. Bei einwandfreier Vermittlung muß nun eine ungerade Anzahl von L-Informationsbit in der vermittelten Information enthalten sein, d.h., nach dem Einwirken des letzten Informationsbit befindet sich die Flip-Flop-Schaltung wiederum im Zustand "0".b) the transmitted identification bit has the value Oj then the flip-flop circuit is set to "1" via the P input. If the mediation is flawless, it must now an odd number of L information bits in the switched Information, i.e. after the last information bit has taken effect, the Flip-flop circuit again in the "0" state.
Daraus ergibt sich, daß bei einwandfreier Vermittlung der Zustand der Flip-Flop-Schaltung nach Durchlauf der Informationsbit einer vermittelten Information immer "0" sein muß. Ist dies nicht der Fall, muß daraus geschlossen werden, daß die Parität der Eingangsinformation nicht mit der Parität der vermittelten Information übereinstimmt, daß also eine fehlerhafte Vermittlung stattgefunden hat. In diesem Fall befindet sich die Flip-Flop-Schaltung im Zustand "1" und mit dem Taktimpuls h1 wird eine UND-Schaltung, die der Überwachungsschaltung nachgeschaltet ist, aktiviert und überträgt ein Fehlersignal an die zentrale Steuerung UC, die insbesondere bei Häufung solcher Fehlersignale die entsprechenden Vorgänge veranlassen kann.Insbesondere ist es dann möglich, zumindest einen Teil der durca die fehlerhafte Teilkoppelstufe 1 oder 2 verlaufenden Verbindungen auf die jeweils andere Teilkoppelstufe umzusteuern und damit die Funktionsfähigkeit der erfindungsgemäß ausgestalteten Zeitvielfacakoppeleinrichtung weitgehend zu erhalten.It follows from this that, if the switching is faultless, the state of the flip-flop circuit must always be "0" after the information bit of a piece of transmitted information has passed through. If this is not the case, it must be concluded from this that the parity of the input information does not match the parity of the information that is conveyed, that is to say that an incorrect transfer has taken place. In this case, the flip-flop circuit is in the "1" state and with the clock pulse h 1 , an AND circuit, which is connected downstream of the monitoring circuit, is activated and transmits an error signal to the central controller UC, which especially when such In particular, it is then possible to redirect at least some of the connections running through the faulty sub-coupling stage 1 or 2 to the other sub-coupling stage and thus largely maintain the functionality of the time-multiplexing coupling device designed according to the invention.
40988 1/098640988 1/0986
Claims (5)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7321419A FR2233780B1 (en) | 1973-06-13 | 1973-06-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2427668A1 true DE2427668A1 (en) | 1975-01-02 |
Family
ID=9120859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742427668 Withdrawn DE2427668A1 (en) | 1973-06-13 | 1974-06-07 | CONTROL ARRANGEMENT FOR A TIME MULTIPLE COUPLING DEVICE WITH AT LEAST PARTLY DUPLICATED PARTICULAR COUPLING STAGES |
Country Status (4)
| Country | Link |
|---|---|
| BE (1) | BE816198R (en) |
| DE (1) | DE2427668A1 (en) |
| FR (1) | FR2233780B1 (en) |
| GB (1) | GB1447713A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2612249A1 (en) * | 1975-03-27 | 1976-10-21 | Int Standard Electric Corp | DUPLICATED TIME MULTIPLE COUPLING FIELD |
| DE2728078A1 (en) * | 1976-06-22 | 1978-01-05 | Thomson Csf | CONNECTION SWITCH WITH TIME AND ROOM COUPLING AND TELEPHONE DIALING ARRANGEMENT WITH SUCH A CONNECTION SWITCH |
| DE2718317A1 (en) * | 1977-04-25 | 1978-11-02 | Gen Electric Co Ltd | Telephony digital switching network - has error-code generator at each receive interface responding to received data packets and connected to two TDM switching matrices |
| DE2840246A1 (en) * | 1977-09-16 | 1979-03-29 | Wescom Switching | REMOTE COMMUNICATION SYSTEM |
| US4300230A (en) * | 1977-04-05 | 1981-11-10 | The Plessey Company Limited | Digital switching arrangements for stored program control telecommunications systems |
| DE3331446A1 (en) * | 1982-09-01 | 1984-03-15 | ITALTEL Società Italiana Telecomunicazioni S.p.A., 20149 Milano | PMC SWITCHING NETWORK WITH REDUNDANCY |
| EP0055754B1 (en) * | 1980-07-09 | 1984-10-03 | Christian Rovsing A/S | A method and system for error detection in a computer-controlled telephone exchange |
| DE4132552C1 (en) * | 1991-09-30 | 1992-11-12 | Siemens Ag, 8000 Muenchen, De | |
| DE4128412C1 (en) * | 1991-08-27 | 1992-12-10 | Siemens Ag, 8000 Muenchen, De | |
| DE4218054C1 (en) * | 1992-06-01 | 1993-11-11 | Siemens Ag | Process monitoring and bit error reduction for switched connections in digital communication systems |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2120041B (en) * | 1982-04-24 | 1985-10-02 | Plessey Co Plc | Digital switching network for telecommunications exchange |
| US4543651A (en) * | 1983-09-12 | 1985-09-24 | At&T Bell Laboratories | Duplicated time division switching system |
| AR241357A1 (en) * | 1986-06-27 | 1992-05-29 | Siemens Ag | Method for controlling the information transmission of switched four-wire connections, especially semi-permanent switched connections in digital tdm exchanges |
| GB8618100D0 (en) * | 1986-07-24 | 1986-09-03 | Plessey Co Plc | Security arrangement |
| DE4226599C2 (en) * | 1992-08-11 | 1994-08-04 | Siemens Ag | Error detection method in digital communication systems |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2127392A5 (en) * | 1971-03-05 | 1972-10-13 | Constr Telephoniques |
-
1973
- 1973-06-13 FR FR7321419A patent/FR2233780B1/fr not_active Expired
-
1974
- 1974-06-06 GB GB2509074A patent/GB1447713A/en not_active Expired
- 1974-06-07 DE DE19742427668 patent/DE2427668A1/en not_active Withdrawn
- 1974-06-12 BE BE2053677A patent/BE816198R/en active
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2612249A1 (en) * | 1975-03-27 | 1976-10-21 | Int Standard Electric Corp | DUPLICATED TIME MULTIPLE COUPLING FIELD |
| DE2728078A1 (en) * | 1976-06-22 | 1978-01-05 | Thomson Csf | CONNECTION SWITCH WITH TIME AND ROOM COUPLING AND TELEPHONE DIALING ARRANGEMENT WITH SUCH A CONNECTION SWITCH |
| US4300230A (en) * | 1977-04-05 | 1981-11-10 | The Plessey Company Limited | Digital switching arrangements for stored program control telecommunications systems |
| DE2718317A1 (en) * | 1977-04-25 | 1978-11-02 | Gen Electric Co Ltd | Telephony digital switching network - has error-code generator at each receive interface responding to received data packets and connected to two TDM switching matrices |
| DE2840246A1 (en) * | 1977-09-16 | 1979-03-29 | Wescom Switching | REMOTE COMMUNICATION SYSTEM |
| EP0055754B1 (en) * | 1980-07-09 | 1984-10-03 | Christian Rovsing A/S | A method and system for error detection in a computer-controlled telephone exchange |
| DE3331446A1 (en) * | 1982-09-01 | 1984-03-15 | ITALTEL Società Italiana Telecomunicazioni S.p.A., 20149 Milano | PMC SWITCHING NETWORK WITH REDUNDANCY |
| US4536870A (en) * | 1982-09-01 | 1985-08-20 | Italtel Societa Italiana Telecomunicazioni | PCM Switching network with surplus capacity |
| US5268909A (en) * | 1991-08-27 | 1993-12-07 | Siemens Aktiengesellschaft | Method for reducing bit errors in digital communication systems |
| DE4128412C1 (en) * | 1991-08-27 | 1992-12-10 | Siemens Ag, 8000 Muenchen, De | |
| DE4132552C1 (en) * | 1991-09-30 | 1992-11-12 | Siemens Ag, 8000 Muenchen, De | |
| US5436915A (en) * | 1991-09-30 | 1995-07-25 | Siemens Aktiengesellschaft | Bit error reduction by using checksums in a switching network implemented as triplets |
| DE4218054C1 (en) * | 1992-06-01 | 1993-11-11 | Siemens Ag | Process monitoring and bit error reduction for switched connections in digital communication systems |
| EP0572831A2 (en) * | 1992-06-01 | 1993-12-08 | Siemens Aktiengesellschaft | Method for supervising participation and reducing bit errors for switched communications in a digital system |
| EP0572831A3 (en) * | 1992-06-01 | 1994-03-09 | Siemens Ag | |
| US5442647A (en) * | 1992-06-01 | 1995-08-15 | Siemens Aktiegesellschaft | Method for on-line monitoring and bit error reduction for through-connected calls in digital communication systems |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1447713A (en) | 1976-08-25 |
| FR2233780A1 (en) | 1975-01-10 |
| FR2233780B1 (en) | 1977-05-06 |
| AU6988874A (en) | 1975-12-11 |
| BE816198R (en) | 1974-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2427668A1 (en) | CONTROL ARRANGEMENT FOR A TIME MULTIPLE COUPLING DEVICE WITH AT LEAST PARTLY DUPLICATED PARTICULAR COUPLING STAGES | |
| DE2317798A1 (en) | TIME MULTIPLE COUPLING DEVICE | |
| DE2406195C3 (en) | Modular program-controlled switching system | |
| CH646562A5 (en) | MESSAGE SWITCHING SYSTEM WITH A SWITCHING NETWORK. | |
| CH622367A5 (en) | ||
| DE2455235C2 (en) | Method and device for error detection in time division switching systems | |
| DE3420824A1 (en) | PERIPHERAL CONTROL SYSTEM | |
| DE2515695A1 (en) | TIME MULTIPLE MEDIATION SYSTEM | |
| DE2108745C2 (en) | Circuit arrangement for terminating four-wire connection lines with message channels formed according to the time division multiplex principle with pulse code modulation at exchanges with memory-programmed central control units for telecommunications, in particular telephone systems | |
| DE3016706A1 (en) | TIME MULTIPLEX COUPLING | |
| DE2431256A1 (en) | MULTI-TIME MEDIATION AGENCY | |
| DE2446757C2 (en) | Circuit arrangement for the detection of errors in the transmission of coded information in time division multiple switching systems | |
| EP0173274A2 (en) | Method and circuit arrangement for realizing and maintaining a time division broadband connection | |
| DE3109767C2 (en) | Time division switching network unit for time-space switching | |
| DE2605066A1 (en) | CHANNEL ASSIGNMENT CIRCUIT FOR ESTABLISHING A TIME-MULTIPLE BROADBAND CONNECTION | |
| DE3806262C1 (en) | Circuit arrangement for monitoring the state of switching points in a digital space-division switching network | |
| EP0058758B1 (en) | Circuit for receiving and transmitting relatively high speed data signals in a data switching network | |
| DE19905708C1 (en) | Procedure for the administration of related PCM channels for multi-channel connections | |
| DE2119387A1 (en) | Circuit arrangement for the address-dependent output of messages in telecontrol equipment | |
| EP0633708B1 (en) | Switching network for a digital time division multiplex telephone exchange | |
| DE2358834C2 (en) | Multiplex arrangement for telecommunications, in particular telephone switching systems with time division multiple operation | |
| DE2348891C2 (en) | Circuit arrangement for processing PCM signals | |
| DE2612249A1 (en) | DUPLICATED TIME MULTIPLE COUPLING FIELD | |
| DE1512954C3 (en) | Arrangement for route search in coupling fields of telecommunications technology | |
| DE2753442B1 (en) | Circuit arrangement for an indirectly controlled switching system, in particular telephone switching system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| 8130 | Withdrawal |