DE2427800A1

DE2427800A1 - ANALOG-DIGITAL CONVERTER

Info

Publication number: DE2427800A1
Application number: DE19742427800
Authority: DE
Inventors: Marshall Cheek Kidd; Allen Charles Svoboda
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1973-06-11
Filing date: 1974-06-08
Publication date: 1975-02-20
Also published as: GB1436852A; IT1046584B; JPS5034148A

Description

GENERAL ELECTRIC COMPANY, Schenectady, N.Y., V.St.A.GENERAL ELECTRIC COMPANY, Schenectady, N.Y., V.St.A.

Analog-Digital-UmsetzerAnalog-to-digital converter

Die Erfindung be2ient sich auf einen Analog-Digital-Umsetzer nach Patentanmeldung P 23 31 457.0 mit einem spannungsgesteuerten Oszillator und einem Phasendetektor, der in einer phasenstarren Schleife' betrieben wird, wobei der Phasendetektor ein Signal erzeugt, dessen Zeltdauer eine.Funktion der unbekannten Spannung ist, die an dem Eingang des Umsetzers vorliegt, mit einem Auf-Ab-Zähler, mit dem die Anzahl der Zyklen einer Bezugsfrequenz zählbar ist, die während der Zeitdauer des Signals des Phasendetektors auftritt und mit einer Steuerschaltung zur Rückstellung des Zählers und zur Einleitung des Zählvorgangs. '.The invention is based on an analog-to-digital converter according to patent application P 23 31 457.0 with a voltage-controlled Oscillator and a phase detector, which is operated in a phase-locked loop ', the phase detector generates a signal, the duration of which is a function of the unknown Voltage is present at the input of the converter, with an up-down counter, with which the number of cycles a reference frequency can be counted, which occurs during the duration of the signal of the phase detector and with a control circuit to reset the counter and to initiate the counting process. '.

Derartige Analog-Digital-Umsetzer sollen insbesondere die Drift bei der Umsetzung einer analogen Spannung in eine digitale Spannung, bei der eine phasenstarre Schleife verwendet wird, vermeiden. Es werden Gegenkopplung und Filterung angewendet, damit der spannungsgesteuerte Oszillator bei einer jeweils gleichen hohen Eingangsspannung arbeitet. Die phasenstarre Schleife weist einen Phasendetektor auf, der einen Impuls abgibt, dessen Zeitdauer eine Funktion der umzusetzenden Spannung ist. Ein Ausgangszähler zählt die Anzahl der Zyklen einer Bezugsfrequenz, die während der Zeitdauer des Aü's^angsimpulses des Phasendetektors auftritt,Such analog-to-digital converters should in particular reduce the drift when converting an analog voltage into a Avoid digital voltage that uses a phase locked loop. There will be negative feedback and filtering used so that the voltage-controlled oscillator works at the same high input voltage. the Phase-locked loop has a phase detector that emits a pulse, the duration of which is a function of voltage to be converted. An output counter counts the Number of cycles of a reference frequency that occurs during the duration of the phase detector's output pulse,

5 0 9 8 Ö 8 / 0 7 1 05 0 9 8 Ö 8/0 7 1 0

wodurch eine Digitial-Zahl gebildet wird, die eine Funktion der umzusetzenden Eingangsspannung ist.whereby a digitial number is formed which has a function the input voltage to be converted.

Bei einem Spannungsumsetzer, der eine phasenstarre Schleife verwendet, kann es notwendig sein, die Drift der Frequenz gegenüber der Spannung, die für den spannungsgesteuerten Oszillator wesentlich ist, zu kompensieren. Die Drift kann durch Änderungen der Werte der Bauelemente aufgrund von sich ändernden Temperaturen oder alterns aufgrund von Änderungen der Spannung der Spannungsquelle oder durch andere Faktoren hervorgerufen werden.In the case of a voltage converter that has a phase-locked loop used, it may be necessary to adjust the drift of the frequency versus the voltage required for the voltage controlled Oscillator is essential to compensate. The drift can be caused by changes in the values of the components due to itself changing temperatures or aging due to changes in the voltage of the voltage source or other factors be evoked.

Eine entsprechende Möglichkeit zur Driftkompensation besteht darin, daß eine einstellbare Vorspannung am Eingang des spannungsgesteuerten Oszillators vorgesehen wird. Wenn der spannungsgesteuerte Oszillator genügend driftet, so daß der Umsetzer nicht mehr genau arbeitet, dann kann die Vorspannung von Hand eingestellt werden, um die Drift zu kompensieren. Eine andere entsprechende Möglichkeit zur Driftkompensation geht davon aus, daß es einfacher ist, die Drift eines Spannungsverstärkers als eines spannungsgesteuerten Oszillators zu kompensieren und dementsprechend wird ein analoger integrierender Verstärker dazu verwendet, den spannungsgesteuerten Oszillator anzusteuern. Wenn auch auf diese Weise die Drift des spannungsgesteuerten Oszillators kompensiert wird, weist der Analogverstärker noch Drift auf und es kann notwendig sein, daß er in gleichen Abständen eingestellt wird. Man erkennt, daß es wünschenswert wäre, eine Driftkompensation dadurch zu erreichen, daß man Schaltungen verwendet, die selbst nicht zum Driftfehler beitragen. Es wäre auch wünschenswert, wenn die Driftkompensation automatisch erfolgen könnte, wodurch es nicht notwendig wäre, in bestimmten Zeitabständen eine Driftkompensation von Hand vorzunehmen. Da es ferner vorgesehen ist, den obijen Analog-Digital-Umsetzer als einstückige LSI-Baueinheiten auszuführen, ist es erwünscht, daß die Driftkocipensations-3-ohaltung fo ausgeführt i;jt, daß sie digitale Schaltungen verwendet, die im allgemeinen leichter herzustellen sind alsA corresponding possibility for drift compensation is that an adjustable bias voltage at the input of the voltage controlled oscillator is provided. If the voltage controlled oscillator drifts enough so that the converter no longer works accurately, then the bias can be adjusted manually to compensate for the drift. Another corresponding possibility for drift compensation assumes that it is easier to control the drift of a voltage amplifier than a voltage controlled oscillator too compensate and accordingly an analog integrating amplifier is used to control the voltage To control the oscillator. If the drift of the voltage controlled oscillator is compensated in this way, too the analog amplifier is still drifting and it may be necessary to adjust it at equal intervals. You can see that it would be desirable to achieve drift compensation by using circuits that are not themselves used for Drift errors contribute. It would also be desirable if the drift compensation could be done automatically, which does not a drift compensation would be necessary at certain time intervals to be done by hand. Since there is also provision for the obijen analog-digital converter as a one-piece LSI module to carry out, it is desirable that the driftcipensations-3-o posture fo executed i; jt that they are digital circuits are used, which are generally easier to manufacture than

5 0 3808/07105 0 3808/0710

Analogschaltungen und die ferner nach einer LSI-Technik hergestellt sind, ist es erwünscht, daß die Driftkompensationsschaltung durch die Verwendung von digitalen Schaltungen, die in LSI-Technik leichter herzustellen sind, als analoge Schaltungen .Analog circuits and also based on LSI technology are made, it is desirable that the drift compensation circuit through the use of digital circuits that are easier to manufacture in LSI technology than analog circuits.

Es ist deshalb Aufgabe der Erfindung, eine digitale Driftkompensationsschaltung für einen Spannungs-Digital-Umsetzer zu schaffen, der eine phasenstarre Schleife verwendet.It is therefore the object of the invention to provide a digital drift compensation circuit for a voltage to digital converter using a phase locked loop.

Diese Aufgabe wird gemäß den kennzeichnenden Teilen des Anspruchs 1 gelöst.This object is achieved according to the characterizing parts of claim 1.

Es wird also eine automatische Driftkompensationsschaltung für Analog-Digital-Umsetzer mit phasenstarrer Schleife geschaffen. Bei einem derartigen Analog-Digital-Umsetzer wird die Spannung in ein Analogsignal, dessen Dauer pulslängenmoduliert ist, umgesetzt, die dann dadurch in eine Digitalzahl umgewandelt wird, daß die Anzahl der Zyklen der ■Bezugsfrequenz, die während der Zeitdauer auftritt, gezählt wird. Die Driftkompensation wird dadurch erreicht, daß dem Umsetzer eine Spannung von OVoIt zugeführt wird, und daß dann der Auf-Ab-Zähler, der auf 0 rückgestellt worden ist, veranlaßt wird, in Abwärtsrichtung die Anzahl der Zyklen der Bezugfrequenz zu zählen, die während einer Impulsdauer auftreten. Diese Zahl wird in dem Zähler gespeichert und sie stellt eine Umsetzungsdrift dar. Wenn die unbekannte Spannung dem Eingang des Umsetzers zugeführt wird, dann kann der Zähler die Anzahl der Impulse, die während der Impulsdauer auftreten, nach oben zählen. Der Anteil des Zählerstands.in Aufwärtsrichtung, der sich aufgrund der Drift ergibt, wird durch die negative Driftzahl, die in dem Zähler gespeichert ist, kompensiert, so daß die sich in dem Zähler ergebende Anzahl allein die unbekannte Spannung darstellt.So it becomes an automatic drift compensation circuit Created for analog-to-digital converters with phase-locked loops. In such an analog-digital converter, the voltage is converted into an analog signal, the duration of which is pulse-length modulated is implemented, which is then converted into a digital number by the number of cycles of the ■ The reference frequency that occurs during the period is counted will. The drift compensation is achieved in that a voltage of OVoIt is fed to the converter, and then that the up-down counter, which has been reset to 0, causes is to count down the number of cycles of the reference frequency that occur during a pulse duration. This number is stored in the counter and it represents a conversion drift. When the unknown voltage is applied to the input of the converter is supplied, then the counter can track the number of pulses that occur during the pulse duration count up. The portion of the meter reading in the upward direction that results from the drift is given by the negative Drift number, which is stored in the counter, compensated, so that the number resulting in the counter alone is the unknown Represents tension.

509808/0710509808/0710

Gemäß der Erfindung befinden sich eine Bezugs spannung von beispielsweise O Volt und die unbekannte umzusetzende Spannung in einer phasenstarren Schleife, so daß das Ausgangssignal des Phasendetektors ein Impuls ist, dessen Dauer eine Funktion der Spannung am Eingang des Umsetzers ist. Der Umsetzer ist so aufgebaut, daß sich das Tastverhältnis des Phasendetektors für ein volles Eingangssignal nicht von O bis 1OO9f> ändert, sondern nur in einem begrenzten Tastverhältnisbereich. Beispielsweise könnten O Volt einem Tastverhältnis von 23% und der volle zugeführte Spannungswert einem Tastverhältnis von 75# entsprechen· Das Ausgangssignal des Phasendetektors wird dazu verwendet, den Auf-Ab-Zähler, der die Anzahl der Zyklen der Bezugsfrequenz zählt, anzusteuern, die bein Vorhandensein des Ausgangs signale des Phasendetektors auftreten. Während eines ersten Zyklus bei der Umsetzung wird der Auf-Ab-Zähler rückgestellt und es werden O Volt mit dem Eingang des Umsetzers verbunden. Nachdem sich die phasenstarre Schleife eingestellt hat, kann der Auf-Ab-Zähler die Anzahl der Zyklen der Bezugsfrequenz, die während der Zeit·· dauer ein Signal des Phasendetektors auftreten, nach abwärts zählen. Während «ines zweiten Zyklus der Umsetzung wird die unbekannt· Spannung sit des Eingang des Umsetzers verbunden. Nachdee «ich die phas«nstarr· Schleif· eingestellt hat, kann der Auf-Ab-Zähler di· Anzahl d»r Zyklen der Bezugsfrequenz, dit wihraad 6«r Z«itdatt«r tin·· Ausgatxgsslgnals des Fbaassdetektor« auftreten, nach oben zlhlen. Aa find· des zweiten Zyklus der Umsetzung weist der Auf-Ab-Zähler eine Zahl auf, die den Unterschied zwischen der unbekannten Spannung und der Spannung von O Volt darstellt. According to the invention, a reference voltage of, for example, 0 volts and the unknown voltage to be converted are in a phase-locked loop, so that the output signal of the phase detector is a pulse whose duration is a function of the voltage at the input of the converter. The converter is constructed in such a way that the pulse duty factor of the phase detector does not change from 0 to 1009f> for a full input signal, but only in a limited pulse duty factor range. For example, could O Volt a duty cycle of 23% and the full voltage applied to value a duty cycle of 75 # correspond · The output of the phase detector is used, the up-down counter that counts the number of cycles of the reference frequency to drive, that bein presence of the output signals of the phase detector occur. During a first cycle in the conversion, the up-down counter is reset and 0 volts are connected to the input of the converter. After the phase-locked loop has established itself, the up-down counter can count down the number of cycles of the reference frequency that occur during the period of a signal from the phase detector. During the second conversion cycle, the unknown voltage is connected to the input of the converter. After I have set the phase-locked grinding, the up-down counter can track the number of cycles of the reference frequency, which occurs every six months in the output signal of the bass detector count up. Aa find · of the second cycle of the conversion, the up-down counter has a number that represents the difference between the unknown voltage and the voltage of 0 volts.

Eine AusfUhrungsform der Erfindung wird nachstehend anhand der Zeichnungen beispielshalber beschrieben. Dabei zeigen:An embodiment of the invention is based on the following of the drawings described by way of example. Show:

OWGfNAL INSPECTED 509808/0710OWGfNAL INSPECTED 509808/0710

Fig. 1 ein Blockschaltbild eines Analog-Digital-Umsetzers mit phasenstarrer Schleife nach der Patentanmeldung P 23 31 457.0,1 shows a block diagram of an analog-digital converter with a phase-locked loop according to the patent application P 23 31 457.0,

Fig. 2 ein Blockschaltbild eines elektrischen Spannungsmessers, der den Analog-Digital-Umsetzer mit phasenstarrer Schleife nach Fig. 1 verwendet undFig. 2 is a block diagram of an electrical voltmeter, which the analog-digital converter with phase-locked loop of Fig. 1 used and

Fig. 3 ein mehr ins einzelne gehendes Schaltbild, teilweise als Blockschaltbild des elektrischen Spannungsmessers nach Fig. 2.3 shows a more detailed circuit diagram, partly as a block diagram of the electrical voltmeter according to Fig. 2.

5 0 9 8 0 8/07105 0 9 8 0 8/0710

Die in einer bestimmten Figur beschriebenen Bauelemente sind der Einfachheit halber bei der Beschreibung der nachfolgenden Figuren mit jeweils dem gleichen Bezugszeichen versehen. Der Aufbauunddie Wirkungsweise des Analog-Digital-Umsetzers nach Fig. 1 sind zwar schon in der deutschen Patentanmeldung P 23 31 457 (DT-OS 2 331 457) beschrieben, jedoch wird im folgenden noch einmal der Vollständigkeit halber darauf eingegangen. Gemäß Fig. 1 wird die umzusetzende Spannung ν_χ einem ersten spannungsgesteuerten Oszillator 14 über einen Eingangswiderstand 12 zugeführt, der einen Widerstandswert R^ aufweist. Der spannungsgesteuerte Oszillator ist als Schaltung so ausgeführt, daß seine Ausgangsfrequenz sich als Funktion der Eingangsspannung ändert. Die Ausgangsfrequenz des ersten spannungsgesteuerten Oszillators 14 wird durch einen ersten Zähler 16 geteilt. Das Ausgangssignal des ersten Zählers 16 ist rechteckförmig und es bildet das erste Eingangssignal eines Phasendetektors 18. Dem Eingang eines zweiten spannungsgesteuerten Oszillators 20 wird eine Bezugsspannung Vq zugeführt. Die Ausgangsfrequenz des zweiten spannungsgesteuerten Oszillators 20 wird in einem zweiten Zähler 22 geteilt, so daß ein rechteckförmiges Bezugssignal entsteht, das dem zweiten Eingang des Phasendetektors 18 zugeführt wird. For the sake of simplicity, the components described in a specific figure are each provided with the same reference symbols in the description of the subsequent figures. The structure and the mode of operation of the analog-digital converter according to FIG. 1 have already been described in German patent application P 23 31 457 (DT-OS 2 331 457), but will be discussed again in the following for the sake of completeness. According to FIG. 1, the voltage ν _χ to be converted is fed to a first voltage-controlled oscillator 14 via an input resistor 12 which has a resistance value R ^. The voltage-controlled oscillator is designed as a circuit in such a way that its output frequency changes as a function of the input voltage. The output frequency of the first voltage controlled oscillator 14 is divided by a first counter 16. The output signal of the first counter 16 is rectangular and forms the first input signal of a phase detector 18. The input of a second voltage controlled oscillator 20 is supplied to a reference voltage Vq. The output frequency of the second voltage-controlled oscillator 20 is divided in a second counter 22, so that a rectangular reference signal is produced which is fed to the second input of the phase detector 18.

Der Phasendetektor 18 wirkt als Schaltung so, daß er ein Ausgangssignal abgibt, dessen Impulsbreite oder -dauer gleich der Phasendifferenz zwischen des rechteckförmigen Ausgangssignal des zweiten Zählers 22 und dem rechteckförmigen Ausgangssignal des ersten Zählers 16 ist. Der Phasendetektor 18 könnte eine bistabile Kippschaltung sein, die durch die Vorderflanke des rechteckföraigen Signals des einen Zählers gesetzt und durch die Vorderflanke des rechteckförmigen Signals des anderen Zählers rückgestellt wird. Der Phasendetektor könnte auch als logische Torschaltung ausgebildet sein, die das Vorhanden- The phase detector 18 acts as a circuit in such a way that it emits an output signal whose pulse width or duration is equal to the phase difference between the square-wave output signal of the second counter 22 and the square-wave output signal of the first counter 16. The phase detector 18 could be a bistable multivibrator that is set by the leading edge of the rectangular signal of one counter and is reset by the leading edge of the rectangular signal of the other counter . The phase detector could also be designed as a logical gate circuit, which

509808/0710509808/0710

sein des logischen Wertes "eins" des Signals des zweiten Zählers 22 und des logischen Wertes "null" des Signals des ersten Zählers 16 feststellt.being the logic value "one" of the signal of the second Counter 22 and the logical value "zero" of the signal des first counter 16 detects.

Das Ausgangssignal 24 des Phasendetektors wird einem Filter 26 zugeführt, das ein Signal abgibt, dessen mittlerer Gleichstromwert proportional zur Impulsbreite des Ausgangssignals 24 des Phasendetektors ist. Die Filterausgangsspannung wird mit umgekehrter Polarität an den Eingang des ersten spannungsgesteuerten Oszillators 14 über einen Rückführungswiderstand 28 mit einem Widerartandswert R~ zugeführt.The output signal 24 of the phase detector is passed to a filter 26, which emits a signal whose mean DC value is proportional to the pulse width of the output signal 24 of the phase detector is. The filter output voltage is voltage-controlled with reverse polarity at the input of the first Oscillator 14 is supplied via a feedback resistor 28 with a resistance value R ~.

Wenn Gegenkopplung vorgesehen ist, dann arbeitet die oben beschriebe Schaltung als eine phasenstarre Schleife. (Die Arbeitsweise und die Anwendung von phasenstarren Schleifen ist in dem Buch "Phaselock Techniques¹¹ von Floyd M. Gardner, Wiley, 1966 beschrieben). Das heißt, daß die Schaltung von selbst einen stetigen Zustand oder einen Ruhesustand sucht, b©i dem dl« nrequtng ö«« resfctsskiörmigen Ausgangssignals des ersten Zählers 16 gleich der Frequenz des rechteckföraigen Ausgangssipmlg «ä©3 zweiten Zählers 22 ist. Dies läßt sich dadweh erklir€m₀ ä&B irgend ein Frequenzunterschied zwischen dem beiden rmM^M^mtgm ßlpiöXts Su ei«·» Phaeeuunterschied führt, der von dem ftiaseadetektor 18 erkannt wird, wodurch sich ein Korrektursignal ergibt, das dem ersten sp&mungsgesteuerten. Oszillator 14 über den Rückkopplungs- ^M@FEtand 28 sug®führt wird. V&wi sich dl« Schaltung In eines stetigen Erstand oder ©inem Ruhezustand befindet, dann liegt eine Euhespansmmg ¥« am Eingang des ersten spannungsgesteuerten Oszillators an.When negative feedback is provided, the circuit described above operates as a phase locked loop. (The mode of operation and the application of phase-locked loops is described in the book "Phaselock Techniques ¹¹ by Floyd M. Gardner, Wiley, 1966). This means that the circuit looks for a steady state or a quiescent state by itself, before the dl is "nrequtng ö« «resfctsskiörmigen output of the first counter 16 is equal to the frequency of the rechteckföraigen Ausgangssipmlg" ä © 3 second counter 22nd This can be dadweh erklir € m ₀ ä & B any frequency difference between the two RMM ^ m ^ MTGM ßlpiöXts Su ei " · "Phaeeuunter resulting difference, which is recognized by the ftiaseadetektor 18, resulting in a correction signal mung controlled the first sp &. is oscillator 14 sug®führt on the feedback ^ M @ FEtand 28th V wi is dl" circuit in a steady bought or © is in a state of rest, then a Euhespansmmg ¥ «is applied to the input of the first voltage-controlled oscillator.

ORIGINAL INSPECTEDORIGINAL INSPECTED

509808/0710509808/0710

Wenn sich die unbekannte Eingangsspannung ändert, wodurch dann das Eingangssignal für den ersten spannungsgesteuerten Oszillator von dem Ruhewert der Spannung abweicht, dann spricht der erste spannungsgesteuerte Oszillator 14 dadurch an, daß sich die Frequenz seines Ausgangssignals ändert. Die Frequenzänderung wird von dem Phasendetektor 18 als eine Phasenänderung erkannt und das Filterausgangssignal wird an den Eingang des ersten spannungsgesteuerten Oszillators 14 zurückgeführt, wodurch das Eingangssignal des ersten spannungsgesteuerten Oszillators auf den Ruhewert der Spannung zurückgeführt wird. Wenn die Schaltung wieder einen stetigen oder Ruhezustand erreicht, dann befindet sich das Eingangssignal des ersten spannungsgesteuerten Oszillators 14 auf dem Ruhe wert der Spannung und die Impulsbreite des Signals am Ausgang des Phasendetektors ist eine Funktion der Differenz zwischen V_x und V_Q.If the unknown input voltage changes, as a result of which the input signal for the first voltage-controlled oscillator then deviates from the quiescent value of the voltage, then the first voltage-controlled oscillator 14 responds in that the frequency of its output signal changes. The frequency change is detected by the phase detector 18 as a phase change and the filter output signal is fed back to the input of the first voltage controlled oscillator 14, whereby the input signal of the first voltage controlled oscillator is fed back to the quiescent value of the voltage. When the circuit reaches a steady or idle state again, the input signal of the first voltage controlled oscillator 14 is at the quiescent value of the voltage and the pulse width of the signal at the output of the phase detector is a function of the difference between V _x and V _Q.

Eine Digitalzahl, die eine Funktion der unbekannten Eingangsspannung ist, kann man dadurch erhalten, daß man das Ausgangssignal 24 des Phasendetektors 18 als ein Steuersignal für einen Ausgangszähler 30 verwendet, der eine Bezugsfrequenz, beispielsweise das Ausgangssignal des zweiten spannungsgesteuerten Osziallators 20 auszählt. Die Digitalzahl kann in einem Halteregister 32 gespeichert werden, wobei man die Digitalzahl dazu verwendet, eine numerische Anzeigevorrichtung anzusteuern, die den Wert der unbekannten Eingangsspannung gemäß den Figuren 2 und 3 anzeigt.A digital number that is a function of the unknown input voltage can be obtained by taking the output signal 24 of the phase detector 18 is used as a control signal for an output counter 30 which has a reference frequency, for example the output of the second voltage controlled Osciallator 20 counts out. The digital number can be stored in a holding register 32 using the Digital number used to drive a numerical display device that shows the value of the unknown input voltage according to Figures 2 and 3 indicates.

Bei verschiedenen Anwendungen des Analog-Digital-Umsetzers nach Fig. 1 kann es notwendig sein, Änderungen der Eigenschaften des spannungsgesteuerten Oszillators 14 zu kompensieren. Ein erwünschter Arbeitspunkt des spannungsgesteuerten Oszillators 14, d.h. die Ruhespannung V_Q und die Ruhefrequenz des spannungsgesteuerten Oszillators, die der Ruhespannung entspricht, werden gewöhnlich durch den Wert von ein oder zweiIn various applications of the analog-to-digital converter according to FIG. 1, it may be necessary to compensate for changes in the properties of the voltage-controlled oscillator 14. A desired operating point of the voltage controlled oscillator 14, that is, the quiescent voltage V _Q and the quiescent frequency of the voltage controlled oscillator, which corresponds to the quiescent voltage, are usually given by the value of one or two

509808/0710509808/0710

Bauelementen, Widerständen oder Kondensatoren bestimmt, die mit dem spannungsgesteuerten Oszillator verschaltet sind. Da der spannungsgesteuerte Oszillator 14 in -einer phasenstarren Schleife arbeitet, ist die Frequenz des spannungsgesteuerten Oszillators im abgeglichenen Zustand immer gleich der Ruhefrequenz und eine Änderung der Eigenschaft des spannuhgsgesteuerten Oszillators wird sich in einer Änderung der Ruhespannung V_Q ausdrücken. Diese Änderung der Ruhespannung V_Q führt dazu, daß die Impulsbreite des Ausgangssignals des Phasendetektors 18 um eine Komponente verschoben ist, die zu der Änderung der Ruhespannung gegenüber dem erwünschten Wert in Beziehung steht. In Abhängigkeit von der Größe der Verschiebung und der erwünschten Genauigkeit der Spannungsumsetzung kann es notwendig sein, eine Verschiebungskompensation vorzusehen. Diese Verschiebungskompensation kann durch eine Analogschaltung dadurch erreicht werden, daß eine Verschiebungskompensationsspannung am Eingang des spannungsgesteuerten Oszillators 14 hinzuaddiert oder abgezogen wird. Bei einer bevorzugten Ausführungsform wird die Verschiebungskompensation in der Digitalschaltung dadurch erreicht, daß man den Ausgangszähler 30 auf eine Nummer voreinstellt, die die Verschiebungskomponente für die Impulsbreite des Aüsgangssignals des Phasendetektors 18 darstellt. Die. Verschiebungskompensation kann von Hand eingestellt werden, wenn der spannungsgesteuerte Oszillator 14 gute LangzeitStabilitätseigenschaften aufweist, oder sie kann automatisch durchgeführt werden, wie es in der Ausführungsform nach den Figuren 2 und 3 dargestellt ist, wenn man eine Verschiebungskompensation von Hand vermeiden möchte oder wenn der spannungsgesteuerte Oszillator verhältnismäßig schlechte langzeitige Stabilitätseigenschaften aufweist.Components, resistors or capacitors determined, which are connected to the voltage-controlled oscillator. Since the voltage-controlled oscillator 14 works in a phase-locked loop, the frequency of the voltage-controlled oscillator in the balanced state is always equal to the rest frequency and a change in the property of the voltage-controlled oscillator will be expressed in a change in the rest voltage V _Q. This change in the quiescent voltage V _Q results in the pulse width of the output signal of the phase detector 18 being shifted by a component which is related to the change in the quiescent voltage from the desired value. Depending on the size of the shift and the desired accuracy of the voltage conversion, it may be necessary to provide a shift compensation. This displacement compensation can be achieved by an analog circuit in that a displacement compensation voltage is added or subtracted at the input of the voltage-controlled oscillator 14. In a preferred embodiment, the offset compensation in the digital circuit is achieved by presetting the output counter 30 to a number which represents the offset component for the pulse width of the output signal of the phase detector 18. The. Displacement compensation can be set manually if the voltage-controlled oscillator 14 has good long-term stability properties, or it can be carried out automatically, as shown in the embodiment according to FIGS has relatively poor long-term stability properties.

Wenn bei Anwendung der Gegenkopplung auf das Eingangssignal des ersten spannungsgesteuerten Oszillators 14 die Umsetzerschaltung den Ruhezustand erreicht _t dann befindet sich dasWhen the converter circuit obtained by applying negative feedback to the input signal of the first voltage-controlled oscillator 14 _t then the idle state is the

509808/Ö710509808 / Ö710

Eingangssignal fur den ersten spannungsgesteuerten Oszillator 14 wieder auf dem Ruhewert der Spannung, wodurch die Anforderung an die Linearität des ersten spannungsgesteuerten Oszillators über den vollen Bereich der unbekannten Eingangs spannungen wesentlich vermindert ist. Die Verwendung der Gegenkopplung macht nur zwei Präzisionswiderstände R~ und R. anstelle eines dutzend oder von mehr Widerständen erforderlich, die in Umsetzerschaltungen notwendig sind, die ein Verfahren mit allmählicher Annäherung an den gewünschten Wert in aufeinanderfolgenden Schritten ausnutzen,Input signal for the first voltage controlled oscillator 14 returns to the quiescent value of the voltage, thereby reducing the linearity requirement of the first voltage-controlled oscillator is significantly reduced over the full range of the unknown input voltages. The use of negative feedback makes only two precision resistors R ~ and R. instead of one dozen or more resistors required in converter circuits are necessary to follow a procedure with gradual approach to the desired value in successive Take advantage of steps

Theoretisch könnten die beiden spannungsgesteuerten Oszillatoren 14 und 20 mit der gleichen Frequenz betrieben werden, jedoch ist dies unter Umständen nicht praktisch, wenn beispielsweise beide Oszillatoren aus dem gleichen Halbleiterp lättchen hergestellt sind, da dann genügend gegenseitige Wirkung zwischen den Oszillatorschaltungen vorliegt, so daß sie nicht als unabhängige spannungsgesteuerte Oszillatoren arbeiten können, und ihre Ausgangssignale würden statt dessen starr auf einer ihrer gemeinsamen harmonischen Frequenzen liegen. Deshalb wird in der Praxis die Rühefrequenz des ersten spannungsgesteuerten Oszillators 14 geringfügig gegenüber der Bezugsfrequenz des zweiten spanmmgsgesteuerten Oszillators_f die der Spannung V„ entspricht, versetzt, damit eine starre Einstellung auf eine Harmonische vermieden wird. Um diesen Unterschied in den Arbeitsfrequenzen der spannungsgesteuerten Oszillatoren 14 und 20 zu kompensieren, teilt der erste Zähler 16 die Ruhefrequenz durch den Faktor N und der zweite Zähler 22 teilt die Bezugsfrequenz durch den Faktor M, so daß während des Ruhezustands die Frequenzen der beiden rechteckförmigen Signale, die dem Phasendetektor 18 zugeführt werden, gleich sind.Theoretically, the two voltage-controlled oscillators 14 and 20 could be operated at the same frequency, but this may not be practical if, for example, both oscillators are made from the same semiconductor chip, since there is then enough mutual action between the oscillator circuits so that they do not can operate as independent voltage controlled oscillators and their output signals would instead be rigidly at one of their common harmonic frequencies. Therefore, in practice, the idle frequency of the first voltage-controlled oscillator 14 is slightly offset from the reference frequency of the second voltage-controlled oscillator _f, which corresponds to the voltage V ", so that a rigid setting to a harmonic is avoided. To compensate for this difference in the operating frequencies of the voltage-controlled oscillators 14 and 20, the first counter 16 divides the quiescent frequency by the factor N and the second counter 22 divides the reference frequency by the factor M, so that the frequencies of the two square-wave signals during the quiescent state fed to the phase detector 18 are the same.

509808/0710509808/0710

Es ist vorteilhaft, wenn die beiden spannungsgesteuerten Oszillatoren 14 und 20 in ihren Betriebseigenschaften, so genau wie möglich aneinander angepaßt sind, wie es sich ergeben würde, wenn sie beide aus dem. gleichen Halbleiterplättchen hergestellt wären, weil dann nämlich bestimmte Faktoren, wie Temperaturänderungen,ähnliche und sich selbst kompensierende Wirkungen in beiden Schaltungen aufweisen würden. Venn sich beispielsweise bei einer Änderung der Umgebungstemperatur die Bezugsfrequenz des zweiten spannungsgesteuerten Oszillators ändert, dann tritt eine ähnliche Änderung der Ruhefrequenz des ersten spannungsgesteuerten Oszillators 14 auf. Bei einer Änderung der Ruhefrequenz des zweiten spannungsgesteuerten Oszillators 20 wird sich die Zeitdauer des rechteckförmigen Signals am Ausgang des zweiten Zählers 22 ändern und die Differenz in der Phase wird automatisch diese Änderung kompensieren, damit die gleiche Rückkopplungsspannung dem Eingang des ersten spannungsgesteuerten Oszillators 14 zugeführt wird.It is advantageous if the two voltage-controlled oscillators 14 and 20 in their operating properties so are matched to each other as closely as possible, as would be the case if they were both taken from the. same semiconductor die would be made because then namely certain factors, such as temperature changes, similar and self-compensating Would have effects in both circuits. If, for example, the ambient temperature changes, the If the reference frequency of the second voltage controlled oscillator changes, then a similar change in the quiescent frequency occurs of the first voltage controlled oscillator 14. When there is a change in the rest frequency of the second voltage-controlled Oscillator 20 will change the duration of the square-wave signal at the output of the second counter 22 and the Difference in phase will automatically compensate for this change to allow the same feedback voltage to the input of the first voltage controlled oscillator 14 is supplied.

Die oben beschriebene Ausführungsform der Spannungsumsetzerschaltung enthält eine Bezugsspannungsquelle mit einer Bezugsspannung Vn, einen zweiten spannungsgesteuerten Oszillator und einen zweiten Zähler, durch die eine rechteckförmige Bezugs^ spannung für den Phasendetektor 18 gebildet werden. Bei bestimmten Anwendungen kann der spannungsgesteuerte Oszillator durch einen kristallgesteuerten Oszillator ersetzt werden. Solch eine Anwendung ist in den Figuren 2 und 3 dargestellt.The above-described embodiment of the voltage converter circuit contains a reference voltage source with a reference voltage Vn, a second voltage controlled oscillator and a second counter through which a rectangular reference ^ voltage for the phase detector 18 are formed. With certain Applications, the voltage controlled oscillator can be replaced by a crystal controlled oscillator. Such an application is shown in FIGS.

In Fig. 2 ist das Blockschaltbild eines Voltmeters dargestellt, das den Analog-Digital-Umsetzer mit phasenstarrer Schleife nach Fig. 1 verwendet, wobei die unbekannte umzusetzende Spannung V^ dem normalerweise geschlossenen Kontakt 41 eines einpoligen Schalters 42 mit zwei Schaltstellungen zugeführt A^ird. Dem normalerweise offenen Kontakt 43 des Schalters 42 wird ein Bezugspotential, von beispielsweise OVoIt oder Masse-In Fig. 2 the block diagram of a voltmeter is shown, which uses the analog-to-digital converter with phase-locked loop of FIG. 1, the unknown to be converted Voltage V ^ the normally closed contact 41 of a single-pole switch 42 with two switch positions supplied A ^ ird. The normally open contact 43 of switch 42 a reference potential, for example OVoIt or ground

50 980 8/07 10.,50 980 8/07 10.,

potential zugeführt. Der Anschluß 44 des Schalters 42 ist mit dem Eingangswiderstand 12 verbunden. Ein Bezugsoszillator ,, 20 steuert einen Zähler 22 an, der ein festes Bezugsfrequenzsignal abgibt, das einem Eingang eines Phasendetektors 18 zugeführt wird. In ähnlicher Weise steuert der spannungsgesteuerte Oszillator 14 den Zähler 16 an", so daß ein Signal an den zweiten Eingang des Phasendetektors 18 abgegeben wird. Das in der Pulsseite veränderliche Ausgangssignal des Phasendetektors 18 wird zu einer als Verbindungspunkt ausgebildeten Addierstelle 45 über die Rückführungsimpedanz 28 zurückgeführt. Der Addierstelle 45 wird eine Vorspannung 46 über einen Vorwiderstand 47 zugeführt. Das Filter 26 filtert das an der Addierstelle 45 anliegende Signal und gibt ein Signal an den Eingang des spannungsgesteuerten Oszillators 14 ab.. Das in der Pulsbreite veränderliche Analogausgangssignal des Phasendetektars 18 wird für den Zähler 30 als Steuersignal verwendet, der dann die Anzahl der Impulse des Bezugsoszillators 20, die während des in der Pulsbreite veränderlichen Analogausgangssignals .des Phasendetektors 18 auftreten, zählt. Eine logische Steuerschaltung 48 spricht auf das Bezugssignal am Ausgang des Zählers 22 an und steuert die Wirkungsweise des Zählers.30, eines Halteregisters 32 und des Schalters,42. Eine Zahl, die die unbekannte Eingangsspannung V_x darstellt, wird in dem Zähler 30 angesammelt und an das Halteregister 32 übertragen. Das Halteregister 32 steuert eine logische Schaltung 49 zur Abschnittdekodierung an, die wiederum eine Ausleseeinrichtung 50 ansteuert, so daß die unbekannte Spannung Vy numerisch dargestellt wird.potential supplied. Terminal 44 of switch 42 is connected to input resistor 12. A reference oscillator ,, 20 controls a counter 22 to which outputs a fixed reference frequency signal which is supplied to one input of a phase detector 18th The voltage-controlled oscillator 14 controls the counter 16 in a similar manner, so that a signal is output to the second input of the phase detector 18. The output signal of the phase detector 18, which is variable in the pulse side, is fed back to an adder 45 via the feedback impedance 28, which is designed as a connection point A bias voltage 46 is fed to the adder 45 via a series resistor 47. The filter 26 filters the signal present at the adder 45 and outputs a signal to the input of the voltage-controlled oscillator 14 the counter 30 is used as a control signal, which then counts the number of pulses of the reference oscillator 20 that occur during the pulse width variable analog output signal .des phase detector 18. A logic control circuit 48 responds to the reference signal at the output of the counter 22 and controls the Effectiveness ise of the counter. 30, a holding register 32 and the switch, 42. A number representing the unknown input voltage V _x is accumulated in counter 30 and transferred to holding register 32. The holding register 32 controls a logic circuit 49 for section decoding, which in turn controls a read-out device 50 so that the unknown voltage Vy is represented numerically.

Die Wirkungsweise der wesentlichen Teile des Analog-Digital-Umsetzers wurde schon anhand von Fig. 1 erläutert.How the essential parts of the analog-to-digital converter work has already been explained with reference to FIG.

Durch den Vorwiderstand 47 wird es möglich, eine Ruhespannung Vq auszuwählen, bei der der spannungsgesteuerte Oszillator 14 am besten lineare und empfindliche Eigenschaften aufweist.The series resistor 47 makes it possible to select an open-circuit voltage Vq at which the voltage-controlled oscillator 14 has the best linear and sensitive properties.

50980 8/07 10 '50980 8/07 10 '

24278QQ24278QQ

■■■■■■

Etegafcive *RückkgppiungssganRUi|g, 4i? 4§ϊ* Addierstelle über den RUckführungswiderstand 28 zugeführt wird, d<<rt dazu_? den, mittlereil Wert der Eingangs, spannung für den spanaiirigsgesteuerten Oszillator. 14 auf dem Wert fler Ruhespannung V,. zu halten_?und derf augenblickliche Wert der Eingangsspaiinung für .den span^wgsge steuerten O^zillatQp 14 §ndert sich leshalb, wodurch irgend eine NichtllneaFität des spannungsgenteuerten Gi s ζ ill at or s, 14 zu einem Fehler in der. impulsbreite des analogen Au^gängs₇sign,al3 des Ehasendetektqrs 18 führen kann. Der Filter 26, hat die Aufgabe, Span^iangsschWaRkimgen zu begr£in2en_f die. am Eingang dfe's spanj^ÜEigsgesteuerten. Oszillators 14 entstehen, wodurch der Um^etzungsfehler begreiizt wirdj der aufgrund der. Nichtlinearität des spannungsgesteuerten Oszillators 14 auftritt.' Für die beschrieb.^ene Anordnung ist ein einpoliger Filter zweckmäßig .Für eine ins einzelne gehend«?, Analyse der verschiedenen Arten von Filtern, die in 4er Ohasenstarren Schleife verwendet werden können, sei hier auf das Buch ^Phaselock Techniques¹¹ von Gardner, insbesondere auf das Kapitel 2 und. den Anhang D verwiesen.Etegafcive * RückkgppiungssganRUi | g, 4i? 4§ϊ * adding point is supplied via the feedback resistor 28, d << r t in _addition? the mean value of the input voltage for the span controlled oscillator. 14 to the value of the open-circuit voltage V ,. to _keep? and the instantaneous value of the input voltage for the voltage-controlled oxygen supply 14 changes, which means that any non-integrity of the voltage-controlled voltage-controlled system results in an error in the. pulse width of the analog output ₇ sign, al3 of the family detector 18 can lead. The filter 26 has in2en the task of clamping ^ iangsschWaRkimgen to lim £ _f. at the entrance dfe's spanj ^ ÜEigsgesteuerten. Oscillator 14 arise, whereby the conversion error is limited due to the. Non-linearity of the voltage controlled oscillator 14 occurs. For the described. ^ene arrangement is a single-pole filter .For a detailed ?, continuously "Analysis of different types of filters that can be used in 4-Ohasenstarren loop is appropriate here to the book ^ Phaselock Techniques ¹¹ of Gardner, and in particular the chapter 2 and . refer to Appendix D.

Wie bereits welter oben erwähnt, arbeitet der spannungsgesteuerte Oszillator 14 normalerweise mit einer Ruhe spannung* V_Q an seinem Eingang, was dazu führt, daß das in der Impulsbreite veränderliche analoge Ausgangssignal des Phasendetektors 18 und der sich ergebende Zähierwert im Ausgangszähler 30 eine Funktion der Eingangsspannung V_x und der Ruhearbeitsspannung Vq des spannungsgesteuerten Oszillators 14 ist. Die Verhältnisse werden weiterhin dadurch schwieriger, daß irgendwelche Änderungen in den Eigenschaften des spannungsgesteuerten Oszillators 14, die sich durch Temperaturänderungen des spannungsgesteuerten Oszillators 14 ergeben können, die Ruhespannung V_Q beeinflussen können. Eine geringere Wirkung auf die RühearbeitsspannungAs already mentioned above, the voltage-controlled oscillator 14 normally works with a quiescent voltage * V _Q at its input, which means that the pulse-width variable analog output signal of the phase detector 18 and the resulting count value in the output counter 30 are a function of the input voltage V _x and the quiescent work voltage Vq of the voltage controlled oscillator 14 is. The situation is made more difficult by the fact that any changes in the properties of the voltage controlled oscillator 14, which may result from changes in the temperature of the voltage controlled oscillator 14, can affect _{the quiescent voltage V Q.} Less effect on the stirring work voltage

ORIGINAL INSPECTEDORIGINAL INSPECTED

des nparinungsgesteuerten Oszillators 14 ergibt sich dann, wenn die frequenz des Bezugsoszillators, 20 sich geringfügig ändert, wie beispielsweise aufgrund einer Temperaturänderung. Um eine Zahl zu erhalten, die nur zu dar Eingangs-s;·<jrmung Vv- proportional ist, kann es notwendig sein, die Ruhespannung Vq und irgendwelche Veränderungen^ die sie erfährt, zu kompensieren. Ein wesentlicher Gesiehtspunkt der bevorzugten Ausführun^sfqrm des ABalog-Digitalumsetzers nach Fig. 2 ist die Verwendung vo|| ausschließlich digitaler Technik zur automatischen^ Kompensation der Ruhespannung und ihrer Änderungen. Die logische Efteuerschaltung 48 enthält Steuerzähler und Steuerlogikj wif sie in Einzelheiten in Fig. 3 dargestellt sind und zur Kompensation der Ruhespannung V_Q dienen. Diese Kompensation wird dadurch erreicht, daß eine Spannungsumsetzung in zwei Zyklen aufgeteilt wird. Während des ersten Zyklus wirkt die logische Steuerschaltung 48 auf den Schalter 42 so ein, wie es durch eine gestrichelte Linie 51 angedeutet i:;t, so daß ein Bezugspotential, beispielsweise Hasse oder eine. Spannung von O Volt der Eingangsimpedanz 12 zugeführt wird. Das sich ergebende in der Impulsbreite veränderliche analoge Ausgangssignal des Phasendetektors 18 wird dazu verwendet, den Zähler 30 anzusteuern und die logische Steuerschaltung 48 steuert den Zähler 30 so an, so daß er nach unten zählt, so daß aa Ende des ersten Zyklus der Zähler um eine Zahl ins. negative gezählt hat, die der Zahl der Impulse des Bezugsoszillators 20 entspricht, die während der Impulsbreite des analogen Ausgangssignals des Phasendetektors 18 aufgetreten ist. Diese Anzahl ist eine Funktion der Ruhespahnung V«, die am Eingang des spannungsgesteuerten Oszillators 14 vorliegt. Während des zweiten Zyklus betätigt die logische Steuerschaltung 48 den Schalter 42, so daß die unbekannte Spannung ν_χ der Eingangsimpedanz 12 zugeführt wird. Das sich ergebende in der Iqpulsi. :·■ ι te of the parallel-controlled oscillator 14 results when the frequency of the reference oscillator 20 changes slightly, for example due to a change in temperature. In order to obtain a number which is only proportional to the input -s; · <jrmung Vv-, it may be necessary to compensate for the open-circuit voltage Vq and any changes it experiences. An essential point of view of the preferred embodiment of the ABalog digital converter according to FIG. 2 is the use of vo || exclusively digital technology for automatic compensation of the open-circuit voltage and its changes. The logic control circuit 48 contains control counters and control logic, as they are shown in detail in FIG. 3 and are used to compensate for the quiescent voltage V _Q. This compensation is achieved by dividing a voltage conversion into two cycles. During the first cycle, the logic control circuit 48 acts on the switch 42 as indicated by a dashed line 51 i:; t, so that a reference potential, for example Hasse or a. Voltage of 0 volts of the input impedance 12 is supplied. The resulting variable in the pulse width analog output signal of the phase detector 18 is used to control the counter 30 and the logic control circuit 48 controls the counter 30 so that it counts down so that aa the end of the first cycle of the counter by one Number ins. has counted negative, which corresponds to the number of pulses of the reference oscillator 20 that occurred during the pulse width of the analog output signal of the phase detector 18. This number is a function of the rest toothing V ″ which is present at the input of the voltage-controlled oscillator 14. During the second cycle, the control logic circuit 48 operates the switch 42 so that the unknown voltage ν _{χ is applied to} the input impedance 12. The resulting in the Iqpulsi. : · ■ ι te

3 808/07103 808/0710

INSPECTEDINSPECTED

veränderliche analoge Ausgangssignal des Phasendetektors steuert Wiieaerum' den' Zähler 30 aii; jVdochwird durctldie logisch^Je'Steuerschaltung 48 'der' ZShler^: 30 so angesteuert, 'daß er nac^dbdnweiter^' zahlt.* Die ^;Anzahl^; der Impulse, die wahrend des zweiten^ Zykliis gezählt "wird, ist" dann gleich der Anzahl ' '' der impülsV des' Bez^gWskilia'töxkV''die während der Impuls-' ^l breite; dös 'analogen Ausgangssignals" des Phasendetektors· aufgetreten' sind. Öidse Anzähl Ist feine Funktion der Ruhe- ' ' spannung V^ sowie der 'unbekannten^f Spannung'T_Y,'die gemessene" * wird. Bei Beginn des -zweiteh' Zyklus enthalt der Zähler 30 ' einen um" einen Wert uerjaindiert en Zähler stand, der der Rühe-' spannung T_n entspricht" und 'bei'Beendiguhg dies zweiten Zyklus enthält der Zähler einfen Zählerstand', der der unbekannten Spannung V_Yf" die gemessen werden' soll, proportional' i'st, da die Ruhespannung _t die während des zweiten Zyklus gemessen wird, den Wert der Rühespannung, der während des ersten Zyklus zusammengetragen worden ist, auslöschte Der in dem Wähler gespeicherte Zählerstand, der der unbekannten Spannung, die gemessen werden soll, proportional ist, wird dann an das' Halteregister 32 übertragen und er wird darin durch die logische Schaltung 49 zur abschnittweisen Decodierung dekodiert, die ' ^: wiederum die Ausleseeihrichtung 50 ansteuert, so jiaÖ eine sichtbare Darstellung "des Wertes der gemessenen Spannung abgegeben wird. Das dem Schalter 42 zugeführte Bezugspoteritial ist gemäß dier obigen Beschreibung das Massepotential, jedoch ist es für den Fachmahn offenbar„ daß auch andere Spannungen als Bezugspotential verwendet werden können.variable analog output signal of the phase detector controls Wiieaerum 'the' counter 30 aii; jVdochwird durctldie logical ^J e'Steuerschaltung 48 'of the' ^ZShler: 30 driven so 'that he nac ^ ^ dbdnweiter' pay * ^The;. Number ^; of pulses counted during the second Zykliis ^ "is is," then equal to the number '''of the impülsV' Bez ^ gWskilia'töxkV''die during the pulse ^"l broad; dös '"are the analog output signal of the phase detector occurred ·'. Öidse Anzähl Is fine function of the rest '' voltage V ^ and the 'unknown ^f Spannung'T _Y,' the measured" is *. At the start of the second cycle, the counter 30 ' _{contains a counter reading "a value which has been reduced by a value which corresponds to the resting voltage T n} " and "at the end of this second cycle, the counter contains a counter reading" that of the unknown Voltage V _Yf "to be measured", proportional to "i", since the rest voltage _t measured during the second cycle erased the value of the rest voltage accumulated during the first cycle. The count stored in the selector, which is proportional to the unknown voltage that is to be measured, is then transferred to the 'holding register 32 and is decoded therein by the logic circuit 49 for decoding in sections, which' ^: in turn controls the readout direction 50, so a visible representation " the value of the measured voltage is output. The reference potential supplied to the switch 42 is, according to the description above, the ground potential, but it is obvious to those skilled in the art “that other voltages can also be used as reference potential.

In Fig. 3 ist ein mehr Einzelheiten enthaltendes logisches Schaltbild teilweise als Blockschaltbild des Analog-Digital-Umsetzers nach'Fig. 2 zur Messung von¹ Eingangsspannungen, die zwischen 0 und 2 Volt liegen, dargestelltJ'Gemäß'Fig. 3 '"' 'wird die unbekannte" Eingangsspannung V„ dem normalerweiseIn Fig. 3 is a more detailed containing logic circuit diagram partially as a block diagram of the analog-digital converter according to'Fig. 2 for measuring ¹ input voltages between 0 and 2 volts, shown according to Fig. 3 '"" ' becomes the unknown "input voltage V" dem normally

5038.08/jOKU,,5038.08 / jOKU ,,

geschlossenen Kontakt 41 des Schalters 42 zugeführt. Da in der bevorzugten Ausführungsform der Schalter 42 ein elektronischer Schalter 1, wird die Eingangsspannung V„ durch Dioden 55 und 56 begrenzt, so daß der normalerweise geschlossene Kontakt 41 des Schalters 42 nicht auf ein Potential absinken kann, das niedriger als Masse ist oder auf eine höhere Spannung ansteigen kann als die positive Spannung 57, so daß dadurch der elektronische Schalter geschützt wird. Mit der Eingangsimpedanz 12 und der Rückführungsimpedanz 28 ist ein einstellbares Potentiometer in Reihe geschaltet und der Abgreifarm des Potentiometers 61 ist mit der Addierstelle 45 verbunden.closed contact 41 of the switch 42 supplied. Since in the preferred embodiment the switch 42 is an electronic Switch 1, the input voltage V "is made by diodes 55 and 56 limited so that the normally closed contact 41 of the switch 42 does not drop to a potential can, which is lower than ground or can rise to a higher voltage than the positive voltage 57, so that thereby the electronic switch is protected. With the input impedance 12 and the feedback impedance 28 is an adjustable one Potentiometer connected in series and the tap arm of the potentiometer 61 is connected to the adder 45.

Eine Möglichkeit zur Kompensierung der Nichtlinearitäten und der Drifteigenschaften des spannungsgesteuerten Oszillators 14 besteht darin, den Filter 26 als einen aktiven Filter auszubilden. Dies macht es jedoch erforderlich, eine verhältnismäßig komplexe Verstärkerschaltung in dem Filter zu verwenden. Bei der bevorzugten Ausführungsform nach Fig. 3 wird ein einfacher passiver Filter 26 aus einem Widerstand 58 und einem Kondensator 59 verwendet, durch den der Betrag der Spannungsänderungen, der am Eingang des spannungsgesteuerten Oszillators 14 auftreten kann, begrenzt wird. Der Phasendetektor 18 enthält eine Phasendetektorschaltung 64, die einen elektronischen Schalter 65 steuert. Der normalerweise geschlossene Kontakt des Schalters 65 ist mit Masse verbunden, während der normalerweise offene Kontakt 67 des Schalters 65 mit einer.Spannung verbunden ist, die von einer Zener-Diode 62 abgegeben wird, die mit einer positiven Spannung Vngp gespeist wird, die über einen Strombegrenzungswiderstand 63 zugeführt wird. Der Anschluß 68 des Schalters 65 ist mit einem Rückkopplungswiderstand 28 verbunden und er bildet den Ausgang des Phasendetektors 18.One way to compensate for the non-linearities and drift properties of the voltage controlled oscillator 14 consists in forming the filter 26 as an active filter. However, this requires a proportionate to use complex amplifier circuit in the filter. In the preferred embodiment of FIG. 3, a simple passive filter 26 consisting of a resistor 58 and a capacitor 59 is used, through which the amount of voltage changes occurring at the input of the voltage controlled oscillator 14 can occur is limited. The phase detector 18 includes a phase detector circuit 64 which is an electronic Switch 65 controls. The normally closed contact of the switch 65 is connected to ground, while the normally open contact 67 of switch 65 with a voltage is connected, which is output by a Zener diode 62, which is fed with a positive voltage Vngp, which is across a current limiting resistor 63 is supplied. The connection 68 of the switch 65 is provided with a feedback resistor 28 connected and it forms the output of the phase detector 18.

Bei der Ausführungsform nach Fig. 1 dient die von der Zener-Diode 62 entwickelte Bezugsspannung auch als Vorspannung, die dem Vorspannungswiderstand 47 zugeführt wird.In the embodiment of FIG. 1, the reference voltage developed by the Zener diode 62 also serves as a bias voltage, the the bias resistor 47 is supplied.

509808/0 710509808/0 710

Die logische Steuerschaltung 48 weist einen Inverter 71 auf, der eine logische Umkehrung des Ausgangssignals des Phasendetektors vornimmt und dann dieses Signal einem Eingang eines UND-Gliedes 72 zuführt. Der zweite Eingang des UND-Gliedes 72 wird von dem Ausgangssignal des Bezugsoszillators 20 gespeist. Ein Zähler 73 mit dem Teilfaktor 10 wird von dem Ausgangssignal des Zählers 22 ,mit einem Teilfaktor von 4096 gespeist. Der Zähler 73 mit dem Teilfaktor 10 speist einen Zähler 74 mit dem Teilfaktor 8. Die Zähler 73 und 74 zählen damit 80 Zyklen des Ausgangssignals des Zählers 22 mit dem Teilfaktor 4096. Ein Ausgang 8 des Zählers 73 mit dem Teilfaktor 10 speist ,einen Eingang von UND-Gliedern 75 und 76. Ein Außgang 9 des Zählers 73 mit dem Teilfaktor 10 speist einen Eingang des UND-Gliedes 77. Ein Ausgang 70 des Zählers 74 mit dem Teilfaktor 8 weist den anderen Eingang der UND-Glieder 75 und 77 und ein Ausgang 30 des Zählers 74 mit dem Teilfaktor 8, speist den anderen Eingang des UND-Gliedes 76. Damit wird das Ausgangssignal des UND-Gliedes 75 für den 79. Zählschritt der 80-Zählschritte, die von den Zählern 73 und 74 gezählt werden, vorhanden sein. Entsprechend wird das UND-Glied 79 ein Ausgangssignal aufweisen, das während des 39. der 80-Zählschritte vorhanden ist und der Ausgang des UND-Glijedes 77 wird während des 80.Zählschrittes vorhanden sein. Der Ausgang 0-9 des Zählers 74 ist mit dem Eingang "Gib--frei" des Auf-Ab-Zählers 30 verbunden. Der Ausgang 0-39 des Zählers 74 mit dem Teilfaktor 8 steuert den Eingangsschalter 42. Der Ausgang des UND-Gliedes 75 setzt einen Eingang des UND-Gliedes 78. Der Ausgang des UND-Gliedes 76 setzt einen Eingang des UND-Gliedes 79 und der Ausgang des UND-Gliedes 77 wird durch eine Invertierschaltung 80 invertiert. Der andere Eingang der UND-Glieder 78 und 79 wird jeweils von dem Ausgang der UND-Schaltung 72 gespeist. Der Ausgang des UND-Gliedes 78 steuert den Eingang "auf" des Auf-Ab-Zählers 30 an. Der Ausgang des UND-Gliedes steuert den Eingang "ab" des Auf-Ab-Zählers 30 an und der Ausgang der Invertierschaltung oder des Inverters 80 speist den EingangThe logic control circuit 48 has an inverter 71 which is a logic inversion of the output signal of the phase detector undertakes and then feeds this signal to an input of an AND gate 72. The second input of the AND gate 72 is fed by the output signal of the reference oscillator 20. A counter 73 with the division factor 10 is from the output signal of the counter 22, fed with a partial factor of 4096. Of the Counter 73 with the partial factor 10 feeds a counter 74 with the partial factor 8. The counters 73 and 74 thus count 80 cycles of the output signal of the counter 22 with the partial factor 4096. An output 8 of the counter 73 with the partial factor 10 feeds , an input of AND gates 75 and 76. An output 9 of the Counter 73 with the partial factor 10 feeds an input of the AND element 77. An output 70 of the counter 74 with the partial factor 8 shows the other input of AND gates 75 and 77 and an output 30 of the counter 74 with the division factor 8, feeds the other input of the AND gate 76. So that the output signal of the AND gate 75 for the 79th counting step of the 80 counting steps, which are counted by the counters 73 and 74 will be present. Accordingly, the AND gate 79 will have an output signal during the 39th of the 80 counting steps is present and the output of AND gate 77 will be present during the 80th counting step. The exit 0-9 of the counter 74 is connected to the "Give - free" input of the up-down counter 30 connected. The output 0-39 of the counter 74 with the division factor 8 controls the input switch 42. The output of AND gate 75 sets an input of AND gate 78. The output of AND gate 76 sets an input of AND gate 79 and the output of the AND gate 77 is inverted by an inverting circuit 80. The other input of the AND gates 78 and 79 is taken from the output of the AND circuit, respectively 72 fed. The output of the AND element 78 controls the “up” input of the up-down counter 30. The output of the AND gate controls the input "down" of the up-down counter 30 and the output the inverter circuit or the inverter 80 feeds the input

509808/0710509808/0710

"Last" des Halteregisters 32.Holding register 32 "load".

Die Wirkungsweise des Spannungsumsetzers ist zwar im wesentlichen die gleiche, wie sie in Fig. 2 beschrieben worden ist, jedoch sei darauf hingewiesen, daß die Spannung, die der Rückführungsimpedanz 28 zugeführt wird, dem Massepotential entspricht oder gleich der Bezugsspannung ist, die von der Zener-Diode 62 abgegeben wird, je nachdem wie es durch die Arbeitsweise des Schalters 65 aufgrund der Phasendetektorschaltung 64 bestimmt wird. Die mittlere Spannung, die an dem Anschluß des Schalters 65 erscheint, wird proportional zu dem analogen Zeitausgangssignal des Phasendetektors 64 sein. Selbst wenn die mittlere Rückkopplungsspannung, die der Rückführungsimpedanz 28 zugeführt wird, immer positiv ist, liegt eine negative Rückkopplung vor, da die Addiersteile 45 so vorgespannt ist, daß sie auf einer positiven Spannung arbeitet. Dies läßt sich am besten anhand eines Beispiels erläutern. Es sei einmal angenommen, daß das Einstellpotentiometer 61 null Ohm aufweist, daß die Eingangsimpedanz und die Rückführungsimpedanz 12 und 28 aus gleichen Widerständen bestehen, daß die Addierstelle 45 so vorgespannt ist, daß sie bei +5V arbeitet und daß die Bezugsspannung, die von der Zenerdiode gebildet wird, + 10'Volt beträgt. Da der Eingangswiderstand und der Rückkopplungswider st and den gleichen Wert haben, wird der Spannungsabfall an jedem dieser Widerstände gleich sein. Wenn die Eingangsspannung V_x = O Volt ist, dann liegen 5 Volt an dem Eingangswiderstand 12 an. Damit nun eine mittlere Spannung von 5 Volt an dem Rückkopplungswiderstand 28 anliegen kann, muß die 10-Volt-Zener-Diode ständig überwacht werden, was einem Tastverhältnis von 100% am Ausgang der Phasendetektorschaltung 64 entspricht. Wenn die Eingangsspannung ν_χ = + 2 Volt ist, dann liegt eine Spannung von + 3 Volt an dem Eingangswiderstand 12 an. Damit nun eine mittlere Spannung von 3 Volt an dem Rückführungswiderstand 28 anliegt, muß die 10-VoIt-Zener-Diode mit einem Tastverhältnis von 8OJ6 gespeist werden.Although the operation of the voltage converter is essentially the same as that described in FIG. 2, it should be noted that the voltage supplied to the feedback impedance 28 is equal to or equal to the ground potential or the reference voltage supplied by the zener -Diode 62 is emitted, depending on how it is determined by the operation of the switch 65 on the basis of the phase detector circuit 64. The mean voltage appearing at the terminal of switch 65 will be proportional to the analog time output of phase detector 64. Even if the average feedback voltage applied to the feedback impedance 28 is always positive, the feedback is negative because the adder 45 is biased to operate at a positive voltage. This can best be explained with an example. Assume that the adjustment potentiometer 61 is zero ohms, that the input impedance and the feedback impedance 12 and 28 consist of equal resistances, that the adder 45 is biased to operate at + 5V and that the reference voltage supplied by the Zener diode is formed, is + 10'Volt. Since the input resistance and the feedback resistance have the same value, the voltage drop across each of these resistors will be the same. If the input voltage V _x = 0 volts, then 5 volts are applied to the input resistor 12. So that an average voltage of 5 volts can now be applied to the feedback resistor 28, the 10-volt Zener diode must be constantly monitored, which corresponds to a pulse duty factor of 100% at the output of the phase detector circuit 64. If the input voltage ν _χ = + 2 volts, then a voltage of + 3 volts is applied to the input resistor 12. So that a mean voltage of 3 volts is now applied to the feedback resistor 28, the 10-volt Zener diode must be fed with a pulse duty factor of 806.

509808/0710509808/0710

Man kann erkennen, daß selbst die Zuführung positiver Spannungen sowohl zu dem Eingangswiderstand 12 als auch dem Rückführungswiderstand 28 die Schaltung nicht mit negativer Rückkopplung arbeitet, Es sei noch darauf hingewiesen, daß die Zeitdauer, während der die Zener-Bezugsspannung mit dem Rückführungskondensator verglichen wird, eine umgekehrte Funktion der Eingangsspannung ν_χ ist und daß die Zeitdauer, während der die Masse mit dem Rückführungswiderstand 28 verbunden ist, eine direkte Funktion der Eingangsspannung ist.It can be seen that even if positive voltages are applied to both input resistor 12 and feedback resistor 28, the circuit will not operate with negative feedback. is an inverse function of the input voltage ν _χ and that the length of time that the ground is connected to the feedback resistor 28 is a direct function of the input voltage.

Die Phasendetektorschaltung 64 weist ein Ausgangssignal auf, dessen Impulsbreite zu der zu messenden Eingangsspannung ν_χ in einer Beziehung steht. Es hat sich herausgestellt, daß dann, wenn sich das Ausgangssignal des Phasendetektors in seinem Tastverhältnis von O bis 100% ändert, bestimmte Bedingungen vorliegen, bei denen die Rückkopplungsschleife nicht so wirkt,, daß sie sich an das Bezugssignal anhängt, das von dem Zähler 22 gebildet wird. Ein anderes Problem besteht darin, daß die Rückkopplungsschleife so arbeiten kann, daß sie sich an Harmonische des Bezugsfrequenzsignals, das von dem Zähler 22 abgegeben wird, anhängt. Da ferner das ,Ausgangssignal des Phasendetektors bei O⁰ und bei 360° unterbrochen ist, kann die Schleife für diese Werte des Ausgangssignals des Phasendetektors instabil sein. Es hat sich herausgestellt, daß die oben erwähnten Probleme dadurch abgewendet werden können, indem man den Bereich der Impulsbreiten der Ausgangssignale des Phasendetektors begrenzt. Bei der Ausführungsform nach Fig. 3 wurde das Ausgangssignal der Phasendetektorschaltung auf ein Tastverhältnis von 25% bis 75% begrenzt. Ein zusätzlicher Vorteil in der Begrenzung des T_astverhältnisses des Ausgangssignals des Phasendetektors liegt darin, daß weniger Filterung erforderlich ist, um die Wirkung der Nichtlinearität des spannungsgesteuerten Oszillators zu vermindern.The phase detector circuit 64 has an output signal whose pulse width is related _{to the input voltage ν χ to be measured.} It has been found that when the output signal of the phase detector changes in its duty cycle from 0 to 100%, there are certain conditions in which the feedback loop does not act so that it attaches itself to the reference signal which is supplied by the counter 22 is formed. Another problem is that the feedback loop can operate to cling to harmonics of the reference frequency signal output by counter 22. Furthermore, since the output signal of the phase detector ^{is interrupted at O 0} and at 360 °, the loop can be unstable for these values of the output signal of the phase detector. It has been found that the above-mentioned problems can be avoided by limiting the range of the pulse widths of the output signals from the phase detector. In the embodiment according to FIG. 3, the output signal of the phase detector circuit was limited to a duty cycle of 25% to 75%. An additional advantage in the boundary of the T _a stverhältnisses of the output signal of the phase detector is that less filtering is required to the effect of the nonlinearity to reduce the voltage controlled oscillator.

5098 0 8/0 7 105098 0 8/0 7 10

Bei der bevorzugten Ausführungsform nach Fig. 3 wird die Spannung, die an den Rückkopplungswiderstand geschaltet wird, so gewählt, daß sie 6,4 Volt beträgt, da Zener-Dioden in diesem Spannungsbereich in Abhängigkeit von der Temperatur stabiler sind, als andere Zener-Dioden.In the preferred embodiment of FIG. 3, the Voltage that is switched to the feedback resistor, chosen so that it is 6.4 volts, since Zener diodes in in this voltage range are more stable than other Zener diodes, depending on the temperature.

Das Verhältnis des Rückführungswiderstands zu dem Eingangswiderstand wird durch die Spannung der Zener-Diode 62, durch den Bereich der unbekannten Eingangsspannung ν_χ und durch den Bereich des Tastverhältnisses der Phasendetektorschaltung 64 bestimmt. Bei der Ausführungsform nach Fig. 3, bei der die unbekannte Eingangsspannung, die gemessen werden soll, in einem Bereich von O bis + 2 Volt liegt und bei der die Phasendetektorschaltung so ausgeführt ist, daß sie mit einem Tastverhältnis von 25% bis 75% arbeitet, ist das Verhältnis des Rückkopplungswiderstands zum Eingangswiderstand 1,58, Damit nun eine volle Skaleneinstellung der Spannungsmeßschaltung vorgesehen wird, wird der veränderbare Widerstand in Reihe mit dem Eingangswiderstand 12 und dem Rückführungswiderstand 28 geschaltet und der Abgreifarm des Potentiometers wird mit der Addierstelle 45 verbunden. The ratio of the feedback resistance to the input resistance is determined by the voltage of the Zener diode 62, by the range of the unknown input voltage ν _χ and by the range of the duty cycle of the phase detector circuit 64. In the embodiment of Fig. 3 in which the unknown input voltage to be measured is in a range from 0 to + 2 volts and in which the phase detector circuit is designed to operate with a duty cycle of 25% to 75% , the ratio of the feedback resistance to the input resistance is 1.58, so that a full scale setting of the voltage measuring circuit is now provided, the variable resistance is connected in series with the input resistance 12 and the feedback resistance 28 and the tap arm of the potentiometer is connected to the adder 45.

Es hat sich herausgestellt, daß eine bevorzugte Ruhespannung V_Q, bei der der besondere spannungsgesteuerte Oszillator 14 gemäß der Ausführungsform nach Fig. 3 arbeitet, 5 Volt beträgt, wenn eine Spannungsquelle von 10 Volt für den spannungsgesteuerten Oszillator verwendet wird. Es ist dann möglich, den Wert des Vorwiderstands 47 zu berechnen, indem man ein Verhältnis mit dem Eingangswiderstand angibt. Durch Übertragung des Wertes des Eingangswiderstands wird sich dann der Wert des Rückführungswiderstands 28 und des Vorwiderstands 47 bestimmen lassen. Bei einer Ausführungsform nach Fig. 3 beträgt der It has been found that a preferred quiescent voltage V _Q at which the particular voltage controlled oscillator 14 of the embodiment of FIG. 3 operates is 5 volts when a 10 volt voltage source is used for the voltage controlled oscillator. It is then possible to calculate the value of the series resistor 47 by giving a ratio with the input resistance. The value of the feedback resistor 28 and the series resistor 47 can then be determined by transmitting the value of the input resistance. In an embodiment according to FIG. 3, the

509808/071 0509808/071 0

Eingangswiderstand 12 1OOOOO Ohm, der Vorspannungswiderstand 47 beträgt 47000 Ohm, der Rückführungswiderstand 28 beträgt 158000 Ohm und der veränderbare Widerstand 61 beträgt 20000 Ohm.Input resistance 12 10000 ohms, the bias resistance 47 is 47000 ohms, the feedback resistance is 28 158000 ohms and the variable resistor 61 is 20,000 ohms.

Die Ruhefrequenz des spannungsgesteuerten Oszillators 14 beträgt etwa 800 KHz, Der Bezugsoszillator 20 wird auch so ausgewählt, daß er auf 800 KHz arbeitet. Da es erwünscht es, eine Auflösung von einem Teil in 2000 Teilen zu haben und da die Phasendetektorschaltung in einem Tastverhältnis von 25% bis 75% arbeiten soll, haben die Zähler 16 und 22 zwölf binäre Stufen und einen Zyklus eines von den Zählern 16 und 22 abgegebenen Signals wird etwa in 5 ms durchgeführt.The quiescent frequency of the voltage controlled oscillator 14 is about 800 KHz. The reference oscillator 20 will also be so selected to operate at 800 KHz. Since it is desirable to have a resolution of one part in 2000 parts and there the phase detector circuit with a duty cycle of 25% to work up to 75%, the counters 16 and 22 have twelve binary levels and one cycle of one of the counters 16 and 22 output Signal is carried out in about 5 ms.

Der Filterwiderstand 58 hat einen Wert von 5600 Ohm und der Filterkondensator 59 hat einen Wert von 0,22 Mikrofarad. Durch diese Werte werden Schwankungen der Spannung an der Verbindungsstelle unter einem Volt-Spitze gehalten.The filter resistor 58 has a value of 5600 ohms and the filter capacitor 59 has a value of 0.22 microfarads. These values keep fluctuations in the voltage at the junction below one volt peak.

Da der Eingang des Analog-Digital-Umsetzers stetig zwischen der Bezugsspannung, Masse und der unbekannten Eingangsspannung V_x umgeschaltet wird, ist es erforderlich, daß sich die Spannungsumsetzungsschleife auf einen stetigen Zustand einstellt, so daß man sicher sein kann, daß die Impulsbreite des Ausgangssignals des Phasendetektors 18 die umzusetzende Spannung darstellt.Since the input of the analog-to-digital converter is continuously switched between the reference voltage, ground and the unknown input voltage V _x , it is necessary that the voltage conversion loop is set to a steady state so that one can be sure that the pulse width of the output signal of the phase detector 18 represents the voltage to be converted.

Die' Einstellzeit wird durch die natürliche Frequenz und den Dämpfungsfaktor der Spannungsumsetzschleife sowie durch die gewünschte Genauigkeit bei der Umsetzung bestimmt (siehe das Buch "Phaselock Techniques" von GardnerX Bei Eingangsspannungen, die zwischen 0 Volt und 2 Volt liegen, können etwa 190 Millisekunden, wie es durch die Zähler 73 und 74 bestimmt ist, vergehen, bevor das in der Impulsbreite veränderliche Ausgangssignal des Phasendetektors 18 gemessen wird.The 'response time is determined by the natural frequency and the Damping factor of the voltage conversion loop as well as by the desired accuracy in the implementation determined (see the book "Phaselock Techniques" by GardnerX With input voltages between 0 volts and 2 volts, can about 190 milliseconds, as determined by the counters 73 and 74, pass before the variable in the pulse width Output signal of the phase detector 18 is measured.

509808/0710509808/0710

Die Arbeitsweise der logischen Steuerschaltung 48 wird nun im folgenden für eine Umsetzung beschrieben. Der Zähler 73 mit dem .Teilfaktor 10 und der Zähler 74 mit dem Teilfaktor 8 zählen 80 Zyklen von rechteckförmigen Signalen einer Dauer von 5 Millisekunden des Bezugszählers 22. Während der ersten vierzig Zyklen betätigt der Ausgang 0-39 des Zählers 74 den Schalter 42, so daß Masse mit dem Eingangswiderstand verbunden ist. Während der ersten zehn Zyklen gibt der Ausgang 0-9 des Zählers 74 den Auf-Ab-Zähler 30 frei und er stellt ihn auf 0 zurück. Die Spannungsumsetzschleife kann sich während der 38 Zyklen einstellen und während des 39.Zyklus wird das UND-Glied 76 freigegeben. Da das UND-Glied 72 die Impulsbreite des Analogsignals des Phasendetektors 18 abtastet sowie die Impulse des Bezugsosziallators 20 entspricht das Ausgangssignal des UND-Gliedes 72, der Zahl der Bezugsimpulse des Oszillators 20, die während des in der Impulsbreite veränderbaren Ausgangssignals des Phasendetektors auftritt. Das Ausgangssignal des UND-Gliedes 72 und des UND-Gliedes 76 werden in einem UND-Glied 79 kombiniert und dem Eingang ^BAbⁿ des Auf-Ab-Zählers 30 zugeführt, so daß am Ende des 39. Zyklus der Zähler eine negative Zahl, aufweist, die gleich der Anzahl der Bezugsimpulse ist, die während der Impulszeit des Analogsignals des Phasendetektors 18 während des 39.Zyklus aufgetreten ist.The operation of logic control circuit 48 will now be described below for implementation. The counter 73 with the partial factor 10 and the counter 74 with the partial factor 8 count 80 cycles of square-wave signals with a duration of 5 milliseconds of the reference counter 22. During the first forty cycles, the output 0-39 of the counter 74 actuates the switch 42, see above that ground is connected to the input resistor. During the first ten cycles, the output 0-9 of the counter 74 enables the up-down counter 30 and it resets it to zero. The voltage conversion loop can be established during the 38 cycles and the AND gate 76 is enabled during the 39th cycle. Since the AND element 72 scans the pulse width of the analog signal of the phase detector 18 and the pulses of the reference oscillator 20, the output signal of the AND element 72 corresponds to the number of reference pulses of the oscillator 20 that occurs during the output signal of the phase detector, which is variable in pulse width. The output signal of the AND gate 72 and the AND gate 76 are combined in an AND gate 79 and ^{fed to the input B} Ab ^{n of} the up-down counter 30, so that at the end of the 39th cycle the counter has a negative number, which is equal to the number of reference pulses that occurred during the pulse time of the analog signal of the phase detector 18 during the 39th cycle.

Während der Zyklen 41 bis 80 weist der Ausgang 0-39 des Zählers 74 einen verschiedenen logischen Wert auf, der den Schalter 42 betätigt, so daß die unbekannte Eingangsspannung Vy mit dem Eingangswiderstand t2 verbunden wird. Die Spannungsumsetzschleife kann sich während 38 Zyklen einstellen und während des 79.Zyklus wird das UND-Glied 75 freigegeben. Die Ausgangssignale des UND-Gliedes 75 und des UND-Gliedes 72 werden in dem UND-Glied 78 kombiniert und dem Eingang "Auf" des Auf-Ab-Zählers 30 zugeführt, so daß am Ende des 79.Zyklus der Zähler 30 eine positive Zahl aufweist, die gleich dem WertDuring cycles 41 through 80, the output 0-39 of counter 74 has a different logic value that represents the Switch 42 operated so that the unknown input voltage Vy is connected to the input resistor t2. The voltage conversion loop can be set during 38 cycles and the AND gate 75 is enabled during the 79th cycle. the Output signals of the AND gate 75 and the AND gate 72 are combined in the AND gate 78 and the input "Auf" des Up-down counter 30 supplied so that at the end of the 79th cycle the counter 30 has a positive number equal to the value

509808/0710509808/0710

der unbekannten Eingangsspannung ν_χ ist. Das UND-Glied 77 stellt den 80.Zyklus fest und bewirkt damit, daß die in dem Zähler 30 gespeicherte Zahl an das Halteregister 32 übertragen wird. Die in dem Halteregister 32 enthaltene .-Zahl steuert die logische Schaltung 49 für eine abschnittweise Dekodierung an, die wiederum eine Sichteinrichtung 50 ansteuert, wie beispielsweise eine numerische Anzeigeeinrichtung mit lichtemittierenden Dioden.the unknown input voltage ν _χ . The AND gate 77 determines the 80th cycle and thus causes the number stored in the counter 30 to be transferred to the holding register 32. The.-Number contained in the holding register 32 controls the logic circuit 49 for decoding in sections, which in turn controls a viewing device 50, such as a numerical display device with light-emitting diodes.

Die folgenden käuflich erhältlichen integrierten Bausteine wurden bei einer Ausführungsform des Analog-Digital-Umsetzers nach Fig. 3 verwendet.The following commercially available integrated components were used in one embodiment of the analog-to-digital converter according to Fig. 3 used.

BausteinBuilding block

Schalter 42 Schalter 65 Spannungsgesteuerter Oszillator 14 Phasendetektor Zähler 16 Zähler 22 Zähler 73 Zähler 74 UND-Glied 72 UND-Glied 75 UND-Glied 76 UND-Glied 77 UND-Glied 71 UND-Glied 78 UND-Glied 79 UND-Glied 80 Zähler 30 HalteregisterSwitch 42 Switch 65 Voltage Controlled Oscillator 14 Phase detector counter 16 counter 22 counter 73 counter 74 AND element 72 AND gate 75 AND gate 76 AND gate 77 AND gate 71 AND gate 78 AND gate 79 AND gate 80 counter 30 holding register

Integrated circuit

CD4016AE COS/MOS CD4O16AE COS/MOSCD4016AE COS / MOS CD4O16AE COS / MOS

CD4046AE COS/MOS CD4046AE COS/MOS CD4020AE COS/MOS CD4020AE COS/MOS. CD4017AE COS/MOS CD4022AE COS/MOS CD4011AE COS/MOS CD4O11AE COS/MOS CD4011AE COS/MOS CD4O11AE COS/MOS CD4001AE COS/MOS CD4001AE COS/MOS CD4001AE COS/MOS CD4001AE COS/MOS 74192 TTL
7475 TTLCD4046AE COS / MOS CD4046AE COS / MOS CD4020AE COS / MOS CD4020AE COS / MOS. CD4017AE COS / MOS CD4022AE COS / MOS CD4011AE COS / MOS CD4O11AE COS / MOS CD4011AE COS / MOS CD4O11AE COS / MOS CD4001AE COS / MOS CD4001AE COS / MOS CD4001AE COS / MOS CD4001AE COS / MOS 74192 TTL
7475 TTL

509 8 08/0710509 8 08/0710

Logische Schaltung zur Abschnittdekodierung 7446 TTLLogical circuit for section decoding 7446 TTL

Es wurden nur drei Präzisionsbauelemente bei dem Analog-Digital-Umsetzer nach Fig. 3 verwendet; die 6, 4-Volt-Zener-Diode 62, der Eingangswiderstand 12 und der Rückführungswiderstand 28. Dies ist eine beträchtliche Verminderung gegenüber den bekannten Umsetzern, die eine Schaltung mit Präzisionswiderständen erfordern. Da die anderen Schaltungselemente des Umsetzers zum Stand der Technik gehören und käufliche erhältlich integrierte Schaltungen sind, ist es offenbar, daß der Analog-Digital-Umsetzer als eine einzige LSI-Schaltung ausgeführt werden kann.There were only three precision components in the analog-to-digital converter used according to Fig. 3; the 6.4 volt zener diode 62, the input resistor 12 and the feedback resistor 28. This is a considerable reduction over the prior art converters which require circuitry with precision resistors. Since the other circuit elements of the converter belong to the state of the art and are commercially available integrated Circuits, it is evident that the analog-to-digital converter can be implemented as a single LSI circuit.

Es wurde ein Spannungsumsetzer fertiggestellt, der Spannungen von OVoIt bis 2 Volt umsetzen kann, und der Schaltungselemente verwendet, die oben beschrieben worden sind. Der Spannungsumsetzer hat eine Auflösung von + 1 Millivolt und eine maximale Nichtlinearität von + 1,9 Millivolt über den gesamten Eingangsspannungsbereich. A voltage converter has been completed that can convert voltages from OVoIt to 2 volts, and the circuit elements are used, which have been described above. The voltage converter has a resolution of + 1 millivolt and a maximum Non-linearity of + 1.9 millivolts over the entire input voltage range.

509808/07 1 0509808/07 1 0

Claims

t Iy analog-digital converter according to patent application P 23 3H 457.0 with a voltage controlled oscillator and. one Phase detector driven in a phase locked loop, the phase detector providing a signal generated, the duration of which is a function of the unknown voltage present at the input of the converter, with an up-down counter with which the number of Cycles of a reference frequency can be counted, which occurs during the duration of the signal of the phase detector and with a control circuit for resetting the counter and initiating the counting process, characterized, that a switching device is provided which is responsive to a control signal such that it has a reference voltage to the input of the converter at a first. The value of the control signal connects tand the unknown Voltage connects to the input of the converter at a second value of the control signal, and that the Control circuit, which generates the control signal, initiates the counting process in one direction so that the Number of cycles of the reference frequency that occur during the period of the phase detector signal »counted when the reference voltage is connected to the input of the Converter is connected, and the counting process in the other direction initiates, being the number of cycles of the reference frequency that occur during the time of the signal of the phase detector occur, is counted when the unknown voltage is connected to the input of the converter, so that the counter finally a number

which is the difference between the unknown Voltage and the reference voltage.

2. Analog-digital converter according to claim 1 characterized,

that the control circuit has a first value of the control signal emits »that the control circuit, after the phase-locked loop has established, causes the counter shows the number of cycles of the reference frequency that occurred during the duration of one of the output signals of the phase detector occur, counts down that the. .Control circuit the second ¥ er of the control signal forms and that it causes that after the phase-locked loop has set, the counter the Number of cycles of the reference frequency that occur during the duration of one of the output signals of the phase detector occur counts down.

3. Analog-digital converter according to one of the preceding claims,

characterized, that a holding register stores the numbers that have been formed by the counter and that the control circuit further comprises a circuit by which the number that is the difference between the unknown Voltage and the reference voltage in which Holding register is stored.

Rei / Pi.

5Q9SQ8/O71Q5Q9SQ8 / O71Q