DE3630633C2

DE3630633C2 -

Info

Publication number: DE3630633C2
Application number: DE3630633A
Authority: DE
Inventors: Henning Dipl.-Ing. 7460 Balingen De Becker
Original assignee: Individual
Current assignee: Individual
Priority date: 1986-09-09
Filing date: 1986-09-09
Publication date: 1989-12-14
Also published as: DE3630633A1

Description

Die Erfindung betrifft einen Analog/Digital-Wandler, der die Merkmale des Oberbegriffs des Anspruches 1 aufweist.The invention relates to an analog / digital converter, which Features of the preamble of claim 1.

Bei einem bekannten Wandler dieser Art (rme 1978, Nr. 1, S. 024) wird die analoge Eingangsspannung an den einen Eingang eines die Eingangsschaltung bildenden Komparators direkt angelegt. Der Komparator vergleicht mit dieser Spannung eine an seinem anderen Eingang anliegende Spannung eines einen Integrator bil denden Kondensators, der im Wechsel über ein Rückführungsnetz werk mit konstantem Strom aufgeladen und entladen wird. Hier zu verbindet ein vom Flip-Flop und einer Taktfrequenz gesteuer ter Schalttransistor das Rückführungsnetzwerk mit einer kon stanten Referenzspannung, wenn die Kondensatorspannung unter der Eingangsspannung liegt, und mit Masse mit dem auf den Zeit punkt des Erreichens der Eingangsspannung folgenden Taktimpuls. Das als Maß für die Eingangsspannung dienende Taktverhältnis der am Ausgang des Schalttransistors auftretenden Impulse hängt von der Linearität und Konstanz des Spannungsverlaufes am Kon densator ab, weshalb die Genauigkeit durch die Größe des Konden sators und diejenige des das Rückführungsnetzwerk bildenden Widerstandes beeinflußt wird. Nachteilig ist bei diesem Wandler aber auch, daß der Komparator für die maximale Eingangsspannung ausgelegt sein muß, was zu einem relativ großen Aufwand führt. In a known converter of this type (rme 1978, No. 1, p. 024) the analog input voltage to the one input of a the comparator forming the input circuit is directly applied. The comparator compares one to his with this voltage other input voltage of an integrator bil the capacitor, which alternates via a feedback network factory is charged and discharged with constant current. Here to connects a flip-flop and a clock frequency control ter switching transistor the feedback network with a con constant reference voltage if the capacitor voltage is below of the input voltage, and with ground with that on time point of reaching the input voltage following clock pulse. The clock ratio used as a measure of the input voltage the pulses occurring at the output of the switching transistor depend on the linearity and constancy of the voltage curve at the con capacitor, which is why the accuracy depends on the size of the condenser sator and that of the feedback network Resistance is affected. The disadvantage of this converter but also that the comparator for the maximum input voltage must be designed, which leads to a relatively large effort.

Einen Integrator benötigt auch ein anderer bekannter Analog/ Digital-Wandler (DE-AS 11 99 880), der nach dem Ladungsmengen- Kompensationsverfahren arbeitet und eine Impulsfolge erzeugt, deren Impulse hinsichtlich ihrer Breite und ihres Abstandes in Abhängigkeit von der Eingangsspannung verändert werden. Kapazitätsänderungen des Integrators führen hier zu einer Ände rung der Impulsbreite und damit der Frequenz, was zu einem feh lerhaften Digitalwert führt. Mit diesen Mängeln ist auch eine andere bekannte Schaltungsanordnung zur Umwandlung einer Gleich spannung in eine ihr im Verhältnis gleiche Frquenz behaftet (DE-AS 10 95 391), da auch bei dieser Schaltungsanordnung einem Integrator ein Impulsgenerator nachgeschaltet ist, dessen Aus gangsimpulse hinsichtlich Impulsbreite und Impulsabstand in Abhängigkeit von der Eingangsspannung verändert werden.Another known analog / needs an integrator Digital converter (DE-AS 11 99 880), which according to the amount of charge Compensation method works and generates a pulse train, their impulses with regard to their width and their distance can be changed depending on the input voltage. Changes in the capacity of the integrator lead to a change here tion of the pulse width and thus the frequency, which leads to an error learnable digital value. With these shortcomings there is also one other known circuit arrangement for converting a DC tension in a frequency that is the same in relation to it (DE-AS 10 95 391), because even with this circuit arrangement Integrator is followed by a pulse generator, the off gating pulses with regard to pulse width and pulse spacing in Depending on the input voltage can be changed.

Um bei einem Analog/Digital-Wandler die Genauigkeit unabhän gig von der Linearität der Sägezahnspannung zu machen, ist es bekannt (rme 1974, Nr. 8, S. 322, Valvo-Berichte 1977, Heft 2, S. 45-61), eine sogenannte Ladungswippe zu verwenden. Hier durch läßt sich zwar der Aufwand für den Wandler reduzieren, da die Genauigkeit nur von einem Teil der Bauelemente und der Referenzspannung abhängt. Dennoch ist der Aufwand noch relativ groß, zumal zu einer Brummbefreiung ein abgestimmtes Filter notwendig ist.In order to ensure that the accuracy of an analog / digital converter is independent to make gig of the linearity of the sawtooth voltage, it is known (rme 1974, No. 8, p. 322, Valvo reports 1977, issue 2, Pp. 45-61) to use a so-called load rocker. Here this can reduce the effort for the converter, because the accuracy of only a part of the components and the Reference voltage depends. However, the effort is still relative large, especially since there is a tuned filter to remove hum necessary is.

Der Erfindung liegt die Aufgabe zugrunde, einen Analog/Digital- Wandler zu schaffen, der in seinem Aufbau einfacher ist als die bekannten Analog/Digital-Wandler und sich daher kostengün stiger herstellen läßt. Diese Aufgabe löst ein Analog/Digital- Wandler mit den Merkmalen des Anspruches 1.The invention has for its object to provide an analog / digital To create transducers that are simpler in structure than the known analog / digital converter and therefore inexpensive can produce stiger. This task is solved by an analog / digital Converter with the features of claim 1.

Statt eines Spannungsvergleiches, wie er bei einem Analog/Digi tal-Wandler der eingangs genannten Art vorgenommen wird, er folgt bei der erfindungsgemäßen Lösung ein Stromvergleich, wo bei der über das Rückführungsnetzwerk zugeführte Strom so gere gelt wird, daß die von der Mittelwertbildungsschaltung gelie ferte Spannung im Mittel konstant ist. Zwar ist für diesen Stromvergleich ein Eingangsnetzwerk erforderlich, das den Ein gang für die Analogspannung mit der Mittelwertbildungsschal tung verbindet. Dieses Eingangsnetzwerk kann aber aus einem einzigen Widerstand bestehen und erhöht deshalb den Aufwand praktisch nicht. Auch der Aufwand für die erforderliche Refe renzspannung ist minimal, da sie als eine konstante Gleichspan nung aus der Versorgungsspannung gewonnen werden kann. Da die dem Eingang des Flip-Flops zugeführte Spannung nur mit einem geringen Bruchteil des Betrages der analogen Eingangsspannung um die Schaltschwellenspannung schwankt, ist auch der Aufwand für einen als Eingangsschaltung verwendeten Operationsverstär ker relativ gering. Hinzu kommt, daß statt dieses Operations verstärkers ein noch billigeres UND-Gatter verwendet werden kann. Man kann sogar auf ein solches Gatter verzichten und die Spannung der Mittelwertbildungsschaltung direkt an den Eingang des Flip-Flops anlegen. Linearitätsprobleme treten bei dem erfindungsgemäßen Wandler nicht auf. Außerdem läßt sich durch eine geeignete Dimensionierung der Netzwerke eine große Flexi bilität des Meßbereiches erreichen, ohne daß der Betrag der Ausgangsspannung des Flip-Flops geändert werden muß. Wie bei den bekannten Analog/Digital-Wandlern erhält man am Ausgang des das Ausgangssignal des Flip-Flops mit dem Taktsignal ver knüpfenden logischen Bauelementes eine Folge rechteckförmiger Impulse, deren Anzahl pro Zeiteinheit proportional zur Höhe der analogen Eingangsspannung ist. Instead of a voltage comparison, as is the case with an analog / digi tal converter of the type mentioned is made, he follows a current comparison in the solution according to the invention, where in which the electricity supplied via the feedback network is more likely is valid that the gelie from the averaging circuit lower voltage is constant on average. Although for this Current comparison required an input network that the Ein for the analog voltage with the averaging scarf tung connects. This input network can, however, consist of one only resistance and therefore increases the effort practically not. Also the effort for the required ref Limit voltage is minimal as it acts as a constant DC voltage voltage can be obtained from the supply voltage. Since the voltage supplied to the input of the flip-flop with only one small fraction of the amount of the analog input voltage the effort fluctuates around the switching threshold voltage for an operational amplifier used as an input circuit ker relatively low. In addition, instead of this operations an even cheaper AND gate amplifier can be used can. You can even do without such a gate and the Voltage of the averaging circuit directly to the input of the flip-flop. Linearity problems occur with that inventive converter not. You can also by a suitable dimensioning of the networks a great deal of flexibility reach the measuring range without the amount of Output voltage of the flip-flop must be changed. As in the known analog / digital converters are obtained at the output of the output signal of the flip-flop with the clock signal ver linking logic component a sequence of rectangular Pulses, the number of which is proportional to the amount per unit of time the analog input voltage is.

Die Eingangsschaltung kann durch die bei jedem realen Flip-Flop vorhandene Eingangsbeschaltung, die wie ein Inverter arbeitet, gebildet sein. Eine zusätzliche Eingangsschaltung ist dann nicht erforderlich. Man kann aber natürlich die Eingangsschaltung auch durch ein Inverter-Bauelement realisieren. Die Aufgabe der Ein gangsschaltung kann aber auch mittels eines Operationsverstärkers ausgeführt werden, was allerdings in der Regel zu etwas höheren Kosten führen wird.The input circuit can be used with any real flip-flop existing input circuit that works like an inverter, be educated. An additional input circuit is then not required. But of course you can also use the input circuit using an inverter component. The task of the one gear shift can also be done by means of an operational amplifier run, which usually results in something higher Will lead to costs.

Als Eingangsnetzwerk genügt ein ohmscher Widerstand, über den der Eingang für das analoge Signal mit dem Eingang der Eingangsschaltung verbunden ist. Die Mittelwertbildungsschaltung kann durch einen Kondensator realisiert werden, dessen einer Pol mit dem Eingang der Eingangsschaltung verbunden ist und dessen anderer Pol auf Massepotential oder dem Potential der Spannungsversorgung liegt. Dieser Kondensator kann bei einer CMOS-Ausführung der Eingangsschaltung durch einen in diese integrierten Kondensator gebildet werden. Entsprechendes gilt für den Fall, daß die Ein gangsschaltung durch die Beschaltung des Flip-Flop gebildet ist.An ohmic resistance is sufficient as input network, via which the Input for the analog signal with the input of the input circuit connected is. The averaging circuit can by a capacitor can be realized, one pole of which with the Input of the input circuit is connected and its other Pole at ground potential or the potential of the voltage supply lies. This capacitor can be used in a CMOS version of the Input circuit through a capacitor integrated in this be formed. The same applies in the event that the one is formed by the circuitry of the flip-flop.

Auch der Aufwand für das Rückführungsnetzwerk kann sehr gering gehalten werden, da dieses Netzwerk durch einen einzigen ohmschen Widerstand gebildet sein kann.The effort for the feedback network can also be very low be held because this network is resistive through a single Resistance can be formed.

Im folgenden ist die Erfindung anhand von in der Zeichnung darge stellten Ausführungsbeispielen im einzelnen erläutert. Es zeigtThe invention is based on Darge in the drawing presented embodiments explained in detail. It shows

Fig. 1 das Schaltbild eines ersten Ausführungsbeispiels, Fig. 1 is a circuit diagram of a first embodiment,

Fig. 2 das Schaltbild eines zweiten Ausführungsbeispiels, Fig. 2 is a circuit diagram of a second embodiment,

Fig. 3 das Schaltbild eines dritten Ausführungsbeispiels, Fig. 3 is a circuit diagram of a third embodiment,

Fig. 4 den Signal-Zeit-Plan dieser drei Ausführungsbeispiele. Fig. 4 shows the signal-time schedule of these three embodiments.

Ein Analog/Digital-Wandler weist ein Flip-Flop 1 auf, dessen beide der Energieversorgung dienenden Eingänge mit einem Versor gungsspannungseingang 2, an den eine konstante Gleichspannung U _S angelegt wird, bzw. mit Masse verbunden sind. An den Span nungsversorgungseingang 2 sind auch der S-Eingang sowie der R- Eingang des Flip-Flops 1 angeschlossen, sowie ein aus der Reihen schaltung eines ohmschen Widerstandes 3 und eines ohmschen Wider standes 4 gebildeter Spannungsteiler. Mit dem Abgriff dieses Spannungsteilers ist der Plus-Eingang eines Operationsverstärkers 5 verbunden, der eine Eingangsschaltung für das Flip-Flop 1 bil det und dessen Ausgang mit dem D-Eingang des Flip-Flops 1 direkt verbunden ist. Mit dem Minus-Eingang des Operationsverstärkers 5 ist über einen ohmschen Widerstand 6, welcher das Eingangsnetz werk bildet, der Meßspannungseingang 7 verbunden, an den die in ein digitales Signal umzuwandelnde analoge Meßspannung U _EIN angelegt wird. An analog / digital converter has a flip-flop 1 , the two inputs serving for the energy supply are connected to a supply voltage input 2 , to which a constant DC voltage U _{S is} applied, or to ground. At the voltage supply input 2 , the S input and the R input of the flip-flop 1 are also connected, and a voltage divider formed from the series connection of an ohmic resistor 3 and an ohmic resistor 4 is formed. With the tap of this voltage divider, the plus input of an operational amplifier 5 is connected, which forms an input circuit for the flip-flop 1 and whose output is connected directly to the D input of the flip-flop 1 . To the minus input of operational amplifier 5, the Meßspannungseingang 7 is connected via a resistor 6, wherein the input power is factory connected to the converted analog signal into a digital measurement voltage U _A is applied.

Wie Fig. 1 zeigt, sind mit dem Minus-Eingang des Operationsver stärkers ferner der eine Pol eines ohmschen Widerstandes 8, der ein Rückführungsnetzwerk bildet und andererseits an den nicht in vertierten Q-Ausgang des Flip-Flops 1 angeschlossen ist, sowie der eine Pol eines Kondensators 9 verbunden, dessen anderer Pol auf Massepotential liegt. Der Kondensator 9 dient als Mittelwert bildungsschaltung. Mit einem Taktsignaleingang 10, an den ein Taktsignal TE mit rechteckförmigen Taktimpulsen mit konstanter Größe und Frequenz angelegt werden, sind der C-Eingang des Flip-Flops 1 sowie jeweils der eine Eingang von zwei UND-Gattern 11 und 12 angeschlossen. Der andere Eingang des UND-Gatters 11 ist direkt mit dem Q-Ausgang des Flip-Flops 1, der andere Eingang des UND-Gatters 12 direkt mit dem invertierenden QI-Ausgang des Flip-Flops 1 verbunden. Die digitale Meßgröße kann entweder am Ausgang des UND-Gatters 11 als Signal TA oder des UND-Gatters 12 als Signal TB je in Form einer Folge von Rechteckimpulsen abgenommen werden, deren Anzahl pro Zeiteinheit proportional der Größe des analogen Meßsignals ist.As shown in Fig. 1, with the minus input of the operational amplifier are also the one pole of an ohmic resistor 8 which forms a feedback network and on the other hand is connected to the non-inverted Q output of the flip-flop 1 , and the one pole a capacitor 9 connected, the other pole of which is at ground potential. The capacitor 9 serves as an averaging circuit. The C input of flip-flop 1 and the one input of two AND gates 11 and 12 are connected to a clock signal input 10 , to which a clock signal TE with rectangular clock pulses of constant size and frequency are applied. The other input of the AND gate 11 is connected directly to the Q output of the flip-flop 1 , the other input of the AND gate 12 is connected directly to the inverting QI output of the flip-flop 1 . The digital measured variable can either be taken at the output of the AND gate 11 as the signal TA or the AND gate 12 as the signal TB in the form of a sequence of square-wave pulses, the number of which is proportional to the size of the analog measurement signal per unit of time.

Die Rückführung des Ausgangssignals des Flip-Flops 1 zum Minus- Eingang des Operationsverstärkers hat zur Folge, daß an diesem Minus-Eingang eine Wechselspannung auftritt. Liegt die Spannung am Minus-Eingang unter der Spannung am Plus-Eingang des Opera tionsverstärkers 5, dann liegt dessen Ausgangssignal SB auf hohem Pegel. Hingegen liegt das Signal SB auf niedrigem Pegel, wenn die Spannung am Minus-Eingang über der Spannung am Plus-Eingang liegt. Zwischen diesen beiden Pegeln liegt die Eingangsschalt schwelle des Flip-Flops 1, weshalb dieses bei jedem Wechsel des Pegelwertes des Signales SB umgeschaltet wird. Hat beispielsweise das Signal SB den in Fig. 4 angegebenen Verlauf, dann erhält man am nicht invertierenden Ausgang Q des Flip-Flops 1 ein Signal SC mit dem ebenfalls in Fig. 4 angegebenen Verlauf sowie am inver tierenden Ausgang QI ein Signal SD, dessen Verlauf ebenfalls in Fig. 4 dargestellt ist. The feedback of the output signal of the flip-flop 1 to the minus input of the operational amplifier has the consequence that an AC voltage occurs at this minus input. If the voltage at the minus input is below the voltage at the plus input of the operational amplifier 5 , then its output signal SB is at a high level. In contrast, the signal SB is at a low level if the voltage at the minus input is above the voltage at the plus input. Between these two levels is the input switching threshold of the flip-flop 1 , which is why it is switched each time the level value of the signal SB changes . For example, if the signal SB the course indicated in Fig. 4, is then obtained at the non-inverting output Q of flip-flop 1, a signal SC with the indicated also in Fig. 4 curve and at the inver animal the starting QI signal SD, the course of which is also shown in Fig. 4.

Durch den Kondensator 9 wird am Minus-Eingang des Operationsver stärkers 5 eine Mittelwertbildung durchgeführt, wodurch sowohl die analoge Eingangsmeßspannung U _EIN wie auch die Ausgangsspan nung U _AUS des Flip-Flops als Gleichspannungsgröße betrachtet werden können. Mit der erfindungsgemäßen Schaltung wird ein Ab gleichverfahren durchgeführt, bei dem die Eingangsspannung U _EIN über das aus den Widerständen 6 und 8 gebildeten Netzwerk der Ausgangsspannung am Q-Ausgang des Flip-Flops entspricht.Through the capacitor 9 , averaging is carried out at the minus input of the operational amplifier 5 , so that both the analog input measurement voltage U _IN and the output voltage U _{OUT of} the flip-flop can be regarded as a DC voltage variable. With the circuit according to the invention, an equalization process is carried out in which the input voltage U _IN via the network formed from the resistors 6 and 8 corresponds to the output voltage at the Q output of the flip-flop.

Mit der positiven Flanke des am Taktsignaleingang 10 anzulegenden Taktsignals TE, das aus der in Fig. 4 ergebenden Impulsfolge be steht, wird das Ausgangssignal SB des Operationsverstärkers 5 an den Q-Ausgang als Signal SC und das invertierte Signal an den QI- Ausgang als Signal SD ausgegeben. Durch Verknüpfung mit dem Takt signal TE erhält man am Ausgang des UND-Gatters 11 die Impulsfolge TA, am Ausgang des UND-Gatters 12 die Impulsfolge TB, deren Form und zeitliche Zuordnung ebenfalls aus Fig. 4 ersichtlich ist.With the positive edge of the clock signal TE to be applied to the clock signal input 10 , which consists of the pulse sequence shown in FIG. 4, the output signal SB of the operational amplifier 5 is sent to the Q output as a signal SC and the inverted signal to the QI output as a signal SD issued. By linking to the clock signal TE , the pulse sequence TA is obtained at the output of the AND gate 11, the pulse sequence TB at the output of the AND gate 12 , the shape and timing of which can also be seen in FIG. 4.

Der statische Betrieb des erfindungsgemäßen Wandlers läßt sich durch folgende Gleichung beschreiben, wobei U _AUS die am Q- Ausgang auftretende Spannung SC, U _EIN die Größe der analogen Eingangsspannung, R 1 die Größe des Widerstandes 6 und R 2 die Größe des Widerstandes 8 bedeutet:The static operation of the converter according to the invention can be described by the following equation, where U _{OFF means} the voltage SC occurring at the Q output, U _IN the size of the analog input voltage, R 1 the size of the resistor 6 and R 2 the size of the resistor 8 :

Aus (1) erhält man dannFrom (1) we get

Der Mittelwert der Spannung U _AUS ist durch das Taktverhältnis der beiden Impulsfolgen TA und TE gegeben. Werden in einer belie bigen Zeiteinheit am Taktsignaleingang 10 eine Anzahl nE Impulse gezählt und in der gleichen Zeiteinheit vom Ausgang des UND-Gatters 11 eine Anzahl nA Impulse, dann läßt sich der Mittelwert der Ausgangsspannung U _AUS berechnen nach der GleichungThe mean value of the voltage U _AUS is given by the clock ratio of the two pulse trains TA and TE . Are counted in a unit time belie-lived at the clock signal input 10 of a number nE pulses and in the same unit time from the output of the AND gate 11 a number nA pulses then can be the average of the output voltage U _OFF calculated according to the equation

in der U eine der Versorgungsspannung U _S proportionale Spannung bedeutet.where U is a voltage proportional to the supply voltage U _S.

Setzt man Gleichung (3) in Gleichung (2) ein, dann erhält manSubstituting equation (3) into equation (2), we get

Faßt man die Konstanten in Gleichung (4) zusammen, dann erhält manIf we summarize the constants in equation (4), we get one

Hieraus ist ersichtlich, daß sich die analoge Eingangsspannung U _EIN eindeutig aus der Anzahl der Impulse nA ermitteln läßt.From this it can be seen that the analog input voltage U _IN can be determined unambiguously from the number of pulses nA .

Wird ein festes Meßintervall verwendet und ist das Taktsignal TE stabil, dann braucht nE nicht gezählt zu werden. Es kann vielmehr als konstant vorausgesetzt werden. Die einzige Variable ist dann noch die Zahl nA der Impulse des Signales CA. If a fixed measuring interval is used and the clock signal TE is stable, then nE need not be counted. Rather, it can be assumed to be constant. The only variable is then the number nA of the pulses of the signal CA.

Entsprechend läßt sich die Eingangsspannung U _AUS auch aus der Anzahl nB ermitteln nach der GleichungCorrespondingly, the input voltage U _{AUS can} also be determined from the number nB according to the equation

Wie Fig. 2 zeigt, kann der Operationsverstärker 5 durch einen In verter 105 in Form eines UND-Gatters ersetzt werden, dessen beide Eingänge miteinander verbunden sind. Durch den Wegfall des Ope rationsverstärkers entfällt auch der aus den Widerständen 3 und 4 gebildete Spannungsteiler. Im übrigen unterscheidet sich das Aus führungsbeispiel gemäß Fig. 2 nicht von demjenigen gemäß Fig. 1, so daß wegen der übrigen Einzelheiten auf die Ausführungen zum ersten Ausführungsbeispiel verwiesen werden kann. Die sich ent sprechenden Schaltungsteile sind jedoch mit um hundert größeren Bezugszahlen gekennzeichnet.As Fig. 2 shows, the operational amplifier 5 may be replaced by an in verter 105 in the form of an AND gate whose two inputs are connected together. The omission of the operational amplifier also eliminates the voltage divider formed from the resistors 3 and 4 . Otherwise, the exemplary embodiment shown in FIG. 2 does not differ from that in FIG. 1, so that because of the remaining details, reference can be made to the explanations for the first embodiment. The corresponding circuit parts are, however, identified by a hundred larger reference numbers.

Wie Fig. 3 zeigt, kann man sogar den Inverter 105 weglassen. Al lerdings muß dann das Rückführungsnetzwerk an den invertierenden Ausgang des Flip-Flops 201 angeschlossen werden. Da keine weiteren Unterschiede gegenüber dem zweiten Ausführungsbeispiel vor handen sind, wird auf die Ausführungen zu diesem und dem ersten Ausführungsbeispiel Bezug genommen, dem gegenüber die sich ent sprechenden Schaltungsteile mit um 200 größeren Bezugszahlen ge kennzeichnet sind.As FIG. 3 shows, the inverter 105 can even be omitted. However, the feedback network must then be connected to the inverting output of flip-flop 201 . Since there are no further differences compared to the second embodiment, reference is made to the explanations regarding this and the first embodiment, in relation to which the corresponding circuit parts are marked with 200 larger reference numerals.

Alle in der vorstehenden Beschreibung erwähnten sowie auch die nur allein aus der Zeichnung entnehmbaren Merkmale sind als wei tere Ausgestaltungen Bestandteile der Erfindung, auch wenn sie nicht besonders hervorgehoben und insbesondere nicht in den An sprüchen erwähnt sind.All mentioned in the above description as well as the only characteristics that can be inferred from the drawing are white tere embodiments of the invention, even if they not particularly emphasized and especially not in the An sayings are mentioned.

Claims

1. Analog / digital converter, the number of output pulses within a measurement interval is a measure of the analog input voltage, with

a) a flip-flop that has a fixed input switching wave, the overshoot and undershoot of an input signal leads to a switchover of the flip-flop to one or the other state,
b) a feedback network that connects the output of the flip-flop to an averaging circuit,
c) an input circuit connecting the averaging circuit to an input of the flip-flop,
d) at least one logic component linking the output signal of the flip-flop with a clock signal, characterized by the following features:
e) an input network ( 6; 106; 206 ) connecting the input ( 7; 107; 207 ) for the analog input voltage ( U _ON ) to the averaging circuit ( 9; 109; 209 ),
f) a constant reference voltage independent of the analog input voltage (U _ON ) for a comparison with the signal (U _m ; SB) supplied by the averaging circuit ( 9; 109; 209 ).

2. Converter according to claim 1, characterized in that the input circuit is formed by a working as an inverter, an input circuit of the flip-flop ( 201 ) and the feedback network ( 208 ) is connected to the inverting output of the flip-flop ( 201 ) .

3. Converter according to claim 1, characterized in that the input circuit gebil det by an inverter component ( 105 ) and the feedback network ( 108 ) to the non-inverting output of the flip-flop ( 101 ) is connected.

4. Converter according to claim 3, characterized in that the inverter component is an AND gate ( 105 ), the two inputs of which are connected to one another.

5. Converter according to claim 1, characterized in that the input circuit is formed by an operational amplifier ( 5 ).

6. Converter according to claim 5, characterized in that the one input of the operational amplifier ( 5 ) is at a fixed potential and the other input to the feedback network ( 8 ), the averaging circuit ( 9 ) and the input network ( 6 ) is connected .

7. Converter according to claim 6, characterized in that the input of the operational amplifier ( 5 ) which is at a fixed potential is the plus input and the minus input via the feedback network ( 8 ) with the non-inverting output of the flip-flop ( 1 ) is connected.

8. Converter according to one of claims 1 to 7, characterized in that the input network is formed by an ohmic resistor ( 6; 106; 206 ).

9. Converter according to one of claims 1 to 8, characterized in that the averaging circuit is formed by a capacitor ( 9; 109; 209 ) lying on the one hand at ground potential or voltage supply potential.

10. Converter according to one of claims 1 to 9, characterized in that the feedback network is formed by an ohmic resistor ( 8, 108; 208 ).

11. Converter according to one of claims 1 to 10, characterized in that the output signal of the flip-flop ( 1; 101; 201 ) with the clock signal (TE) linking logic component an AND gate ( 11, 12; 111, 112 ; 211, 212 ).

12. Converter according to one of claims 1 to 11, characterized in that the non-inverting output of the flip-flop ( 1; 101; 201 ) with an input of a first logic component ( 11; 111; 211 ) and the inverting output with the one input of a second logic component ( 12; 112; 212 ) is connected, the second input of which is provided as a clock signal input.