DE2422653C2

DE2422653C2 - Integrated semiconductor arrangement with field effect transistors

Info

Publication number: DE2422653C2
Application number: DE2422653A
Authority: DE
Inventors: James Minda Lee; George Wappingers Falls N.Y. Sonoda
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1973-06-29
Filing date: 1974-05-10
Publication date: 1983-03-31
Also published as: SE391996B; ES427740A1; DD114197A5; IL45251A; FR2235417A1; NL7408728A; CH570705A5; FR2235417B1; JPS5024054A; IT1012365B; DE2422653A1; JPS5417541B2; SU643099A3; CA1033410A; BE815619A; IL45251A0; SE7407783L; GB1462935A

Description

6. Halbleiteranordnung nach den Ansprüchen 3 bis 5, dadurch gekennzeichnet, daß die den Kondensator (C4) auf- und entladende Schaltung so ausgebaut ist, daß sie beide Halbwellen des periodischen Signals ausnützt.6. Semiconductor arrangement according to Claims 3 to 5, characterized in that the circuit charging and discharging the capacitor (C 4) is constructed so that it utilizes both half-waves of the periodic signal.

7. Halbleiteranordnung nach den Ansprüchen 3 bis 6, dadurch gekennzeichnet, daß der Substratspannungsdetektor (30) einen Spannungsteiler (31, 32) aufweist, dessen Teilerverhältnis die Regelung der Siibstratspannung bestimmt.7. Semiconductor arrangement according to claims 3 to 6, characterized in that the substrate voltage detector (30) has a voltage divider (31, 32), the divider ratio of which is responsible for the regulation the substrate tension is determined.

Die Erfindung betrifft eine integrierte Halbleiteranordnung mit Feldeffekt-Transistoren, bei der zur Einstellung und Regelung der Schwellenspannung der Feldeffekt-Transistoren eine außerhalb des Bereiches der Speisespannung der Halbleiteranordnung liegende, geregelte Substratspannung an das Substrat gelegt ist, wobei mit der Halbleiteranordnung ein Substratspannungsdetektor und ein Spannungskonverter integriert sind und mittels des vom Substratspannungsdetektor gelieferten Ausgangssignals in Kombination mit dem Impulszug eines Impulsgenerators die Steuerung des ι Spannungskonverters erfolgt, dessen Ausgangsspannung als Substratspannung auf das Substrat rückgekoppelt ist.The invention relates to an integrated semiconductor arrangement with field effect transistors, in which a regulated substrate voltage outside the range of the supply voltage of the semiconductor arrangement is applied to the substrate for setting and regulating the threshold voltage of the field effect transistors, a substrate voltage detector and a voltage converter with the semiconductor arrangement are integrated and carried out the control of the ι voltage converter by means of the substrate voltage supplied by the detector output signal in combination with the train of pulses of a pulse generator whose output voltage is fed back as the substrate voltage to the substrate.

Das Problem der Veränderung der Schwelienspannung bei der Herstellung von Feldeffekt-Transistoren ίο ist bekannt und auch schon gelöst worden. Die Schwellenspannung von Elementen wird nach den bisherigen Lösungen durch eine Schaltung abgefühlt und durch einen Differentialverstärker mit einem Bezugspotential verglichen. Der Ausgang des Differentialverstärkers wird dann auf das Substrat zurückgekoppelt. Da der Differentialverstärker die negative Substratspannung von einer negativeren Speisespannung ableitet, muß er außerhalb des Chips liegen. Daß der Differentialverstärker für jeden FET außerhalb des Chips liegen muß, macht die bisherigen Lösungen, wie sie z.B. in dem US-Patent 36 09 414 beschrieben werden, unpraktisch.The problem of changing the threshold voltage in the manufacture of field effect transistors ίο is known and has already been solved. The threshold voltage of elements is determined according to the previous solutions sensed by a circuit and by a differential amplifier with a Reference potential compared. The output of the differential amplifier is then fed back to the substrate. Because the differential amplifier takes the negative substrate voltage from a more negative supply voltage derives, it must be outside the chip. That the differential amplifier for each FET outside the The previous solutions, as described, for example, in US Pat become impractical.

Es sind auch Möglichkeiten zur Erzeugung einer negativen Substratspannung als das negative Potential der Speisespannungsquelle bekannt, wie beispielsweise im IBM Technical Disclosure Bulletin, Vol. 11, Nr. 10, März 1969, S. 1219 beschrieben. Es ist jedoch daraus nicht bekannt, eine so erzeugte negative Spannung auf eine bestimmte Substratspannung einzuregeln,
jo Aus der Literaturstelle »IBM Technical Disclosure Bulletin«, Vol. 12, Nr. 12, Mai 1970, Seite 2078, ist bereits eine Anordnung bekannt, die im wesentlichen der Anordnung entspricht, wie sie im Oberbegriff des Anspruchs 1 angegeben ist.There are also known ways of generating a negative substrate voltage as the negative potential of the supply voltage source, as described, for example, in IBM Technical Disclosure Bulletin, Vol. 11, No. 10, March 1969, p. 1219. However, it is not known from this to regulate a negative voltage generated in this way to a specific substrate voltage,
jo From the reference "IBM Technical Disclosure Bulletin", Vol. 12, No. 12, May 1970, page 2078, an arrangement is already known which corresponds essentially to the arrangement as specified in the preamble of claim 1.

Außerdem ist unter Bezugnahme auf diese Literaturstelle aus der Literaturstelle »IBM Technical Disclosure Bulletin«, Vol. 13, Nr. 8, Januar 1971, Seiten 2385 und 2386, ein Impulsgenerator bekannt, der mit einer Feldeffekt-Transistoren enthaltenden integrierten Halbleiteranordnung integrierbar ist und mit dem eine Schaltung zur Erzeugung der Substratspannung für die Halbleiteranordnung betrieben werden kann.In addition, reference is made to this reference from the reference “IBM Technical Disclosure Bulletin ", Vol. 13, No. 8, January 1971, pages 2385 and 2386, a pulse generator known that with a Integrated semiconductor arrangement containing field effect transistors can be integrated and with the one Circuit for generating the substrate voltage for the semiconductor arrangement can be operated.

Nachteilig bei dieser Anordnung ist in erster Linie, daß weiterhin eine Speisespannungsabhängigkeit der Schwellenspannung festzustellen ist und daß der Substratspannungsdetektor eine gesonderte Referenzspannungsquelle benötigt.The disadvantage of this arrangement is primarily that there is still a dependency on the supply voltage Threshold voltage is to be determined and that the substrate voltage detector has a separate reference voltage source needed.

Es ist die der Erfindung zugrundeliegende Aufgabe, eine integrierte, Feldeffekt-Transistoren enthaltende Halbleiteranordnung anzugeben, die gegenüber den bekannten Anordnungen eine wesentlich verbesserte Anordnung zur Erzeugung und Regelung der Substratspannung aufweist und damit eine einheitliche Schwellenspannung der integrierten Feldeffekt-Transistoren gewährleistet.It is the object of the invention to provide an integrated field-effect transistor Specify semiconductor arrangement which is significantly improved over the known arrangements Has arrangement for generating and regulating the substrate voltage and thus a uniform threshold voltage the integrated field effect transistors guaranteed.

Die Lösung dieser Aufgabe ist dem kennzeichnenden Teil des Anspruchs 1 zu entnehmen.The solution to this problem can be found in the characterizing part of claim 1.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen niedergelegt. Advantageous refinements and developments of the invention are laid down in the subclaims.

Anhand eines Ausführungsbeispiels und den Zeichnungen wird die Erfindung anschließend näher erläutert. Es zeigtThe invention will then be explained in more detail using an exemplary embodiment and the drawings. It shows

F i g. 1 in einem schematischen Schaltbild ein fe5 Alisführungsbeispiel undF i g. 1 in a schematic circuit diagram a Fe5 Alisführungbeispiel and

Fig. 2 eine Reihe von Inipulszügen zur Illustration der Arbeitsweise des Ausfiihrungsbcispieles.2 shows a series of pulse trains for illustration the mode of operation of the exemplary embodiment.

F i g. I ist der einfacheren Beschreibung halber durchF i g. I is through for the sake of simplicity

gestrichelte Linien in verschiedene Abschnitte unterteilt. Der Abschnitt 10 ist ein Ringoszillator, der aus fünf Inverterstufen zusammengesetzt ist. Jede dieser Inverterschaltungen ist im einzelnen bekannt. Der Oszillator muß eine ungerade Zahl von Stufen h.iben. In der gesamten Beschreibung sind N-Kanal-FETs verwendet, natürlich können auch P-Kanal-Elemente verwendet werden, wenn das Potential der angelegten Speisespannungsquelle und der Signale umgekehrt wird. Die erste Oszillatorstufe umfaßt die Transistoren 11, 12, 13_; 14 und 15. Ga«e und Drain des Transistors 11 sowie die Drains der Transistoren 12 und 14 sind mit einem positiven Potential + V verbunden. Das Gate des Transistors 12 ist an die Source des Transistors 11 angeschlossen. Der Kondensator Ci ist auf bekannte Weise zwischen Gate und Source des Transistors 12 gelegt. Die Source des Transistors 12 ist mit dem Drain des Transistors 13 und dem Gate des Transistors 14 verbunden. Der Drain des Transistors 15 ist an die Source des Transistors 14 angeschlossen, und dieser Knotenpunkt bildet den Ausgang zur nächsten Stufe. Die Sources der Transistoren 13 und 15 sind beide geerdet, während die Gates der Transistoren 13 und 15 miteinander und dem Ausgangsknotenpunkt der letzten Stufe verbunden sind. Die Transistoren in den übrigen vier Stufen sind ähnlich numeriert. Signale werden von zwei aufeinanderfolgenden Stufen, Stufe 1 und Stufe 2, abgenommen. Die Ausgangsknotenpunkte, X und Y, sind mit den Gates der Transistoren 23, 24, 25 und 26 verbunden. Diese Transistoren bilden ebenso wie der Transistor 27 geerdete Source-Schaltungen. Die Transistoren 23, 25 und 27 bilden eine Inverterschaltung mit den Transistoren 21, 22 und dem Kondensator C2 ähnlich den Inverterstufen im Oszillator 10. Die Drains der Transistoren 21, 22 und 28 sind somit mit dem Potential -I- V verbunden, wie auch das Gate des Transistors 21. Das Gate des Transistors 22 ist an die Source des Transistors 21 angeschlossen, die Source des Transistors 22 ist mit dem Knotenpunkt C verbunden, der eine Verbindung der Drains der Transistoren 23, 25 und 27 ist. Der Kondensator C2 liegt zwischen Gate und Source des Transistors 22. Das Gate des Transistors 28 ist an den Knotenpunkt C angeschlossen, während seine Source mit dem Knotenpunkt D verbunden ist, der eine gemeinsame Verbindung für die Drains der Transistoren 24 und 26 bildet.broken lines divided into different sections. The section 10 is a ring oscillator which is composed of five inverter stages. Each of these inverter circuits is known in detail. The oscillator must have an odd number of levels. N-channel FETs are used throughout the description; of course, P-channel elements can also be used if the potential of the applied supply voltage source and the signals are reversed. The first oscillator stage comprises the transistors 11, 12, 13 _; 14 and 15. Ga «e and drain of transistor 11 and the drains of transistors 12 and 14 are connected to a positive potential + V. The gate of the transistor 12 is connected to the source of the transistor 11. The capacitor Ci is connected between the gate and source of the transistor 12 in a known manner. The source of transistor 12 is connected to the drain of transistor 13 and the gate of transistor 14. The drain of transistor 15 is connected to the source of transistor 14 and this junction forms the output to the next stage. The sources of transistors 13 and 15 are both grounded, while the gates of transistors 13 and 15 are connected to each other and to the output node of the last stage. The transistors in the remaining four stages are numbered similarly. Signals are picked up from two successive stages, stage 1 and stage 2. The output nodes, X and Y, are connected to the gates of transistors 23, 24, 25 and 26. Like transistor 27, these transistors form grounded source circuits. The transistors 23, 25 and 27 form an inverter circuit with the transistors 21, 22 and the capacitor C2 similar to the inverter stages in the oscillator 10. The drains of the transistors 21, 22 and 28 are thus connected to the potential -I- V , as is the case Gate of transistor 21. The gate of transistor 22 is connected to the source of transistor 21, the source of transistor 22 is connected to node C which is a connection of the drains of transistors 23, 25 and 27. The capacitor C2 is between the gate and source of the transistor 22. The gate of the transistor 28 is connected to the node C , while its source is connected to the node D , which forms a common connection for the drains of the transistors 24 and 26.

Der Speiseinverter 20 hat einen Eingang vom Substrat-Spannungsdetektor 30. Der Substrat-Spannungsdetektor 30 besteht aus den Spannungsteiler-Transistoren 31 und 32, die zwischen + Kund Erde in Reihe geschaltet sind. Beide Transistoren sind mit ihren Gates an die Versorgung + Kangeschlossen, ebenso der Drain des Transistors 31. Die Source des Transistors 31 ist mit dem Drain des Transistors 32 verbunden und bildet den Knotenpunkt A, während die Source des Transistors 32 mit iErde verbunden ist. Drain und Gate des Transistors 33 sind an die Versorgung + V angeschlossen, während die Source des Transistors 33 mit dem Drain des Transistors 34 im Knotenpunkt B verbunden ist, der den Ausgang des Substrat-Spannungsdetektors 30 bildet. Die Source des Transistors 34 liegt zusammen mit der Source des Transistors 32 an Erde. Der Transistor 34 hat ebenfalls eine Verbindung zum Substrat. Wichtig ist hier die Feststellung, daß jeder Transistor eine Substratverbindung hat, wie sie beim Transistor 34 gezeigt ist. Der einfacheren Darstellung halber und um die durch die Substratverbindung des Transistors 34 gelieferte wichtige Funktion zu betonen, wurden alle.übrigen Verbindungen nicht dargestellt. Der Transistor 34 ist die Abfühleinrichtung, so daß das Potential am Knotenpunkt B eine Funktion des Substratpotentials des Transistors 34 ist- Das Potential am Knotenpunkt B ist außerdem eine Funktion der Schwellenspannung des Transistors 34, der Potentialdifferenz zwischen + Vund Erde und des Spannungsteiler-Verhältnisses der Transistoren 31 und 32. Das Potential am Knotenpunkt B versetzt den Transistor 27 in den leitenden Zustand und dadurch wiederum den Transistor 28, der das Potential am Knotenpunkt D beeinflußt, der den Ausgang des Inverters 20 bildet.The feed inverter 20 has an input from the substrate voltage detector 30. The substrate voltage detector 30 consists of the voltage divider transistors 31 and 32 which are connected in series between + Kund earth. Both transistors have their gates connected to the supply + K, as is the drain of transistor 31. The source of transistor 31 is connected to the drain of transistor 32 and forms node A, while the source of transistor 32 is connected to earth. The drain and gate of transistor 33 are connected to the + V supply, while the source of transistor 33 is connected to the drain of transistor 34 at node B , which forms the output of substrate voltage detector 30. The source of transistor 34 is connected to ground together with the source of transistor 32. The transistor 34 also has a connection to the substrate. It is important to note here that each transistor has a substrate connection as shown for transistor 34. For the sake of simplicity of illustration and to emphasize the important function provided by the substrate connection of transistor 34, all other connections have not been shown. The transistor 34 is the sensing device, so the potential at node B is a function of the substrate potential of transistor 34- The potential at node B is also a function of the threshold voltage of transistor 34, the potential difference between + V and ground and the voltage divider ratio of the Transistors 31 and 32. The potential at node B puts transistor 27 in the conductive state and thereby in turn transistor 28, which influences the potential at node D , which forms the output of inverter 20.

Der Ausgang des Inverters 20 geht zum Gate des Transistors 41 im Spannungskonverter 40. Der Drain des Transistors 41 ist mit der Source des Transistors 46 verbunden und bildet den Knotenpunkt £ an den auch der Kondensator C4 angeschlossen ist. Die Drain des Transistors 46 ist mit + V verbunden. Die Source des Transistors 41 ist gemeinsam mit der Source des Transistors 42 an Erde gelegt. Der Drain des Transistors 42 ist mit der anderen Seite des Kondensators C4 und der Kathode der Diode D1 verbunden zum Knotenpunkt F. Die Diode D 1 braucht keine separat gebildete Diode zu sein, sondern besteht am Übergang zwischen der Drain-Diffusion des Transistors 42 und dem Substrat. Das Signal am Knotenpunkt F wird auf den Substratanschluß durch die Diode D1 gekoppelt, wobei der angegebene Anschluß das gemeinsame Substrat ist, in dem alle Transistoren liegen. Der Rest der Schaltung im Spannungskor.verter 40 kompensiert seitliche NPN-Leckströme, wie noch zu beschreiben ist. Die Schaltung besteht aus den Transistoren 43, 44, 45 und einem Kondensator C 5. Die Versorgung + V ist an die Drains der Transistoren 43 und 44 und das Gate des Transistors 43 angeschlossen. Die Source des Transistors 43 ist mit den Gates der Transistoren 46 und 44 und einer Seite des Kondensators CH verbunden, wo der Knotenpunkt H gebildet wird. Die Source des Transistors 44 ist mit der anderen Seite des Kondensators C5, dem Drain des Transistors 45 und dem Gate des Transistors 42 verbunden zum Knotenpunkt G. Die Source des Transistors 45 ist an Erde gelegt, während das Gate des Transistors 45 mit dem Knotenpunkt Cim Inverter 20 verbunden ist.The output of the inverter 20 goes to the gate of the transistor 41 in the voltage converter 40. The drain of the transistor 41 is connected to the source of the transistor 46 and forms the node £ to which the capacitor C4 is also connected. The drain of transistor 46 is connected to + V. The source of transistor 41 is connected to ground in common with the source of transistor 42. The drain of transistor 42 is connected to the other side of capacitor C4 and the cathode of diode D 1 to node F. Diode D 1 need not be a separately formed diode, but exists at the junction between the drain diffusion of transistor 42 and the substrate. The signal at node F is coupled to the substrate connection through diode D 1, the indicated connection being the common substrate in which all transistors are located. The rest of the circuit in the voltage cor.verter 40 compensates for lateral NPN leakage currents, as will be described later. The circuit consists of the transistors 43, 44, 45 and a capacitor C 5. The supply + V is connected to the drains of the transistors 43 and 44 and the gate of the transistor 43. The source of transistor 43 is connected to the gates of transistors 46 and 44 and one side of capacitor CH where node H is formed. The source of transistor 44 is connected to the other side of capacitor C5, the drain of transistor 45 and the gate of transistor 42 to node G. The source of transistor 45 is connected to ground, while the gate of transistor 45 to node Cim Inverter 20 is connected.

Die ganze bisher beschriebene Schaltung wird innerhalb eines Halbleitersubstrat^ wie 1, 2, 3 ... N gebildet; sie ist mit der Bezugszahl 100 bezeichnet. Mit dieser Schaltung soll die Abweichung der Schwellenwertspannung unter verschiedenen FETs und FET-Schaltungen, die in demselben Substrat gebildet und mit den Nummern 101, 102, 103, 104, 105 bezeichnet sind, stabilisiert und gesteuert werden. Der Rest ist nicht besonders bezeichnet, um die Darstellung zu vereinfachen. Auf jedem der Substrate 1, 2, 3 ... Λ/ liegt eine Schaltung 100 und dient sowohl der Stabilisierung der Schwellenspannung auf dem Substrat als auch der Vereinheitlichung der Schwellenspannung auf allen das Paket bildenden Substraten. Ein wichtiges Merkmal der Erfindung besteht darin, daß die gesamte Stabilisierungs- und Steuerschaltung 100 auf dem Substrat liegt, so daß alle FETs und FET-Schaltungen dasselbe Versorgungspotential empfangen und Abweichungen im Versorgungspotential ebenfalls kompensiert werden. Ein Halbleitersubstrat wie z. B. 1 enthält mehrere FETs, die Schaltungen 100, 101, 102, 103, 104, 105 usw. bilden, deren Schwellenpotentiale durch die auf dem Substrat befindliche Schaltung 100 vereinheitlicht und gesteuert werden. Die FET-Schaltung der Substrate 2. 3The whole circuit described so far is formed within a semiconductor substrate ^ such as 1, 2, 3 ... N ; it is denoted by the reference number 100. This circuit is intended to stabilize and control the deviation of the threshold voltage among various FETs and FET circuits formed in the same substrate and denoted by numbers 101, 102, 103, 104, 105. The rest are not specially labeled in order to simplify the illustration. A circuit 100 is located on each of the substrates 1, 2, 3 ... Λ / and serves both to stabilize the threshold voltage on the substrate and to standardize the threshold voltage on all substrates forming the package. An important feature of the invention is that the entire stabilization and control circuit 100 lies on the substrate so that all FETs and FET circuits receive the same supply potential and deviations in the supply potential are also compensated for. A semiconductor substrate such as. B. 1 contains several FETs that form circuits 100, 101, 102, 103, 104, 105, etc., the threshold potentials of which are unified and controlled by the circuit 100 located on the substrate. The FET circuit of the substrates 2. 3

... Nsind in der Hinsicht gleich. Eine .Speisespannungsquelle ist mit den auf dem 1 lalbleitersubstrat ausgebildeten Schaltungen gekoppelt, die eine Potentialdifferenz erzeugt, die hier als + V und Erde bezeichnet wird. + V beträgt etwa 8 bis IO Volt für bekannte N-Kanal-FETs. Die mit dem Substrat ein Teil bildende Schaltung 100 erzeugt eine Substrat vorspannung von z.B. -3VoIt außerhalb des durch die .Speisespannungsquelle festgelegten Potentialbereiches. Die Schaltung 100 enthält weiterhin Einrichtungen zum Abfühlen und Einstellen dieser negativen Substratvorspannung auf ein Potential, welches die Abweichungen von der Schwellenwertspannung auf einem bestimmten Substrat, unter verschiedenen Substraten und auch des Potentials + V der Speisespannungsquelle kompensiert. Bei Veränderung der Substratspannung wird das Potential zwischen Quelle und Substrat der Feldeffekt-Transistoren verändert und dadurch die Schwellenspannungscharakteristik dieser Elemente.... N are equal in this respect. A supply voltage source is coupled to the circuits formed on the semiconductor substrate and generates a potential difference which is referred to here as + V and earth. + V is about 8 to 10 volts for known N-channel FETs. The circuit 100 forming a part with the substrate generates a substrate bias of, for example, -3VoIt outside the potential range defined by the supply voltage source. The circuit 100 further contains means for sensing and setting this negative substrate bias voltage to a potential which compensates for the deviations from the threshold voltage on a particular substrate, among different substrates and also the potential + V of the supply voltage source. When the substrate voltage changes, the potential between the source and the substrate of the field effect transistors is changed and, as a result, the threshold voltage characteristics of these elements.

Um ein Potential außerhalb des durch die Speisespannungsquelle gelieferten Bereiches zu erzeugen, ist der Ringoszillator 10 als Impulsquelle vorgesehen. Der Ringoszillator 10 enthält eine ungerade Zahl bekannter Inverter, deren letzte Stufe mit dem Eingang der ersten Stufe verbunden ist. Dadurch entsteht eine unstabile Schaltung, die im vorliegenden Beispiel mit etwa 1 Megaherz schwingt. Wenn die Gates der Eingangstransistoren 13 und 15 der ersten Stufe auf einen hohen Signalpegel gebracht werden, werden ihre beiden Drains auf einen niedrigen Signalpegel gebracht. Dadurch wird der Transistor 14 abgeschaltet und die Gates der Transistoren 13.4 und 15,4 auf einen niedrigen Signalpegel gebracht. Dadurch werden die Drains von 13.4 und ISA über die Transistoren 12,4 und 14,4 auf einen hohen Signalpegel geladen. Die Kondensatoren bringen das Gate des Transistors 124 hoch genug, um den Schwellenspannungsabfall zu überwinden und das Gate des Transistors 14/4 auf + V zu bringen. Der Transistor 14.4 bringt im eingeschalteten Zustand die Gates von 13ßund 15ßauf einen hohen Signalpegel und dadurch ihre entsprechenden Drains auf einen niedrigen Signalpv.gcl usw. Die Inverter im Ringosziüa'.or stehen also abwechselnd auf einem hohen und einem niedrigen Signalpegel. Die Ausgabe des Ringoszillators wird von zwei aufeinanderfolgenden Stufen, wie z. B. dem Drain des Transistors 15 und 154. an den Eingangsknotenpunkter Xund ^abgenommen.In order to generate a potential outside the range supplied by the supply voltage source, the ring oscillator 10 is provided as a pulse source. The ring oscillator 10 contains an odd number of known inverters, the last stage of which is connected to the input of the first stage. This creates an unstable circuit, which in the present example oscillates with about 1 megahertz. When the gates of the input transistors 13 and 15 of the first stage are brought to a high signal level, both their drains are brought to a low signal level. As a result, the transistor 14 is switched off and the gates of the transistors 13.4 and 15.4 are brought to a low signal level. As a result, the drains of 13.4 and ISA are charged to a high signal level via transistors 12.4 and 14.4. The capacitors bring the gate of transistor 124 high enough to overcome the threshold voltage drop and bring the gate of transistor 14/4 to + V. When switched on, the transistor 14.4 brings the gates of 13 and 15 to a high signal level and thereby their corresponding drains to a low signal level, etc. The inverters in the ring oscillator are thus alternately at a high and a low signal level. The output of the ring oscillator is obtained from two successive stages, e.g. B. the drain of the transistor 15 and 154. taken at the input node X and ^.

Im weiteren Zusammenhang mit F i g. 1 zeigen die Diagramme in F i g. 2 den Signalverlauf an den verschiedenen Knotenpunkten. Der Inverter 20 empfängt die Ausgangssignale vom Oszillator 10 an den Gates der Transistoren 23. 24, 25 und 26. Der Inverter 20 unterscheidet sich von den im Oszillator 10 verwendeten In\ertern nur durch eine höhere Treiberleistung. Impulse vom Ringoszillator 10 zu den Gates der Transistoren 24 und 26 entladen den Knotenpunkt D. Dieser kann sich auf einen hohen Signalpegel nur aufladen, solange die beiden Transistoren 24 und 26 abgeschaltet sind und sich ihre Gates auf einem niedrigen Signalpegel befinden, und der Transistor 28 eingeschaltet ist. Dieser kurze periodische hohe Signalpegel wird am Ausgang des Inverters 20 für den Betrieb des Spannungskonverters 40 benötigt. Wenn der Betrieb des Inverters 20 forlgesetzt wird, kann der Knotenpunkt C nur auf einem hohen Signalpegel stehen, wenn die Transistoren 23,25 und 27 abgeschaltet sind. Die Ein- und Ausschaltpegel der Transistoren 23 und 25 werden durch die Signale an den Knotenpunkten .Vimd Vgesteuert. Der Zustand des Transistors 27 wird bestimmt durch den Poienüalpegel am Knotenpunkt ö, also durch den Ausgang des .Substratspannungsdetektors 30. Wenn der Knotenpunkt B also auf einem niedrigen Signalpegel stein, bleibt der Transistor 27 abgeschaltet, so daß der Knotenpunkt Cnicht beeinflußt wird und während eines großen lntervalles auf hohem Niveau bleiben kann. Das Intervall wird durch das Einschalten der Transistoren 23 und 25 begrenzt. Dadurch wiederum kann sich der Knotenpunkt D für maximale Zeit auf seinen Höchstwert aufladen und erzeugt die maximale Substratvorspannung durch den Spannungskonverter 40. Wenn andererseits der Knotenpunkt B hoch genug ist. um den Transistor 27 einzuschalten, dann wird der hohe Signalpegel am Knotenpunkt C entweder verkürzt oder unterdrückt, wodurch der hohe Signalpegel am Knotenpunkt D verkürzt oder unterdrückt wird und das Substrat nicht auf einen höchsten Pegel - V gebracht werden kann. • Leckströme können das Substratpotential näher an das Erdpotential heranbringen. Vom Knotenpunkt D zum Knotenpunkt S gibt es einen Rückkopplungsweg durch das Substrat, der eine Regelschleife zum Regeln des Substratpotentiales schließt. Um das Potential desIn further connection with FIG. 1 shows the diagrams in FIG. 2 shows the signal curve at the various nodes. The inverter 20 receives the output signals from the oscillator 10 at the gates of the transistors 23, 24, 25 and 26. The inverter 20 differs from the inverters used in the oscillator 10 only in that it has a higher driver power. Pulses from the ring oscillator 10 to the gates of the transistors 24 and 26 discharge the node D. This can only be charged to a high signal level as long as the two transistors 24 and 26 are switched off and their gates are at a low signal level, and the transistor 28 is switched on. This short periodic high signal level is required at the output of the inverter 20 for the operation of the voltage converter 40. If the operation of the inverter 20 is continued, the node C can only be at a high signal level when the transistors 23, 25 and 27 are switched off. The on and off levels of the transistors 23 and 25 are controlled by the signals at the nodes .Vimd V. The state of the transistor 27 is determined by the Poienüalpegel at the node ö, so by the output of the .Substratspannungsdetektors 30. If the node B so at a low signal level, the transistor 27 remains switched off so that the node C is not affected and during a large intervals can remain at a high level. The interval is limited by turning on transistors 23 and 25. This, in turn, allows node D to charge to its maximum value for a maximum of time and generates the maximum substrate bias through voltage converter 40. On the other hand, if node B is high enough. to turn on transistor 27, then the high signal level at node C is either shortened or suppressed, whereby the high signal level at node D is shortened or suppressed and the substrate cannot be brought to a highest level - V. • Leakage currents can bring the substrate potential closer to the earth potential. From node D to node S there is a feedback path through the substrate which closes a control loop for regulating the substrate potential. To the potential of the

·. Substrats, in dem die ganzen Fcldelfekt-Transistoren ausgebildet sind, abzufühlen, ist ein Substrat-Spannungsdetektor 30 vorgesehen. Die Transistoren 31 und 32 bilden einen Spannungsteiler mit einem Ausgang am Knotenpunkt A. Das Potential am Knotenpunkt .4 ist·. To sense the substrate in which all of the fillet-defect transistors are formed, a substrate voltage detector 30 is provided. The transistors 31 and 32 form a voltage divider with an output at node A. The potential at node .4 is

,.. ein Bezugspotential, welches durch das Spannungsteilerverhältnis der Transistoren 31 und 32 sowie die Spannung + V auf einen gewünschten Wert festgelegt wird. Im vorliegenden Beispiel liegt das Bezugspotential bei + 1 V. Es wird an das Gate des Abfühltransistors 34 angelegt. Im Vergleich zu seinem Ladetransistor ii ist der Transistor 34 ein sehr großes Element. Wenn also der Schwellenwert des Abfühltransistors 34 kleiner ist als die Spannung am Knotenpunkt A, ist der Transistor 34 eingeschaltet, und der Knotenpunkt B liegt auf Erdpotential. Der Transistor 27 ist abgeschaltet, und der Knotenpunkt C kann entsprechend den Eingängen von den Punkten X und Y schwingen. Wenn die Substratspannung jedoch negativ genug ist. um die Schwellenwertspannung des Transistors 34 dem Potential am, .. a reference potential which is set to a desired value by the voltage divider ratio of the transistors 31 and 32 and the voltage + V. In the present example, the reference potential is + 1 V. It is applied to the gate of the sensing transistor 34. Compared to its charging transistor ii , transistor 34 is a very large element. Thus, if the threshold of sense transistor 34 is less than the voltage at node A, transistor 34 is on and node B is at ground potential. The transistor 27 is turned off and the node C can oscillate according to the inputs from the points X and Y. However, if the substrate voltage is negative enough. to the threshold voltage of the transistor 34 the potential at

ι, Knotenpunkt A gleich zu machen, schaltet der Transistor 34 ab, und die Spannung am Knotenpunkt B steigt. Der Transistor 27 wird eingeschaltet, und der Knotenpunkt C ist auf Erdpotential festgehalten. Dadurch wiederum wird keine weitere Entladung derTo make node A equal, transistor 34 turns off and the voltage at node B increases. The transistor 27 is turned on and the node C is held at ground potential. This in turn means that there is no further discharge of the

-.) Substratspannung zugelassen. Diese extreme Bedingung tritt jedoch praktisch nie auf. Es fließt immer ein gewisser Leckstrom, und der Knotenpunkt Fist immer hinreichend negativ, so daß die Diode D 1 leitet, um die auf dem Substrat durch den Leckstrom entstehende-.) Substrate voltage permitted. However, this extreme condition practically never occurs. There is always a certain leakage current flowing, and the node F is always sufficiently negative that the diode D 1 conducts to reduce the leakage current generated on the substrate

··. Ladung abzubauen. Wenn der Leckstrom hoch ist, erfolgen die Übergänge am Knotenpunkt E und F häufiger, und die Diode DX leitet öfter. Solange der Leckstrom gewisse Grenzen nicht überschreitet, kann er immer abgeleitet werden und daher auf das Potential··. To reduce charge. When the leakage current is high, the transitions at nodes E and F will be more frequent and the diode DX will conduct more often. As long as the leakage current does not exceed certain limits, it can always be diverted and therefore at the potential

nc des Substrates keinen Einfluß haben. Die Grenze ist eine Funktion der Oszillatorfrequenz, der Versorgungsspannung + Vund der Kapazität des Kondensators C4.nc of the substrate have no influence. The limit is one Function of the oscillator frequency, the supply voltage + V and the capacitance of the capacitor C4.

Bisher wurde beschrieben, daß die Leit- und Sperrbedingung des Abfühltransistors 34 eine FunktionSo far it has been described that the conduction and blocking condition of the sensing transistor 34 has a function

- seiner Schwellenspannung und des Substratpotentiales ist und wie dadurch wiederum die Impulszüge an den Knotenpunkten B. C, D, E und F beeinflußt werden. Dadurch wiederum wird am Substratpotential und- Its threshold voltage and the substrate potential and how this in turn influences the pulse trains at nodes B. C, D, E and F. This, in turn, is at the substrate potential and

durch dieses der Leitzustand des Transistors 34 geregelt. Bei dem Impulszug der Fig.2 am Knotenpunkt F bezieht sich das Überschwingen von V auf eine Wechselstrom-Überschwingspannung, die ein Bruchteil von + V beträgt. Die Spannung Δ Vl ist ebenfalls eine kleine Spannung, durch die die Substratspannung KSbei ihrem Einschwingen in den Ruhewert negativ wird.the conduction state of the transistor 34 is regulated by this. In the pulse train of FIG. 2 at node F, the overshoot of V relates to an alternating current overshoot voltage which is a fraction of + V. The voltage Δ Vl is also a small voltage, as a result of which the substrate voltage KS becomes negative when it settles into the quiescent value.

Um ein Substratpotential zu erzeugen, das tiefer ist als das niedrigste an das Substrat angelegte Versorgungspotential, ist ein Spannungskonverter 40 vorgese- n hen. Wenn der Impulszug am Knotenpunkt Dauf einem niedrigen Niveau liegt, ist der Transistor 41 im wesentlichen abgeschaltet, und der Knotenpunkt E steigt an, da der Transistor 46 leitet. Das Potential am Knotenpunkt Ffolgt dem am Knotenpunkt £über den y Kondensator CA. Wenn zu diesem Zeitpunkt der Knotenpunkt Dauf einem niedrigen Potential liegt, ist auch das Potential am Knotenpunkt Ctief und hält den Transistor 45 gesperrt, so daß das Potential am Knotenpunkt G ansteigen kann, weil der Transistor 44 ₂i leitet. Dadurch wird der Knotenpunkt F durch den Transistor 42 wieder auf Erdpotential zurückgeführt. Wenn das Potential am Knotenpunkt G auf sein hohes Niveau ansteigt, steigt das Potential am Knotenpunkt H durch den Kondensator C5 noch höher als das Potential, auf welches der Knotenpunkt durch den Transistor 43 aufgeladen wurde, und stellt dadurch sicher, daß der Transistor 46 leitet. Wenn der Knotenpunkt C auf ein hohes Niveau gebracht wird, wird der Transistor 45 leitend, bringt die Knotenpunkte jo G und H auf niedriges Niveau und schaltet dadurch die Transistoren 42 und 46 ab. Wenn der Strom am Knotenpunkt Canzusteigen beginnt, beginn; er auch am Knotenpunkt Danzusteigen, weil der Transistor 28 den Transistor 41 einschallet und dadurch der Knotenpunkt _J5 E auf Erdpotential entladen wird. Der Knotenpunkt F, der schon in der Nähe von Erdpotential stand, folgt dem Knotenpunkt E über den Kondensator C 4 auf ein negatives Potential mit einer Amplitude von bis zu 95% der Versorgungsspannung + V. Dieses negative Potential am Knotenpunkt Fbildet eine Potentialsenke, in die Strom vom .Substrat durch die Diode D 1 fließt, so daß das Substrat unter Erdpotential gebracht wird und seine Spannung in negativer Richtung zunimmt.In order to generate a substrate potential which is lower than the lowest supply potential applied to the substrate, a voltage converter 40 is provided. When the pulse train at node D is low, transistor 41 is essentially off and node E rises as transistor 46 conducts. The potential at node F follows that at node £ via the y capacitor CA. If at this point the node D is at a low potential, the potential at the node C is also low and keeps the transistor 45 blocked, so that the potential at the node G can rise because the transistor 44 ₂ i conducts. As a result, the node F is returned to ground potential again through the transistor 42. When the potential at node G rises to its high level, the potential at node H through capacitor C5 rises even higher than the potential to which the node was charged by transistor 43, thereby ensuring that transistor 46 conducts. When node C is brought to a high level, transistor 45 becomes conductive, brings nodes jo G and H to a low level and thereby switches transistors 42 and 46 off. When the current begins to climb at the C junction, begin; he also climb up at the junction point because the transistor 28 switches on the transistor 41 and the junction point _J5 E is thereby discharged to ground potential. The node F, which was already close to earth potential, follows the node E via the capacitor C 4 to a negative potential with an amplitude of up to 95% of the supply voltage + V. This negative potential at the node F forms a potential sink into which Current flows from the .Substrat through the diode D 1, so that the substrate is brought below ground potential and its voltage increases in the negative direction.

In einem anderen Ausführungsbeispiel wurde die die Transistoren 43, 44, 45 und den Kondensator C5 umfassende Schaltung nicht benutzt und das Gate des Transistors 42 an den Knotenpunkt F angeschlossen. Der Transistor 46 wurde durch eine Belastung ersetzt, wie sie für die Transistoren 43,44 und den Kondensator C5 gezeigt ist. Dabei wurde festgestellt, daß der Transistor 42 einen seitlichen NPN-Transistor-Leckstromweg von Erde zum Knotenpunkt F bildet, wenn die Diode Dl eingeschaltet ist. Gate und Drain sind dabei elektrisch verbunden. Zur richtigen Entladung des Knotenpunktes Fist eine niedrige Impedanz erforderlich, d.h. ein großes Verhältnis der Kanalbreite zur Kanallänge des FETs in der Größenordnung von mindestens 6:1. Eine große Kanaibreite reduziert jedoch den Kopplungswirkungsgrad. Auch schafft eine kleine Kanallänge einen lateralen NPN-Transistor zwischen der Source- und der Drain-Diffusion. Dieses Verhältnis der Abmessungen begrenzte die negativste Spannung, auf die das Substrat gebracht werden konnte, und damit den vom Substrat gezogenen Strom. Für 65 manche Anwendungen kann eine solche Anordnung, insbesondere wenn das Verhältnis von Breite zu Länge der verschiedenen Elemente richtig bemessen wird,In another embodiment, the transistors 43, 44, 45 and capacitor C5 comprehensive circuit is not used and the gate of transistor 42 is connected to node F. The transistor 46 has been replaced by a load such as that for the transistors 43, 44 and the capacitor C5 is shown. It was found that transistor 42 has a lateral NPN transistor leakage current path from earth to node F forms when the diode Dl is switched on. Gate and drain are thereby electrically connected. A low impedance is required for the correct discharge of the node F, i.e., a large ratio of the channel width to the channel length of the FET, on the order of at least 6: 1. However, a large channel width reduces the coupling efficiency. Also creates one small channel length a lateral NPN transistor between the source and drain diffusion. This The ratio of the dimensions limited the most negative voltage to which the substrate could be brought, and thus the current drawn by the substrate. For some applications such an arrangement, especially if the ratio of width to length of the various elements is correctly measured,

durchaus zufriedenstellend sein.be quite satisfactory.

Mit dem Knotenpunkt G wird der Transistor 42 eingeschaltet. Wenn der Knotenpunkt E hoch ist, ist auch der Knotenpunkt C hoch, und der Transistor 42 entlädt den Knotenpunkt F Wenn der Knotenpunkt E tief ist, ist auch der Knotenpunkt G tief, und der Transistor 42 sperrt; es fließt kein Strom von Erde zum Knotenpunkt F Wie im vorigen Absatz beschrieben wurde, wird der von Erde in den Knotenpunkt F fließende Strom nicht nur von dem Strom subtrahiert, der in der Diode D 1 fließt, sondern entlädt auch .. _: Kondensator C 4, wenn der Knotenpunkt E hoch ist. Das Gate des Transistors 45 ist mit dem Knotenpunkt C verbunden und das Gate des Transistors 41 mit dem Knotenpunkt D. Die Knotenpunkte C und D entladen sich gleichzeitig. Sie werden beide durch den Knotenpunkt Y heruntergezogen, steigen jedoch nicht gleichzeitig wieder an, da der Knotenpunkt Cden Transistor 28 einschaltet und dieser wieder den Knotenpunkt D auflädt. Diese kleine Verzögerung soll sicherstellen, daß der Knotenpunkt G vor dem Knotenpunkt fabfällt und damit der Transistor sperrt, bevor der Knotenpunkt E anfängt abzufallen. Die zeitliche Beziehung ist in den Diagrammen der Fig.2 wiedergegeben. Vom Rückkopplungsknotenpunkt H wird der Transistor 46 geschaltet. Da der Knotenpunkt G leicht geladen ist, steigt er wesentlich schneller an als der Knotenpunkt E Durch Rückkopplung des Anstiegs auf das Gate des Transistors 46 durch den Kondensator C5 wird die Anstiegszeit am Knoten £ verbessert gegenüber einer direkten Kopplung in Verbindung mit dem Lasttransistor 46. Das verlängerte Hoch-Intervall am Knotenpunkt Ebewirkt die vollständige Ladung des Kondensators C4 und dadurch einen größeren Strom vom Substrat, wenn der Knotenpunkt Fdurch den Transistor 41 entladen wird.With the node G , the transistor 42 is switched on. When node E is high, node C is also high and transistor 42 discharges node F. When node E is low, node G is also low and transistor 42 is off; no current flows from earth to node F As described in the previous paragraph, the current flowing from earth to node F is not only subtracted from the current flowing in diode D 1, but also discharges .. _: capacitor C 4 when the node E is high. The gate of transistor 45 is connected to node C and the gate of transistor 41 is connected to node D. Nodes C and D discharge simultaneously. They are both pulled down through node Y , but do not rise again at the same time, since node C turns transistor 28 on and this again charges node D. This small delay is intended to ensure that the node G falls before the node f and thus the transistor blocks before the node E begins to fall. The time relationship is shown in the diagrams in FIG. From the feedback node H , the transistor 46 is switched. Since the node G is lightly charged, it rises much faster than the node E. By feeding back the rise to the gate of the transistor 46 through the capacitor C5, the rise time at the node £ is improved compared to a direct coupling in connection with the load transistor 46. Das Extended high interval at node E causes capacitor C4 to be fully charged and thereby a greater current from the substrate when node F is discharged through transistor 41.

Mit der beschriebenen Anordnung kann das nötige Substratpotential, das eine Funktion der spezifischen Schwellenspannung ist, erzeugt und gesteuert werden. Wenn die spezifische Schwellenspannung niedrig ist. ist ein negativeres Substratpotential erforderlich, um den Abfühltransistor 34 auszuschalten, wodurch wiederum die Schwellenspannung aller Elemente auf dem Substrat ansteigt. Das Gegenteil tritt ein, wenn die spezifische Spannung hoch ist. Ungeachtet der Herstellungsstreuung der Schwellenspannungen haben alle geerdeten Source-Elemente eines Substrats dieselbe Schwellenspannung. Diese Schwellenspannung ändert sich nur als Funktion des Source-Potentials + V. Da die Streuung der Schwellenspannung ein Hauptfaktor für die endgültige Leistung von FET-Chips ist, reduziert die Regelung der Schwellenwertspannung diese Streuung wesentlich. Außerdem werden auch Schwankungen des Source-Potentiales + V kompensiert. Wenn die Spannung + Verhöht wird, steigt der Knotenpunkt A mit ihr an. Das höhere Potential am Knotenpunkt A läßt den Transistor 34 schwerer abschalten, da eine höhere Schwellenspannung benötigt wird. Die Substratspannung kann daher ein negativeres Potential erreichen, um diese höhere Schwellenspannung zu erzielen. Das ist aus zwei Gründen erwünscht Erstens wird sichergestellt, daß die Steuerelemente im dicken Oxid auch bei höherer Spannung + V abgeschaltet werden. Zweitens reduziert der höhere Schwellenwert bei höherer Spannung + Vdie Verlustleistung im ungünstigsten Fall, und der niedrigere Schwellenwert bei niedrigerer Spannung + Vverbessert die Leistung im ungünstigsten Fall.With the arrangement described, the necessary substrate potential, which is a function of the specific threshold voltage, can be generated and controlled. When the specific threshold voltage is low. a more negative substrate potential is required to turn off sense transistor 34, which in turn increases the threshold voltage of all elements on the substrate. The opposite occurs when the specific voltage is high. Regardless of the manufacturing variation of the threshold voltages, all grounded source elements of a substrate have the same threshold voltage. This threshold voltage changes only as a function of the source potential + V. Since the dispersion of the threshold voltage is a major factor in the final performance of FET chips, the regulation of the threshold voltage reduces this dispersion significantly. In addition, fluctuations in the source potential + V are compensated for. If the voltage + is increased, the node A rises with it. The higher potential at node A makes transistor 34 more difficult to turn off, since a higher threshold voltage is required. The substrate voltage can therefore reach a more negative potential in order to achieve this higher threshold voltage. This is desirable for two reasons. Firstly, it ensures that the control elements in the thick oxide are also switched off at a higher voltage + V. Second, the higher threshold at higher voltage + V reduces worst case power dissipation, and the lower threshold at lower voltage + V improves worst case performance.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

308 113/82308 113/82

Claims

Patent claims:

1. Integrated semiconductor arrangement with field effect transistors, used for setting and regulating the threshold voltage of the field effect transistors is outside the range of the supply voltage of the semiconductor arrangement, regulated substrate voltage is applied to the substrate, with a substrate voltage detector and a voltage converter are integrated in the semiconductor arrangement and by means of the output signal supplied by the substrate voltage detector in combination with the pulse train of a pulse generator is used to control the voltage converter whose Output voltage is fed back to the substrate as substrate voltage, characterized in that

that the pulse generator (1.0) is also integrated with the semiconductor arrangement,
that to control the voltage converter (40) there is a feed inverter (20) which generates a periodic signal dependent on the output signal supplied by the substrate voltage detector (30) and the pulse train of the pulse generator (10), and that the pulse generator (10), substrate voltage detector (30 ), Feed inverter (20) and voltage converter (40) are operated directly with the feed voltage of the semiconductor arrangement.

2. Semiconductor arrangement according to claim 1, characterized in that the substrate voltage generated is coupled to the substrate via a diode (D 1).

3. Semiconductor arrangement according to Claims 1 and 2, characterized in that the voltage converter (40) contains a circuit (41, 42) controlled by the periodic signal and which influences the voltage generated by charging and discharging a capacitor (CA).

4. Semiconductor arrangement according to claim 3, characterized in that the pulse generator (10) is a Ring oscillator is.

5. Semiconductor arrangement according to Claims 3 and 4, characterized in that the substrate voltage detector (30) has a field effect transistor (34) which is arranged in the substrate and has essentially the same threshold voltage, like the other field effect transistors arranged in the substrate.