DE2419319C3 - Analog-to-digital converter - Google Patents
Analog-to-digital converterInfo
- Publication number
- DE2419319C3 DE2419319C3 DE2419319A DE2419319A DE2419319C3 DE 2419319 C3 DE2419319 C3 DE 2419319C3 DE 2419319 A DE2419319 A DE 2419319A DE 2419319 A DE2419319 A DE 2419319A DE 2419319 C3 DE2419319 C3 DE 2419319C3
- Authority
- DE
- Germany
- Prior art keywords
- time
- signal
- counter
- working
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Description
Die Erfindung bezieht sich auf einen Analog-Digital-Umsetzer, im folgenden als AD-Umsetzer bezeichnet, bei dem ein analoges Eingangssignal einem Integrator während einer vorgegebenen Zeitspanne aufgeschaltet wird und der erreichte Zeitintegralwert durch Integration eines Bezugssignals wieder bis auf einen vorbestimmten Anfangswert abintegriert wird unter Verwendung eines dem Integrator zugeschalteten !Comparators, der bei Erreichen des vorbestimmten Anfangswertes ein Steuersignal erzeugt, bei dem ferner ein dem Analogsignal entsprechender Digitalwert durch Auszählung von Taktimpulsen eines Taktgebers in einem Ergebniszähler während der Abintegrationszeit ermittelt wird.The invention relates to an analog-digital converter, hereinafter referred to as AD converter, in which an analog input signal is switched to an integrator for a predetermined period of time and the time integral value achieved by integrating a reference signal again down to a predetermined one The initial value is integrated using a comparator connected to the integrator, which generates a control signal when the predetermined initial value is reached, in which also a dem Analog signal corresponding digital value by counting clock pulses of a clock generator in one Result counter is determined during the downward integration time.
Integrierende AD-Umsetzer, die nach dem Verfahren der Auf-Ab-Integration arbeiten, sind bereits vielfältig bekannt. Es gibt solche Umsetzer für die Umsetzung unipolarer Signale, d. h. analoger Signale, die während der Zeit der Integration ein und dieselbe Polarität aufweisen.Integrating AD converters that work according to the up-down integration method are already diverse known. Such converters exist for converting unipolar signals, i. H. analog signals that during have one and the same polarity at the time of integration.
Zur Verarbeitung bipolarer Eingangssignale sind AD-Umsetzer bekannt, die einen einzigen unipolar arbeitenden AD-Umsetzer verwenden, der an seinem Eingang allerdings Mittel zur Polaritätsfeststellung besitzen muß, die in der Lage sind, die Polarität des analogen Eingangssignals gegebenenfalls zu ändern, so daß am Ausgang der Umsetzerschaltung immer Signale gleicher Polarität auftreten. Andere AD-Umsetzer benutzen mehrere Bezugsspannungen und eine Umschalteinrichtung, die je nach Vorzeichen des Analogsignales ein positives bzw. ein negatives Bezugssignal für die Vergleichsmessung auswähltFor processing bipolar input signals, AD converters are known which have a single unipolar using working AD converter, but the means for polarity detection at its input must have that are able to change the polarity of the analog input signal if necessary, so that signals of the same polarity always appear at the output of the converter circuit. Other AD converters use several reference voltages and a switching device that depends on the sign of the analog signal selects a positive or a negative reference signal for the comparison measurement
In der DE-OS 2) 43 523 ist vorgeschlagen worden, für ■ die Umsetzung bipolarer Analogsignale der Umsetzerschaltung dauernd ein BezugssignaT zuzuführen und während der Aufintegrationszeit das umzusetzende Analogsignal und ein dem Bezugssignal entgegengesetzt gepoltes Kompensationssignal an den Eingang desIn DE-OS 2) 43 523 has been proposed for ■ the implementation of bipolar analog signals of the converter circuit to constantly supply a reference sign and during the integration time the analog signal to be converted and one opposite to the reference signal polarized compensation signal to the input of the
Integrators zu legen. Wird das Kompensationssignal betragsmäßig um einen festen Wert größer als das Bezugssignal gewählt, dann läßt sich damit der Nullpunkt des Umsetzers so verlegen, daß die an sich bipolaren Eingangssignale für die Verarbeitung imTo lay integrators. If the amount of the compensation signal is greater than that by a fixed value Reference signal selected, then the zero point of the converter can be relocated so that the bipolar input signals for processing in
Umsetzer als unipolare Signale auftreten. Das erfordert jedoch die schaltungsmäßige Auslegung des Umsetzers für einen größeren Integrationsbereich. Ersetzt man den im unipolar arbeitenden AD-Umsetzer vorgesehenen Vorwärtszähler durch einen Vorwärts-Rückwärts-Zäh-Converters appear as unipolar signals. That requires however, the circuit design of the converter for a larger integration area. If you replace the up counter provided in the unipolar AD converter by an up-down counter
•20 ler, dessen Zählbereich einem Polaritätsbereich entspricht, dann lassen sich bei entsprechender Zählrichtungsumschaltung damit auch bipolare Eingangssignale in Digitalsignale umsetzen, ohne daß der Zählbereich erweitert werden muß. A3s Beispiel dafür wird der in der• 20 lers, the counting range of which corresponds to a polarity range, then with the appropriate switching of the counting direction thus also convert bipolar input signals into digital signals without affecting the counting range needs to be expanded. A3's example is the one in the
Vorwärts-Rückwärts-Zähler sind gegenüber einfachen Vorwärts-Zählern relativ teuer und gegenüber diesen in ihrem Schaltungsaufbau aufwendiger und erfordern zudem eine kompliziertere Ansteuertechnik.Up-down counters are relatively expensive compared to simple up counters and compared to these are more complex in their circuit structure and also require more complicated control technology.
)n Die Aufgabe der Erfindung besteht darin, einen verbesserten AD-Umsetzer anzugeben, der zur Verarbeitung bipolarer Eingangssignale geeignet ist jedoch ohne Vorwärts-Rückwärts-Zähler arbeitet und keine Mittel zur Polaritätsfeststellung erfordert ) n The object of the invention is to provide an improved ADC specify the bipolar input signals for processing is suitable, however, operates without forward-backward counter and no means requires the polarity detection
r> Diese Aufgabe wird durch die in dem kennzeichnenden Teil des Anspruchs 1 genannten Merkmale gelöst. r> This object is achieved by the features mentioned in the characterizing part of claim 1.
Der erfindungsgemäß vorgesehene Arbeitszähler zählt die vom Taktgeber erzeugten Taktimpulse fortlaufend und gibt in bestimmten ZsHabständen nachThe work counter provided according to the invention counts the clock pulses generated by the clock generator continuous and gives way at certain intervals
t" jeweils einer vorgegebenen Anzahl von abgezählten Taktimpulsen Arbeitssignale ab, die den zeitlichen Ablauf jedes Meßzyklus, also den Beginn und die Dauer der Auf- bzw. Abintegration einschließlich Zu- und Abschaltung von Eingangs- und Eezugssignal, festlegt.t "each a predetermined number of counted Clock pulses from working signals that determine the timing of each measuring cycle, i.e. the beginning and the duration the up and down integration including the connection and disconnection of input and reference signals.
v' Bei dem im folgenden näher erläuterten Ausführungsbeispiel läuft ein Meßzyklus in der Zeitspanne ab, die zwischen vier aufeinander folgenden Arbeitssignalen liegt. Hierbei bestimmten das erste Arbeitssignal den Beginn der Aufintegrationszeit, das zweite das Ende der v 'The closer explained in the following embodiment, a measurement cycle is carried out in the time period is between four successive following operations signals. The first work signal determined the beginning of the integration time, the second the end of the
"'" Aufintegrationszeit sowie die Aufschaltung des Bezugssignals und den Beginn der Abintegrationszeit. Die Zeitspanne zwischen dem Auftreten des Komparationssignals und dem dritten Arbeitssignal ist ein Maß für den Betrag aes analogen Eingangssignales. Werden während dieser Zeit Taktimpulse in den Ergebniszähler eingezählt, dann stellt das Zählergebnis ein digitales Maß für das analoge Eingangssignal dar. Die Zeitspanne zwischen dem Auftreten des vierten Arbeitssignales und dem nächstfolgenden trennt die einzelnen Meßzyklen ■'" voneinander; diese Zeitspanne wird zweckmäßigerweise dazu verwendet, das ermittelte Zählergebnis abzuspeichern und den Umsetzer für die nächste Messung vorzubereiten."'" Integration time as well as the connection of the reference signal and the start of the integration time. the The time span between the occurrence of the comparison signal and the third working signal is a measure of the Amount of the analog input signal. During this time, clock pulses are sent to the result counter counted, then the counting result represents a digital measure for the analog input signal. The time span between the occurrence of the fourth working signal and the next one separates the individual measuring cycles ■ '"from each other; this period of time is expedient used to save the count result and the converter for the next one Prepare for measurement.
Ein Ausführungsbeispiel eines erfindungsgemäß aus- hr> gebildeten AD-Umsetzers wird an Hand der Zeichnung näher erläutert. Es zeigtAn exemplary embodiment of the present invention Removing hr> formed AD-converter is explained in more detail on hand of the drawing. It shows
Fig. 1 das Blockschaltbild eines nach dem Verfahren der Auf/Ab-Integration arbeitenden AD-Umsetzers mit1 shows the block diagram of a according to the method the up / down integration working AD converter
dem erfindungsgemäßen Arbeitszahler undthe work payer according to the invention and
Fig.2 das Diagramm des zeitlichen Verlaufs der Integratorausgangsspannung sowie verschiedener Steuersignale des Umsetzers.2 shows the diagram of the time course of the Integrator output voltage and various control signals from the converter.
F ί g. 1 zeigt das Blockschaltbild eines integrierenden AD-Umsetzers, der nach dem bekannten Verfahren der Auf/Ab-Integration arbeitet Der Umsetzer besteht aus einem Analogteil mit einen Integrator 1 und einem Komparator 2 sowie aus dem Digitalteil mit einem Taktgeber 4, einem Arbeitszähler 5, einer Steuerschaltung 6, einem Tor 3 und einem Ergebniszähler 7 mit einem Speicher 8 und einer Anzeigevorrichtung 9.F ί g. 1 shows the block diagram of an integrating AD converter which is produced according to the known method of FIG Up / down integration works The converter consists of an analog part with an integrator 1 and an Comparator 2 and from the digital part with a clock generator 4, a work counter 5, a control circuit 6, a goal 3 and a result counter 7 with a memory 8 and a display device 9.
Zur Erläuterung der Funktionsweise des Umsetzers wird das Zeitdiagramm nach F i g. 2 herangezogen. Es zeigt im oberen Bild den zeitlichen Verlauf der Integratorausgangsspannung u in Abhängigkeit von der analogen Eingangsspannung Ux für drei verschiedene Werte von Un und zwar gilt die Kurve 13 für einen Wert von Ux > 0, die Kurve 14 für Ux — 0 und die Kurve 15 für einen Wert von Ux < 0. Die darunterliegenden Bilder zeigen in zeitlicher Zuordnung zur Spannung u den Veriauf der wichtigsten Takt- und Steuersignale, deren positive Impulsflanke zur Befehlsauslösung dient Es bedeuten: T = Taktimpulse, A = Arbeitssignale, K = Komparatorsignai, Z = Zählimpulse.To explain the mode of operation of the converter, the timing diagram according to FIG. 2 used. In the upper figure it shows the time course of the integrator output voltage u as a function of the analog input voltage U x for three different values of U n , namely curve 13 applies to a value of U x > 0, curve 14 applies to U x - 0 and the curve 15 for a value of U x <0. the underlying images in timed relation to the voltage u Veriauf of the main clock and control signals, the positive pulse edge to the instruction triggering It is used to mean: T = clock pulses, a = work signals, K = Comparator signal, Z = counting pulses.
Die Taktimpulsc Tdes Taktgebers 4 gelangen auf der Leitung 16 an den Eingang des Arbeitszählers 5 und auf der Leitung 17 zum Tor 3, dessen Ausgang durch eine Leitung 18 mit dem Eingang des Ergebniszählers 7 verbunden ist In den Ergebniszähler werden nur dann Taktimpulse eingezählt, wenn dem Tor 3 entweder auf der Leitung 19 oder aber auf der Leitung 20 ein Steuersignal zugeführt wird. Werden beide Leitungen 19 und 20 gleichzeitig oder keine der beiden Leitungen angesteuert, bleibt das Tor 3 geschlossen.The clock pulses of the clock 4 arrive on the line 16 at the input of the work counter 5 and on the line 17 to the gate 3, the output of which through a line 18 to the input of the result counter 7 is connected. Clock pulses are only counted into the result counter if gate 3 is either open the line 19 or on the line 20 a control signal is supplied. Will both lines 19 and 20 activated simultaneously or neither of the two lines, the gate 3 remains closed.
Der AD-Umsetzer ist nun so organisiert daß zur Steuerung eines Meßzyklus, der in der Zeitspanne ίο bis h abläuft genau 4 Arbeitsimpulse Ai, A2, A3 und A* erforderlich sind. Der Einfachheit halber wird angenommen, daß dL Arbeitsimpulse in äquidistanten Zeitabständen auftreten. Es ist jedoch auch möglich, unterschiedliche Zeitabstände zwischen den einzelnen Arbeitssignalen festzulegen, wenn dies für den Meßablauf zweckdienlich erscheint So könnte beispielsweise die Aufintegrationszeit, im Impulsdiagramm nach F i g. 2 ist es die Zeitspanne zwischen t0 und tu größer sein als die Abintegrationszeit, im Impulsdiagramm die Zeitspanne zwischen t\ und I3. In der Regel trifft dies zu, wenn die Aufintegrationszeit gleich der Netzperiode von 20 ms Dauer oder ei;i Vielfaches davon sein soll, damit die vom Netz einstreuenden Störspannungen bei der Auf-Intvgration eleminiert werden. In diesem Falle wird zweckmäßigerweise die darauf folgende Abintegrationszeit stark verkürzt, damit der gesamte Umsetzvorgang nicht zu lange andauertThe AD converter is now organized in such a way that exactly 4 working pulses Ai, A 2 , A 3 and A * are required to control a measuring cycle that runs in the time span ίο to h. For the sake of simplicity, it is assumed that dL working pulses occur at equidistant time intervals. However, it is also possible to set different time intervals between the individual working signals if this appears expedient for the measurement sequence. For example, the integration time in the pulse diagram according to FIG. 2 it is the time span between t 0 and tu greater than the downward integration time, in the pulse diagram the time span between t \ and I 3 . As a rule, this applies if the integration time should be equal to the network period of 20 ms duration or a multiple of this, so that the interference voltages from the network are eliminated during the integration. In this case, the subsequent disintegration time is expediently greatly shortened so that the entire relocation process does not last too long
Zum Zeitpunkt to erscheint der erste mit A1 bezeichnete Arbeitsimpuls am Ausgang des Arbeitszählers 5. Der erste wie auch alle weiteren Arbeitsimpulse gelangen über eine Leitung 21 zur Steuerschaltung 6. Die positive Impulsflanke von Ai veranlaßt die Steuerschaltung, den Schalter U zu schließen. Die analoge Eingangsspannung Ux ist damit vom Zeitpunkt to an den Eingang des Integrators gelegt Außer Ux liegt noch die Vorspannung — U, am Integrator an. Sie dient dazu, den Nullpunkt des Umsetzers so zu verschieben, daß sowohl positive als auch negative Werte von Ux verarbeitet werden könntii. Im Ausführungsbeispiel ist — Uv so gewählt, daß die Integratorausgangsspannung nur Werte zwischen 0 und einem positiven Grenzwert annehmen kann. Die Wirkungsweise einer solchen nullpunktverschiebenden Schaltungsanordnung ist in der bereits eingangs genannten OS 21 43 523 ausführlieh beschrieben, so daß hier nicht näher darauf eingegangen werden soll.At time to , the first working pulse, labeled A 1 , appears at the output of the working counter 5. The first and all further working pulses pass via a line 21 to the control circuit 6. The positive pulse edge of Ai causes the control circuit to close the switch U. The analog input voltage U x is thus applied to the input of the integrator from time to . In addition to U x , the bias voltage - U, is applied to the integrator. It is used to shift the zero point of the converter so that both positive and negative values of U x can be processed. In the exemplary embodiment - Uv is chosen so that the integrator output voltage can only assume values between 0 and a positive limit value. The mode of operation of such a zero-point shifting circuit arrangement is described in detail in OS 21 43 523 already mentioned at the outset, so that it will not be discussed in more detail here.
Die Aufintegration der Spannung Ux und — i/vdauert bis zum Zeitpunkt fi an. Den Verlauf der Ausgangsspannung u des Integrators zeigt das obere Diagramm inThe integration of the voltage U x and - i / v continues until the point in time fi. The curve of the output voltage u of the integrator is shown in the upper diagram in
in Fig.2.in Fig.2.
Die positive Flanke des nächsten Arbeitsimpulses Ai erscheint zum Zeitpunkt U und sie veranlaßt die Steuerschaltung, den Schalter 11 zu öffnen und den Schalter 22 zu schließen. Jetzt liegt die BezugsspannungThe positive edge of the next working pulse Ai appears at time U and it causes the control circuit to open switch 11 and to close switch 22. The reference voltage is now present
ι "> Ubcz am Integrator, die so gerichtet ist daß der erreichte Zeitintegralwert wieder bis auf einen vorbestimmten Anfangswert der bei u = 0 liegt abintegriert wird. Der dem Integrator nachgeschaltete Komparator 2 vergleicht die Ausgangsspannung u des Integrators mit diesem Anfangswert Bei Gieichhei' ier beiden Werte erzeugt er einen positiven SpamMingssprung, das Komparatorsignai K, welches über die Leitung 19 dem Tor 3 zugeführt wird. Der Zeitpunkt zu dem das Komparatorsignai K auftritt ist vom Wert der analogen Spannung Ux und von deren Polarität abhängig. Ist Ux = 0, dann erscheint das Komparatorsignai Kgenau zu dem Zeitpunkt t2, an dem das dritte Arbeitssignal Aj vom Arbeitszähler an die Steuerschaltung und von dort über die Leitung 20 an das Tor 3 übertragen wird. Das Tor bleibt jedoch geschlossen, da die beiden Signale K und A3 zum gleichen Zeitpunkt auftreten. Der auf Null gestellte Zählerstand ändert sich nichtι "> Ubcz at the integrator, which is directed so that the time integral value reached is again integrated down to a predetermined initial value which is at u = 0. The comparator 2 connected downstream of the integrator compares the output voltage u of the integrator with this initial value if the two are identical Values, it generates a positive SpamMingssprung, the comparator signal K, which is fed to gate 3 via line 19. The point in time at which the comparator signal K occurs depends on the value of the analog voltage U x and on its polarity. If U x = 0, the comparator signal K then appears at the precise point in time t 2 at which the third working signal Aj is transmitted from the working counter to the control circuit and from there via line 20 to gate 3. However, the gate remains closed because the two signals K and A 3 occur at the same point in time and the reset count does not change
Bei einem positiven Wert von Ux kommt das Komparatorsignai früher als das Arbeitssignal A3, wieWith a positive value of U x , the comparator signal comes earlier than the work signal A 3 , such as
t~> das mit K+ bezeichnete Diagramm nach F i g. 2 zeigt Die positive Flanke des Komparatorsignals K+ öffnet das Tor 3 zum Zeitpunkt U und das später eintreffende Arbeitssignal A3 schließt das Tor wieder. I?i der Zeitspanne U bis h werden nunmehr eine Anzahlt ~> the diagram labeled K + according to FIG. 2 shows the positive edge of the comparator signal K + opens the gate 3 at the time U and the later incoming work signal A 3 closes the gate again. I? I of the time span U to h are now a number
-««» Taktimpulse Z+ in den Ergebniszähler 7 eingezählt. Der zun Zeitpunkt I2 erreichte Zählstand ist ein digitales Maß für die analoge Eingangsspannung Ux. Er wird nach Schließung des Tores, zum Beispiel mit der Vorderflanke des Arbeitssignales At in den Speicher übertragen- «« »clock pulses Z + counted into the result counter 7. The count reached at time I 2 is a digital measure for the analog input voltage U x . It is transferred to the memory after the gate is closed, for example with the leading edge of the work signal A t
r. und zur Anzeige gebracht. Die Übernahme des Zahlenwertes vom Ergebniszähler in den Speicher wird von der Steuerschaltung 6 eingeleitet indem ein Impuls auf der Leitung 23 den Obernahmeeingang des Speichers erregtr. and brought to the display. The transfer of the numerical value from the result counter into the memory is initiated by the control circuit 6 by a pulse on the line 23 the takeover input of the Memory energized
"ι» Die beiden unteren Diagramme in F i g. 2 zeigen den zeitlichen Verlauf des Komparatorsignales K- und derThe two lower diagrams in FIG. 2 show the time course of the comparator signal K- and the
« Verlauf der lntegr.tior-Ausgangsspannung u entsprechend Kurve 15 und der Arbeitsimpulse A, bis Aa, so erkennt man, daß das Komparatorsignai K- um die Zeitspanne h bis H später erscheint als das Arbeitssignal A3. Hiernach wird das Tor 3 vom Arbeitssignal A3 The course of the integral output voltage u according to curve 15 and the working pulses A, to Aa, shows that the comparator signal K- appears later than the working signal A 3 by the time span h to H. After that, the gate 3 is controlled by the work signal A 3
«ι geöffnet und vom Komparatorsignai K- geschlossen. Die während der Öffnungszeit t2 bis is in den Ergebniszähler einlaufenden Taktimpulse Z- ergeben das digitale Maß für den Wert der analogen Eingangsspannung Ux kleiner Null.«Ι opened and closed by the comparator signal K-. The clock pulses Z- entering the result counter during the opening time t 2 to is result in the digital measure for the value of the analog input voltage U x less than zero.
tr> Die Vorteile, die yich aus der Verwendung des erfindungsgemäßen Arbeitszählers ergeben, bestehen einmal darin, daß für den Ergebniszähler und für den Arbeitszähler in einer Richtung zählende Impulszählert r > The advantages which yich result from the use of the work counter according to the invention are, on the one hand, that pulse counters count in one direction for the result counter and for the work counter
verwendet werden können. Der Arbeitszähler kann ein Binär-Zähler mit η Untersetzungstufen sein, wobei die Anzahl der Stufen nur danach zu bemessen ist, in welchem zeitlichen Abstand die Arbeitssignale in bezug zur Taktimpulszeit stehen sollen. Ganzzahlige Verhältnisse ergeben sich, wenn die Taktfrequenz der Taktimpulse gleich einer Binärzahl 2m mit m größer η ist, so daß sich Zeitabstände der Größe 2m-" ergeben. Zum anderen bietet die erfindungsgemäße Anordnung die Möglichkeit der direkten Vorzeichenerkennung von U, aus der zeitlichen Verschiebung des Komparator-Signales gegenüber dem Arbeitssignal Aj. can be used. The work counter can be a binary counter with η reduction steps, the number of steps only being measured according to the time interval between the work signals and the clock pulse time. Integer ratios result if the clock frequency of the clock pulses is equal to a binary number 2 m is η with m larger, so that time intervals of size 2 m -. Yield "On the other hand, the inventive arrangement provides the possibility of direct sign detection of U, from the time Shift of the comparator signal with respect to the working signal Aj.
Liegt die Eingangsspannung (7,-0 an und der Umsetzer ermittelt einen Digitalwert ungleich Null, dann besitzt er einen Driftfehler, der sich unmittelbar aus der zeitlichen Verschiebung des Komparatorsignales gegenüber dem maßgebenden Arbeitssignal ableiten läßt. Diese Zeitdifferenz stellt ein direktes Maß für die Nullpunktabweichung des AD-Umsetzers dar und kann zum Beispiel durch einen Auflade-Vorgang in eine Gleichspannung umgewandelt werden, die dem Integrator im Sinne eines Ausgleichs der Zeitdifferenz aufgeschaltet wird.Is the input voltage (7, -0 applied and the Converter determines a digital value not equal to zero, then it has a drift error that is immediate from the time shift of the comparator signal can be derived from the relevant work signal. This time difference provides a direct measure of the The zero point deviation of the AD converter and can be converted into a DC voltage are converted to the integrator in the sense of a compensation of the time difference is activated.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2419319A DE2419319C3 (en) | 1974-04-22 | 1974-04-22 | Analog-to-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2419319A DE2419319C3 (en) | 1974-04-22 | 1974-04-22 | Analog-to-digital converter |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2419319A1 DE2419319A1 (en) | 1975-11-06 |
DE2419319B2 DE2419319B2 (en) | 1979-02-08 |
DE2419319C3 true DE2419319C3 (en) | 1979-09-27 |
Family
ID=5913565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2419319A Expired DE2419319C3 (en) | 1974-04-22 | 1974-04-22 | Analog-to-digital converter |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2419319C3 (en) |
-
1974
- 1974-04-22 DE DE2419319A patent/DE2419319C3/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2419319A1 (en) | 1975-11-06 |
DE2419319B2 (en) | 1979-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2820425A1 (en) | RANDOM NOISE GENERATOR AND STOCHASTIC CODING DEVICE INCLUDING SUCH A GENERATOR | |
DE3114221C1 (en) | Evaluation circuit for a digital speed sensor | |
DE2539804C3 (en) | Speech-protected multi-frequency code character receiver | |
DE2419319C3 (en) | Analog-to-digital converter | |
DE2742589A1 (en) | ELECTRONIC COMPARISON FOR PROCESS CONTROL | |
DE102004019966A1 (en) | Signal processing device with improved triggering | |
DE2030991C3 (en) | Analog-to-digital MeO converter | |
DE1548794A1 (en) | Method and circuit arrangement for triggering an integrator | |
DE2722981A1 (en) | Binary signal digital filter - has up=down delay counter responding to different binary input stages and blocking when given count is reached | |
DE1766812B1 (en) | METHOD FOR DIGITAL MEASUREMENT OF PULSE AMPLITUDES | |
DE2830825C2 (en) | Process for converting an analog signal into a digital signal | |
DE3305606A1 (en) | CIRCUIT ARRANGEMENT FOR LIGHT BARRIERS, e.g. FOR A BOW CONTROL DEVICE IN PRINTING MACHINES | |
DE2400285C2 (en) | Evaluation device for frequency or period duration analog measurement signals | |
DE1298546C2 (en) | PROCEDURE AND ARRANGEMENT FOR ANALOG-DIGITAL IMPLEMENTATION | |
DE1955917B2 (en) | PULSE COUNTER ARRANGEMENT | |
DE3240891A1 (en) | Counting circuit for measuring time intervals | |
DE1955917C (en) | Pulse counting arrangement | |
DE3041954A1 (en) | A=D converter using integration - has discriminator with upper and lower thresholds coupled via store to evaluation circuit using pulse counting | |
DE2355361A1 (en) | Adjustment device for an analogue signal digital display - has an analogue-digital converter with a signal integrator and a counter | |
DE2607993C2 (en) | Circuit arrangement for signaling the mutual position of two similar rectangular voltage trains | |
DE4037268C2 (en) | ||
DE2622579C3 (en) | Analog-to-digital converter with a tracking network | |
DE2413026C3 (en) | Circuit arrangement for generating the word frame pulse and for securing the start of digital quasi-statistical signal generators | |
DE2449341A1 (en) | Binary signal train keying ratio - method detects whether train exceeds or falls short of set keying ratio | |
DE1537046B2 (en) | CIRCUIT ARRANGEMENT FOR CONVERTING AN AC VOLTAGE INTO A PULSE SEQUENCE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |