DE2412917A1 - MONOLITHIC CONSTRUCTION FOR TRANSISTORS AND ADDITIONAL SWITCHING ELEMENTS - Google Patents
MONOLITHIC CONSTRUCTION FOR TRANSISTORS AND ADDITIONAL SWITCHING ELEMENTSInfo
- Publication number
- DE2412917A1 DE2412917A1 DE19742412917 DE2412917A DE2412917A1 DE 2412917 A1 DE2412917 A1 DE 2412917A1 DE 19742412917 DE19742412917 DE 19742412917 DE 2412917 A DE2412917 A DE 2412917A DE 2412917 A1 DE2412917 A1 DE 2412917A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- transistors
- epitaxial layer
- area
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010276 construction Methods 0.000 title description 2
- 239000010410 layer Substances 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 16
- 238000013459 approach Methods 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 3
- PLFFHJWXOGYWPR-HEDMGYOXSA-N (4r)-4-[(3r,3as,5ar,5br,7as,11as,11br,13ar,13bs)-5a,5b,8,8,11a,13b-hexamethyl-1,2,3,3a,4,5,6,7,7a,9,10,11,11b,12,13,13a-hexadecahydrocyclopenta[a]chrysen-3-yl]pentan-1-ol Chemical compound C([C@]1(C)[C@H]2CC[C@H]34)CCC(C)(C)[C@@H]1CC[C@@]2(C)[C@]4(C)CC[C@@H]1[C@]3(C)CC[C@@H]1[C@@H](CCCO)C PLFFHJWXOGYWPR-HEDMGYOXSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Description
Monolithischer Aufbau für Transistoren und Zusatz schaltelemente Die Erfindung bezieht sich auf einen monolithischen Aufbau für Transistoren und Zusatzschaltungselemente mit einem leicht dotierten Substrat, bei dem ein stark dotierter Subkollektorbereich für jeden der Transistoren in dem Substrat angeordnet ist, eine leicht dotierte dünne epitaxiale Schicht auf dem Substrat angeordnet ist und ein stark dotierter Isolierrahmen für jeden Transistor in der epitaxialen Schicht vorgesehen ist, wobei der Isolierrahmen sich der Außenkante des Subkollektorbereichs nähert und diesen umschließt.Monolithic structure for transistors and additional switching elements The invention relates to a monolithic structure for transistors and additional circuit elements with a lightly doped substrate in which a heavily doped subcollector area for each of the transistors arranged in the substrate, one lightly doped thin epitaxial layer is arranged on the substrate and a heavily doped Isolation frame is provided for each transistor in the epitaxial layer, wherein the insulating frame approaches the outer edge of the sub-collector area and these encloses.
Entsprechend einem üblichen Aufbau, in welchem integrierte Schaltungen in einem einzigen kristallinen Substrat hergestellt werden, wird ein Siliziumsubstrat vom P-Typ verwendet, auf welchem eine epitaxiale Schicht vom N-Typ gezogen ist. In dieser epitaxialen Schicht werden die Transistoren der Schaltungen und die Zusatzschaltungselemente erzeugt und getrennt mit Isolierrahmen vom P-Typ umschlossen , welche direkt durch die epitaxiale Schicht dffifundiert und folglich in elektrischem Kontakt mit dem Substrat vom P-Typ sind. Wenn die Schaltungen arbeiten, ergibt sich eine Isolierung hohen Widerstands zwischen allen Elementen dadurch, daß die PN-Zwischenschicht des Substrats und der Isolierrahmen zu der epitaxialen Schicht eine Vorspannung in Sperrrichtung erhält.According to a common structure in which integrated circuits can be fabricated in a single crystalline substrate becomes a silicon substrate of the P-type used on which an N-type epitaxial layer is pulled. In this epitaxial layer are the transistors of the circuits and the additional circuit elements produced and separated with P-type insulating frames enclosed which diffuses directly through the epitaxial layer and consequently are in electrical contact with the P-type substrate. When the circuits work, there is a high resistance insulation between all elements by that the PN interlayer of the substrate and the insulating frame to the epitaxial Layer receives a reverse bias.
In diesem konventionellen Aufbau wird ein NPN-Transistor dadurch hergestellt, daß in die epitaxiale Schicht und innerhalb eines Isolierrahmens ein seichter Bereich vom P-Typ diffundiert wird, in welchen dann ein kleinerer Bereich vom N-Typ diffundiert wird, wobei die epitaxiale Schicht, der Bereich vom P-Typ und der Bereich vom N-Typ übereinanderliegen und Kollektor, Basis bzw.In this conventional construction, an NPN transistor is made by that in the epitaxial layer and within an insulating frame a shallow area of the P-type is diffused, in which then a smaller area of the N-type diffuses being the epitaxial layer, the P-type region and the N-type region lie on top of each other and collect the collector, base or
Emitterelektrode des NPN-Transistors bilden. Zusätzlich wird ein Schaltungswiderstand dadurch hergestellt, daß ein flacher Bereich vom P-Typ der gleichen Art wie zum Ausbilden der Basiselektrode des NPN-Transistors in die epitaxiale Schicht und innerhalb eines Isolierrahmens diffundiert wird, wobei der Widerstand zwischen zwei voneinande#r entfernt liegenden Punkten in diesem Bereich vom P-Typ ausgenützt wird. Dieser Aufbau hat vom Gesichtspunkt der Herstellung her den Vorteil, daß die Bereiche vom P-Typ der Schaltungswiderstände und der Basiselektroden in den NPN-Transistoren in ein und dem gleichen Diffusionsschritt hergestellt werden können.Form the emitter electrode of the NPN transistor. In addition, there is a circuit resistor made by having a P-type flat area of the same type as for Forming the base electrode of the NPN transistor into and within the epitaxial layer an insulating frame is diffused, the resistance between two of each other # r distant points in this area of the P-type is exploited. This structure has the advantage from the manufacturing point of view that the P-type regions the circuit resistors and the base electrodes in the NPN transistors into one and the same diffusion step can be produced.
Kürzliche Entwicklungsarbeiten haben zu einem Normaufbau hoher Packungsdichte für NPN-Transistoren geführt, welcher ein leicht P-dotieres Substrat aufweist, wobei in dem Substrat für jeden der NPN-Transistoren ein stark N-dotierter Subkollektorbereich angeordnet ist, eine leicht P-dotierte epitaxiale Schicht mit einer Dicke von 1,5 bis 3 gm auf dem Substrat angeordnet ist, ein stark N-dotierter Isolierrahmen in der epitaxialen Schicht für jeden der NPN-Transistoren angeordnet ist, der sich der äußeren Kante des Subkollektorbereichs nähert und diese umschließt, und ein stark N-dotierter Bereich in der epitaxialen Schicht über jedem Subkollektorbereich angeordnet ist, so daß der stark N-dotierte Bereich und die epitaxiale Schicht die Emitter-Basiselektroden der NPN-Transistoren bilden.Recent development work has resulted in a high packing density standard structure out for NPN transistors, which has a lightly P-doped substrate, wherein a heavily N-doped subcollector region in the substrate for each of the NPN transistors is arranged, a lightly P-doped epitaxial layer with one Thickness of 1.5 to 3 gm is arranged on the substrate, a heavily N-doped insulating frame is arranged in the epitaxial layer for each of the NPN transistors that are approaches and encloses the outer edge of the sub-collector area, and a heavily N-doped area in the epitaxial layer over each subcollector area is arranged so that the heavily N-doped region and the epitaxial layer die Form emitter-base electrodes of the NPN transistors.
Die Herstellung der dünnen epitaxialen Schicht erfolgt gewöhnlich in einem chemischen Reaktor bei einer Temperatur von 300 bis 12000C in Form einer allmählichen Ablagerung von Silizium aus einer trennbaren gasförmigen Siliziumverbindung wie Siliziumtetrachlorid.The thin epitaxial layer is usually made in a chemical reactor at a temperature of 300 to 12000C in the form of a gradual deposition of silicon from a separable gaseous silicon compound like silicon tetrachloride.
In diesem Zusammenhang ist wichtig, daß der Ablagerungsvorgang zu einer epitaxialen Schicht homogener Dicke führt. Eine örtliche Heterogenität in der Dicke der epitaxialen Schicht'wie z.B. eine Vergrößerung, bedeutet für einen Transistor in dem oben beschriebenen Aufbau einen vergrößerten Basiswiderstand und eine verringerte Grenzfrequenz. Obwohl es sehr schwierig ist, den Ablagerungsvorgang so zu steuern, daß diese Abweichungen der Transistordaten vermieden werden können, lassen sich die Abweichungen der Transistordaten trotzdem durch Verwendung einer sehr dünnen epitaxialen Schicht verringern, da zu erwarten ist, daß der Fehler in der absoluten Dicke abnimmt , wenn der Mittelwert der Dicke verringert wird Gemäß der Erfindung werden die erwähnten Abweichungen der Transistor daten dadurch verringert, daß die Dicke der Basisschicht zwischen den Emitter- und Kollektorelektroden des Transistors unabhängig von örtlichen Heterogenitäten in der Dicke der epitaxialen Schicht gemacht wird. Die Erfindung ist gekennzeichnet durch die Merkmale, welche sich aus den Ansprüchen ergeben.In this context it is important that the deposition process is too an epitaxial layer of homogeneous thickness leads. A local heterogeneity in the thickness of the epitaxial layer 'such as an enlargement, means for one Transistor in the structure described above has an increased base resistance and a reduced cutoff frequency. Although it is very difficult the deposition process to be controlled in such a way that these deviations in the transistor data can be avoided, the deviations in the transistor data can still be resolved by using a very thin epitaxial layer, since it is to be expected that the defect in of the absolute thickness decreases as the average value of the thickness is decreased According to the invention, the aforementioned deviations in the transistor data are reduced by that the thickness of the base layer between the emitter and collector electrodes of the Transistor regardless of local heterogeneities in the thickness of the epitaxial Layer is made. The invention is characterized by the features, which result from the claims.
Die Erfindung ist anhand der Zeichnung im folgenden näher beschrieben. In derZeichnung zeigen Fig. 1 einen bekannten monolithischen Aufbau für Transistoren und Zusatzschaltungselemente, Fig. 2 einen monolithischen Aufbau gemäß der Erfindung, und Fig. 3 eine Weiterentwicklung des monolth£schen Aufbaus nach Fig. 2.The invention is described in more detail below with reference to the drawing. Show in the drawing 1 shows a known monolithic structure for transistors and additional circuit elements, Fig. 2 shows a monolithic structure according to the invention, and FIG. 3 shows a further development of the monolithic structure according to Fig. 2.
Fig. 1 zeigt einen bekannten monolÄLhLschen Aufbau für einen NPN-Transistor und einen Zusatzschaltungswiderstand, bestehend aus einem leicht P-dotierten Substrat 1, wobei ein entsprechend stark N-dotierter Subkollektorbereich 2 in dem Substrat 1 für den NPN-Transistor und den Schaltungswiderstand angeordnet ist, eine leicht P-dotierte dünne epitaxiale Schicht 3 auf dem Substrat 1 angeordnet ist, ein entsprechend stark N-dotierter Isolierrahmen 4 in der epitaxialen Schicht 3 für den NPN-Transistor und den Schaltungswiderstand angeordnet ist, der Isolierrahmen 4 sich der Außenkante des Subkollektorbereichs 2 nähert und diesen umgibt, und ein stark N-dotierter Bereich 5 in der epitaxialen Schicht 3 über dem Subkollektorbereich 2 des NPN-Transistors angeordnet ist, wovon der stark N-dotierte Bereich 5 und die epitaxiale Schicht 3 die Emitter- und Basiselektroden des NPE-Transistors darstellen. Fig. 1 shows a known mono-cell structure for an NPN transistor and an additional circuit resistor consisting of a lightly P-doped substrate 1, with a correspondingly heavily N-doped subcollector region 2 in the substrate 1 is arranged for the NPN transistor and the circuit resistor, one easily P-doped thin epitaxial layer 3 is arranged on the substrate 1, a correspondingly heavily N-doped insulating frame 4 in the epitaxial layer 3 for the NPN transistor and the circuit resistor is arranged, the insulating frame 4 is the outer edge of the sub-collector region 2 approaches and surrounds it, and a heavily N-doped region 5 in the epitaxial layer 3 above the sub-collector region 2 of the NPN transistor is arranged, of which the heavily N-doped region 5 and the epitaxial layer 3 illustrate the emitter and base electrodes of the NPE transistor.
Die Siliziumoberfläche ist mit einer Siliziumoxydschicht 6 mit drei Fenstern 7, 8 und 9 für Verbindungen zu Emitter, Basis und olletor des NPN-ri#ansistors überzogen. The silicon surface is covered with a silicon oxide layer 6 with three Windows 7, 8 and 9 for connections to the emitter, base and olletor of the NPN-ri # ansistor overdrawn.
Zwei weitere Fenster lo und 11 sind in der Siliziumoxydschicht 6 angeordnet, um Verbindungen zu dem von dem Widerstand der epitaxialen Schicht 3 zwischen den Fenstern lo und 11 dargestellten Schaltungswiderstand vorzusehen.Two further windows lo and 11 are arranged in the silicon oxide layer 6, to make connections to that of the resistance of the epitaxial layer 3 between the Provide windows lo and 11 shown circuit resistance.
örtliche Heterogenitäten in der Dicke der epitaxialen Schicht 3 können auftreten, wobei beispielsweise eine Vergrößerung zu einem vergrößerten Basiswiderstand und einer verringerten Grenzfrequenz für den NPN-Transistor in dem monolithighen Aufbau nach Fig. 1 führt. local heterogeneities in the thickness of the epitaxial layer 3 can occur, for example an increase in an increased base resistance and a reduced cut-off frequency for the NPN transistor in the monolithic Structure according to Fig. 1 leads.
Fig. 2 zeigt einen monolitSschen Aufbau gemäß der L'rfindung, in welchem alle Elemente 1 bisil des bekannten monolthLschen Aufbaus nach Fig. 1 enthalten sind und in der Zeichnung entsprechende Bezugs zeichen erhalten haben. Fig. 2 shows a monolithic structure according to the invention, in which contain all elements 1 to 1 of the known monolithic structure according to FIG are and have been given corresponding reference signs in the drawing.
Der monolithische Aufbau gemäß der Erfindung unterscheidet sich von dem bekannten Aufbau dadurch, daß er eine epitaxiale Schicht 3' enthält, welche ursprünglich leicht N-dotiert wird, sodaß sie die gleiche Art von Leitfähigkeit wie der Subkollektorbereich 2 hat, und welche hierauf im Hauptteil ihrer Tiefe redotiert wird, sodaß sie eine darüberliegende leicht P-dotierte Schicht 12 enthalt, welche folglich die entgegengesetzte Art von Leitfähigkeit wie der Subkollektorbereich 2 hat und welche eine Basisschicht für den NPR-ri'ransistor darstellt. Die verbleibende unmodifizierte epitaxiale Schicht 3' über dem Subkollektorbereich bildet zusammen mit diesem Bereich eine Kollektorelektrode in dem NPN-Transistor und hat den Vorteil, die inverse Stromverstärkung zu verringern und eine geringere lxollektorkapazität zu ergeben, was z.B. für Kreise mit hohen Schaltgeschwindigkeiten wichtig ist. Weiter werden geringere Streukapazitäten erreicht, und für den Schaltungswiderstand sind höhere Widerstandswerte erzielbar, als wenn der bekannte monolithische Aufbau nach Fig. 1 verwendet würde. Die leicht P-dotierte Schicht 12 wird entsprechend dem Beispiel mit ltilfe konventioneller Diffusionstechniken hergestellt, und ihre Eindringtiefe in die epitaxiale Schicht 3' ändert sich nicht ohne Rücksicht auf mögliche örtliche Ifeterogenitäten in der Dicke der letzteren.The monolithic structure according to the invention differs from FIG the known structure in that it contains an epitaxial layer 3 'which originally lightly N-doped so they have the same type of conductivity as the sub-collector area has 2, and which then redoped in the main part of its depth so that it contains an overlying lightly P-doped layer 12, which consequently the opposite type of conductivity as the sub-collector area 2 and which represents a base layer for the NPR transistor. The remaining unmodified epitaxial layer 3 'over the sub-collector area forms together with this area a collector electrode in the NPN transistor and has the advantage of reduce the inverse current gain and reduce the collector capacitance to give what is important e.g. for circuits with high switching speeds. Further lower stray capacitances are achieved, and for the circuit resistance are higher resistance values can be achieved than if the known monolithic structure according to Fig. 1 would be used. The lightly P-doped layer 12 is according to the example made with oil using conventional diffusion techniques, and their depth of penetration in the epitaxial layer 3 'does not change regardless of possible local Ifeterogeneities in the thickness of the latter.
Das gleiche trifft zu für die Eindringtiefe des Bereichs 5 für den Emitter, und es ist daher leicht verständlich, daß die Dicke der Basisschicht zwischen den Emitter- und Kollektorelektroden des NPN-Transistors unabhängig von Heterogenitäten in der Dicke der epitaxialen Schicht wird, woraus sich ergibt, daß der Basiswiderstand und die Grenzfrequenz des NPN-Transistors innerhalb engerer 'lloleranzen bestimmt werden können,.als wenn der monolthisclle Aufbau gemäß Fig. 1 verwendet würde.The same applies to the depth of penetration of the area 5 for the Emitter, and it is therefore easy to understand that the thickness of the base layer is between the emitter and collector electrodes of the NPN transistor independently of heterogeneities in the thickness of the epitaxial layer, from which it follows that the base resistance and the cutoff frequency of the NPN transistor within closer 'll tolerances can be determined, as if the monolithic structure according to Fig. 1 would be used.
Fig. 3 zeigt eine Weiterentwicklung des monolitischen Aufbaus nach Fig. 2, welche darin besteht, daß die leicht P-dotierte Schicht 12 eine sehr stark P-dotierte Oberflächenschicht 13 aufweist, deren Zweck es ist, Inversionstendenzen zu verringern, den Basiswiderstand des NPN-Transistors zu verkleinern und die Hochfrequenzeigenschaften des NPN-Transistors zu verbessern. Fig. 3 shows a further development of the monolithic structure Fig. 2, which is that the lightly P-doped layer 12 is a very strong P-doped surface layer 13, the purpose of which is to inversion tendencies reduce the base resistance of the NPN transistor and reduce the high frequency properties to improve the NPN transistor.
In Fig. 3 werden die leicht dotierte Schicht 12, die stark dotierte Oberflächenschicht 13 und der stark dotierte Bereich 5 für denEmitter entsprechend dem Beispiel mit hilfe üblicher Diffusionstechniken aus der epitaxialen Schicht 3' hergestellt. Der Fachmann erkennt jedoch ohne weiteres, daß der monolthische Aufbau nach der Erfindung auch mit Hilfe konventioneller lonenimplantations techniken hergestellt werden kann, und daß die llerstellungstoleranzen dann innerhalb engerer Grenzen gehalten werden können, was wichtig ist, wenn die epitaxiale Schicht extrem dünn ist, d.h. eine Dicke von weniger als 1 P m hat. In Fig. 3, the lightly doped layer 12, the heavily doped Surface layer 13 and the heavily doped area 5 for the emitter accordingly the example with the help of conventional diffusion techniques from the epitaxial layer 3 'manufactured. However, those skilled in the art will readily recognize that the monolithic Structure according to the invention using conventional ion implantation techniques can be manufactured, and that the manufacturing tolerances then within closer Limits can be kept, which is important when the epitaxial layer is extreme is thin, i.e. has a thickness of less than 1 µm.
Es versteht sich, daß auch andere Zusatzschaltungselemente als Widerstände, z.B.Dioden und Kondensatoren, zusammen mit dem NPN-'i'ransistor in dem monolithischen Aufbau nach der Erfindung hergestellt werden können. It goes without saying that additional circuit elements other than resistors, e.g. diodes and capacitors, together with the NPN-'i 'transistor in the monolithic Structure according to the invention can be produced.
Claims (4)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE7303801A SE373984B (en) | 1973-03-19 | 1973-03-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2412917A1 true DE2412917A1 (en) | 1974-09-26 |
Family
ID=20316959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742412917 Pending DE2412917A1 (en) | 1973-03-19 | 1974-03-18 | MONOLITHIC CONSTRUCTION FOR TRANSISTORS AND ADDITIONAL SWITCHING ELEMENTS |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE2412917A1 (en) |
| FR (1) | FR2222757B1 (en) |
| GB (1) | GB1465788A (en) |
| SE (1) | SE373984B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19703780A1 (en) * | 1997-02-01 | 1998-08-06 | Thomas Frohberg | Trinomial transistor for switching and amplifying electronically |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2605641C3 (en) * | 1976-02-12 | 1979-12-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | High frequency transistor and process for its manufacture |
| GB2234111B (en) * | 1989-07-01 | 1992-12-02 | Plessey Co Plc | A method for fabrication of a collector-diffused isolation semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3653988A (en) * | 1968-02-05 | 1972-04-04 | Bell Telephone Labor Inc | Method of forming monolithic semiconductor integrated circuit devices |
-
1973
- 1973-03-19 SE SE7303801A patent/SE373984B/xx unknown
-
1974
- 1974-03-18 DE DE19742412917 patent/DE2412917A1/en active Pending
- 1974-03-18 FR FR7409064A patent/FR2222757B1/fr not_active Expired
- 1974-03-19 GB GB1219674A patent/GB1465788A/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19703780A1 (en) * | 1997-02-01 | 1998-08-06 | Thomas Frohberg | Trinomial transistor for switching and amplifying electronically |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2222757B1 (en) | 1977-10-07 |
| FR2222757A1 (en) | 1974-10-18 |
| SE373984B (en) | 1975-02-17 |
| AU6645974A (en) | 1975-09-11 |
| GB1465788A (en) | 1977-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2262297C2 (en) | Monolithically integrable, logically linkable semiconductor circuit arrangement with I → 2 → L structure | |
| DE2212168C2 (en) | Monolithically integrated semiconductor device | |
| DE2021824C3 (en) | Monolithic semiconductor circuit | |
| DE2317577A1 (en) | MONOLITHICALLY INTEGRATED SEMI-CONDUCTOR ARRANGEMENT | |
| DE2238348A1 (en) | FUNCTIONAL AMPLIFIER | |
| DE1564547A1 (en) | Semiconductor microcircuit component | |
| DE1764274C3 (en) | Monolithically integrated semiconductor structure for supplying supply voltages for semiconductor components to be subsequently integrated and a method for their production | |
| DE2655917C2 (en) | ||
| DE1564735A1 (en) | Field effect transistor and process for its manufacture | |
| DE2500057A1 (en) | CIRCUIT ARRANGEMENT FOR STABILIZATION OF INTEGRATED CIRCUITS | |
| DE2349986A1 (en) | CAPACITY SWITCH | |
| DE1903870A1 (en) | Process for producing monolithic semiconductor devices | |
| EP0466717B1 (en) | Precision reference-voltage source | |
| DE2364752A1 (en) | SEMI-CONDUCTOR DEVICE | |
| DE1813130C3 (en) | Method of manufacturing a zener diode | |
| DE2236897A1 (en) | METHOD FOR MANUFACTURING SEMI-CONDUCTIVE COMPONENTS | |
| DE2246147C3 (en) | Process for the production of integrated semiconductor devices | |
| DE2412917A1 (en) | MONOLITHIC CONSTRUCTION FOR TRANSISTORS AND ADDITIONAL SWITCHING ELEMENTS | |
| DE2403816C3 (en) | Semiconductor device and method for its manufacture | |
| DE1937853B2 (en) | Integrated circuit | |
| EP0008043A1 (en) | Integrated bipolar semiconductor circuit | |
| DE2101278A1 (en) | Integrated semiconductor device and method for making same | |
| DE3026779C2 (en) | ||
| DE10164176B4 (en) | bipolar transistor | |
| DE1287218C2 (en) | INTEGRATED SEMI-CONDUCTOR CIRCUIT AND METHOD FOR MANUFACTURING IT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHN | Withdrawal |