DE2343586C3

DE2343586C3 - Circuit arrangement for fault diagnosis in the transmission sequence control of a program-controlled data exchange system

Info

Publication number: DE2343586C3
Application number: DE19732343586
Authority: DE
Inventors: Gerhard 8060 Dachau; Schwarz Alois 8000 München; Rütter Armin Dipl.-Ing. 8034 Unterpfafrenriofen Jaskulke
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1973-08-29
Publication date: 1977-09-15

Description

gesteuerte Datenvermittlungsanlage ist die Forderung nach der ständigen Verfügbarkeit. In Anwendung eines allgemein bekannten Prinzips wird die Verfügbarkeit durch einen modularen Aufbau erhöht. Eine weitere Maßnahme, die zur Verbesserung der Verfügbarkeit dient, besteht darin, definierte Funktionszustände für die einzelnen Einheiten des Systems einzuführen. Ein Vorschlag, die einzelnen Anlagenteile in einen Betriebszustand, in einen Prüfzustand und in einen Ausfallzustand zu versetzen, ist in der DT-OS 2148981 beschrieben. Dazu sind in den einzelnen Anlagenteilen Einrichtungen, beispielsweise Vergleicher oder Fehlererkennungsschaltungen, vorhanden. Die Einführung dieser Zustände gestattet es, durch geeignete Sicherungsprogramme die Lokalisierung und die Diagnostizierung fehlerhafter Einheiten unter Mitwirkung von fehlerfrei arbeitenden Teilen der Anlage durchzuführen, ohne daß diese letzteren durch die jeweils fehlerhaft arbeitende Einheit beeinflußt werden.Controlled data switching system is the requirement for constant availability. In application of a generally known principle, the availability is increased by a modular structure. Another Measure that serves to improve availability consists in defining functional states for the to introduce individual units of the system. A suggestion to put the individual system parts in an operating state, To put into a test state and a failure state is in DT-OS 2148981 described. For this purpose, facilities, such as comparators or error detection circuits, are in the individual parts of the system. present. The introduction of these states makes it possible by means of suitable backup programs the localization and diagnosis of defective units with the assistance of to perform correctly working parts of the system, without the latter being defective in each case working unit are affected.

Diese Prinzipien bedeuten in Anwendung auf die Leitungsanschlußeinheit, daß die Übertragungsablaufsteuerung mindestens zwe mal vorhanden ist und daß beide Übertragungsablaufsteuerungcn parallel und synchron arbeilen. Damit ist durch Verglcichsschaltungen ein fehlerhaftes Arbeiten erkennbar, so daß die Möglichkeit besteht, bei fehlerhaften Arbeiten der einen Übertragungsablaufsteuerung den Betrieb durch die funktionsfähige andere Übertragungsablaufsteuerung uneingeschränkt aufrechtzuerhalten.When applied to the line termination unit, these principles mean that the transmission sequence control is present at least twice and that both transmission sequence controllers in parallel and work synchronously. This is through comparison circuits a faulty work recognizable, so that there is the possibility of faulty work of one Transmission sequence control the operation by the functional other transmission sequence control to be maintained without restriction.

In Fig. 1 ist eine Anlage dargestellt, in der die Leilungsanschlußeinheit LE zwei identisch aufgebaute und parallel arbeitende Übertragungsablaufsteuerungen UEASi und UEAS2 enthält, die mit zwei ebenfalls identisch aufgebauten Speichereinheiten SEI und SE2 zusammenarbeiten.1 shows a system in which the line connection unit LE contains two identically constructed and parallel operating transmission sequence controls UEASi and UEAS2 , which work together with two likewise identically constructed storage units SEI and SE2 .

Jede der beiden Übertragungsablaufsteuerungen UEASi und UEAS2 enthält Datenein- und Datenausgabeeinrichtungen DE und DA, an die die Ein- und Ausgabecodewandler ECVV und ACW angeschlossen sind. In Richtung zu den Speichereinheiten SEI und SE2 sind die Register SSAR, AdAR und WAR vorgesehen. Über das Register SSAR werden die für den Betrieb der Speichereinhekcn SEI und SE2 erforderlichen Daten über die Speicherauswahl, über den Speicheroperationscode, über den Speicheroperationsmodus, usw. ausgegeben. Über das Register AdAR wird die Speicheradresse und über das Register WAR wird das Speicherwort ausgegeben. Zur Übernahme des gelesenen Speicherwortes ist außerdem das Wortcingaberegistcr VVER vorgesehen. Außer den Informationsleitungcn sind noch eine Vielzahl von Stcucrleitungen vorhanden. Einzelheiten hierzu werden später erläutert.Each of the two transmission sequence controls UEASi and UEAS2 contains data input and data output devices DE and DA to which the input and output code converters ECVV and ACW are connected. The registers SSAR, AdAR and WAR are provided in the direction of the storage units SEI and SE2. The data required for the operation of the memory units SEI and SE2 via the memory selection , via the memory operating code, via the memory operating mode, etc. are output via the register SSAR. The memory address is output via the AdAR register and the memory word is output via the WAR register. The word input register VVER is also provided to accept the memory word that has been read. In addition to the information lines, there are also a large number of control lines. Details of this will be explained later.

VergleichsschalUingen VC in den Spcichcrcinheiten SEI und SE2 und in den Ein- und Ausgabeeodcwandlern ECW und ACW überwachen das synchrone Arbeiten der Übcriragungsablaufstcucruiiigen UEASi und UEAS 2. Die Übcrtragungsablaufstcucrungen UEASi und UEAS2 enthalten darüber hinaus noch weitere Fchlcrcrkcnnungsschaltungcn, die im Falle eines Fehlers ein Fchlcrsignal FA abgeben.Comparison circuits VC in the memory units SEI and SE2 and in the input and output converters ECW and ACW monitor the synchronous operation of the transmission process steps UEASi and UEAS 2. The transmission process steps UEASi and UEAS2 also contain an error control signal which, in the event of an error, emit an error control signal FA .

In an sich bekannter Weise werden nach der Feststellung eines Fehlers Sichcrungsprogrammc, d. h. Lokalisicrungs- und Diagnoseprogramme, aktiviert, die den Fehler eingrenzen und die fehlerhafte Einheit bzw. eine fehlerhafte Schaltung bestimmen. Dabei kann die betreffende Übcrlragiingsablaiifstcucriing den beschriebenen Prüfzustand einnehmen,In a manner known per se, after the Detection of a backup program error, d. H. Localization and diagnostic programs, activated, which isolate the error and identify the faulty unit or determine a faulty circuit. The relevant transferring the described Adopt test condition,

Die Erfindung befaßt sich mit dem Problem der Erhöhung der Verfügbarkeit der Leitungsanschlußeinheit in einer solchen programmgesteuerten Datenvermittlungsanlage. Dazu wird von folgenden Voraussetzungen ausgegangen:The invention addresses the problem of Increasing the availability of the line connection unit in such a program-controlled data exchange system. The following prerequisites are assumed for this:

1. Fehler, die für den Betrieb der Übertragungsablaufsteuerung wesentlich sind, werden durch individuelle Fehlererkennungsschaltungen erkannt;1. Errors that are essential for the operation of the transmission sequence control are caused by individual Fault detection circuits detected;

2. eine fehlerhaft arbeitende Übertragungsablaufsteuerung kann durch Einführung eines definierten2. An incorrectly working transmission sequence control can be prevented by introducing a defined

ίο Prüfzuslandes gegenüber den fehlerfrei arbeitenden Einheiten der Anlage blockiert werden;ίο Prüfzuslandes vis-à-vis those who work flawlessly Units of the system are blocked;

3. die Diagnostizierung einer fehlerhaften Überlragiingsablaufsteuerung bzw. von Teilen innerhalb einer Übertragungsablaufsteuerung geschieht durch Sicherungsprogramme: mit den dadurch gesteuerten Abläufen werden Fehler schnell und genau lokalisiert.3. The diagnosis of a faulty overlay sequence control or of parts within a transmission sequence control is done by backup programs: with the thereby controlled processes, errors are localized quickly and precisely.

Die Aufgabe der Erfindung besteht darin, durch zusätzliche Schaltmaßnahmen in den Überlragungsablaufsteuerungen die Durchführung von Sicherungsprogrammen zu unterstützen.The object of the invention is to use additional switching measures in the transfer sequence controls to support the implementation of backup programs.

In diesem Zusammenhang wird eine Teilaufgabe der Erfindung darin gesehen, bereits in der Übcrtragungsablaufsteuerung eine genaue Beschreibung eines auFlrctenden Fehlers zu bilden.In this context, a sub-task of the invention is seen in the transfer sequence control to form a precise description of an error that occurs.

Eine weitere Teilaufgabe besteht darin, alle erreichbaren Daten und Informationen, die für den Betrieb der Übcrtragungsablaufsteuerung bestimmend sind, soweit wie möglich auch für bereits abgewickelte Zyklen in die Diagnostizierung einzubcziehen.Another sub-task is to collect all accessible data and information necessary for the operation of the Transfer sequence control are decisive, as far as possible, for cycles that have already been processed in the Include diagnostics.

Schließlich ist es eine Teilaufgabe der Erfindung, zur Fehlererkennung die wesentlichen Abläufe in der Übertragungsablaufsleuerung programmgesteuert anzustoßen und das Ergebnis zu protokollieren.Finally, it is a sub-object of the invention to identify the essential processes in the To initiate the transfer process control program-controlled and to log the result.

Zur Lösung dieser Aufgaben enthält jede Übertragungsablaufstcuerung einer Leitungsanschlußeinheit neben den zur Abwicklung des zyklusweisen Verkehrs mit den zentralen Speichereinheiten vorhandenen Einrichtungen eine Fehlersammeleinrichtung zur Aufnähme der individuellen Fehlersignale, zur Bildung eines davon abgeleiteten und den Fehler beschreibenden Fehlcrwortcs und zur Bildung von Fehlerrcaktionssignalen; sie enthält weiterhin eine Diagnoseroutinceinrichtung zur Bewertung eines aus einem Diagnosebc reich der zentralen Speichereinheit ausgelcscncn Diagnoscbcfchls eines Sicherungsprogramms; die Diagnoseroutinceinrichtung enthält eine erste Entschlüsse lungseinrichtung zur Entschlüsselung des Opcrationstei· les des Diagnoscbefehls und zur Bildung von ersterTo solve these tasks, each transmission process control contains a line connection unit in addition to the one for handling the cycle-wise traffic with the facilities available in the central storage units, an error collection facility for recording of the individual error signals, to form one derived therefrom and describing the error Error words and for the formation of error response signals; it also contains a diagnostic routine device for evaluating a region from a diagnosis area of the central storage unit Diagnostic cbcfchls of a backup program; the diagnostic routine facility contains a first decryption device for decryption of the operational part les of the diagnosis command and for the formation of the first

Steuersignalen, durch die in der Übertragungsablauf steurung Datenwege zwischen dem Wortausgabcregi stcr der Übertragungsablaufsteuerung einerseits um dem Worteingaberegister, dem das Fehlcrwort cnthal tenden Fchlcrwortregister der Fchlcrsammclvorrich lung und einem zwischenspeichernden Zykluspuffcr speicher der Übcrlragungsablaufslcucrung andcrcrscit durchschallbar sind; die DiagnoscroutinccinrichUin] enthält eine über ein weiteres erstes Steuersignal de ersten Enlschlüssclungscinrichlung aktivierbare zweit Entschlüssclungseinrichlung zur Entschlüsselung de Bcfchlstcils des Diagnoscbefehls und zur Bildun zweiter Steuersignale; alle Stcucrschaltiingcn im Register in der Übertragungsablaufstcucrung sind unlc Steuerung der /weilen Steuersignale zur Übernahm des Diagnoscbcfchls an das Worlcingabercgisic anschaltbar.Control signals through which in the transmission process control data paths between the word output regi stcr the transmission sequence control on the one hand to the word input register to which the error word cnthal the catchword register of the catchphrase and a temporary storage cycle buffer memory of the transfer sequence lock andcrcrscit are soundable; the diagnostic routine inccinrichUin] contains a via a further first control signal de first decryption device activatable second decryption device for decryption de Bcfchlstcils the diagnosis command and for the formation of second control signals; all control circuits in Registers in the transmission sequence control are unlc Control of the current control signals to take over the diagnosis cfchls to the Worlcingabercgisic switchable.

F.in wesentlicher Vorteil einer solchen Anoirclnun besteht darin, daß nii-lil nur ik-r Inhalt sä'mllicluF. in an essential advantage of such an anorexia consists in the fact that nii-lil only sä'mlliclu ik-r content

Ausgaberegister sondern auch der Inhalt des zwischenspeichernden Zykluspufferspeichers programmgesteuert in die Speichereinheit übernommen werden kann.Output register but also the content of the temporary storage Cycle buffer memory can be transferred to the memory unit under program control.

Durch die Verwendung eines Kehlerregisters, in dem jedem individuellen Fehler eine eigene Fehlerkippstufe zugeordnet ist, ist die Bildung eines Fehlerwortes möglich. Damit stehen sehr genaue Angaben über den Fehler zur Verfugung. Auch das Fehlerwort kann programmgesteuert in die Speichereinheit übernommen werden.By using an error register in which each individual error has its own error flip-flop is assigned, the formation of an error word is possible. This provides very precise information about the Bug available. The error word can also be transferred to the memory unit under program control will.

Weiterhin ist es vorteilhaft, die Datenein- und Datenausgabeeinrichtungen einschließlich der dazugehörigen Register, Steuerungen und Leitungen in einer sogenannten Datcnschleife programmgesteuert in die Diagnostizierung mit einzubeziehen. '5It is also advantageous to use the data input and output devices including the associated Register, controls and lines in a so-called data loop in the program controlled Include diagnosis. '5

Schließlich bietet die Anordnung auch die Möglichkeit, alle Einrichtungen der Übertragungsablaufsteuerung einer Funktionsprüfung zu unterziehen, so daß aufgrund einer Vielzahl von Daten ein auftretender Fehler sehr rasch und sehr genau durch Auswertung der protokollierten Ergebnisse der einzelnen Funktionsprüfungen ermittelt werden kann.Finally, the arrangement also offers the possibility of all transmission sequence control devices to be subjected to a functional test, so that an occurring due to a large number of data Errors very quickly and very precisely by evaluating the recorded results of the individual functional tests can be determined.

Die Erfindung wird nun anhand der weiteren Zeichnungen erläutert. InThe invention will now be explained with reference to the further drawings. In

Fig.2 sind die wesentlichsten Teile einer Übertraguhgsablaufsteuerung innerhalb einer Leitungsanschlußeinheit in Form eines Blockschaltbildes dargestellt; 2 are the most important parts of a transfer sequence control shown within a line connection unit in the form of a block diagram;

Fig.3 und 4 zeigen Einzelheiten zur Bildung des Fehlerwortes; in3 and 4 show details of the formation of the Error word; in

F i g. 5 ist ein Beispiel zur An- und Abschaltung eines Eingabeausgabecodcwandlers an eine Übertragungsablaufstcuerung angegeben;F i g. 5 is an example of switching an input output codc converter on and off to a transmission sequence controller specified;

F ig. 6 zeigt das Format eines Diagnosebefehls; inFig. 6 shows the format of a diagnostic command; in

F i g. 7 sind einige zur Diagnostizierung von Fehlern in der Übertragungsablaufsteuerung ablaufende Vorgänge in Form eines Ablaufdiagramms angegeben.F i g. 7 are some of the processes used to diagnose errors in the transmission sequence control given in the form of a flow chart.

In Fig.2 ist nur die eine Übertragungsablaufstcuerung UEAS mit den zum Verständnis der Erfindung notwendigen Einzelheiten dargestellt; im praktischen Einsatz ist es selbstverständlicherweise, wie es F i g. 1 zeigt, eine identisch aufgebaute zweite Übertragungsablaufsteuerung vorhanden. Die Übertragungsablaufsteuerung UEASenthält die Datenein- und Datenausgabecinrichlungen DE und DA, an die die Eingabecodewandler EClV und die Ausgabecodewandler ACW angeschaltet sind.In Figure 2, only the one transmission sequence control UEAS is shown with the details necessary for understanding the invention; in practical use it goes without saying, as shown in FIG. 1 shows that there is an identically constructed second transmission sequence control. The transmission sequence control UEAS contains the data input and data output devices DE and DA to which the input code converter ECIV and the output code converter ACW are connected.

In Richtung zu den doppelt vorgesehenen zentralen Speichereinheiten SEt und SE2 sind die Ausgaberegistcr für die Adressen- und die Wortinformationen AdAR und WAR sowie das Register SSAR vorhanden. Durch Auswahlschaltung^ für die Adressen- und Wortinformationen wird die Weitergabe jeweils ausgewählter Datenwörter geregelt. Diese Teile sind mit AdA W und WA W bezeichnet. Die Auswahlsignalc, die -^s^ zur Steuerung der Auswahlschnltungcn dienen, werden von einer Zyklusnuswahlsteucrung ZA WS geliefert, an die jede Einheit in der Übcrtragungsablaufsteucrung, die Informationen an die eine oder an beide Speichcrcinhcitcn übergeben kann, ihre Zyklusanfordc- ^i>0 rungcn meldet. Als Beispiel sei hier der Informationsweg zwischen der Dateneingabe DE und dem zentralen Speicher erwähnt. In diesem Falle sendet die Datcncingabceinrichtung DE aufgrund einer Anforderung, die von einem hier nicht dargestellten Eingabccodowandler "« ECW kommt eine Zyklusanforderung an die Zyklusauswahlstcucrung ZAWS. Dort wird ein Anforderungssignal ZA an den Speicher weitergegeben; gleichzeitig werden die Informationswege für die Adreßinformation und für die Wortinformation zwischen der Dateneingabeeinrichtung DEund dem Adreß- und dem Wortausgaberegister AdAR und WAR über die Auswahlschaltung AdA Wund WA Wvorbereitet. Mit der Zykluszuteilung ZQ, die in einer zentralen Einrichtung innerhalb der zentralen Speichereinheiten SEI und SE2 gebildet wird, werden die Informationswege durchgeschaltet. In dieser Weise werden auch die Informationswege zwischen anderen Informationssendern und Informationsempfängern innerhalb der Übertragungsablaufsteuerung durchgeschaltet.The output registers for the address and word information AdAR and WAR as well as the register SSAR are present in the direction of the central storage units SEt and SE2, which are provided twice. The forwarding of selected data words is regulated by selection circuit ^ for the address and word information. These parts are labeled AdA W and WA W. The Auswahlsignalc that - serve ^s ^ for controlling the Auswahlschnltungcn, provided by a Zyklusnuswahlsteucrung ZA WS to which each unit in the Übcrtragungsablaufsteucrung, the information can be passed to the one or both Speichcrcinhcitcn their Zyklusanfordc- ^{i> 0} rungcn reports. The information path between the data input DE and the central memory is mentioned here as an example. In this case the Datcncingabceinrichtung DE sends response to a request coming from a not shown Eingabccodowandler "" ECW a cycle request to the Zyklusauswahlstcucrung CAPD, where a request signal ZA is passed to the memory;. The same time, the information paths in the address information and the word information are prepared the address and the word output register Adar, and was about the selection circuit AdA wound WA W between the data input device de- and. with the cycle allocation ZQ, which is formed in a central device within the central storage units SEI and SE2, the information channels are turned on. in this manner, the information paths between other information senders and information receivers are also switched through within the transmission sequence control.

Die Übertragungsablaufsteuerung UEAS enthält weiterhin die bereits erwähnten zwischenspeichernden Einrichtungen, nämlich den Zykluspufferspeicher ZP und den Nebenzykluspufferspeicher NZP. Wie im einzelnen in der DT-OS 21 31 449 beschrieben ist. handelt es sich dabei jeweils um mehrstufige Schieberegister. Während der Zykluspufferspeicher ZP alle wesentlichen Daten, die dem Speicher angeboten werden, aufnimmt, übernimmt der Nebenzykluspufferspeicher NZP nur dann Informationen aus dem Zykluspufferspeicher ZP, wenn diese Daten tatsächlich für weitere Abläufe benötigt werden. Der Zykluspufferspeicher ZP enthält also stets eine Reihe von aktuellen Informationen, die zur Durchführung von Operationen in einer der beiden oder in beiden zentralen Speichereinheiten notwendig waren.The transmission sequence control UEAS also contains the temporary storage devices already mentioned, namely the cycle buffer memory ZP and the secondary cycle buffer memory NZP. As described in detail in DT-OS 21 31 449. each is a multi-stage shift register. While the cycle buffer memory ZP receives all the essential data that are offered to the memory, the secondary cycle buffer memory NZP only takes over information from the cycle buffer memory ZP when this data is actually required for further processes. The cycle buffer memory ZP therefore always contains a series of current information that was necessary to carry out operations in one of the two or in both central storage units.

Die Übertragungsablaufsteuerung UEAS enthält weitere Steuerschaltungen,weitere Informationsquellen und weitere Schallmittel zur Adressierung bestimmter Speicherbereiche. Als Beispiel sind hier ein Uhrzeigcrgebcr UZGsowie die Zähler ESZund /VßSZdargestcllt. Alle Informationsquellen haben Zugang sowohl zur Zyklusauswahlsteuerung als auch zum Adreßausgabcregister bzw. zum Wortausgaberegister.The transmission sequence control UEAS contains further control circuits, further information sources and further sound means for addressing certain memory areas. A clockwise sensor UZG and the counters ESZ and / VßSZ are shown here as an example. All information sources have access to both the cycle selection control and the address output register or the word output register.

In Richtung von den zentralen Speichcrcinheiten SEI und SE2 zu der Übertragungsablaufstcuerung UEAS ist das Worteingaberegistcr WER vorhanden, über das die aus dem Speicher gelesenen Informationen an die Bcwertereinrichtung BW, an den Nebenzykluspufferspeicher NZP und an die Datenausgabecinrichtung DA gelangen.The word input register WER is present in the direction from the central storage units SEI and SE2 to the transmission sequence control UEAS, via which the information read from the memory is sent to the evaluation device BW, to the secondary cycle buffer memory NZP and to the data output device DA .

Außer den genannten und dargestellten Daten- und Stcuerungslcitungen sind selbstverständlich noch eine Vielzahl weiterer Daten- und Stcuerleitungcn vorhanden, deren Darstellung jedoch für das Verständnis dei Erfindung nicht notwendig sind.In addition to the data and control lines mentioned and shown, there are of course one more A large number of other data and control lines are available, but their presentation is necessary for understanding Invention are not necessary.

Die Einrichtungen in der Übcrtragungsabliuifslcuc rung, die beim Auftreten eines Fehlers die Diagnoscab laufe eines Sichcrungsprogranims unterstützen, sind d'n pro Übertragungsablaufslcucrung UEAS zentral vor handcnc Fchlcrsammclcinrichtung FSS, die Diagnose routinccinrichUing DR zur Bewertung von Diagnoscbc fehlen, die Steuerschaltung DSS und das Verbindung;· register VR sowie eine Reihe von zusätzlichen Datcr und Stcuersignalwcgen.The facilities Übcrtragungsabliuifslcuc tion that the Diagnoscab when an error occurs run support a Sichcrungsprogranims are d's per Übertragungsablaufslcucrung UEAs centrally in front handcnc Fchlcrsammclcinrichtung FSS, missing the diagnosis routinccinrichUing DR for evaluating Diagnoscbc, the control circuit DSS and the connection; · register VR and a number of additional data and control signals.

Die Fchlcrsammclcinrichtungcn FSS enthiilt ii einzelnen das Fchlcrregister FER, das eine der An/.iil der erfaßbaren Fehler entsprechende Anzahl vo Fchlcrkippstufcn FEXO bis FEK 63 umfaßt, eir Prioritälslogikschaltung PRl* ein Register /EVVW zi Aufnahme eines Fehlcrwortes FEW und eine Fchiern aktionsschaltung TSC zur Bildung von Fchlerrcaktion Signalen. An den Ausgängen der Fehlcrreaktionsschr tung FSG stehen die Fchlerrcaktionssignale PSS, PV FVS und RSA zur Verfügung. Der Fchlcrsammelei richtung FSS ist weiterhin eine Sperrkippstufe SiThe latching device FSS individually contains the latching register FER, which comprises a number of latching stages FEXO to FEK 63 corresponding to the number of detectable errors, a register / EVVW for receiving an error word FEW and a latching action for the priority logic circuit PR1 of feedback signals. The error response signals PSS, PV FVS and RSA are available at the outputs of the error reaction step FSG. The Fchlcrsammelei direction FSS is still a locking tilting stage Si

709 637/1709 637/1

zugeordnet, über die ein weiteres Fehlerreaktionssignal SP abgegeben wird. Die Fehlerreaktionssignale PSS, PVS und FSV werden an beide zentrale Speichereinheiten SE 1 und SE 2 abgegeben. Die Fehlerreaktoinssigna-Ie RSA und SPdienen zur Steuerung von Datenwegen innerhalb der Übertragungsablaufsteuerung. Sie werden deshalb als interne Fehlerreaktionssignale bezeichnet.assigned, via which a further error response signal SP is issued. The error reaction signals PSS, PVS and FSV are sent to both central storage units SE 1 and SE 2. The error reaction signals RSA and SP are used to control data paths within the transmission sequence control. They are therefore referred to as internal error reaction signals.

Die Diagnoseroutineeinrichtung DR bewertet den aus einer Speichereinheit ausgelesenen Diagnosebefehl. Sie ist deshalb über das Worteingaberegister WER erreichbar. Im einzelnen enthält sie erste und zweite Entschlüsselungseinrichtungen OPund SF, in denen die einzelnen Bits des Operations- und des Befehlsteiles des Diagnosebefehls bewertet werden sowie Einrichtungen, die aufgrund dieser Bewertung Steuersignale erzeugen. Ein entsprechend dem Diagnosebefehl einstellbarer Zyklenzähler ZZ gestattet ^s, daß die Übertragungsablaufsteuerung erst eine Anzahl von Zyklen abwickelt, ehe ein Protokollierung, d. h. eine Abspeicherung im Speicher stattfindet.The diagnostic routine device DR evaluates the diagnostic command read out from a memory unit. It can therefore be accessed via the word input register WER . In detail, it contains first and second decryption devices OP and SF, in which the individual bits of the operational and command part of the diagnostic command are evaluated, as well as devices that generate control signals based on this evaluation. A cycle counter ZZ , which can be set according to the diagnosis command, allows the transmission sequence control to process a number of cycles before logging, ie storage in the memory, takes place.

Das Verbindungsregister VR ist der Dateneingabeeinrichtung DE zugeordnet. Mit seiner Hilfe wird die Verbindung zwischen den Eingabe- und Ausgabecodewandlern und einer fehlerhaft arbeitenden und der Diagnose unterworfenen Übertragungsablaufsteuerung aufgetrennt bzw. nach Beendigung von Diagnosevorgängen wieder durchgeschaltet.The connection register VR is assigned to the data input device DE. With its help, the connection between the input and output code converters and a faulty transmission sequence control that is subject to diagnosis is broken or switched through again after the end of diagnosis processes.

Die Steuerschaltung DSS dient zur Bildung einer Datenschleife DSL zwischen der Datenausgabeeinrichtung DA und der Dateneingabeeinrichtung DE. Sowohl die Steuerschaltung DSSals auch das Verbindungsregister VR ist unter Steuerung durch die Diagnoseroutineeinrichtung DR an das Worteingaberegister anschaltbar; sie sind also mit Hilfe eines Diagnosebefehls programmiert steuerbar.The control circuit DSS is used to form a data loop DSL between the data output device DA and the data input device DE. Both the control circuit DSS and the connection register VR can be connected to the word input register under the control of the diagnostic routine device DR; they can therefore be programmed and controlled with the aid of a diagnostic command.

Im folgenden werden nun einige wesentliche Abläufe beschrieben. Diese werden jeweils mit der Erkennung eines solchen Fehlers eingeleitet, der Einflüsse auf die Übertragungsablaufsteuerung hat. Es kann sich dabei um Fehler handeln, die in der Übertragungsablaufsteuerung selbst oder an den Schnittstellen, über die sie mit anderen Einheiten verbunden ist, auftreten.The following are some essential processes described. These are initiated with the detection of such an error, which influences the Has transfer flow control. It can be an error in the transmission sequence control itself or at the interfaces via which it is connected to other units.

Das Aultreten eines Fehlers wird beispielsweise dadurch erkannt, daß nach der Aussendung einer Zyklusanforderung keine Zykluszuteilung erfolgt. Ein Schaltungsbeispiel für den zuletzt genannten Fall ist in F ig. 3 dargestellt.The occurrence of an error is recognized, for example, by the fact that after a Cycle request, no cycle allocation has been made. A circuit example for the latter case is shown in Fig. 3 shown.

Die von den einzelnen Datenquellen in der Übertragungsablaufsteuerung i/£4Sausgehenden Zyklusanforderungssignale ZA werden in hier nicht dargestellter Weise in der Zyklusauswahlsteuerung ZAWS derart geordnet und bewertet, daß jeweils nur eine Anforderung an die zentrale Spcichcreinheit weitergegeben wird. Die Zuteilung des angeforderten Zyklus wird der Zyklusauswahlsteuerung durch Rücksendung eines Zyklusquittungssignals ZQ bestätigt. Durch logische Verknüpfung der Zyklusanforderungssignalc ZA und des Zyklusqtiitltingssignals ZQ über eine ODER-Gattcr G I und ein UND-Gatter (72, denen jeweils bistabile Kippstufen AT1 und K 2 nachgcschaltct sind, wird ein Fchlcrsignul FA stets dann abgegeben, wenn nach Aussendung eines Zyklusanfordcrungssignals ZA kein Zyklusquittungssignal ZQ eintrifft oder wenn ein Zyklusquittungssignnl ^TC? eintrifft, ohne daß vorher ein Zyklusanforderungssignal ausgesandt worden war. The cycle request signals ZA emanating from the individual data sources in the transmission sequence control i / £ 4S are arranged and evaluated in the cycle selection control ZAWS in a manner not shown here such that only one request is passed on to the central storage unit at a time. The allocation of the requested cycle is confirmed to the cycle selection control by sending back a cycle acknowledgment signal ZQ. By logically linking the cycle request signal ZA and the cycle request signal ZQ via an OR gate G I and an AND gate (72, which are followed by bistable flip-flops AT1 and K 2 , a Fchlcrsignul FA is always issued when a cycle request signal ZA no cycle acknowledgment signal ZQ arrives or when a cycle acknowledgment signal ^ TC? arrives without a cycle request signal having been sent out beforehand.

Das Fehlersignal FA wird an einen bestimmten Eingang der Fehlersammcleinrichtung FSSgegeben. In dieser wird die diesem Fehlcrsignal zugeordneteThe error signal FA is given to a specific input of the error collecting device FSS . In this, the associated error signal is assigned

Fehlerkippstufe im Fehlerregister FER, in diesem Beispiel die Fehlerkippstufe FEK 4, gesetzt. In weiteren hier im einzelnen nicht dargestellten Fehlererkennungsschaltungen werden auch noch andere an der Zyklusaus-Error flip-flop in the error register FER, in this example the error flip-flop FEK 4, is set. In further error detection circuits not shown here in detail, others are also involved in the cycle exit.

wahl beteiligte Einrichtungen überwacht, die über Fehlersignale weitere Fehlerkippstufen, z. B. die Fehlerkippstufe FEK 8 bis FEK 15, setzen. Der Stand der Fehlerkippstufen im Fehlerregister FER stellt somit eine ausreichend genaue Information über den FehlerChoice involved institutions monitored, the error signals other error flip-flops, z. B. set the error flip-flop level FEK 8 to FEK 15. The status of the error flip-flops in the error register FER thus provides sufficiently precise information about the error

ίο dar.ίο dar.

Da ein Spsicherwort jeweils nur 32 Bit umfassen kann, muß aus dem Stand des 64 Kippstufen umfassenden Fehlerregisters FER unter Zwischenschaltung einer Prioritätslogikschaltung PRL ein 32-Bit-Since a memory word can only contain 32 bits, from the status of the error register FER , which includes 64 flip-flops, with the interposition of a priority logic circuit PRL, a 32-bit

«5 Wort gebildet werden. Dieses Wort wird Fehlerwort FEW genannt. Dabei ist es möglich, einen bestimmten Teil des Fehlerwortes bestimmten Fehlern fest zuzuordnen, einen anderen Teil des Fehlerwortes jedoch variabel zu gestalten, d.h. an dieser Stelle genauere«5 word are formed. This word is called the error word FEW . It is possible to permanently assign a certain part of the error word to certain errors, but to make another part of the error word variable, ie more precise at this point

Angaben über die Art von in anderen Teilen des Hehlerwortes enthaltenen Informationen darzustellen. Beispielsweise können die Bits der Stellen 8 bis 15 im variablen Teil abhängig von bestimmten Bits innerhalb der festen Teile des Fehlerwortes jeweils verschiedeneTo present information about the type of information contained in other parts of the fence word. For example, the bits of digits 8 to 15 in the variable part can depend on certain bits within of the fixed parts of the error word are each different

Bedeutung haben. Eine Zusammenstellung der in einer programmgesteuerten Datenvermittlungsanlage auftretenden Fehler sowie deren Zuordnung zu den einzelnen Bits eines aus 32 Bit bestehenden Fehlerwortes ist inHave meaning. A compilation of those occurring in a program-controlled data exchange system Errors and their assignment to the individual bits of a 32-bit error word is in

,n Vu, ^angegeben· Dort ist links das 32 Bit umfassende, n Vu, ^specified · There is the 32-bit comprehensive on the left

Fehlerwort FE^dargestellt. In F i g. 4 bedeutet z. B.der durch das gesetzte Bit an der Stelle 1 gekennzeichnete fehler FEi, daß die Schnittstellenausgabe der betrachteten Ubertragungsablaufsteuerung gesperrt ist.
uie Bits der Stellen 8 bis 15 (Byte 1) des FehlerwortesError word FE ^ shown. In Fig. 4 means e.g. For example, the error FEi identified by the bit set at position 1 means that the interface output of the transmission sequence control under consideration is blocked.
uie bits of positions 8 to 15 (byte 1) of the error word

können m.t fünf Fehlergruppen FGRi bis FGR 5 geladen werden. Die Fehlelgruppe FGR 1 z. B. wird in das Fehlerwort FEW übernommen, wenn das Bit der Meile 4 gesetzt ist. In diesem Falle enthält dascan be loaded with five error groups FGRi to FGR 5. The defect group FGR 1 z. B. is transferred to the error word FEW if the bit of mile 4 is set. In this case it contains

^F*^Me™^onMWm den Bits der Stellen 8 bis 15 nähere ^F * ^Me ™ ^on MWm closer to the bits of digits 8 to 15

Angaben über die Art des Fehlers FE4. In ähnlicher We.se werden die Fehlergruppen FGR 2 bis FGR 5 beim Auftreten bestimmter Fehler innerhalb der fest zugeordneten Teile des Fehlerwortes FEW als Byte 1Information about the type of error FE 4. In a similar way, the error groups FGR 2 to FGR 5 are displayed as byte 1 in the permanently assigned parts of the error word FEW when certain errors occur

AuswSJTh ^Dif ^Priorita'^tslogil< PRL steuert dabei die Auswahl, rails gle.chzeitig mehrere Fehler auftreten,AuswSJTh ^Di f ^Priorita ' ^tslogil < PRL controls the selection, rails gle.ch at the time several errors occur,

denen jeweils solche Fehlergruppen zugeordnet sind.
PFu/% ^he™.^e _u ^rwort steht über das Fehlerwortrcgister .,m^c-c^ ^{32 Leilun}gen der Fehlerreaktionsschall""fr ^Uru^Verfügung· ^Hier werden entsprechendto which such error groups are assigned.
PFu /% ^he ™. ^e _u ^rwort is about Fehlerwortrcgister., m ^ cc ^ ^{32 Leilun} gen fault response sound "" for ^Ur and ^available · ^Here, according to

einer vorgegebenen Zuordnung die Fehlerreaktionssi-a predefined assignment, the error reaction

ί- ι! n_c ^{Es handelt sich dabci um dic} Fchlcrrcak- SS, PVS und FKS, die über Schnittstellen-ί- ι! n _c ^{It is a question of the} Fchlcrrcak- SS, PVS and FKS, which via interface

vnin*- ^- Spcichcrcinhcilen SEi und SE2 vnin * - ^ - Spcichcrcinhcilen SEi and SE2

5rh ifT ° ^Fehl«reaktionssignalc werden in an sich bekannter, hier nicht dargestellter Weise in den Steuereinrichtungen der Spcichcrcinhcilen 'crtct, daß die das Fchlcrrcaktionssignal PVS H™ r„M ^Ubcr ₁ ^{tragungsabliUlf}sleucrung oder, falls auch so Sneil [° "^{OllSsignal PSS} gesendet wird, die Spachercnhencn in den Prüfstand versetzt werden. Thor,?"" ^auch g'c'chzeitig geschehen, d. h. sowohl die5Rh IFT ° ^incorrect "reaktionssignalc are in a known not illustrated manner crtct in the controllers of the Spcichcrcinhcilen 'that the Fchlcrrcaktionssignal PVS H ™ r" M ^Ubcr ₁ ^{tragungsabliUlf} sleucrung or, if also so Sneil [° ^{"OllSsignal PSS} sent will, the speakers will be put to the test. Thor,? "" ^also happen at the same time, ie both the

SDelch ^gUnf^{ablaufslCUerung} UEAS als auch die Spc.chcrc.nhc.ten können den Prüfzustand einnehmen.Both the ^UEAS ^process control and the Spc.chcrc.nhc.ten can assume the test status.

<>5 wird rinr r^SM^{ndUng dcS} Fchlerrcaklionssignals FVS wird der Fchlcrzustand zentral registriert und wird der<> 5 is rinr r ^S ^{ndUng dcS} Fchlercaklionssignals FVS the Fchlcrstatus is registered centrally and becomes the

aes Sicherungsprogramms eingeleitet. Einzclhci-,/,, «,„π , _{B in dcr DT}._0S 2i 4₈ get beschrieben.aes backup program initiated. Single -, / ,, «,„ π, _{B in the DT} . _0S 2i 4 ₈ get described.

Informationsverfaischungcn bewirkenCause information falsification

£3 43£ 3 43

können, führen stets neben der Bildung der Fehlerreaktionssignale PSS, PVS und FVS zur Bildung des Fehlerreaktionssignals SP, das nicht zum Speicher gesandt wird. Dieses setzt eine Sperrkippstufe SPK, über deren Ausgang der Schiebevorgang im Zykluspufferspeicher ZP, der Bewertungsvorgang in der Bewertereinrichtung SlVund die Zyklusauswahl in der Zyklusauswahlsteuerung ZA WS gesperrt werden. Damit bleiben wesentliche Daten der vorhergehenden Abläufe erhalten. Mit dem Fehlerreaktionssignal RSA schließlich werden alle Steuerschaltungen in der Übertragungsablaufsteuerung zurückgesetzt.always lead, in addition to the formation of the error reaction signals PSS, PVS and FVS, to the formation of the error reaction signal SP, which is not sent to the memory. This sets a blocking flip-flop SPK, via the output of which the shifting process in the cycle buffer memory ZP, the evaluation process in the evaluation device SlV and the cycle selection in the cycle selection control ZA WS are blocked. This means that essential data from the previous processes are retained. Finally, with the error reaction signal RSA , all control circuits in the transmission sequence control are reset.

Es soll nun angenommen werden, daß aufgrund des Fehlerreaktionssignals PVS, das über die Schnittstellenleitungen zu beiden Speichereinheiten 5El und SE 2 gesendet und dort in einem Ablaufanforderungsregister bewertet wird, dazu geführt hat, daß die Übertragungsablaufsteuerung UEAS den Prüfzustand eingenommen hat. Das geschieht, wie dies z. B. in der DT-OS 20 28 345 angegeben ist, in der Weise, daß in einer zentralen Steuerung des Systems eine Information über den Prüfzustand der Übertragungsablaufsteuerung gebildet wird. Bei der Verteilung von Anforderungen von und für die Übertragungsablaufsteuerung wird diese Information stets mitberücksichtigt. Durch Rücksendung eines Signals PV wird der Übertragungsablaufsteuerung /JEASdieser Zustand mitgeteilt.It should now be assumed that due to the error response signal PVS, which is sent via the interface lines to both memory units 5El and SE 2 and evaluated there in a sequence request register, has led to the transmission sequence control UEAS having assumed the test state. This happens as z. B. is specified in DT-OS 20 28 345, in such a way that information about the test status of the transmission sequence control is formed in a central control of the system. This information is always taken into account when distributing requests from and for the transmission sequence control. The transmission sequence control / JEAS is informed of this state by sending a signal PV back.

Vor und während eines Diagnosevorgangs ist es notwendig, die Verbindung zu den Eingabe- und Ausgabecodewandlern ECWund ACWzu trennen. Das geschieht durch Bewertung des zurückübertragenen Signals PV im Verbindungsregister VR der fehlerhaften Übertragungsablaufsteuerung. Wie in F i g. 5 gezeigt wird, ist das Verbindungsregister VR jeweils einer Ein- und Ausgabecodewandlerschaltung EACW zugeordnet und mit dieser über 3 Steuerleitungen verbunden. Die entsprechenden Steuersignale APU, CUT und TAC signalisieren eine durchgeschaltete (APU = 0; CUT -0; TAC - 0) oder eine aufgetrennte (APU = 1 oder CUT = 1; TAC = 1) Verbindung zwischen der Übertragungsablaufsteuerung UEAS und der betreffenden Ein- und Ausgabecodewandlerschaltung EACW. Before and during a diagnostic process, it is necessary to disconnect the connection to the input and output code converters ECW and ACW. This is done by evaluating the returned signal PV in the connection register VR of the faulty transmission sequence control. As in Fig. 5, the connection register VR is assigned to an input and output code converter circuit EACW and is connected to this via 3 control lines. The corresponding control signals APU, CUT and TAC signal a switched (APU = 0; CUT - 0; TAC - 0) or a disconnected (APU = 1 or CUT = 1; TAC = 1) connection between the transmission sequence control UEAS and the relevant input and output code converter circuit EACW.

Zur Bildung und Bewertung dieser Steuersignale enthält das Verbindungsregister VR die Gatter G 3 bis G 7 sowie eine bistabile Kippstufe KV. Im Ein- und Ausgabecodewandler EACW ist das Gatter C8 vorhanden. Die Gatter C 3, GA und G 8 haben jeweils mehrere Steuereingänge StEi, StE2, StE3, StE* und StE5, StEG. Über das Gatter Gl wird ein Steuerausgang StA 1 gebildet, an dem nur dann ein Signal abgegeben wird, wenn die Verbindung zwischen der Übcrtragungsablaufstcuerung UEAS und dem Ein- und Ausgabccodcwandlcr EACWclurehgcschaltct ist.To form and evaluate these control signals, the connection register VR contains the gates G 3 to G 7 and a bistable multivibrator KV. Gate C8 is present in the input and output code converter EACW. The gates C 3, GA and G 8 each have several control inputs StEi, StE2, StE3, StE * and StE5, StEG. A control output StA 1 is formed via the gate G1 , at which a signal is only emitted when the connection between the transmission sequence control UEAS and the input and output coder converter EACWclurehgcschaltct is open.

Man erkennt, daß das nur dann der Fall ist, wenn an keinem der Stcucrcingängc SfEl und StE2 ein Signal anliegt, wenn gleichzeitig die Kippstufe K V über einen der Slcuercingänge SfE3, StE4 gesetzt ist und wenn weiterhin auch an den Sicucrcingangcn StES und StEd kein Signal. An die Sleucrcingiingc SfE 1 und SfE2 sind jeweils die Slcucrlcitungcn angeschaltet, über die die fto Trcnnsignale übertragen werden, /.. B. das Signal PV. Die Steucrcingangc SfE5 und Sf E 6 können z.B. bei Ausfall der Stromversorgung in einem Ein- und Ausgabccodewandler EACW aktiviert werden. Die Slcucrcingüngc S/E3 und SfE4 sind jeweils mit solchen fts Stcticrlcitungcn verbunden, über die ein Vcrbindungssignal übertragen wird.It can be seen that this is only the case if there is no signal at any of the Stcucrcingangc SfEl and StE2 , if at the same time the flip-flop KV is set via one of the Slcucrcingangcn SfE3, StE4 and if there is still no signal at the Sicucrcingangcn StES and StEd. The locking lines, via which the fto door signals are transmitted, / .. B. the signal PV, are connected to the slecting connections SfE 1 and SfE2. The control inputs SfE5 and Sf E 6 can, for example, be activated in an input and output code converter EACW if the power supply fails. The locking devices S / E3 and SfE4 are each connected to such control lines via which a connection signal is transmitted.

Die Bewertung des Fchlcrreaktionssignals FVS führt in der zentralen Speichereinheit zur Aktivierung eines Sicherungsprogramms. Von einer hier nicht dargestellten Programmsteuereinheit werden während des Ablaufs eines Sicherungsprogramms die entsprechenden Informationen in eine der Übertragungsablaufsteuerung fest zugeordneten Diagnosestartzelle eingeschrieben. Diese Diagnosestartzelle befindet sich in einem bestimmten Bereich der zentralen Speichereinheiten SEI oder SE2. Die Übertragungsablaufsteuerung liest die Diagnosestartzelle aus, übernimmt deren Inhalt aus dem Worteingaberegister WER in die Diagnoseroutineeinrichtung DR und bewertet ihn. Mit dem Auslesen der Diagnosestartzelle wird deren Inhalt gelöscht.The evaluation of the Fchlcrreaktionsssignal FVS leads to the activation of a security program in the central memory unit. A program control unit, not shown here, writes the corresponding information into a diagnosis start cell that is permanently assigned to the transmission sequence control while a backup program is running. This diagnosis start cell is located in a specific area of the central storage units SEI or SE2. The transmission sequence control reads out the diagnosis start cell, takes over its content from the word input register WER into the diagnosis routine device DR and evaluates it. When the diagnosis start cell is read out, its content is deleted.

Der Inhalt der Diagnosestartzelle umfaßt einen Operationsteil OP (2 Bit), eine Information über einen Protokollmodus (P-Bit), und eine Information darüber, ob eine Zykluszählung (Z-Bh) stattfinden soll. Für diesen Fall enthalten weitere Bits eine Information ZANZ (6 Bit) zur Ladung des Zyklenzählers ZZ. Schließlich sind noch Informationen über die Art und den Ort eines oder mehrerer durchzuführender Abläufe in der Diagnosestartzelle enthalten. Das Format eines Diagnosebefehls ist in Fig.6 dargestellt. Zur Erläuterung der aufgrund des Diagnosestartzelleninhalts in der Übertragungsablaufsteuerung unter Steuerung der Diagnoseroutineeinrichtung DR stattfindender Abläufe wird auf das Ablaufdiagramm nach F i g. 7 verwiesen.The content of the diagnosis start cell comprises an operation part OP (2 bits), information about a protocol mode (P-bit), and information about whether a cycle count (Z-Bh) should take place. In this case, further bits contain information ZANZ (6 bits) for loading the cycle counter ZZ. Finally, information about the type and location of one or more processes to be carried out is also contained in the diagnosis start cell. The format of a diagnostic command is shown in Fig. 6. To explain the processes taking place on the basis of the diagnosis start cell content in the transmission sequence control under the control of the diagnosis routine device DR, reference is made to the flow chart according to FIG. 7 referenced.

Im linken oberen Teil von Fig.7 ist angegeben, daß sich die Übertragungsablaufsteuerung im Prüfzustand befindet (UEAS = P), daß sich entsprechende Bereiche in einer Speichereinheit ebenfalls im Prüfzustand befinden (SE = P) und daß die Übertragungsablaufsteuerung mit der betreffenden Speichereinheit verbunden ist (SE - UEAS). Sind diese Voraussetzungen erfüllt, so wird der Diagnosevorgang gestartet (DR-Start). Der Vollständigkeit halber sei hier noch angegeben, daß die Rücksetzung der Steuerungen in der zu diagnostizierenden Übertragungsablaufsteuerung angestoßen (RSA ANSTOSS) und beendet (RSA ENDE) sein muß. Daß die Diagnoseroutineschaltung DR betriebsbereit sein muß, ist in F i g. 7 nicht gesonder dargestellt. Die Steuerschaltungen für die Protokollierung und für die Zyklenzählschaltung sind mit dem Signal RSA in eine Ausgangslage gebracht worden Nunmehr wird der Inhalt der Diagnosestartzellc gelesen (DSZ LESEN) und in der ersten Entschlüsselungseinrichtung OP bewertet. Aufgrund der der Operationsteil OP des Diagnosebefehls angebender zwei Bits sind vier Grundabläufe möglich.In the upper left part of FIG. 7 it is indicated that the transmission sequence control is in the test state (UEAS = P), that corresponding areas in a memory unit are also in the test state (SE = P) and that the transmission sequence control is connected to the relevant memory unit (SE - UEAS). If these requirements are met, the diagnostic process is started (DR start). For the sake of completeness, it should also be stated here that the resetting of the controls in the transmission sequence control to be diagnosed must have been initiated (RSA INITIATE) and ended (RSA END). That the diagnostic routine circuit DR must be ready for operation is shown in FIG. 7 not shown separately. The control circuitry for the logging and for Zyklenzählschaltung have been brought into a starting position with the signal RSA now read the contents of the Diagnosestartzellc (DSZ READ) and evaluated in the first decryption device OP. Due to the two bits indicating the operation part OP of the diagnostic command, four basic sequences are possible.

OP = 00: der Inhalt der Diagnosestartzellc wird übci das Worteingaberegisler WER direkt in das Wortausga bcrcgistcr WAR der Übertragungsablaufsteuerunj UEAS geleitet (WER «= WAR) und in eine Diagnose protokoll/.ellc im zentralen Speicher eingcschricbci (WAR -- DPZ). In der Anordnung nach Fig. geschieht das durch das Steuersignal SfS 1. OP = 00: the content of the diagnosis start cell is passed via the word input register WER directly into the word output bcrcgistcr WAR of the transmission sequence control UEAS (WER «= WAR) and entered into a diagnosis protocol / .ellc in the central memory (WAR - DPZ). In the arrangement according to FIG. 1, this is done by the control signal SfS 1.

OP = 01: der Inhalt des Fchlcrrcgistcrs FER in de Fchlcrsammclstcllc FSS wird in Form des Fchlcrwortc FElV ausgegeben (Fehlerwortausgabc FEWA), in da Worlausgabcregistcr WAR geladen (FEWR = WAh und von dort in die Dingnoscprotokollzcllc gcschricbe (WAR «= DPZ). Das Fchlcrrcgistcr wird gelöscht (FE RUCKS.). In der Anordnung nach F i g. 2 geschieht du durch das Steuersignal SfS 2. OP = 01: the content of the Fchlcrrcgistcrs FER in de Fchlcrsammclstcllc FSS is issued in the form of Fchlcrwortc FeLV (Fehlerwortausgabc FEWA) in da Worlausgabcregistcr WAR loaded (fire: = WAh and from there into the Dingnoscprotokollzcllc gcschricbe (WAR "= DPZ) The Fchlcrrcgistcr. is deleted (FE RUCKS.). In the arrangement according to Fig. 2, this is done by the control signal SfS 2.

OP — 10: die Spcrrkippslufc SPK in der Fehlersnn mclcinrichtung FSS wird über das Steuersignal StS (Fig. 2) zurückgesetzt. Damit wird die Sperre für d OP- 10: the Spcrrkippslufc SPK in the Fehlernn mclcineinrichtung FSS is reset via the control signal StS (Fig. 2). The block for d

23 43 58i23 43 58 i

Bewerterschaltung ßlVund für einen Schiebevorgang im Zykluspufferspeicher aufgehoben. Der Zykluspufferspeicher selbst wird zurückgesetzt (ZP/ß IV entsperren; ZP Rücksetzen).Evaluation circuit ßlV and canceled for a shift process in the cycle buffer memory. The cycle buffer memory itself is reset (ZP / ß IV unlock; ZP reset).

Während die bisher geschilderten Abläufe dazu dienen, an zentraleer Stelle eine genügend große Datenmenge für die Fehlerart- und für die Fehlerortbestimmung vorliegen zu haben, wobei durch Eüinbezichung des Zykluspufferspeichers auch Daten über bereits abgewickelte Abläufe vorliegen, werden mit der im folgenden beschriebenen Operalionsart einige individuelle Abläufe in der Übertragungsablaufsteuerung eingeleitet, die zur programmgesteuerten Funktionsprüfung aller wesentlicher Schaltungsteilc in der Übettragungsablaufsteuerung dienen. Die sich dabei ergebenden Ergebnisse ermöglichen es, eine genaue Fehlerdiagnose rasch zu erstellen.While the processes described so far serve to provide a sufficiently large one at a central point Amount of data to be available for the type of defect and for the determination of the defect location, whereby by Eüinbezichung of the cycle buffer memory, there is also data on processes that have already been carried out, are saved with the im the type of operation described below, some individual processes in the transmission sequence control initiated, the program-controlled functional testing of all essential circuit parts in the Serve transfer flow control. The resulting results make it possible to determine an exact Quickly create fault diagnosis.

OP =11: der Inhalt der Diagnoscstartzelle wird als sogenannter Direktbefehl für die Übertragungsablaufsteuerung interpretiert, was über das Steuersignal SiS4 zur Anschaltung der zweiten Entschlüsselungseinrichtung ßFin der Diagnoseroutineeinrichtung DR führt. In diesem Falle wird sowohl das P-Bh als auch das Z-Bit im Bcfehlsteil des Diagnosebefehls bewertet. Mit P=O wird die im Worlausgaberegister WAR enthaltene Information, mit P = 1 wird die im Register SSAR enthaltene Information nach erfolgter Umladung in das Wortausgaberegister in die Diagnoscprotokollzellc übernommen. Das Z-Bit Z = 1 hat die Bedeutung, daß die Information ZANZ (Bitstellen 4 bis 9) zur Einstellung des Zyklenzahlers ZZ verwendet wird. Damit ist es möglich, maximal 2^b = 64 Speieherzyklcn vorzusehen, bevor ein Protokollzyklus ausgeführt wird. d.h. die Übernahme der Daten in die Diagnoscprotokollzelle findet erst nach der Abwicklung einer vorgegebenen Anzahl von Zyklen statt. Diesem Vorgang entspricht der rechte Teil des Ablaufdiagramms nach Fig. 7. Mit DB ist dort der als Direktbefehl interpretierte Diagnosebefehl bezeichnet, der nach der Entschlüsselung durchgeführt werden muß. Der Zyklenzähler ZZ wird dabei jeweils um »1« erniedrigt (ZZ: - 1) bis er den Stand »0« erreicht (ZZ = 0). In diesem Fall wird die Protokollierung vorbereitet (PRT VORB.). Falls das Bit P=O ist, wird mil dem nächsten Zyklus der Inhalt des Wortausgaberegisters WAR in die Diagnoseprotokollzellc übernommen. Ist P= 1, so wird der Inahlt des Registers SSAR nach Umladung in das Wortausgaberegister WAR (SSAR = WAR)In die Diagnoseprotokollzelle übernommen wird (WAR = DPZ). so OP = 11: the content of the diagnosis start cell is interpreted as a so-called direct command for the transmission sequence control, which leads via the control signal SiS4 to the connection of the second decryption device βFin in the diagnosis routine device DR . In this case, both the P-Bh and the Z-bit in the Bcfault part of the diagnostic command are evaluated. With P = O the information contained in the word output register WAR is transferred, with P = 1 the information contained in the register SSAR is transferred to the diagnosis protocol cell after reloading into the word output register. The Z bit Z = 1 means that the information ZANZ (bit positions 4 to 9) is used to set the cycle counter ZZ . This makes it possible to provide a maximum of 2 ^b = 64 storage cycles before a protocol cycle is carried out. ie the transfer of the data to the diagnostic protocol cell only takes place after a specified number of cycles has been processed. The right part of the flowchart according to FIG. 7 corresponds to this process. DB denotes the diagnostic command interpreted as a direct command which must be carried out after decryption. The cycle counter ZZ is decreased by "1" (ZZ: - 1) until it reaches "0" (ZZ = 0). In this case, the logging is prepared (PRT PREP.). If the bit P = 0, the content of the word output register WAR is transferred to the diagnostic protocol cell in the next cycle. If P = 1, then the Inahlt the register SSAR taken after transhipment in the word output register WAR (SSAR = WAR) In the diagnostic log cell (WAR = DPZ). so

Nach Übernahme des Inhalts des Wortausgaberegisters WAR in die Diagnoseprotokollzelie werden die Schaltungsteile zur Bewertung des P-Bits und des Z-Bits, also die in der Diagnoseroutineeinrichtung dazu vorhandenen Kippstufen, zurückgesetzt. Das Rücksetzsignal RSA für alle anderen Steuerungen in der Übertragungsablaufsteuernng wird erneut abgegeben, so daß für einen eventuell nachfolgenden zweiten Diagnosebefehl die gleichen Ausgangsbedingungei vorliegen.After the contents of the word output register WAR have been taken over into the diagnostic protocol cell, the circuit parts for evaluating the P-bit and the Z-bit, that is to say the flip-flops present in the diagnostic routine device for this purpose, are reset. The reset signal RSA for all other controls in the transmission sequence control is emitted again, so that the same initial conditions exist for a possibly subsequent second diagnostic command.

Durch Bewertung des Diagnoscbefehls als Direktbe fehl für die Übertragungsablaufsteuerung können dor alle wesentlichen Abläufe programmgesteuert gestarie werden. Im folgenden wird auf einige Abläufe genaue eingegangen.By evaluating the diagnosis command as a direct command If the transmission sequence control fails, all essential processes can be controlled by the program will. Some of the processes are discussed in detail below.

Einer dieser Abläufe führt zur Bildung der Datenaus gabe-Dateneingabe-Schleife. Dieser ADlauf ist deshall von Bedeutung, weil damit die Schaltungen de Datenein- und Datenausgabeeinrichtungen D/fund DA die normalerweise nur für Informationen zwischen de; Übertragungsablaufsteuerung und den Eingabe- unc Ausgabecodewandiern verwendet werden, in eine Funktionsprüfung einbezogen werden.One of these processes leads to the formation of the data output-data input loop. This AD run is important because it means that the circuits de data input and data output devices D / fund DA are normally only used for information between de; Transmission sequence control and the input and output code converters are used, are included in a functional test.

Dazu enthält der als Direktbefehl interpretierte Diagnosebefehl eine Information, die zusammen mit dei Adresse für eine Anschlußschaltung der Datenausgabe einrichtung DA übergeben wird. Gleichzeitig wird die Steuerung DSS aktiviert. Das geschieht durch da; Steuersigna' 5/57, das in der Diagnoseroutineeinrich tung DR durch Entschlüsselung des entsprechender Befehlsteiles gebildet wird. Für die Dateneingabeein richtung DE entspricht die über die Datenschleife übernommene Information einer Information, die normalerweise von einem Eingabecodewandler angeboten wird. Alle mit der Anforderung von einen Eingabecodewandler ausgelösten Abläufe werden dadurch eingeleitet.For this purpose, the diagnostic command interpreted as a direct command contains information that is transferred to the data output device DA together with the address for a connection circuit. The DSS control is activated at the same time. It happens through there; Control signal '5/57, which is formed in the diagnostic routine device DR by decoding the corresponding command part. For the data input device DE , the information received via the data loop corresponds to information that is normally offered by an input code converter. All processes triggered with the request from an input code converter are thereby initiated.

Ein anderer wichtiger Ablauf in diesem Zusammenhang ist der Ablauf »Abspeichern und Schieber Zykluspuffer«. Mit dem Fehlerreaktionssignal 5Pwurdc der Zykluspufferspeicher in der Übertragungsablaufsteuerung isoliert, indem dessen Schiebcopcratior gesperrt wurde. Damit ist sichergestellt, daß die Information der letzten Betriebszyklen, für die die Übertragungsablaufsteuerung Zugriff zu den zentraler Speichereinheiten hatte, festgehalten werden. Mit Hilfe eines Diagnosebcfehls, der in der beschriebenen Weise als Direktbefehl für den Ablauf »Abspeichern und Schieben des Zykluspufferspeichers« in der Diagnoseroutineeinrichtung DR entschlüsselt wird, ist die Aufhebung der Sperre des Zykluspufferspeichers durch Rücksetzen der Sperrkippstufe SPK in der Fehlcrsammeleinrichtung F55 steuerbar, wobei gleichzeitig eine Schiebeoperation ausgeführt wird. Die in der Stufe 0 des Zykluspufferspeichers enthaltenen Daten werden damit in das Wortausgaberegister WAR übernommen und stehen nach erfolgter Abspeicherung in die Diagnoscprotokollzelle dem zentralen Sicherungsprogramm als Information über die letzten Abläufe in der Übertragungsablaufsteuerung zur weiteren Verarbeitung zur Verfugung.Another important process in this context is the »Save and shift cycle buffer« process. With the error reaction signal 5Pwurdc, the cycle buffer memory in the transmission sequence control is isolated by blocking its shift copcratior. This ensures that the information from the last operating cycles for which the transmission sequence control had access to the central storage units is retained. With the help of a diagnosis command, which is decrypted in the described manner as a direct command for the sequence "storing and shifting the cycle buffer memory" in the diagnostic routine device DR , the deactivation of the lock of the cycle buffer memory can be controlled by resetting the lock toggle stage SPK in the error collecting device F55 Shift operation is performed. The data contained in level 0 of the cycle buffer memory are thus transferred to the word output register WAR and are available to the central backup program as information about the last processes in the transmission sequence control for further processing after they have been saved in the diagnostic protocol cell.

Durch weitere als Direktbefehle interpretierte Diagnosebefehle können die Verbindungsregister sowie alle anderen wesentlichen Register programmgesteuert geladen und kann deren Inhalt protokolliert werden.The connection registers as well as all other essential registers are loaded programmatically and their contents can be logged.

Hierzu 6 Blatt ZeichnungenIn addition 6 sheets of drawings

Claims

Patent claims:

1. Circuit arrangement for monitoring and error diagnosis of the transmission sequence control of a line connection unit in modular, program-controlled Datenwählvermittlun ^ sanlagen with individual devices for the detection of errors and for the delivery of error signals in which backup programs run for fault diagnosis, characterized in that in each transmission sequence control (UEAS) a line connection unit an error collecting device (FSS) for receiving the individual error signals (FA), for the formation of an error word derived therefrom and describing the error (FEW) and for the formation of error reaction signals (PSS, PVS, FVS, SP, RSA) is provided, that furthermore a diagnostic routine device (DR) for evaluating a diagnostic command of a security program read out from a diagnostic area (DSZ) of the central memory unit (SEX, SE2) is provided that the diagnostic routine device (DR) e'me first decryption circuit (OP) z To decrypt an operational part of the diagnostic command and to generate the first control signals (StS 1 ... S / 53), through the data paths in the transmission sequence control (UEAS) between the word output register (WAR) on the one hand and the word input register (WER), a das Error word containing error word register (FEWR) of the error collecting device (FSS) and a temporarily storing cycle buffer memory (ZP) of the transmission sequence control (UEAS) on the other hand can be switched through so that the diagnostic routine device (DR) receives a via a further first control signal (S / 54) of the first decryption device (OP) contains activatable second decryption circuit (BF) that generates second control signals (StS5 ... StSn) by evaluating a command part of the diagnostic command, and that the control circuits and registers of the transmission sequence control (UEAS) under control each of these second control signals (StS5 ... SlSn ) to accept the diagnostic command and the word input register fWE / y can be switched on.

2. Circuit arrangement according to claim 1, characterized in that the error collecting device (FSS) has an error register (FER) in which each individual error is assigned an error flip-flop (FEKO ... FEK 63) that the formation of the error word (FEW) Outputs of only part of the error flip-flops (FEKQ ... FEK 7; FEK 48 ... FEK 63) are directly connected to the inputs of the error word register (FEWR) , while the outputs of a second part of the error flip-flops (FEK 8 ... FEK 47) are combined into error groups (FGR i ... FGR 5) and connected to a priority logic circuit (PRL) , via which only the error flip-flops of one error group (FGR 1 ... FGR 5) are sent to the error word register (FE ^ / ^ is turned on.

3. Circuit arrangement according to one of claims 1 or 2, characterized in that the Fehiersammeleinrichtung (FSS) for the evaluation of the error word (FEW) contains an error response circuit (FSG) and an associated Sperrkippstufe (SPK), that the Fehlerreaktionsschaltun] (FSG) error response signals (PSS, PVS, FSV) for transmission to the central storage unit (SE I, SE2) generated that at the same time a dii controls in the transmission sequence control (UEAS) resetting first internal error reaction signal (RSA) is generated that for generating a second internal Error reaction signal (SP the locking flip-flop (SPK) can be reversed and that this second internal error reaction signal (SP) άκ cycle selection control (ZA WS), the cycle buffer memory (ZP) and the evaluation circuit (BW) blocks for further activities.

4. Circuit arrangement according to one of claims 1 to 3, characterized in that the first decryption device (OP) for taking over the diagnostic command with the word input register (WER) of the transmission sequence controls (UEAS, and for transmitting the first control signals (5/51 ... 5 / 54) with the word output register (WAR), with the error word register (FEWR), with the Sperrkippstufc (SPK) and with the second decryption device (BF) is connected that by means of the first control signals (StS I ... StS3) the acceptance of information contained in the word input register (WER) or in the error word register (FEWR) and by reversing the locking flip-flop (SPK) the second internal error signal (SP) can be switched off and the transfer of the information contained in the cycle buffer memory (ZP) into the word output register (WAR) can be controlled and that the content of the word output register (WAR) is transferred to the diagnostic area (DPZ) of the central memory unit (SEI, SE2) for logging.

5. Circuit arrangement according to one of claims 1 to 3, characterized in that the second decryption device (BF) can be switched on due to a further first control signal (StSA) formed in the first decryption device to the word input register (WER) and the diagnostic command as an individual sequence command for the communication controller (UEAs) judges that the one individual process performing controls and registers (SSAR, Adar, LFL, BSZ, NBZ) \ n the Übertragungsabiaufsteuerung (UEAs) each one of the second control signals (StS5 ... StS 10) is transmitted and that the relevant controls and registers for taking over the sequence instruction can be switched on to the word input register f WfÄ ^.

6. Circuit arrangement according to claim 4, characterized in that the data input and data output devices (DE, DA) in the transmission sequence control (UEAS ) are connected to one another via an additional data line (DSL) , that a control circuit (DSS) is present, which has a the second control signals (StS 7) can be connected to the word input register (WER) and accepts a sequence command, and the control circuit (DSS) by evaluating the sequence command connects the data output device (DA) to the data input device f / ^ (via DSL).

7. Circuit arrangement according to one of claims 5 or 6, characterized in that a cycle counter (ZZ) is present in the second decryption device (BF) , which can be set on the basis of information contained in the diagnostic command

and the number of individual processes is determined, and that the word output register (WAR) is connected to the diagnosis area (DPZ) of the central storage unit (SE 1, SE2) only after the cycle counter (ZZ = Q) has been reset.

The invention relates to a circuit arrangement for monitoring and fault diagnosis in the transmission sequence control of a line connection unit in modular, program-controlled data switching systems with individual facilities for the detection of errors and for the output of error signals, in which backup programs are used for error diagnosis expire.

In a program-controlled data transfer system are the incoming and outgoing connections, for example subscriber lines, to a processing unit connected. This processing unit, hereinafter referred to as the line connection unit enables cycle-wise communication with the central units of the system. Essential part The central unit is the central storage unit, all of which are used to carry out mulling tasks and contains information necessary to perform backup operations.

The line terminal unit as a link between the incoming and outgoing ports and the central parts of the switching system contains the terminals of each associated terminal circuits, this identifies input and output code converter and at least one communication controller, on ^d: unwound e of the data traffic between the line terminal unit and the central parts of the plant will.

The structure of a line connection unit is in DT-OS 19 46 389 with regard to the connection circuits and the input and output code converters are described in detail. Therefore, only the essentials are presented here Features of the mode of action repeated.

If information arrives on one of the connected lines, for example in the form of a polarity change, then this line is assigned Connection circuit generates a cycle request. At the same time, the one offering the request Connection circuit identified with the aid of the input code converter. The transfer of the cycle request to the central storage unit is carried out in the transmission sequence control. With the help of the input code converter determined and appropriately coded address of the connection circuit is in the central Storage unit reaches a certain feeder cell permanently assigned to this connection circuit. This contains all further information that is necessary for handling the information received. So it stands For example, by reading out the feeder cell, the address of a specific connection circuit for Available with which this connection circuit is identified via the output code converter. The one at this Connection circuit connected line is then the information, in the example the new polarity change, hand over.

However, if the connection is not yet switched through, the If information is received on an incoming connection, a series of processes is started that lead to this lead that the incoming information is evaluated as a call criterion and the corresponding switching reactions be generated. This happens under the control of certain programs, their processes for timely generation and transmission of information and timely evaluation of received information Information.

Through the DT-PS 2109 318 is known in the Tributary cells programmatically write criteria that are determined by the transmission sequence control the line connection unit read out during a cycle relating to the feeder cell and to Treatment of the information received are evaluated. This way it can be found very quickly whether the incoming information is to be passed on to an outgoing line circuit or whether it must be entered in a certain memory width of the central memory unit. Such a Storage area is e.g. B. the so-called notepad memory, which at certain time intervals from a Program control unit is processed.

From this publication it is also known to convert commands into a enter another storage area of the central storage unit. This memory area, the so-called Command block memory is processed by the transmission sequence control at certain time intervals. The commands read out can in turn, together with information about the time of their Execution as so-called wake-up commands can be entered in the notepad memory. Already with that a significant improvement is achieved with regard to the extreme real-time requirements.

In this context, a further measure has been specified in DT-OS 21 31 449. This consists in at least the information that is offered for addressing the central storage unit are to be buffered in the transmission sequence control. A so-called cycle buffer memory is used for this purpose. After the information contained in the addressed memory area has been saved these are checked in an evaluation circuit depending on the evaluation of the output Storage data is used to determine whether the cycle that has just been completed is followed by further cycles must, d. H. whether further treatment is necessary or not. If it is determined that the information on the basis of which this first cycle was processed, only passed on to a specific connection circuit must be, no further process is required. However, if there is still another one Sequence is required, the essential data required for this are available in the cycle buffer memory. In this case, the cached data is stored in a second buffer of the transmission sequence control, the so-called secondary cycle buffer storage. From there they stand for you required further process is available. The secondary cycle buffer is used to do this in itself a known manner issued a cycle request. The data contained in the slave cycle buffer are transferred to the memory via the output register of the transfer sequence control and also to the Cycle buffer storage offered. This process can then be repeated again when the read out Storage data, in turn, require subsequent processing of this information.

A very important requirement for a programmatic