DE2343586A1

DE2343586A1 - ARRANGEMENT FOR ERROR DIAGNOSIS IN THE TRANSMISSION SEQUENCE CONTROL OF A PROGRAM-CONTROLLED DATA TRANSFER SYSTEM

Info

Publication number: DE2343586A1
Application number: DE19732343586
Authority: DE
Inventors: Gerhard Jaskulke; Armin Dipl Ing Ruetter; Alois Schwarz
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1973-08-29
Filing date: 1973-08-29
Publication date: 1975-03-06
Also published as: ATA654774A; IT1020278B; FI59189C; AU7197474A; AR206121A1; DE2343586B2; FI59189B; SE7410893L; GB1468947A; FR2242823A1; CA1016660A; CH580894A5; AT338884B; FI252174A; NL7411524A; ZA744893B; BR7407222D0; FR2242823B1; SE402992B; BE819358A

Description

SIEMENS AKTIENGESELLSCHAFT 8 München, den 2 9. AUG. 197 3 Berlin und München Witteisbacherplatz 2SIEMENS AKTIENGESELLSCHAFT 8 Munich, August 2, 9. 197 3 Berlin and Munich Witteisbacherplatz 2

VPA 73/2079VPA 73/2079

Anordnung zur Fehlerdiagnose in der Übertragungsablaufsteuerung einer programmgesteuerten Datenvermittlungsanlage. Arrangement for error diagnosis in the transmission sequence control of a program-controlled data exchange.

Die Erfindung bezieht sich auf eine Anordnung zur Überwachung und Fehlerdiagnose in der Übertragungsablaufsteuerung einer Leitungsanschlußeinheit in modular aufgebauten programmgesteuerten Datenvermittlungsanlagen mit individuellen Einrichtungen zur Erkennung von Fehlern und zur Abgabe von Fehlersignalen, in denen zur Fehlerdiagnose Sicherungsprogramme ablaufen. The invention relates to an arrangement for monitoring and fault diagnosis in the transmission sequence control of a Line connection unit in modular program-controlled data switching systems with individual facilities for Detection of errors and for the output of error signals, in which backup programs run for error diagnosis.

In einer programmgesteuerten Datenvermittlungsanlage sind die ankommenden und abgehenden Anschlüsse, beispielsweise Leitungen, an eine Verarbeitungseinheit angeschlossen. Diese Verarbeitungseinheit, die im folgenden Leitungsanschlußeinheit genannt wird, ermöglicht einen zyklusweisen Verkehr mit den zentralen Einheiten der Anlage. Wesentlicher Bestandteil der zentralen Einheit ist die zentrale Speichereinheit, die alle zur Durchführung von Vermittlungsaufgaben und zur Durchführung von Sicherungsvorgängen erforderlichen Informationen enthält.In a program-controlled data switching system, the incoming and outgoing connections, for example lines, connected to a processing unit. This processing unit, hereinafter referred to as the line connection unit enables cycle-wise communication with the central units of the system. Essential part of the central Unit is the central storage unit, all of which are used to carry out switching tasks and to carry out Includes information required for backup operations.

Die Leitungsanschlußeinheit als Bindeglied zwischen den ankommenden und abgehenden Anschlüssen und den zentralen Teilen der Vermittlungsanlage, enthält den Anschlüssen jeweils zugeordnete AnschlußSchaltungen, diese identifizierende Ein- und Ausgabecodewandler und mindestens eine Übertragungsablaufsteuerung, über die der Datenverkehr zwischen der Leitungsanschlußeinheit und den zentralen Teilen der Anlage abgewickelt wird.The line connection unit as a link between the incoming and outgoing connections and the central parts of the switching system, contains the connections respectively assigned Connection circuits, these identifying input and output code converters and at least one transmission sequence control via which the data traffic between the line termination unit and the central parts of the plant.

Der Aufbau einer Leitungsanschlußeinheit ist in der Dt.-Offenlegungsschrift 1 946 389 im Hinblick auf die Anschlußschaltungen und die Ein- Ausgabecodewandler im einzelnen beschrieben. Deshalb werden hier nur die wesentlichen Merkmale der Wirkungsweise wiederholt.The structure of a line connection unit is in the German Offenlegungsschrift 1 946 389 with regard to the connection circuits and the input / output code converters are described in detail. Therefore, only the essential features are presented here the mode of action repeated.

509810/0554509810/0554

VPA 9/240/2077 Fk/Fra - 2 -VPA 9/240/2077 Fk / Fra - 2 -

Trifft auf einer der angeschlossenen Leitungen eine Information, z.B. in Form eines Polaritätswechsels ein, so wird in der dieser Leitung zugeordneten Anschlußschaltung eine Zyklusanforderung erzeugt. Gleichzeitig wird die die Anforderung anbietende Anschlußschaltung mit Hilfe des Eingabecodewandlers identifiziert. Die Übergabe der Zyklusanforderung an die zentrale Speichereinheit wird in der Übertragungsablaufsteuerung durchgeführt. Mit Hilfe der im Ein^abecodewandler ermittelten und entsprechend codierten Adresse der Anschlußschaltung wird in der zentralen Speichereinheit eine bestimmte, dieser Anschlußschaltung fest zugeordnete Zubringerzelle erreicht. Diese enthält alle weiteren Informationen, die zur Behandlung der eingetroffenen Information notwendig sind. So steht beispielsweise durch Auslesen der 'Zubringerzelle die Adresse einer bestimmten Anschlußschaltung zur Verfügung, mit der über den Ausgabecodewandler diese Anschlußschaltung identifiziert wird. Der an diese Anschlußschaltung angeschaltoten Leitung wird dann die Information, im Beispiel also der neue Polaritätswechsel, übergeben.If information arrives on one of the connected lines, e.g. in the form of a polarity change, this Line associated connection circuit generated a cycle request. At the same time, the line circuit offering the request becomes identified with the help of the input code converter. The transfer of the cycle request to the central storage unit is carried out in the transmission sequence control. With the help of the code converter determined and coded accordingly The address of the connection circuit is assigned to a specific connection circuit in the central memory unit which is permanently assigned to this connection circuit Feeder cell reached. This contains all further information that is necessary for handling the information received are. For example, by reading out the feeder cell, the address of a specific connection circuit is available, with which this connection circuit is identified via the output code converter. The switched on at this connection circuit The information, in the example the new polarity change, is then transferred to the line.

Handelt es sich Jedoch um eine noch nicht durchgeschaltete Verbindung, so werden mit dem Eintreffen einer Information auf einem ankommenden Anschluß eine Reihe von Abläufen gestartet, die dazu führen, daß die eintreffende Information als Anrufkriterium bewertet und die entsprechenden Vermittlungsreaktionen erzeugt werden. Das geschieht unter Steuerung bestimmter Programme, deren Abläufe zur zeitgerechten Erzeugung und Aussendung von Informationen und zur zeitgerechten Bewertung empfangener Informationen führen.However, if the connection is not yet switched through, a series of processes are started with the arrival of information on an incoming connection, which lead to the incoming information being evaluated as a call criterion and the corresponding switching reactions be generated. This happens under the control of certain programs, their processes for timely generation and transmission of information and the timely evaluation of received information.

Aus der Dt.-Patentschrift 2 109 318 ist es bekannt, in die Zubringerzellen programmgesteuert Kriterien einzuschreiben, die von der Übertragungsablaufsteuerung der Leitungsanschlußeinheit während eines die Zubringerzelle betreffenden Zyklus ausgelesen und zur Behandlung der eingetroffenen Information bewertet werden. Auf diese Weise kann sehr schnell festgestelltFrom the German patent 2 109 318 it is known in the feeder cells to write in program-controlled criteria that are used by the transmission sequence control of the line termination unit read out during a cycle relating to the feeder cell and evaluated for handling the information received will. This way it can be found very quickly

VPA 9/240/2077 - 3 - "VPA 9/240/2077 - 3 - "

509810/0554509810/0554

werden, ob die ankommende Information an eine abgehende Anschlußschaltung weiterzugeben ist, oder ob sie in bestimmte Speicherbereiche der zentralen Speichereinheit eingetragen v/erden muß. Ein solcher Speicherbereich ist z.B. der sogenannte Notizblockspeicher, der in bestimmten Zeitabetänden von einer Programmsteuereinheit abgearbeitet wird.whether the incoming information is to be passed on to an outgoing line circuit, or whether it is in certain Storage areas of the central storage unit must be entered. Such a memory area is, for example, the so-called Notepad memory that is processed by a program control unit at certain time intervals.

Aus dieser Patentschrift ist es auch bekannt, unter Steuerung der Programmsteuereinheit Befehle in einen anderen Speicherbereich der zentralen Speichereinheit einzutragen. Dieser Speicherbereich, der sogenannte Befehlsblockspeicher wird in bestimmten Zeitintervallen von der übertragungsablaufsteuerimg abgearbeitet. Die dabei ausgelesenen.Befehle können wiederum zusammen mit einer Zeitangabe über den Zeitpunkt ihrer Ausführung als sogenannte Weckbefehle in den Notizblockspeicher eingetragen werden. Bereits damit wird eine bedeutende Verbesserung im Hinblick auf die extremen Realzeitforderungen erreicht.From this patent it is also known to transfer commands to another memory area under the control of the program control unit the central storage unit. This memory area, the so-called command block memory, is stored in certain Time intervals from the transfer process control img processed. The commands read out in the process can, in turn, together with a time specification of the time of their execution entered in the notepad memory as so-called wake-up commands. This is already a significant improvement achieved with regard to the extreme real-time demands.

In diesem Zusammenhang ist in der Dt.-Offenlegungsschrift 2 131 449 eine weitere Maßnahme angegeben worden. Diese besteht darin, zumindest diejenigen Informationen, die zur Adressierung der zentralen Speichereinheit angeboten werden, in der Übertragungsablaufsteuerung zwischenzuspeichern. Dazu dient ein sogenannter Zykluspufferspeicher. Nach Ausapeicherung der im adressierten Speicherbereich enthaltenen Information wird diese in einer Bewerterschaltung überprüft. Abhängig von der Bewertung der ausgegebenen Speicherdaten wird dabei festgestellt, ob dem soeben abgewickelten Zyklus weitere folgen müssen, d.h. ob eine Weiterbehandlung notwendig ist oder nicht. Wird festgestellt, daß die Information, aufgrund der dieser erste Zyklus abgewickelt wurde, lediglich an eine bestimmte Anschlußschaltung weitergegeben werden muß, so bedarf es keines weiteres Ablaufes. Wird jedoch festgestellt, daß ein weiterer Ablauf erforderlich ist, so stehen die wesentlichen dazu notwendigen Daten im Zykluspufferspeicher zur Verfügung. InIn this context, the German Offenlegungsschrift 2 131 449 another measure has been specified. This consists of at least the information which are offered for addressing the central storage unit, to be temporarily stored in the transmission sequence control. A so-called cycle buffer memory is used for this purpose. After securing the information contained in the addressed memory area is checked in an evaluation circuit. Addicted The evaluation of the output memory data determines whether the cycle that has just been completed is followed by further cycles must, i.e. whether further treatment is necessary or not. It is found that the information based on this first cycle has been processed, only has to be passed on to a specific connection circuit, so there is no need further process. However, if it is determined that a further process is required, the essentials are there necessary data is available in the cycle buffer memory. In

VPA 9/240/2077 - 4 -VPA 9/240/2077 - 4 -

509810/0554509810/0554

diesem Fall werden die zwischengespeicherten Daten in einen zweiten Puffer der Übertragungsablaufsteuerung, den sogenannten Nebenzykluspufferspeicher übernommen. Von dort aus stehen sie für einen erforderlichen weiteren Ablauf zur Verfügung. Vom Nebenzykluspufferspeicher wird dazu in an sich bekannter Weise, eine Zyklusanforderung abgegeben. Die im Nebenzykluspufferspeicher enthaltenen Daten werden über die Ausgaberegister der Übertragungsablaufsteuerung dem Speicher und ebenfalls wieder dem Zykluspufferspeicher angeboten. Dieser Vorgang kann sich dann wiederholen, wenn die ausgelesenen Speicherdaten wiederum eine nachfolgende Bearbeitung dieser Information erfordern.In this case, the temporarily stored data is stored in a second buffer of the transmission sequence control, the so-called Sub-cycle buffer memory taken over. From there they are available for any further process that is required. For this purpose, a cycle request is issued from the secondary cycle buffer memory in a manner known per se. The ones in the sub cycle buffer The data contained are transferred to the memory and likewise via the output register of the transmission sequence control offered to the cycle buffer again. This process can then be repeated when the memory data read out again require subsequent processing of this information.

Eine sehr wesentliche Forderung für eine programmgesteuerte Datenvermittlungsanlage ist die Forderung nach der ständigen Verfügbarkeit. In Anwendung eines allgemein bekannten Prinzips wird die Verfügbarkeit durch einen modularen Aufbau erhöht. Eine weitere Maßnahme, die zur Verbesserung der Verfügbarkeit dient, besteht darin, definierte Funktionszustände für die einzelnen Einheiten des Systems einzuführen. Ein Vorschlag, die einzelnen Anlagenteile in einen Betriebszustand, in einen Prüf zustand und in einen Ausfallzustand zu versetzen, ist in der Dt.-Offenlegungsschrift 2 148 981 beschrieben. Dazu sind in denA very important requirement for a program-controlled data exchange system is the requirement for constant availability. In application of a well-known principle the availability is increased by a modular structure. Another measure that serves to improve availability exists in introducing defined functional states for the individual units of the system. A suggestion, the individual parts of the system To put in an operating state, in a test state and in a failure state, is in the German Offenlegungsschrift 2 148 981. These are in the

einzelnen Anlagenteilen Einrichtungen, beispielsweise Vergleicher oder Fehlererkennungsschaltungen vorhanden. Die Einführung dieser Zustände gestattet es, durch geeignete Sicherungsprogramme die Lokalisierung und die Diagnostizierung fehlerhafter Einheiten unter Mitwirkung von fehlerfrei arbeitenden Teilen der Anlage durchzuführen, ohne daß diese durch die fehlerhaft arbeitende Einheit beeinflußt werden.individual parts of the system facilities, such as comparators or error detection circuits. The introduction These states make it possible to localize and diagnose defective units by means of suitable backup programs to be carried out with the cooperation of fault-free parts of the system, without this being caused by the faulty one Unity can be influenced.

Diese Prinzipien bedeuten in Anwendung auf die Leitungsanschlußeinheit, daß die Übertragungsablaufsteuerung mindestens zweimal vorhanden ist und daß beide Übertragungsablaufsteuerungen parallel und synchron arbeiten. Damit ist durch Vergleichsschaltungen ein fehlerhaftes Arbeiten erkennbar, so daß die Möglichkeit be-When applied to the line connection unit, these principles mean that the transmission sequence control is present at least twice and that both transmission sequence controls are in parallel and work synchronously. This means that incorrect operation can be recognized by comparison circuits, so that the possibility of

VPA 9/240/2077 - 5 -VPA 9/240/2077 - 5 -

509810/0554509810/0554

steht, bei fehlerhaftem Arbeiten einer Übertragungsablaufsteuerung den Betrieb durch die andere funktionsfähige Übertragungsablaufsteuerung uneingeschränkt aufrechtzuerhalten.stands, if a transmission sequence control works incorrectly the operation by the other functional transmission sequence control to be maintained without restriction.

In Fig. 1 ist eine Anlage dargestellt, in der die Leitungsanschlußeinheit LE zwei identisch aufgebaute und parallel arbeitende Übertragungsablaufsteuerungen UEAS1 und UEAS2 enthält, die mit zwei ebenfalls identisch aufgebauten Speichereinheiten SE1 und SE2 zusammenarbeiten.In Fig. 1, a system is shown in which the line connection unit LE contains two identically structured and parallel operating transmission sequence controls UEAS1 and UEAS2, which work together with two identical storage units SE1 and SE2.

Jede der beiden Übertragungsablaufsteuerungen UEAS1 und UEAS2 enthält Datenein- und Datenausgabeeinrichtungen DE und DA, an die die Ein- und Ausgabecodewandler ECW und ACW angeschlossen sind. In Richtung zu den Speichereinheiten SE1 und SE2 sind die Register SSAR, AdAR und WAR vorhanden, über das Register SSAR werden die, für den Betrieb der Speichereinheiten erforderlichen Daten, wie Daten über die Speicherauswahl, über den Speicheroperationscode, über den Speicheroperationsraodus usw. ausgegeben. Über das Register AdAR wird die Speicheradresse und über das Register WAR das Speicherwort ausgegeben. Zur Übernahme' des gelesenen Speicherwortes ist das Worteingaberegiater WER vorhanden. Außer den Informationsleitungen sind noch eine Vielzahl von Steuerleitungen vorhanden, von denen hier lediglich die Leitungen zur Übertragung der Signale PSS, PVS und FVS eingetragen sind. Einzelheiten dazu werden später erläutert.Each of the two transmission sequence controls UEAS1 and UEAS2 contains data input and output devices DE and DA to which the input and output code converters ECW and ACW are connected are. The registers SSAR, AdAR and WAR are present in the direction of the storage units SE1 and SE2, via the register SSAR the data required for the operation of the memory units, such as data about the memory selection, via the memory operation code, output via memory operation mode, etc. The memory address and The memory word is output via the WAR register. The word input register is used to take over the read memory word WHO exist. In addition to the information lines, there are also a large number of control lines, of which only here the lines for the transmission of the PSS, PVS and FVS signals are entered. Details of this will be explained later.

Vergleichsschaltungen VG in den Speichereinheiten SE1 und SE2 und in den Ein- und Ausgabecodewandlern ECW und ACW überwachen das synchrone Arbeiten der Übertragungsablaufsteuerungen UEAS1 und UEAS2. Die Übertragungsablaufsteuerungen UEAS1 und UEAS2 enthalten darüberhinaus noch weitere Fehlererkennungsschaltungen, die im Falle eines Fehlers ein Fehlersignal FA abgeben.Monitor comparison circuits VG in the memory units SE1 and SE2 and in the input and output code converters ECW and ACW the synchronous operation of the transmission sequence controls UEAS1 and UEAS2. The transmission sequence controls UEAS1 and UEAS2 also contain further error detection circuits, which emit an error signal FA in the event of an error.

ϊη an sich bekannter Weise werden nach Feststellung eines Fehlers Sicherungsprogramme, d.h. Lokalisierungs- und Diagnoseprogramme aktiviert, die den Fehler eingrenzen und die fehler-ϊη are known per se after a fault has been detected Backup programs, i.e. localization and diagnostic programs activated, which isolate the error and identify the

VPA 9/240/2077 , - 6 -VPA 9/240/2077, - 6 -

509810/0554509810/0554

hafte Einheit bzw. die fehlerhafte Schaltung bestimmen. Dabei kann die betreffende Ubertragungsablaufsteuerung den beschriebenen Prüfzustand einnehmen.Determine the adherent unit or the faulty circuit. The relevant transmission sequence control can be the one described Assume test condition.

Die Erfindung befaßt sich mit dem Problem der Erhöhung der Verfügbarkeit der Leitungsanschlußeinheit in einer solchen programmgesteuerten Datenvermittlungsanlage. Dazu wird von folgenden Voraussetzungen ausgegangeneThe invention addresses the problem of increasing availability the line connection unit in such a program-controlled data switching system. This is done by the following Requirements assumed

1. Fehler, die für den Betrieb der Übertragungsablaufsteuerung wesentlich sind, werden durch individuelle Fehlererkennungsschaltungen erkannt;1. Errors relevant to the operation of the transmission sequencer are essential are detected by individual fault detection circuits;

2. eine fehlerhaft arbeitende Übertragungsablaufsteuerung kann durch Einführung eines definierten Prüfzustandes gegenüber den fehlerfrei arbeitenden Einheiten der Anlage blockiert werden;2. A faulty transmission sequence control can be countered by introducing a defined test status the faultlessly working units of the system are blocked;

3. die Diagnostizierung einer fehlerhaften Übertragungsablaufsteuerung bzw. von Teilen innerhalb einer Übertragungsablaufsteuerung geschieht durch Sicherungsprogramme; mit den dadurch gesteuerten Abläufen werden Fehler schnell und genau lokalisiert.3. the diagnosis of a faulty transmission sequence control or of parts within a transmission sequence control is done by backup programs; with the thereby controlled processes, errors are localized quickly and precisely.

Die Aufgabe der Erfindung besteht darin, durch zusätzliche Schaltungen in den Übertragungsablaufsteuerungen die Durchführung von Sicherungsprogrammen zu unterstützen.The object of the invention is to provide additional circuits to support the implementation of backup programs in the transmission sequence controls.

In diesem Zusammenhang wird eine Aufgabe der Erfindung darin gesehen, bereits in der Übertragungsablaufsteuerung eine genaue Beschreibung eines auftretenden Fehlers zu bilden. Eine weitere Aufgabe besteht darin, alle erreichbaren Daten und Informationen, die für den Betrieb der Übertragungsablaufsteuerung bestimmend sind, soweit möglich auch für bereits abgewickelte Zyklen, in die Diagnostizierung einzubeziehen. Schließlich ist es eine Aufgabe der Erfindung, zur Fehlererkennung die wesentlichen Abläufe in der Übertragungsablaufsteuerung programmgesteuert anzustoßen und das Ergebnis zu protokollieren. In this context, an object of the invention is seen in to form an exact description of an occurring error already in the transmission sequence control. Another task is to collect all accessible data and information necessary for the operation of the transmission sequence control are to be included in the diagnosis, as far as possible, for cycles that have already been completed. Finally, it is an object of the invention to identify the essential processes in the transmission sequence control for error detection to initiate programmatically and to log the result.

VPA 9/24Q/2077 - 7 -VPA 9 / 24Q / 2077 - 7 -

509810/0554509810/0554

Zur Lösung dieser Aufgaben enthält jede Übertragungsablaufsteuerung einer Leitungsanschlußeinheit neben den zur Abwicklung des zyklusweisen Verkehrs mit den zentralen Speichereinheiten vorhandenen Einrichtungen eine Fehlersammeleinrichtung zur Aufnahme der individuellen Fehlersignale, zur Bildung eines davon abgeleiteten und den Fehler beschreibenden Fehlerwortes und zur Bildung von Fehlerreaktionssignalen; sie enthält weiterhin eine Diagnoseroutineeinrichtung zur Bewertung eines aus einem Diagnosebereich der zentralen Speichereinheit gelesenen Diagnosebefehls eines Sicherungsprogramms; die Diagnoseroutineeinrichtung enthält eine erste Entschlüsselungseinrichtung zur Entschlüsselung des Operationsteiles des Diagnosebefehls und zur Bildung von ersten Steuersignalen, durch in der Übertragungsablaufsteuerung Datenwege zwischen dem Wortausgaberegister der Übertragungsablaufsteuerung einerseits und dem Worteingaberegister, dem das Fehlerwort enthaltenden Fehlerwortregister und einem zwischenspeichernden Zykluspufferspeicher andererseits durchschaltbar sind; die Diagnoseroutineeinrichtung enthält eine über ein. Steuersignal der ersten Entschlüsselungseinrichtung aktivierbare zweite Entschlüsselungseinrichtung zur Entschlüsselung des Befehlsteils des Diagnosebefehls und zur Bildung zweiter Steuersignale; alle Steuerschaltungen und Register in der Übertragungsablaufsteuerung sind unter Steuerung der zweiten Steuersignale zur Übernahme des Diagnosebefehls an das Worteingaberegister anschaltbar.To solve these tasks, each transmission sequence control contains a line connection unit in addition to those available for handling the cycle-wise traffic with the central storage units Facilities an error collection facility for recording of the individual error signals, for the formation of an error word derived therefrom and describing the error, and for the formation of fault reaction signals; it also contains a diagnostic routine device for evaluating one of a diagnostic area the central memory unit read diagnostic command of a backup program; includes the diagnostic routine facility a first decryption device for decrypting the operational part of the diagnostic command and for generating the first Control signals, through data paths in the transmission sequence control between the word output register of the transmission sequence control on the one hand and the word input register, the error word register containing the error word and a buffer-storing one On the other hand, cycle buffer memories can be switched through; the diagnostic routine device includes an about a. Control signal the second decryption device, which can be activated by the first decryption device, for decrypting the command part the diagnostic command and for the formation of second control signals; all control circuits and registers in the transmission sequencer can be connected to the word input register under control of the second control signals to accept the diagnostic command.

Ein wesentlicher Vorteil einer solchen Anordnung besteht darin, daß nicht nur der Inhalt sämtlicher Ausgaberegister sondern auch der Inhalt des zwischenspeichernden Zykluspufferspeichers programmgesteuert in die Speichereinheit übernommen werden kann·A major advantage of such an arrangement is that not only the content of all output registers but also the content of the temporarily storing cycle buffer memory can be transferred to the memory unit under program control

Durch die Verwendung eines Fehlerregisters, in dem Jedem individuellen Fehler eine eigene Fehlerkippstufe zugeordnet ist, ist die Bildung eines Fehlerwortes möglich. Damit stehen sehr genaue Angaben über den Fehler zur Verfügung. Auch das Fehlerwort kann programmgesteuert . in die Speichereinheit übernommen werden.By using an error register in which each individual Error is assigned its own error flip-flop, the formation of an error word is possible. So are very accurate Information about the error is available. The error word can also be program-controlled. be transferred to the storage unit.

VPA 9/240/2077 - 8 -VPA 9/240/2077 - 8 -

509810/0554509810/0554

Weiterhin ist es vorteilhaft, die Datenein- Datenausgabeeinrichtungen einschließlich der dazugehörigen Register, Steuerungen und Leitungen in einer sogenannten Datenschleife programmgesteuert in die Diagnostizierung mit einzubeziehen.Furthermore, it is advantageous to use the data input / output devices including the associated registers, controls and lines in a so-called data loop, program-controlled to be included in the diagnosis.

Schließlich bietet die Anordnung auch die Möglichkeit, alle Einrichtungen der Übertragungsablaufsteuerung einer Funktionsprüfung j zu unterziehen, so daß aufgrund einer Vielzahl von Daten ein auf- ^! tretender Fehler sehr rasch und sehr genau durch Auswertung der ' protokollierten Ergebnisse der einzelnen Funktionsprüfungen ermittelt werden kann. !Finally, the arrangement also offers the possibility of subjecting all devices of the transmission sequence control to a functional test j, so that on the basis of a large number of data an on- ^! Occurring errors can be determined very quickly and very precisely by evaluating the 'logged results of the individual functional tests. !

Die Erfindung wird nun anhand der Zeichnungen erläutert. In Fig. 2 sind die wesentlichsten Teile einer Übertragungsablaufsteuerung innerhalb einer Leituhgsanschlußeinheit in Form eines Blockschaltbildes dargestellt. ^: The invention will now be explained with reference to the drawings. In Fig. 2 the most essential parts of a transmission sequence control within a Leituhgsanschlusseinheit are shown in the form of a block diagram. ^:

Fig. 3 und Fig. 4 zeigen Einzelheiten zur Bildung des Fehlerwortes. { In Fig. 5 ist ein Beispiel zur An- und Abschaltung eines Eingabeausgabecodewandlers an eine Übertragungsablaufsteuerung angegeben. Fig. 6 zeigt das Format eines Diagnosebefehls. In Flg. 7 sind einige zur Diagnostizierung von Fehlern in der Übertragungsablaufsteuerung ablaufende Vorgängen in FoVm eines Ablaufdiagramms angegeben.FIGS. 3 and 4 show details of the formation of the error word. {In Fig. 5 is an example of turning an input output code converter on and off specified to a transmission sequence control. Fig. 6 shows the format of a diagnostic command. In Flg. 7 are some of the processes in FoVm in order to diagnose errors in the transmission sequence control Flowchart indicated.

In Fig. 2 ist nur eine Übertragungsablaufsteuerung UEAS mit den zum Verständnis der Erfindung notwendigen Einzelheiten dargestellt; im praktischen Einsatz ist selbstverständlich, wie Flg. 1 zeigt, eine identisch aufgebaute zweite Übertragungsablaufsteuerung vorhanden. Die übertragungsablaufsteuerung UEAS enthält die Datenein- und Datenausgabeeinrichtungen DE und DA, an die die Eingabecodewandler ECW und die Ausgabecodewandler ACW angeschaltet sind.In Fig. 2 is only a transmission sequence control UEAS with the to understand the invention necessary details shown; in practical use it goes without saying how Flg. 1 shows that there is an identically constructed second transmission sequence control. The transmission sequence control UEAS contains the data input and data output devices DE and DA to which the input code converter ECW and the output code converter ACW are turned on.

In Richtung zu den verdoppelten zentralen Speichereinheiten SE1 und SE2 sind die Ausgaberegister für die Adressen- und die Wort-Towards the doubled central storage units SE1 and SE2 are the output registers for the address and word

VPA 9/240/2077 - 9 -VPA 9/240/2077 - 9 -

509810/0554509810/0554

informationen AdAR und V/AR sowie das Register SSAR vorhanden. Durch Auswahlschaltungen für die Adressen- und Wortinformationen wird die Weitergabe jeweils ausge\rählter Datenwörter geregelt. Diese Schaltungen sind mit AdAW und WAW bezeichnet. Die Auswahlsisnale, die zur Steuerung der Auswahlschaltungen dienen, werden von einer Zyklusauswahlsteuerung ZAWS geliefert, an die jede Einheit in der Übertragungsablaufsteuerung, die Informationen an eine oder an beide Speichereinheiten übergeben kann, ihre Zyklusanforderungen meldet. Als Beispiel sei hier, der Inforraationsweg zwischen der Dateneingabe DE und dem zentralen Speicher erwähnt. In diesem Falle sendet die Dateneingabeeinrichtung DE aufgrund einer Anforderung, die von einem hier nicht dargestellten Eingabecodewandler ECVi kommt eine Zyklusanforderung an die Zyklusauswahl steuerung ZAJ¹IS. Dort wird ein Anforderungssignal ZA an den Speicher weitergegeben; gleichzeitig werden die Informationswege für die Adress- und die Wortinfcrmation zwischen der Dateneingabeeinrichtung DE und dem Adress- und dem Wortausgaber eg ister AdAR und VfAR über die Auswahlschaltung AdAV/ und ViAW vorbereitet. Mit der Zykluszuteilung ZQ, die in einer zentralen Einrichtung innerhalb der zentralen Speichereinheiten SE1 und SE2 gebildet wird, werden die Informationswege durchgeschaltet. In dieser V/eise werden auch die Informationswege zwischen anderen Informationssendern und Inforraationsempfängern innerhalb der Übertragungsablaufsteuerung geschaltet.AdAR and V / AR information as well as the SSAR register are available. The forwarding of selected data words is regulated by selection circuits for the address and word information. These circuits are labeled AdAW and WAW. The selection signals, which are used to control the selection circuits, are supplied by a cycle selection control ZAWS, to which each unit in the transmission sequence control, which can transfer information to one or both storage units, reports its cycle requirements. As an example, the information path between the data input DE and the central memory is mentioned here. In this case, the data input device DE sends a cycle request to the cycle selection controller ZAJ ¹ IS on the basis of a request that comes from an input code converter ECVi, not shown here. There a request signal ZA is passed on to the memory; At the same time, the information paths for the address and word information between the data input device DE and the address and word output eg ister AdAR and VfAR are prepared via the selection circuit AdAV / and ViAW. With the cycle allocation ZQ, which is formed in a central device within the central storage units SE1 and SE2, the information paths are switched through. In this way, the information paths between other information transmitters and information receivers are also switched within the transmission sequence control.

Die Ubertragungsablaufsteuerung UEAS enthält weiter die bereits erwähnten zwischenspeichernden Einrichtungen, nämlich den Zykluspufferspeicher ZP und den Nebenzykluspufferspeicher KZP. Wie im einzelnen in der Dt#-Offenlegungsschrift 2 1J51 449 *The transmission sequence control UEAS also contains the already mentioned caching devices, namely the cycle buffer memory ZP and the secondary cycle buffer memory KZP. Like in individual in the Dt # disclosure document 2 1J51 449 *

beschrieben, handelt es sich dabei jeweils um mehrstufige Schieberegister. Während der Zykluspufferspeicher alle wesentlichen Daten, die dem Speicher angeboten werden, aufnimmt, übernimmt der Nebenzykluspufferspeicher nur dann Informationen aus dem Zykluspufferspeicher, wenn diese Daten tatsächlich für weitere Abläufe benötigt v/erden. Der Zykluspufferspeicher ZP enthältdescribed, these are each multi-stage shift registers. During the cycle buffer all essential Takes on data that is offered to the memory, the secondary cycle buffer memory only takes over information from the Cycle buffer if this data is actually available for further Processes needed to be grounded. The cycle buffer memory ZP contains

VPA 9/240/2077 - 10 -VPA 9/240/2077 - 10 -

509810/0554509810/0554

also stets eine Reihe von aktuellen Informationen, die zur Durchführung von Operationen in einer oder in beiden zentralen. Speichereinheiten notwendig waren.in other words, a series of current information that is required to carry out operations in one or both of the central units. Storage units were necessary.

Die Übertragungsablaufsteuerung UEAS enthält weitere Stc-u^rschaltungen, weitere Informationsquellen und weitere Schaltmittel zur Adressierung bestimmter Speicherbereiche.Als Beispiel sind hier ein Uhrzeibgeber UZG, sowie die Zähler BSZ und NBSZ dargestellt. Alle Informationsquellen haben sowohl Zugang zur Zyklusauswahlsteuerung als auch zum Adressausgaberegister bzw. zum Wortausgaberegister.The transmission sequence control UEAS contains further control circuits, further information sources and further switching means for addressing certain memory areas. As an example a Uhrzeibgeber UZG, as well as the counters BSZ and NBSZ are shown here. All sources of information have both Access to the cycle selection control as well as to the address output register or to the word output register.

In Richtung von den zentralen Speichereinheiten SE1 und SE2 zu der Übertragungsablaufsteuerung UEAS isb das yortcingaberegister V/ER vorhanden, über das die aus dem Speicher gelesenen Informationen an die Bewertereinrichtung B\i, an den Nebenzyklusoufferspeicher NZP und an die Datenausgabeeinrichtung DA gelangen.In the direction from the central storage units SE1 and SE2 to the transmission sequence control UEAS there is the yortcingaberegister V / ER, via which the information read from the memory reaches the evaluation device B \ i, the secondary cycle buffer memory NZP and the data output device DA.

Außer den genannten und dargestellten Daten- und Stouorungslei hangen sind selbstverständlich noch eine Vielzahl weiterer Daten- und Steuerleitungen vorhanden, deren Darstellung -jedoch für daft Verständnis der Erfindung nicht notwendig sind.In addition to the data and disruption items mentioned and shown, hang up There are of course a large number of other data and control lines available, but their representation is for daft Understanding of the invention are not necessary.

Die Einrichtungen in der Übertragungsablaufsteuerung, dir; boini Auftreten eines Fehlers die Diagnoseabläufe eines Slcherungs-Programms unterstützen, sind die pro Übertragungsablaufsteu~> · rung UEAS zentral vorhandene Fehlersammeleinrichtung FSS, die Diagnoseroutineeinrichtung DR zur Bewertung von Diagnosobfifehltri, die Steuerschaltung DSS und das Verbindungsregister VR, nov/Le eine Reihe von zusätzlichen Daten- und Steuersignalwegen.The facilities in the transmission scheduler, dir; boini If an error occurs, the diagnostic sequences of a security program support are the per transmission flow control ~> UEAS centrally available fault collection device FSS, the diagnostic routine device DR for evaluating diagnostic errors, the control circuit DSS and the connection register VR, nov / Le a number of additional data and control signal paths.

Die Fehlersammeleinrichtungen FSS enthält im einzelnen das Fehlerregister FER, das eine der Anzahl der erfassbaren Fehler entsprechende Anzahl von Fehlerkippstufen FEKO bis FEK63 umfaßt, eine, Prioritätslogikschaltung PRL, ein Register FEWR zur Auf-The error collecting devices FSS contains the error register in detail FER, which includes a number of error flip-flops FEKO to FEK63 corresponding to the number of detectable errors, one, priority logic circuit PRL, one register FEWR for the

VPA 9/240/2077 _ 11 - "VPA 9/240/2077 _ 11 - "

509810/0554
BAD ORIGINAL 509810/0554
BATH ORIGINAL

nähme eines Fehlerwortes FEVf und eine Fehlerreaktionsschaltung } FSG zur Bildung von Fehlerreaktionssignalen. An den Ausgängen der Fehlerreaktionsschaltung FSG stehen die Fehlerreaktionssißnale PSS, PVS, FVS und RSA zur Verfügung. Der Fehlersammeleinriehtung FSS iot weiterhin eine Sperrkippstufe SPK zugeordnet, _. über die ein weiteres Fehlerreaktionssignal SP abgegeben wird. : Die Fehlerreaktionssignale PSS, PVS und FSV werden an beide zentrale Speichereinheiten SE1 und SE2 abgegeben. Die Fehlerreaktionssignale RSA und SP dienen zur Steuerung von Datenwegen innerhalb der Übertragungsablaufsteuerung. Sie werden deshalb als interne Fehlerreaktionssignale bezeichnet.would take an error word FEVf and an error reaction circuit} FSG for generating error reaction signals. At the exits the error reaction circuit FSG are the error reaction signals PSS, PVS, FVS and RSA are available. The error collection unit FSS iot still assigned a blocking tipping stage SPK, _. via which a further error reaction signal SP is emitted. : The error reaction signals PSS, PVS and FSV are sent to both central storage units SE1 and SE2. The error reaction signals RSA and SP are used to control data paths within the transmission sequence control. You will therefore referred to as internal fault response signals.

Die Diagnoseroutineeinrichtung DR bewertet den aus einer Speichereinheit gelesenen Diagnosebefehl. Sie ist deshalb über das Uorteingaberegister V/ER erreichbar. Im einzelnen enthält sie erste und zweite Entschlüsselungseinrichtungen OP und BF in denen die einzelnen Bits des Operations- und des Befehlsteiles des Diagnosebefehls bewertet werden, sowie Schaltungen die aufgrund dieser Bewertung Steuersignale erzeugen. Ein entsprechend dem Diagnosebefehl einstellbarer Zyklenzähler ZZ gestattet es, daß die Übertragungsablaufsteuerung eine Anzahl von Zyklen abwickelt, ehe eine Protokollierung, d.h. ehe eine Abspeicherung im Speicher stattfindet.The diagnostic routine device DR evaluates the data from a memory unit read diagnostic command. It is therefore about that Input register V / ER accessible. In detail, it contains first and second decryption devices OP and BF in which the individual bits of the operation and the command part of the diagnostic command are evaluated, as well as circuits based on this evaluation generate control signals. A cycle counter ZZ, which can be set according to the diagnostic command, allows the transmission sequence control processes a number of cycles before logging, i.e. before storing in memory takes place.

Das Verbindungsregister VR ist der Dateneingabeeinrichtung DE zugeordnet. Mit seiner Hilfe wird die Verbindung zwischen den Eingabe- ausgabecodewandlern und einer fehlerhaft arbeitenden und der Diagnose unterworfenen Übertragungsablaufsteuerung aufgetrennt bzw. nach Beendigung von Diagnosevorgängen wieder durchgeschaltet.The connection register VR is assigned to the data input device DE. With its help, the connection between the input / output code converters and a faulty and The transmission sequence control subject to the diagnosis is separated or switched through again after the end of diagnosis processes.

Die Steuerschaltung DSS dient zur Bildung einer Daterischleife DSL zwischen der Datenausgabeeinrichtung DA und der Dateneingabeeinrichtung DE. Sowohl die Steuerschaltung DSS als auch das Verbindungsregister VR ist unter Steuerung durch die Diagnoseroutineeinrichtung DR an das Worteingaberegister anschaltbar; sie sind also mit Hilfe eines Diagnosebefehls programmiert steuerbar.The control circuit DSS is used to form a data loop DSL between the data output device DA and the data input device DE. Both the control circuit DSS and the connection register VR are under the control of the diagnostic routine device DR can be connected to the word input register; they can therefore be programmed and controlled with the aid of a diagnostic command.

VPA 9/240/2077 - 12 -VPA 9/240/2077 - 12 -

509810/0554509810/0554

Im folgenden werden nun einige wesentliche Abläufe beschrieben. Diese werden jeweils mit der Erkennung eines solchen Fehlers eingeleitet, der Einflüsse auf die Übertragurigsablauf steuerung be- ' sitzt,- Es kann sich dabei um Fehler handeln, die in der Übertragungsablaufsteuerung selbst oder an den Schnittstellen, über die sie mit anderen Einheiten verbunden ist, auftreten. jSome essential processes are now described below. These are initiated with the detection of such an error, the influences on the transmission process control sits, - It can be an error in the transmission sequence control itself or at the interfaces via which it is connected to other units. j

Das Auftreten eines Fehlers wird beispielsweise dadurch erkannt, daß nach Aussendung einer Zyklusanforderung keine Zykluszuteilung \ erfolgt. Ein Schaltungsbeispiel für den zuletzt genannten Fall ist in Fig. 3 dargestellt.The occurrence of an error is detected, for example by the fact that there is no allocation cycle \ after sending a request cycle. A circuit example for the latter case is shown in FIG. 3.

Die von den einzelnen Datenquellen in der Übertragungsablaufsteuerung UEAS ausgehenden Zyklusanforderungssignale ZA werden in hier nicht dargestellter Weise in der Zyklusauswahl steuerung ZAWS derart geordnet und bewertet, daß jeweils nur eine Anforderung an die zentrale Speichereinheit weitergegeben wird. Die Zuteilung des angeforderten Zyklus wird der Zyklusauswahlsteuerung durch Rücksendung eines Zyklusquittungssignals ZQ bestätigt. Durch logische Verknüpfung der Zyklusanforderungssignale ZA und des Zyklusquittungssignals ZQ über ein ODER-Gatter G1 und ein UND-Gatter G2, denen jeweils bistabile Kippstufen K1 und K2 nachgeschaltet sind, wird ein Fehlersignal FA stets dann abgegeben, wenn nach Aussendung eines Zyklusanforderungssignals ZA kein Zyklusquittungssignal ZQ eintrifft oder wenn ein Zyklusquittungssignal ZQ eintrifft, ohne daß vorher ein Zyklusanforderungssignal ausgesandt worden war.The data from the individual data sources in the transmission sequence control UEAS outgoing cycle request signals ZA are in a manner not shown here in the cycle selection control ZAWS ordered and evaluated that only one request is passed on to the central storage unit. The allotment of the requested cycle is confirmed to the cycle selection control by sending back a cycle acknowledgment signal ZQ. By logical Linking of the cycle request signals ZA and the cycle acknowledgment signal ZQ via an OR gate G1 and an AND gate G2, which are followed by bistable multivibrators K1 and K2, an error signal FA is always emitted if no cycle acknowledgment signal ZQ arrives after a cycle request signal ZA has been sent or if a cycle acknowledgment signal is received ZQ arrives without a cycle request signal having previously been sent.

Das Fehlersignal FA wird an einen bestimmten Eingang der Fehlersammeleinrichtung FSS gegeben. In dieser wird die diesem Fehlersignal zugeordnete Fehlerkippstufe im Fehlerregister FER, in diesem Beispiel die Fehlerkippstufe FEK4, gesetzt. In weiteren hier nicht im Einzelnen dargestellten Fehlererkennungsschaltungen werden auch noch andere an der Zyklusauswahl beteiligte Schaltungen überwacht, die über Fehlersignale weitere Fehler-The error signal FA is sent to a specific input of the error collecting device FSS given. In this the error flip-flop that is assigned to this error signal is stored in the error register FER, in this example the error flip-flop FEK4 is set. In further error detection circuits not shown in detail here other circuits involved in the cycle selection are also monitored, which generate further error signals via error signals

VPA 9/240/2077 - 13 -VPA 9/240/2077 - 13 -

509810/05SA509810 / 05SA

kipp" stufen, z.B. die Fehlerkippstufe FEKB bis FEK15 setzen. Der Stand der Fehlerkippstufen im Fehlerregister FER stellt somit eine ausreichend genaue Information über den Fehler dar.tilt ", e.g. set the error tilt step FEKB to FEK15. The status of the error flip-flops in the error register FER thus provides sufficiently precise information about the error.

Da ein Speicherwort jeweils nur 32 Bit umfassen kann, muß aus dem Stand des 64 Kippstufen umfassenden Fehlerregisters FER unter Zwischenschaltung einer Prioritätslogikschaltung PRL ein 32-Bit-Wort j gebildet werden. Dieses Wort wird Fehlerwort FEVi genannt. Dabei ist es möglich, einen bestimmten Teil des Fehlerwortes bestimmten. ■Since a memory word can only contain 32 bits, the error register FER, which has 64 flip-flops, must be interposed a priority logic circuit PRL a 32-bit word j are formed. This word is called the error word FEVi. Included it is possible to determine a certain part of the error word. ■

Fehlern fest zuzuordnen, einen anderen Teil des Fehlerwortes ,jedoch variabel zu gestalten, d.h. an dieser Stelle genauere Anga- j ben über die Art von in anderen Teilen des Fehlerwortes enthal- ! tenen Informationen darzustellen. Beispielsweise können die Bit 8 bis 15 im variablen Teil abhängig von bestimmten Bits innerhalb der festen Teile des Fehlerwortes jeweils verschiedene Bedeutung ^! haben. Eine Zusammenstellung der in einer programmgesteuerten Datenvermittlungsanlage auftretenden Fehler sowie deren Zuordnung zu den einzelnen Bits eines aus 32 Bit bestehenden Fehlerwortes ist in Fig. 4 angegeben. Dort ist links das 32 Bit umfassende Fehlerwort FEW dargestellt. In Fig. 4 bedeutet z.B. der durch das gesetzte Bit 1 gekennzeichnete Fehler FE1, daß die Schnittstellenausgabe der betrachteten Übertragungsablaufsteuerung gesperrt ist.To assign errors permanently, to design another part of the error word, but to be variable, ie at this point more precise information about the type of error word contained in other parts! present information. For example, bits 8 to 15 in the variable part can have different meanings depending on certain bits within the fixed parts of the error word ^! to have. A compilation of the errors occurring in a program-controlled data exchange and their assignment to the individual bits of an error word consisting of 32 bits is given in FIG. The 32-bit error word FEW is shown there on the left. In FIG. 4, for example, the error FE1 identified by the set bit 1 means that the interface output of the transmission sequence control under consideration is blocked.

Die Bit 8 bis 15 (Byte 1) des Fehlerwortes können mit 5 Fehlergruppen FGR1 bis FGR5 geladen werden. Die Fehlergruppe FGR1 z.B. wird in das Fehlerwort FEW übernommen, wenn das Bit 4 gesetzt ist. In diesem Falle enthält das Fehlerwort FEW in den Bits 8 bis 15 nähere Angaben über die Art des Fehlers FE4. In ähnlicher Weise werden die Fehlergruppen FGR2 bis FGR5 bei Auftreten bestimmter Fehler innerhalb der fest zugeordneten Teile des Fehlerwortes FEW als Byte 1 übernommen. Die Prioritätslogik PRL steuert dabei die Auswahl, falls gleichzeitig mehrere Fehler auftreten, denen jeweils Fehlergruppen zugeordnet sind.Bits 8 to 15 (byte 1) of the error word can be assigned to 5 error groups FGR1 to FGR5 are loaded. The error group FGR1, for example, is transferred to the error word FEW if bit 4 is set is. In this case, the error word FEW in bits 8 to 15 contains more detailed information about the type of error FE4. In a similar way In this way, the error groups FGR2 to FGR5 are set within the permanently assigned parts of the error word when certain errors occur FEW accepted as byte 1. The priority logic PRL controls the selection in the event of several errors at the same time occur, to which error groups are assigned.

Das Fehlerwort steht über das Fehlerwortregister FEWR und überThe error word is above the error word register FEWR and above

VPA 9/240/2077 - 14 -VPA 9/240/2077 - 14 -

509810/0554509810/0554

32 Leitungen der Fehlerreaktionsschaltung FSG zur Verfügung. Hier werden entsprechend einer vorgegebenen Zuordnung die Fehlerreaktionssignale gebildet. Es handelt sich dabei um die Fehlerreaktionssignale PSS, PVS und FVS, die über Schnittstellenleitungen zu den Speichereinheiten SE1 und SE2 gelangen. Difese Fehlerreaktionssignale werden in an sich bekannter, hier nicht dargestellter Weise in den zentralen Steuereinrichtungen der Speichereinheiten derart bewertet, daß die das Fehlerreaktionssignal PVS sendende Übertragungsablaufsteuerung oder falls auch das Fehlerreaktionssignal PSS gesendet wird die Speichereinheiten in den Prüfzustand versetzt werden. Das kann auch gleichzeitig geschehen, d.h. sowohl die Übertragungsablaufsteuerung UEAS als auch die Speichereinheiten können den Prüfzustand einnehmen. Durch Aussendung des Fehlerreaktionssignals FVS wird der Fehlerzustand zentral registriert und der Start des Sicherungsprogramms eingeleitet. Einzelheiten dazu sind z.B. in der Dt.-Offenlegungsschrift 2 148 981 beschrieben.32 lines of the fault reaction circuit FSG are available. The Error reaction signals formed. These are the error reaction signals PSS, PVS and FVS, which are transmitted via interface lines get to the storage units SE1 and SE2. Difese error reaction signals are known per se, here In a manner not shown, in the central control devices of the storage units, it is evaluated in such a way that the error reaction signal Transmission sequence control sending PVS or, if the error reaction signal PSS is also sent, the storage units be placed in the test state. This can also happen at the same time, i.e. both the transmission sequence control UEAS as well as the storage units can assume the test state. By sending the error reaction signal FVS the error status is registered centrally and the start of the backup program is initiated. Details can be found e.g. in the German laid-open specification 2 148 981.

Fehler, die Informationsverfälschungen bewirken können, führen stets neben der Bildung der Fehlerreaktionssignale PSS, PVS und FVS zur Bildung des Fehlerreaktionssignals SP, das nicht zum Speicher gesandt wird. Dieses setzt eine Sperrkippstufe SPK, über deren Ausgang der Schiebevorgang im Zykluspufferspeicher ZP, der Bewertungsvorgang in der Bewertereinrichtung BW und die Zyklusauswahl in der Zyklusauswahlsteuerung ZAWS gesperrt werden. Damit bleiben wesentliche Daten der vorhergehenden Abläufe erhalten. Mit dem Fehlerreaktionssignal RSA schließlich werden alle Steuerschaltungen in der Übertragungsablaufsteuerung zurückgesetzt. Errors that can cause information corruption always result in addition to the formation of the error reaction signals PSS, PVS and FVS to form the error reaction signal SP, which is not sent to the memory. This sets a locking tipping stage SPK, The shift process in the cycle buffer memory ZP, the evaluation process in the evaluation device BW and the cycle selection via the output thereof locked in the cycle selection control ZAWS. This means that essential data from the previous processes are retained. Finally, with the error reaction signal RSA, all control circuits in the transmission sequence control are reset.

Es soll nun angenommen werden, daß aufgrund des Fehlerrealctionssignals PVS, das über die Schnittstellenleitungen zu beiden Speichereinheiten SE1 und SE2 gesendet und dort in einem Ablaufanforderungsregister bewertet wird, dazu geführt hat, daß die Übertragungsablaufsteuerung UEAS den Prüfzustand eingenommen hat. DasIt should now be assumed that due to the error realization signal PVS, via the interface lines to both storage units SE1 and SE2 are sent and evaluated there in a sequence request register, has led to the transmission sequence control UEAS has assumed the test status. That

VPA 9/240/2077 - 15 -VPA 9/240/2077 - 15 -

509610/0554509610/0554

geschieht, wie z.B. in der Dt.-Offenlegungsschrift 2 028 345 (VPA 70/2081) angegeben ist, in der Weise, daß in einer zentralen Steuerung des Systems eine Information über den Prüfzustand der Ubertragungsablaufsteuerung gebildet wird. Bei der Verteilung von Anforderungen von und für die Übertragungsablaufsteuerung wird diese Information stets mit berücksichtigt. Durch Rücksendung eines Signals PV wird der Übertragungsablaufsteuerung UEAS dieser Zustand mitgeteilt.happens, as e.g. in the German Offenlegungsschrift 2 028 345 (VPA 70/2081) is specified in such a way that in a central control of the system information about the test status the transmission sequence control is formed. When distributing requests from and for the transmission sequence control this information is always taken into account. The transmission sequence control is activated by sending a signal PV back UEAS reported this state.

) Vor und während eines Diagnosevorgangs ist es notwendig, die Verbindung zu den Eingabe- und Ausgabecodewanälern ECW und ACW zu trennen. Das geschieht durch Bewertung des rückübertragenen Signals PV im Verbindungsregister VR der fehlerhaften Übertragungsablaufsteuerung. Wie die Schaltung in Fig. 5 zeigt, ist das Verbindungsregister VR jeweils einer Eingabe- und Ausgabecodewandlerschaltung ECV/ und ACV/ zugeordnet und mit diesen über 3 Steuerleitungen verbunden. Die entsprechenden Steuersignale APU, CUT und TAC signalisieren eine durchgeschaltete (APU=D; CUT=O; TAC=O) oder eine aufgetrennte Verbindung (APU=I oder CUT=I; TAC=I) zwischen der Übertragungsablaufsteuerung UEAS und der betreffenden Eingabe- und Ausgabecodewandlerschaltung.) Before and during a diagnostic process, it is necessary to read the Disconnect the input and output code channels ECW and ACW. This is done by evaluating the retransferred Signals PV in connection register VR of the faulty transmission sequence control. As the circuit in Fig. 5 shows, the connection register VR is each of an input and output code converter circuit ECV / and ACV / and connected to these via 3 control lines. The corresponding control signals APU, CUT and TAC signal a connected (APU = D; CUT = O; TAC = O) or a disconnected connection (APU = I or CUT = I; TAC = I) between the transmission sequence control UEAS and the relevant input and output code converter circuit.

Zur Bildung und Bewertung dieser Steuersignale enthält das Verbindungsregister VR die Gatter G3 bis G7 sowie eine bistabile Kippstufe ICV. Im Ein- Ausgabecodewandler EACW ist das Gatter G8 vorhanden. Die Gatter G3, G4 und G8 besitzen jeweils mehrere Steuereingänge StE1, StE2, StE3, StE4 und StE5, StE6. Über das Gatter G7 wird ein Steuerausgang StA1 gebildet, an dem nur dann ein Signal abgegeben wird, wenn die Verbindung zwischen der Ubertragungsablaufsteuerung UEAS und dem Ein- ausgabecodewandler EACW durchgeschaltet ist*The connection register contains the creation and evaluation of these control signals VR the gates G3 to G7 and a bistable multivibrator ICV. In the input / output code converter EACW, the gate is G8 available. The gates G3, G4 and G8 each have several control inputs StE1, StE2, StE3, StE4 and StE5, StE6. About the Gate G7, a control output StA1 is formed, at which a signal is only emitted when the connection between the transmission sequence control UEAS and the input code converter EACW is switched through *

Man erkennt, daß das nur dann der Fall ist, wenn an keinem der Steuereingänge StE1 und StE2 ein Signal anliegt, wenn gleichzeitig die Kippstufe KV über einen der Steuereingänge StE3_f StE4It can be seen that this is only the case if no signal is present at any of the control inputs StE1 and StE2, if at the same time the flip-flop KV via one of the control inputs StE3 _f StE4

VPA 9/240/2077 - 16 -VPA 9/240/2077 - 16 -

509810/0554509810/0554

gesetzt ist und wenn weiterhin auch an den Steuereingängen StE5 und StE6 kein Signal anliegt. An die Steuereingänge StE1 und StE2 sind jeweils die Steuerleitungen angeschaltet, über die Trennsignale übertragen werden, z.B. das Signal PV. Die Steuereingänge StE5 und StE6 können z.B. bei Ausfall der Stromversorgung in einem Ein- aüsgabecodewandler EACVi aktiviert werden. Die Steuereingänge StE3 und StE4 sind jeweils mit solchen Steuerleitungen verbunden, über die ein Verbindungssignal übertragen wird.is set and if there is still no signal at the control inputs StE5 and StE6. To the control inputs StE1 and StE2, the control lines are connected via which the isolating signals are transmitted, e.g. the PV signal. the Control inputs StE5 and StE6 can, for example, be activated in an EACVi input code converter if the power supply fails. The control inputs StE3 and StE4 are each connected to control lines via which a connection signal is transmitted will.

Die Bewertung des Fehlerreaktionssignals FVS führt in der zentralen Speichereinheit zur Aktivierung eines Sicherungsprogramms. Von '< einer hier nicht dargestellten Programmsteuereinheit werden während des Ablaufs eines Sicherungsprogramms in eine der übertragungsablaufsteuerung fest zugeordneten Diagnosestartzelle die ^: entsprechenden Informationen eingeschrieben. Diese Diagnosestartzelle befindet sich in einem bestimmten Bereich der zentralen Speichereinheit SE1 oder SE2. Die Übertragungsablaufsteuerung , liest die Diagno se startzelle aus, übernimmt deren Inhalt aus dem Worteingaberegister WER in die Diagnoseroutineeinrichtung DR und bewertet ihn. Mit dem Auslesen der Diagnosestartzelle wird deren j Inhalt gelöscht. !The evaluation of the error reaction signal FVS leads to the activation of a security program in the central memory unit. Of '' a program control unit, not shown here of a backup program are in one of the transfer sequencer dedicated diagnostic start cell during the ^course: enrolled appropriate information. This diagnosis start cell is located in a specific area of the central memory unit SE1 or SE2. The transmission sequence control reads the diagnosis start cell, takes its content from the word input register WER into the diagnosis routine device DR and evaluates it. When the diagnosis start cell is read out, its j content is deleted. !

Der Inhalt der Diagnosestartzelle umfaßt einen Operationsteil OP (2 Bit), eine Information über einen Protokollraodus (P-Bit), und eine Information darüber, ob eine Zykluszählung (Z-Bit) stattfinden soll. Für diesen Fall enthalten weitere Bits eine Information ZANZ (6 Bit) zur Ladung des Zyklenzählers ZZ. Schließlich sind noch Informationen über die Art und den Ort eines oder mehrerer durchzuführender Abläufe in der Diagnosestartzelle enthalten. Das Format eines Diagnosebefehls zeigt Fig. 6. Zur Erläuterung der aufgrund des Diagnosestartzelleninhalts in der Übertragungsablaufsteuerung unter Steuerung der Diagnoseroutineeinrichtung DR stattfindender Abläufe wird auf das Ablauf diagramm in Fig. 7 verwiesen. The content of the diagnosis start cell includes an operation part OP (2 bits), information about a protocol mode (P-bit), and information about whether a cycle count (Z bit) should take place. In this case, further bits contain information ZANZ (6 bit) for loading the cycle counter ZZ. Finally, there is information about the type and location of one or more the procedures to be carried out in the diagnosis start cell. The format of a diagnostic command is shown in FIG. 6. In order to explain the, on the basis of the diagnostic start cell content in the transmission sequence control under the control of the diagnostic routine device DR The sequences taking place are referred to the sequence diagram in FIG. 7.

VPA 9/240/2077 " - 17 -VPA 9/240/2077 "- 17 -

509810/0554509810/0554

Ira linken oberen Teil von Fig. 7 ist angegeben, daß sich die Übertragungsablaufsteuerung im Prüfzustand befindet (UEAS=P), · daß sich entsprechende Bereiche in einer Speichereinheit ebenfalls im Prüfzustand befinden (SE=P) und daß die Übertragungsablaufsteuerung mit der betreffenden Speichereinheit verbunden ist (SE-UEAS). Sind diese Voraussetzungen erfüllt, wird der ! Diagnosevorgang gestartet (DR-Start). Der Vollständigkeit hai- j ber sei hier noch angegeben, daß die Rücksetzung der Steuerungen in der zu diagnostizierenden Übertragungsablaufsteuerung ange- . j stoßen (RSA Anstoß) und beendet (RSA Ende?) sein muß. Daß die Diagnoseroutineschaltung DR betriebsbereit sein muß, ist in Fig. 7 nicht besonders dargestellt. Die Steuerschaltungen für j die Protokollierung und für die Zyklenzählschaltung sind mit dem Signal RSA in eine Ausgangslage gebracht worden. Nunmehr j wird der Inhalt der Diagnosestartzelle gelesen (DSZ lesen) und i in der ersten Entschlüsselungseinrichtung OP bewertet. Aufgrund der den Operationsteil OP des Diagnosebefehls angebenden zweiIra left upper part of Fig. 7 is indicated that the Transmission sequence control is in the test state (UEAS = P), that the corresponding areas in a storage unit are also in the test state (SE = P) and that the transmission sequence control is connected to the relevant storage unit is (SE-UEAS). If these requirements are met, the! Diagnostic process started (DR start). The completeness hai-j About it should also be stated here that the resetting of the controls in the transmission sequence control to be diagnosed. j push (RSA initiation) and ended (RSA end?) must be. That the diagnostic routine circuit DR must be ready for operation is shown in 7 is not particularly shown. The control circuits for the logging and for the cycle counter circuit are with the signal RSA has been brought into a starting position. Now j the content of the diagnosis start cell is read (read DSZ) and i is evaluated in the first decryption device OP. Because of of the two indicating the operation part OP of the diagnosis command

Bits sind vier Grundabläufe möglich. . .Bits, four basic processes are possible. . .

OP=OO; der Inhalt der Diagnosestartzelle wird über das Worteingaberegister WER direkt in das Wortausgaberegister WAR der Über- . tragunssablaufsteuerung UEAS geleitet (WER=WAR) und in eine Diagnoseprotokollzelle im zentralen Speicher eingeschrieben ^; (WAR=DPZ). In der Schaltung nach Fig. 2 geschieht das durch das Steuersignal StS1. OP = OO; the content of the diagnosis start cell is transferred directly to the word output register WAR via the word input register WER. tragunss flow control UEAS led (WER = WAR) and written into a diagnosis log cell in the central memory ^; (WAR = DPZ). In the circuit according to FIG. 2, this is done by the control signal StS1.

0P=01: der Inhalt des Fehlerregisters FER in der Fehlersaramelstelle FSS wird in der Form des Fehlerwortes FEVi ausgegeben (Fehlerwortausgabe FEWA), in das Wortausgaberegister WAR geladen (FEWR=ViAR) und von dort in die Diagnoseprotokollzelle geschrieben (WAR=DPZ). Das Fehlerregister wird gelöscht (FER Rucks.). In der Schaltung der Fig. 2 geschieht das durch das Steuersignal StS2. . · - - . 0P = 01: the content of the FER error register in the FSS error code is output in the form of the FEVi error word (FEWA error word output), loaded into the WAR word output register (FEWR = ViAR) and written from there to the diagnostic log cell (WAR = DPZ). The error register is cleared (FER jerk). In the circuit of FIG. 2, this is done by the control signal StS2. . · - -.

OP=IO; die Sperrkippstufe SPK, in der Fehlersammeleinrichtung FSS VPA 9/240/2077 - 18 - OP = IO; the locking tipping stage SPK, in the fault collecting device FSS VPA 9/240/2077 - 18 -

509810/0554509810/0554

wird über .das Steuersignal StS3 (Fig. 2) zurückgesetzt. Damit wird die Sperre für die Bewerterschaltung BW und für einen Schiebevorgang im Zykluspufferspeicher aufgehoben. Der Zykluspüfferspeicher selbst wird zurückgesetzt (ZP/BW entsperren; ZP Rücksetzen).is reset via the control signal StS3 (Fig. 2). In order to the lock for the evaluation circuit BW and for a shift process in the cycle buffer memory is canceled. The cycle buffer storage itself is reset (unlock ZP / BW; ZP reset).

Während die bisher geschilderten Abläufe· dazu dienen, an zentraler Stelle eine genügend große Datenmenge für die Fehlerart- und Fehlerortbestimmung zu besitzen, wobei durch Einbeziehung des Zykluspufferspeichers auch Daten über bereits abgewickelte Abläufe vorliegen, werden mit der im folgenden beschriebenen Operationsart individuelle Abläufe in der Übertragungsablaufsteuerung eingeleitet, die zur programmgesteuerten Funktionsprüfung aller wesentlicher Schaltungen in der Übertragungsablaufstouerung dienen. Die sich dabei ergebenden Ergebnisse ermöglichen es, eine genaue Fehlerdiagnose rasch zu erstellen.While the processes described so far serve to centralize Make sure you have a sufficiently large amount of data to determine the type and location of the fault, whereby by including the The cycle buffer memory also contains data on processes that have already been carried out, are processed using the type of operation described below individual processes initiated in the transmission sequence control, the program-controlled function test all essential circuits in the transmission sequence control to serve. The resulting results make it possible to quickly make a precise fault diagnosis.

0P=11: der Inhalt der Diagnosestartzelle wird als sogenannter Direktbefehl für die Übertragungsablaufsteuerung interpretiert, was über das Steuersignal StS4 zur Anschaltung der zweiten Entschlüsselungseinrichtung BF in der Diagnoseroutineeinrichtung DR führt. ,In diesem Falle wird sowohl das P-Bit als auch das Z-Bit im Befehlsteil des Diagnosebefehls bewertet. Mit P=O wird die im Wortausgaberegister WAR enthaltene Information, mit P=1 wird die im Register SSAR enthaltene Information nach Umladung in das Wortausgaberegister in die Diagnoseprotokollzelle übernommen. Das Z-Bit = 1 hat die Bedeutung, daß die Information ZANZ (Bit 4 bis 9) zur Einstellung des Zyklenzählers ZZ verwendet wird. Damit ist es möglich, maximal 2 = 64 Speicherzyklen vorzusehen, bevor ein Protokollzyklus ausgeführt wird, d.h. die Übernahme der Daten in die Diagnoseprotokollzelle findet erst nach Abwicklung einer vorgegebenen Anzahl von Zyklen statt. Diesem Vorgang entspricht der rechte Teil des Ablaufdiagramms in Fig. 7. Mit DB ist dort der als Direktbefehl· interpretierte Diagnosebefehl bezeichnet, der nach Entschlüsselung durchgeführt werden muß. Der Zyklenzähler ZZ wird dabei jeweils um 1 erniedrigt (ZZ:-1) bis 0P = 11: the content of the diagnosis start cell is interpreted as a so-called direct command for the transmission sequence control, which leads to the connection of the second decryption device BF in the diagnostic routine device DR via the control signal StS4. , In this case, both the P bit and the Z bit in the command part of the diagnostic command are evaluated. With P = O the information contained in the word output register WAR is transferred, with P = 1 the information contained in the register SSAR is transferred to the diagnosis log cell after reloading into the word output register. The Z bit = 1 means that the information ZANZ (bits 4 to 9) is used to set the cycle counter ZZ. This makes it possible to provide a maximum of 2 = 64 memory cycles before a protocol cycle is carried out, ie the transfer of the data to the diagnostic protocol cell only takes place after a specified number of cycles has been processed. The right part of the flowchart in FIG. 7 corresponds to this process. DB denotes the diagnostic command interpreted as a direct command, which must be carried out after decryption. The cycle counter ZZ is decreased by 1 (ZZ: -1) to

VPA 9/240/2077 - 19 - VPA 9/240/2077 - 19 -

509810/0554509810/0554

er den Stand O erreicht (ZZ=O). In diesem Fall wird die Protokollierung vorbereitet (PRT VORB.)· Falls das Bit P=O ist, wird mit dem nächsten Zyklus der Inhalt des Uortausgaberegisteis WAR in din Diagnoseprotokollzelle übernommen. Ist P=1, so wird der Inhalt des Registers SSAR nach Umladung in das Wortausgaberegister WAR (SSAR=WAR) in die Diagnoseprotokollzelle Übernommen wird (ViAR=DPZ).he reaches the level O (ZZ = O). In this case it will be logging prepared (PRT PREP.) · If the bit P = 0, the content of the Uortausgabeeregisteris WAR is with the next cycle transferred to the diagnostic log cell. If P = 1, then the The content of the SSAR register was transferred to the diagnostic log cell after reloading into the WAR word output register (SSAR = WAR) becomes (ViAR = DPZ).

Nach Übernahme des Inhalts des Wortausgaberegisters WAR in die Diagnoseprotokollzelle werden die Schaltungen zur Bewertung des P-Bits und des Z-Bits, also die in der Diagnoseroutineeinrichtung dazu vorhandenen Kippstufen, zurückgesetzt. Das Rücksetzsignal RSA für alle anderen Steuerungen in der Übertragungsablaufsteuerung wird erneut abgegeben, so daß für einen evtl. nachfolgenden zweiten Diagnosebefehl die gleichen Ausgangsbedingungen vorliegen.After the contents of the word output register WAR have been transferred to the diagnostic log cell, the circuits for evaluating the The P-bit and the Z-bit, that is to say the flip-flops present in the diagnostic routine device for this purpose, are reset. The reset signal RSA for all other controls in the transmission sequence control is issued again, so that for a possibly subsequent one the same initial conditions are present for the second diagnostic command.

Durch Bewertung des Diagnosebefehls als Direktbefehl für die Über- ; tragungsablaufsteuerung können dort alle wesentlichen Abläufe programmgesteuert gestartet werden. Im folgenden wirdauf einige Ab- , laufe genauer eingegangen.By evaluating the diagnostic command as a direct command for the over-; All essential processes can be program-controlled there to be started. Some of the processes are discussed in more detail below.

Einer dieser Abläufe führt zur Bildung .der Datenausgabe- Dateneingabeschleife. Dieser Ablauf ist deshalb von Bedeutung, weil damit die Schaltungen der Datenein- und Datenausgabeeinrichtungen DE und DA, die normalerweise nur für Informationen zwischen der Übertragungsablaufsteuerung und den Eingabe- und Ausgabecodewandlern verwendet werden, in eine Funktionsprüfung einbezogen werden.One of these processes leads to the formation of the data output data input loop. This sequence is important because it is the circuitry for the data input and data output devices DE and DA, which are normally only used for information between the transmission sequencer and the input and output code converters used, should be included in a functional test.

Dazu enthält der als Direktbefehl interpretierte Diagnosebefehl eine Information, die zusammen mit einer Adresse für eine Anschlußschaltung der Datenausgabeeinrichtung DA übergeben wird. Gleichzeitig wird die Steuerung DSS aktiviert. Das geschieht durch das Steuersignal StS7, das in der Diagnoseroutineeinrichtung DR durch Entschlüsselung des entsprechenden Befehlsteiles gebildet wird. Für die Dateneingabeeinrichtung DE entspricht die über die Datenschleife übernommene Information einer Information, die norraaler-For this purpose, the diagnostic command interpreted as a direct command contains information that is combined with an address for a connection circuit the data output device DA is transferred. The DSS control is activated at the same time. That happens through that Control signal StS7, which is formed in the diagnostic routine device DR by decoding the corresponding command part. For the data input device DE, that corresponds to the data loop transferred information of information that normal-

VPA 9/240/2077 - 20 -VPA 9/240/2077 - 20 -

509810/0554509810/0554

weise von einem Eingabecodewandler angeboten wird. Alle mit der Anforderung von einem Eingabecodewandler ausgelösten Abläufe werden dadurch eingeleitet.wise is offered by an input code converter. All processes triggered with the request from an input code converter are initiated thereby.

Ein anderer wichtiger Ablauf in diesem Zusammenhang ist der Ablauf "Abspeichern und Schieben Zykluspuffer". Mit dem Fehlerreaktionssignal SP wurde der Zykluspufferspeicher in der Übertragungs-j ablaufsteuerung isoliert, indem dessen Schiebeoperation gesperrt wurde. Damit ist sichergestellt, daß die Informationen der letzten' Betriebszyklen, für die die Übertragungsablaufsteuerung Zugriff zu den zentralen Speichereinheiten hatte, festgehalten werden. j Mit Hilfe eines Diagnosebefehls, der in der beschriebenen Weise ' als Direktbefehl für den Ablauf "Abspeichern und Schieben des Zykluspufferspeichers" in der Diagnoseroutineeinrichtung DR entschlüsselt wird, ist die Aufhebung der Sperre des Zykluspufferspeichers durch Rücksetzen der Sperrkippstufe SPK in der Fehlersammele inrichtung FSS steuerbar, wobei gleichzeitig eine Schiebeoperation ausgeführt wird. Die in der Stufe 0 des Zykluspufferspeichers enthaltenen Daten werden damit in das Wortausgaberegister WAR übernommen und stehen nach Abspeicherung in die Diagnoseprotokollzelle dem zentralen Sicherungsprogramm als Information über die letzten Abläufe in der Übertragungsablaufsteuerung zur · weiteren Verarbeitung zur Verfügung. ιAnother important process in this context is the process "Save and move cycle buffer". With the error reaction signal SP became the cycle buffer in transmission j sequence control isolated by disabling its shift operation. This ensures that the information of the last ' Operating cycles for which the transmission sequence control has access to the central storage units. j With the help of a diagnostic command that is' decrypted as a direct command for the sequence "storing and shifting the cycle buffer memory" in the diagnostic routine device DR is the release of the lock of the cycle buffer memory by resetting the lock trigger stage SPK in the error collection controllable in the FSS direction, with a shift operation being carried out at the same time. Those in level 0 of the cycle buffer memory The data contained therein are thus transferred to the word output register WAR and are stored in the diagnostic log cell after they have been saved the central backup program as information about the last processes in the transmission sequence control for further processing available. ι

Durch weitere als Direktbefehle interpretierte Diagnosebefehle können die Verbindungsregister sowie alle anderen wesentlichen Register programmgesteuert geladen und deren Inhalt protokolliert werden.The connection registers as well as all other important ones can be accessed by further diagnostic commands interpreted as direct commands Registers are loaded programmatically and their contents are logged.

7 Patentansprüche
7 Figuren7 claims
7 figures

VPA 9/240/2077 - 21 -VPA 9/240/2077 - 21 -

509810/0554509810/0554

Claims

Arrangement for monitoring and fault diagnosis of the transmission sequence control a line connection unit in modular, program-controlled data dialing switching systems with individual Devices for the detection of errors and for the delivery of error signals, in which backup programs are used for error diagnosis run, characterized in that in each transmission sequence control (UEAS) a line connection unit an error collection device (FSS) for receiving the individual error signals (FA) to form one derived therefrom and the error word describing the error (FEW) and for the formation of error reaction signals (PSS, PVS, FVS, SP, RSA) it is provided that a diagnostic routine device is also provided. (DR) to evaluate a "from a diagnosis area (DSZ) of the central Memory unit (SE1, SE2) read diagnostic command of a backup program is provided that the diagnostic routine device (DR) a first decryption circuit (OP) for decrypting an operational part of the diagnostic command and for Formation of first control signals (StS1 ... StS3) contains, through which in the transmission sequence control (UEAS) data paths between the word output register (WAR) on the one hand and the word input register (WER), an error word register containing the error word (FEV / R) of the error collecting device (FSS) and a temporarily storing cycle buffer memory (ZP) of the transmission sequence control (UEAS) on the other hand can be switched through that the Diagnoseroutieneeinrichtung (DR) one via a further first Contains control signal (StS4) activatable second decryption circuit (BF), which by evaluating a command part of the Diagnostic command generated second control signals (StS5 ... StSn), and that the control circuits and registers of the transmission sequence control (UEAS) under the control of one of these second Control signals (StS5 ... StSn) to take over the Diaghosebe- ' fail to connect to the word input register (WER) «

VPA 9/240/2077 - 22 -

509810/0554509810/0554

2. Arrangement according to claim 1, characterized in that that the error collecting device (FSS) has an error register (FER) in which each individual

"Error an error flip-flop (FEKO ... FEK63) is assigned, so that to form the error word (FEV7) only the outputs: a part of the error flip-flop (FEKO ... .FEK7; FEK48 ... FEK63) with the inputs of the error word register ( FEWR) are directly connected, while the outputs of a second part of the error flip-flops (FEK8 ... FEK47) are combined into error groups (FGR1 ... FGR5) and connected to a priority logic circuit (PRL), via which only the error flip-flops of an error group are connected (FGR1 ... FGR5) is connected to the error word register (FEV / R).

3. Arrangement according to claim 1 and 2, characterized in that that the error collecting device (FSS) for evaluating the error word (FEIi) has an error reaction circuit (FSG) and a blocking trigger stage (SPK) assigned to it contains that the error reaction circuit (FSG) error reaction signals (PSS, PVS, FSV) for transmission to the central storage units (SE1, SE2) generated that simultaneously with it the controls in the transmission sequence control (UEAS) which resets the first internal error reaction signal (RSA) generated is that to generate a second internal error response signal (SP), the locking kipp stage (SPK) can be reversed and that this second internal error reaction signal (SP) the cycle selection control (ZAV / S), the cycle buffer memory (ZP) and the evaluation circuit (BW) for further activities.

4. Arrangement according to claim 1 to 3, characterized in that the first decryption device (OP) for accepting the diagnostic command with the word input register (WER) of the transmission sequence controls (UEAS) and for Transmission of the first control signals (StS1 ... StS4) with the word output register (WAR), with the error word register (FEWR),

VPA 9/240/2077 - 23 -

509810/0554509810/0554

with the locking flip-flop (SPK) and with the second decryption device (BF) is connected that by means of the first control signals (StS1 ... StS3) the acceptance of the information contained in the word input register (VTER) or in the error word register (FEViR) and by reversing the locking trigger stage (SPK), the second internal error signal (SP) can be switched off and the transfer in the cycle buffer memory (ZP) contained information in the word output register (WAR) can be controlled, and that the content of the word output register (VTAR) for logging in the diagnostic area (DPZ) of the central storage unit (SE1, SE2) is transmitted.

5. Arrangement according to claim 1 to 3, characterized in that that the second decryption device (BF) due to another in the first decryption device The first control signal (StS4) formed can be connected to the word input register (WER) and the diagnostic command as an individual sequence command for the transmission sequence control (UEAS) evaluated that to the an individual sequence executing controls and registers (SSAR, AdAR, UZG, BSZ, NBZ) in the transmission sequence control (UEAS) one each the second control signals (StS5 ... StSIO) is transmitted, and that the relevant controls and registers can be connected to the word input register (WER) to accept the sequence command.

6. Arrangement according to claim 4, characterized in that that the data input and data output devices (DE, DA) in the transmission sequence control (UEAS) via an additional Data line (DSL) are connected, so that a control circuit (DSS) is present, which via one of the second control signals (StS7) to the word input register (WER) can be switched on and takes over a sequence command and that the control circuit (DSS) by evaluation of the sequence command from the data output device (DA) to the data input device (DE) (via DSL).

VPA 9/240/2077 - 24 -

509810/0554509810/0554

Arrangement according to claim 5 and 6, characterized in that in the second decryption device (BF), a cycle counter (ZZ) is present _r is adjustable due to a contained in the diagnosis command information and determines the number of individual processes, and that the word output register (-was ) is only connected to the diagnosis area (DPZ) of the central storage unit (SE1, SE2) after the cycle counter has been reset (ZZ = O).

VPA 9/240/2077

509810/0554509810/0554

LeerseiteBlank page