DE2325687B2 - Verfahren und vorrichtung zur festlegung der reihenfolge, in der mehrere von mehreren einheiten einer datenverarbeitungsanlage an eine einheit der datenverarbeitungsanlage gestellte anforderungen verschiedenen typs durch eine warteschlangensteuerung abgearbeitet werden - Google Patents

Description

° Die Aufgabe wird für den Fall, daß die Einheit,
der die Anforderungen gestellt werden, ein Eingabe-

Die Erfindung bezieht sich auf ein Verfahren und Ausgabe-Prozessor ist, und die anderen E^inhe«^en Voiichtungen L Festlegung der Reihenfolge, in periphere Geräte und1 ein^Zentralprozessor smd wo der mehrere von mehreren Einheiten einer Daten- bei Anforderungen Maskenbefehle, E|ngabe^Aus^ Verarbeitungsanlage an eine Einheit der Datenver- 35 gabe-Befehle, Daten- und ■rbeitungsanlage gestellte Anforderungen verschiede- rungen sind, dadurch gelost, npn Tvos durch eine Warteschlangensteuerung abge- steuerung entsprechend ^{ncu iF} - zuerst die Abarbeitung

ßend der

w^EuTheiten einer Datenverarbeitungsanlage ψ^^^^Ά^^

gleichzeitig Anforderungen auf Zugriff an eine ge- 4c pheren Geräte bzw. der_e ^e Ausga_be l c meinsame Einheit/ stellen, dann entsteht an dieser und scnheßhch der DatOTanforderongn P

zef zuteilen. Deshalb entsteht bei der Einheit / eine Warteschlange für Anforderungen, und es ist ein Lema notwendig nach dem diese Anforderungen bearbeitet werden können.

Die Aufgabe

an einen die Anforderungen

ProSsor können z. B. A periphere Einheiten an A Anschlußstellen und ein Zentralprozessor gle.chzeitig Anforderungen auf Zugriff stellen. Zum Arbeisspeicherkoordinator haben der Zentralprozessor und der Eingabe-Ausgabe-Prozessor Zugriff.

Bisher wurden die Anforderungen von z. B. η Einbeten in 1. Speicherstufen eingeschrieben. Damit entstand eine/stellige von 0-n Stellen besetzte Warteschlange. Diese Warteschlange wurde nach Maßgabe eines festverdrahteten Prioritätsnetzwerkes abgear-

^MÄnheiten festgelegter Qualifikatorer,bearbeitet _{icherkoordinalor A}n-

52? ^„en den anfordernden deren Prioritäten Qualifika- ^eSdSÄ.fSh die der Vorrang der Anforderung" der Einheiten festgelegt werden. Du Anforderunge" ™^r"""? \ann dabei noch

Abarbeitung der An orderungen _{ka An{Qrderunger}

60 von der_b ^A" ^ ^ «* 8_{können z}. _B. _zwo abhängig gemacht «erde ^ ^ _h„_he

J^^" β der Eingabe-Ausgabe-Pro nü, der niederen Pnorität de

eSefduSngvon einer über a.len Anforderungen e₅ ^J«™^ _{von zwei Einhe}iten an de,

neu gebildeten Warteschlange aus rhHt«neicherkoordinator gestellt, dann ist es voi

Dieses bekannte Verfahren hat aber den Nachte,, Arbutsspewhertoorami b _Vorliegen von An

daß die Prioritäten der Anforderungen allein nach teilhaft, daß bei gleicnzemgei

forderungen von beiden Einheiten die Einheit mit F i g. 2 eine Warteschlangensteuerung des Eingabe-

der niederen Priorität mit Hilfe eines ersten Quali- Ausgabe-Prozessors,

fikators die Zuteilung einer Mindestmenge von F i g. 3 eine Warteschlangensteuerung des Arbeits-

Speicherzyklen zu Lasten der Einheit mit der höhe- Speicherkoordinators.

ren Priorität fordert und die Einheit mit der höheren 5 In Fi g. 1 ist ein Eingabe-Ausgabc-Prozessor EAP Priorität mit Hilfe eines zweiten Qualifikalors die dargestellt, der im Beispiel mit zwei externen Ein-Zuteilung von geketteten Speicherzyklen zu Lasten heiten PEl und PE 2 verbunden ist und andererseits der Einheit niederer Priorität fordert, daß die Warte- an einen Arbeitsspeicherkoordinator AKO angeschlangensteuerung bei gleichzeitigem Vorliegen von schlossen ist. Der Arbeitsspeicherkoordinator A K 0 Anforderungen von beiden Einheiten eine Verbin- io liegt andererseits an einem Zentralprozessor ZP. Er dung mit der Einheit niederer Priorität aufbaut, steuert den Verkehr des Eingabe-Ausgabe-Prozessors wenn der erste Qualifikator Null ist und vorher ein EAP und des Zentralprozessors ZP mit einem Ar-Verkehr mit der Einheit höherer Priorität stattgefun- beiisspeicher ASP. In Fig. 1 können an zwei Stellen den hat, wobei dieser vorausgegangene Verkehr keine Warteschlangen entstehen. Die erste Stelle ist der geketteten Speicherzyklen verlangt hat, und daß die 15 Eingabe-Ausgabe-Prozessor EAP, dem Anforderun-Warteschlangensteuerung bei Vorliegen von Anfor- gen von den externen Geräten PEl und PE 2 und derungen von beiden Einheiten eine Verbindung mit andererseits vom Zentralprozessor ZP gestellt werder Einheit höherer Priorität aufbaut, wenn der erste den können. Eine weitere Warteschlange entsteht am Qualifikator 1 ist, oder wenn der erste Qualifikator 0 Arbeitsspeicherkoordinator AKO, wenn Anforderunist und vorher kein Verkehr mit der Einheit höherer 20 gen vom Zentralprozessor und Eingabe-Ausgabe-Priorität oder ein Verkehr mit Kettungsverlangen Prozessor gleichzeitig vorliegen,
gegeben war. Im folgenden wird zunächst auf die Warteschlange

Werden die Anforderungen an einen Eingabe- beim Eingabe-Ausgabe-Prozessor eingegangen.
Ausgabe-Prozessor gestellt, dann ist die erfindungs- Periphere Einheiten stellen Unterbrechungs- und gemäße Vorrichtung zur Durchführung des Verfah- 25 Datenanforderungen an den Eingabe-Ausgabe-Prorens gekennzeichnet durch eine Warteschlangen- zessor EA P. Beide Anforderungstypen richten sich steuerung mit einem Anforderungsdecoder, der zwi- zwar an den Eingabe-Ausgabe-Prozessor, aber sehen von den peripheren Geräten kommenden logisch meint die Unterbrechungsanforderung Zu-Unterbrechungsanforderungen und Datenanforderun- griff am Zentralprozessor und die Datenanforderung gen unterscheidet, mit einem ersten Register für die 30 Zugriff am Arbeitsspeicher. Dies schließt nicht aus, Unterbrechungsanforderungen, mit einem zweiten daß während der Bearbeitung einer Unterbrechungs-Register für die Datenanforderungen, mit einem anfordcrung auch Zugriff am Arbeitsspeicher stattersten, dem ersten Register zugeordneten Masken- findet. Die Gesamtheit der Unterbrechungsanforderegister, mit einem zweiten, dem zweiten Register rangen am Eingabe-Ausgabe-Prozessor EAP ist im zugeordneten Maskenregister, mit einer ersten und 35 Durchschnitt wesentlich kleiner als die Gesamtheit zweiten Koinzidenzschaltung, die nur die Anforde- der Datenanforderungen. Dabei ist Voraussetzung, rangen weiterleitet, für die in den Maskenregistern daß die peripheren Einheiten überwiegend im Blockdie zugeordneten Maskenstellen gesetzt sind, mit verkehr arbeiten.

einem logischen Netzwerk, dem die" durch die Mas- Es wird festgelegt, daß die Unterbrechungsanforkenregister ausgewählten Unterbrechungsanforderun- 40 derungen eine höhere Priorität haben sollen als die gen und Datenanforderungen zugeführt werden und Datenanforderungen. Dadurch wird erreicht, daß das Unterbrechungsanforderungen und nur für den Unterbrechungsanforderangcn schneller bedient wer-FaIl, daß keine Unterbrechungsanforderungen vor- den als Datenanforderungen. Dies begünstigt die liegen, Datenanforderungen weiterleitet, mit einem Alarmauslösung beim Prozeßrechner im Zentralpro-Prioritätsnetzwerk, das aus der Zahl der Unter- 45 zessor, erleichtert den Aufbau großer Teilnehmerbrechungsanforderangen oder Datenanforderungen rechnersysteme und trägt außerdem zur guten Auseine Anforderung auswählt, mit einer Vergleichs- nutzung der Summendatenrate des Eingabe-Ausschaltung, die die Nummern der Anschlußstellen für gabe-Prozessors bei. Wenn beim Datenverkehr die Eingabe-Ausgabe-Befehle mit den Nummern der Steuerregister im Arbeitsspeicher geführt werden, Anschlußstellen der vom Prioritätsnetzwerk ausge- 50 dann ist die Bearbeitungszeit einer Unterbrechungswählten Anforderungen vergleicht und bei N <Z Pl anforderung in der Regel wesentlich kleiner als die ein erstes Signal und bei N > Pl ein zweites Signal einer Datenanforderung. Anforderungen, die vom abgibt und mit einem kombinatorischen Netzwerk, Zentralprozessor ZP an den Eingabe-Ausgabe-Prodas an einem ersten Ausgang bei Vorliegen von zessor EAP gegeben werden, sind Eingabe-Ausgabe-Maskenbefehlen ein Signal abgibt, das an seinem 55 Befehle zur Einleitung von Blockverkehr und zur zweiten Ausgang bei Auswahl von Eingabe-Ausgabe- Datenübertragung in beiden Richtungen. Dabei soll Befehlen ein Signal abgibt, das an einem dritten es möglich sein, daß der Datenverkehr nicht nur Ausgang bei Auswahl von Unterbrechungsanforde- peripher gesteuert wird, sondern auch zentral vom rangen ein Signal abgibt, und das an einem vierten Zentralprozessor aus gesteuert werden kann. Befehle Ausgang bei Auswahl von Datenanforderungen ein 60 zur Einleitung des Datenverkehrs ähneln UnterSignal abgibt brechungsanforderungen. Hingegen sind Übertra-Andere Weiterbildungen der Erfindung ergeben gungsbefehle für Datenübertragungen verwandt mit sich aus den Unteransprüchen. Datenanforderungen. Die Gesamtzahl an Einleitungs-Die Erfindung wird an Hand von Ausführangs- befehlen ist im Durchschnitt gleich der Gesamtzahl beispielen, die in den Figuren dargestellt sind, weiter 65 an Unterbrechungsanforderungen. Die Gesamtzahl erläutert. Es zeigt an übertragungsbefehlen kann zumindest manchmal Fig. 1 ein Blockschaltbild der Verarbeitungsein- sehr viel größer sein als die Gesamtzahl an Unterheiten einer Datenverarbeitungsanlage, brechungsanforderungen, aber immer noch sehr viel

kleiner als die Gesamtzahl an Datenanforderungen. Weise erfolgen. Zum Beispiel können durch das Übertragungsbefehle kommen bevorzugt bei Prozeß- Prioritätsnetzwerk PR die Prioritäten der einzelnen rechnern im Verkehr mit Prozeßsteuerungen vor. peripheren Geräte untereinander festgelegt werden.

Auf Grund des Vorhergehenden wird festgelegt, Entscheidend ist allein, daß durch das Prioritätsnetzdaß Eingabe-Ausgabe-Befehle gegenüber Daten- 5 werk PR eine Anschlußstelle ausgewählt wird. Das anforderungen wie Unterbrechungsanforderungen Ausgangssignal des Prioritätsnetzwerkes PR ist mit behandelt werden. Weiterhin soll bei Konkurrenz P1 bezeichnet.

von Eingabe-Ausgabe-Befehlen und Anforderungen Eingabe-Ausgabe-Befehle und Maskenbefehle wer-

an der gleichen Anschlußstelle der Befehl Vorrang den von dem Befehlsregister Bl auf den nachgehaben. Eingabe-Ausgabe-Befehle und Unterbre- io schalteten Befehlsdecoder Dl geführt. Jeder Befehl chungsanforderungen werden, vom obengenannten macht die Nummer der Anschlußstelle, an der die Fall abgesehen, untereinander wie Anforderungen Übertragung stattfinden soll, in einem Nummerngleichen Typs behandelt. register NR namhaft. Aus diesem Grunde werden Somit werden die Anforderungen nicht nur ent- dem Nummernregister NR Signale D 23 und D 24 sprechend der Einheit, von der sie abgegeben wer- 15 vom Befehlsdccoder Dl zugeführt. Das Nummeraden, sondern auch entsprechend ihrem Typ bewertet register NR gibt die Ausgangssignale N1 ab. und priorisiert. Ein Vergleicher V1 liefert die Aussage, ob die in Weiterhin kann die Warteschlangensteuerung so dem Befehl genannte Nummer einer Anschlußstelle aufgebaut sein, daß Unterbrechungs- und Daten- kleiner, gleich oder größer der Nummer der Ananforderungen getrennt maskierbar sind. " schlußstelle mit der höchstprioren peripheren An-In F i g. 2 ist ein Ausführungsbeispiel einer Warte- förderung ist. Dabei soll eine hohe Nummer einer Schlangensteuerung des Eingabe-Ausgabe-Prozessors niedrigen Priorität entsprechen. Ist die im Befehl dargestellt. Mit PA ist die periphere Anschlußstelle genannte Nummer einer Anschlußstelle kleiner oder bezeichnet, über die die Daten- bzw. Unterbrechungs- gleich der Nummer der Anschlußstelle, über die die anforderungen von peripheren Geräten der Warte- *5 Daten- oder Unterbrechungsanforderung kommt Schlangensteuerung zugeleitet werden. Die von der (JVl ^ Pl), dann gibt der Vergleicher Fl an seinem peripheren Anschlußstelle PA abgehenden Leitungen ersten Ausgang ein Signal ab. Ist dagegen die im sind verschiedenen Kanälen des Eineabe-Ausgabe- Befehl genannte Nummer größer als die Nummer der Prozessors zugeordnet. Die Schnittstelle zu dem Anschlußstelle der Daten- bzw. Unterbrechungs-Arbeitsspeicherkoordinator AKQ ist mit SN be- 30 anforderung (N 1 > P1), erscheint am zweiten Auszeichnet. 8^an? ^des Vergleichers V1 ein Signal.

Unterbrechungsanforderungen und Datenanforde- Die Ausgangssignale des Vergleichers F1 werden

rungen von peripheren Geräten werden einem An- einem kombinatorischen Netzwerk K zugeführt. Das forderungsdecoder Dl zugeleitet. Er bestimmt den kombinatorische Netzwerk erhält außerdem die Typ der peripheren Anforderungen und führt die 35 Signale D 21, D 22, D 23, D 24 und die Ausgangs-Anforderungen entweder einem Anforderungsregister signale S05 und 506 der Elemente 05 und 06. D 23, für Unterbrechungsanforderungen ARl oder einem D24 sind Ausgangssignale des Befehlsdecoders Dl, Register für Datenanforderungen ARl zu. Jedem wenn Eingabe-Ausgabe-Befehle vorliegen. Das kom-Anforderungsret>ister AR 1 bzw. AR 1 ist ein Masken- binatorische Netzwerk K entscheidet nun, welche der register Ml bzw Ml zugeordnet. Anforderungen 40 in der Warteschlange angeordneten Anforderungen werden in den nachgeschalteten Schaltkreisen nur zuerst bearbeitet werden. Entsprechend dieser Ent-

- . '"opnrdneten scheidung wird einer der Ausgänge El, El, E3, E4

— -·.< :_. ,4,,,-M₁ ,Up Warteschlangensteue-

Ä in den «^1«^^^ _scheidung .^^^5,^- wirksam, wenn die^den Anta^™^ ²^ _sind. aktiviert^ Damit * du c^d ^ ^^ _A ^t^^f^ZJS^ « SÄom Eingabe-Ausgabe-Prozessor .erst schaltungen Vl und^Vl.£ g^^ %S wer- b^J-^ _{des kombin}atorischen Netz-

register Bl zugeführt und im Bcren B_ei Vorhegen vo _Das

JJJ

aber auch über eine SchdtjgJ" J^ _{die Ausga}be-Befehle setzen sich durch, wenn

SÄi=i⁵⁵ SÄS

stimmte Stellen in den Maskenregistcrn M *^fflJÄÄlL« der Anschluß-

"^ut

jfer 1S

Kohizidenzschaltungen U.1W* j _jun1ctionen der rr-te^rechungsanfordeningen setzen sich dann

Pnontälsnetzwerkes P

Netzwerkes^ wird ein Signal abgegeben, wenn gilt £3 = (D21 + D22 + D23 + D24) · 505
+ (D 23 + D 24) · 505 · (M > Pl)

T" ^werdenn"^{rbear bei}'^et'^{wenn 8ilt} D22 + Uli + UiA) · SÜ5 ■ 506

_Be2eichnu„.

ίο

wählt - dann erscheint ein Signal am Ausgan, ^ 1 — oder Anforderungen des Eingabe-Ausgabe Prozessors — dann erscheint ein Signal am Ausganj

Anforderung vorliegt. Zudem sind zwei Flip-Flop!

einen geeignet maskierten, integrierten Festwertspeicher realisiert sein. .,

Je nachdem ob ein Befehl oder eine Anforderung bearbeitet wird, ergibt sich die Nummer der anzusteuernden Anschlußstelle aus einem anderen Reg"-ster. Bei Ausführung eines Befehls aus dem ReSSr NR, bei Ausführung einer Anforderndem *o Prioritätsnetzwerk PR. ⁸

Werden an den Arbeitsspeicherkoordinator AKO Anforderungen vom Zentralprozessor ZP und dem Eingabe-Ausgabe-Prozessor EAP gestellt dann S folgendes: ^g ' ^{dann gllt}

Die Aufrechterhaltung der Simultanarbeit zwischen Programmen und Eingabe-Ausgabe-Verkehr und die leichte Flüchtigkeit elterner often (Lochtarie) ve ! langen die Bevorzugung des Eingabe-Ausgabe-Prozessors Die schnelle Bedienung lbihi

einer ZeiJn „ήπ
die ?

V' ^ßl' ^Q2> * ^{und F kann aus} f ° T"*"' ^{Die TabeHe ha}' ?.^palten· ^{In der ersten S}P^{alte sind}

Tf' ^{In der Zweiten SpaIU} der Anforderungen A 1 zum Zeit-

^ Ψ^ ΐ" i⁰^" ^{dCr M}" ^ZeitP^unkt ^. ^{in der vierter} ^ ^des Q^ualinkators ßl zum Zeitf . ⁱⁿ der fünften Spalte der Zustand des Qua-

Si? H?²p,^Umii^eitpunkt ^' ^{in der S}P^{alte6 dei} £? ^ κ ^^hP"^FloP^{s F}™ zum Zeitpunkt iV-1,

ZefnuÄ^,⁰^ ^{ZUStand deS} ^^^FFV _Pin? f ^~ ^{h m der achten S}P^{alte der Zu}- ^^{Γ Aus}8^än8^{e Mo bis M} 2, bei Vorliegen ^Eto8angsöß i d t

or
fTderungen

nf.nlf f""^kt

ⁱⁿ

gg ingabeAusgabe-Pro- Ü

zessors. Die schnelle Bedienung lebenswichtieer ao l_{r Q} ^ 8ⁿ8^{e Mo bis M} 2, bei Vorliegen Alarme durch den Zentralprozeslor verlangt efne Snahff⁸^^{11 Eto}8angsgrößen, in der neunten Bevorzugung des Zentralprozessors η I? μ ^{Zustand des} Flip-Flops FFK zum Zeit-

" J? ^{der zehnte Slt d Zd d}

Alarme durch den Zentralprozesl

Bevorzugung des Zentralprozessors. η I? μ ^{stand des} Flip-Flops FFK zum Zeit

Die Anforderungen des Zentralprozessors und des FHn Pinne" FrJ? ^{der zehnten S}P^{alte der Zustand des} Emgabe-Ausgabe-Prozessors werden darum durch ie ^Ηιρ"^ΗοΡ^{8 FFV 2um} Zeitpunkt N dargestellt. einen zusätzlichen Qualifikator (Ql, Q 2) eekenn 31

zeichnet. Diesen Qualifikatoren sind folgende Bedeutungen zugewiesen: ^ö

° 1

f ⁿ

ί S

— -- 1—-ναουι vvaiici, uis aer tin-

gabe-Ausgabe-Prozessor EAP keine Speicherzyklen mehr beansprucht. ^J

, ^Ql. ⁼ °^{: der} Zentralprozessor verlangt zu Lasten *° des Eingabe-Ausgabe-Prozessors EAP die Zuteilung einer Mindestmenge an Speicherzyklen.

02 = 1: der Eingabe-Ausgabe-Prozessor EAP fordert gekettete Speicherzyklen.

Q2 = O: der Eingabe-Ausgabe-Prozessor EAP verzichtet auf gekettete Speicherzyklen

Den Qualifikator Ql kann der Zentralprozessor leicht aus in der Regel sowieso vorhandenen Zustands-Flip-Flops ableiten. Der Qualifikator Q 2 wird s° darm erzeugt wenn der Eingabe-Ausgabe-Prozessor EAP unmittelbar nacheinander Speicherzyklen benötigt.

Ein Ausführungsbeispiel der Warteschlangensteue rung des Arbeitsspeicherkoordinators ist in Fi α λ « h-n -~ dargestellt Die Schnittstelle zum Eingabe^Ausibe- SSp*"^{1 e} Prozessor ist mit EAPS, die Schnittstelle zum Zen ^Aus^^be-^prozessor tralprozessor mit ZPS bezeichnet Einem kombinatorischen Netzwerk Kl, das z, B. als Festwertspeicher aosgebfldet sein kann, wird der Qualifikator Ql von 6o der Schnittstelle ZPS, der Qualifikator Q2von der Schnittstelle EAPS zugeleitet Die Anforderungen Al des Zentralprozessors bzw, die Anforderungen A2aes Eingabe-Ausgabe-Frozessors werden einem Register RE zugeführt und gelangen von dort zum 6, Festwertspeicher JCi. Durch den Festwertspeicher werden mit Hilfe der Qualifikatoren β 1 und Q 2 entweder Anforderungen des Zentralprozessors

f 0

Α'

^X
λ'

^M M

⁰ 2

2
i 2 l

°
1

1
l
1
O

M201

¹
° ^X

^{X x}

M
M
M
M

2 2 l 2 2 2

1 1 O 1 1 1

if V^{r Tabel!e} bedeutet, daß der Wert an lle ohne Belang ist.

I ?^i& ΐ^{6 Verfl}ältaisse, wenn keine Anfor^egt* ^{Die 2}^^{11 2} W» 5 zeigen die Ver^eine ^fo^ning vom Eingabe- ^βΆ die Zeilen 6 und 7, wenn vom Zentralprozessor gestellt ⁶" ^{8 bis 15}' ^wen° vom Eingabe- ^{wd vom} Zentralprozessor gleich- ^» an den Arbeitespeicherkoordi-^We[^den' ^{Aus der} Spalte« kann abge-^{Welcher Aus}fiang WO bis M2 aktiviert

^{die Ents}cheidung, welche Anforde-Ww? ^⁵*⁶ *»*«** wird, der Typ der An^iorderunS ™d <«e Vorgeschichte bewertet
tJ^o? Zentralprozessor und der Eingabe-Ausgabe-Prozessor zu aisfeinanderfolgenden Entschei-

dungszeitpunkten für einen gewissen Zeitraum stets gleichzeitig Anforderungen mit den Qualifikationen Ql und Ql — 0 stellen, dann alternieren, gesteuert von einem der beiden Status-Flip-Flops die Speicherzuteilungen an die beiden Einheiten im Verhältnis 1:1. Dadurch wird erreicht, daß der Eingabe-Ausgabe-Verkehr nicht zu stark beeinträchtigt wird oder der Zentralprozessor zu wenig begünstigt wird.

Das erfindungsgemäße Verfahren hat folgende Vorteile: Fehlerhaft arbeitende periphere Einheiten können ohne weiteren Schaden für das Datenverarbeitungssysterai unwirksam gemacht werden, wenn im Maskenregister die zugeordnete Maskenstelle entsprechend eingestellt wird. Dadurch können die Unterbrechungs- und Datenanforderungen von der peripheren Einheit nicht mehr bearbeitet werden.

Eine Wartung am laufenden System ist möglich, da über die Maskenregister für ein zu überprüfendes Gerät die Unterbrechungs- und Datenanforderungen unterdrückt werden können. Die Einstellung der Maskenregister kann dabei durch Spezialanweisungen am Bedienungsblattschreiber in das System eingegeben werden.

Haltbefehle an die peripheren Einheiten erübrigen sich, da wiederum mit Hilfe der Maskenregister die Unterbrechungs- und Datenanforderungen von peripheren Einheiten unterdrückt werden können.

Die Reaktionszeit auf periphere Unterbrechungsereignisse verkürzt sich, da Unterbrechungsanforderungen gegenüber Datenanforderungen bevorzugt sind.

Der Beschäftigungsgrad der Peripherie und die Auslastung der Summendatenrate steigen an, da Befehle und Unterbrechungsanforderungen gegenübei Datenanforderungen bevorzugt sind.

Die Reaktionszeit auf periphere Unterbrechungs ereignisse kann in bestimmten Zentralprozessorzu ständen garantiert werden.

Hierzu 2 Blatt Zeichnungen

Claims (10)

Patentansprüche:

1. Verfahren zur Festlegung der Reihenfolge,

in der mehrere von mehreren Einheiten einer Datenverarbeitungsanlage an eine Einheit der Datenverarbeitungsanlage gestellte Anforderungen verschiedenen Typs durch eine Warteschlangensteuerung abgearbeitet werden, bei dem die Einheit, der die Anforderungen gestellt werden, ein Eingabe-Ausgabe-Prozessor ist und die anderen Einheiten periphere Geräte und ein Zentralprozessor sind und bei dem Anforderungen Maskenbefehle, Eingabe-Ausgabe-Befehle, Daten- und Unterbrechungsanforderungen sind, dadurch gekennzeichnet, daß die Warteschlangensteuerung entsprechend dem Typ der Anforderungen zuerst die Abarbeitung der Maskenbefehle, anschließend der Unterbrechungsanforderungen der peripheren Geräte bzw. der ^ao Eingabe-Ausgabe-Befehle und schließlich der Datenanforderungen der peripheren Geräte veranlaßt, und daß bei Vorliegen mehrerer Anforderungen des gleichen Typs die Abarbeitung dieser Anforderungen auf bekannte Weise nach der Art der anfordernden Einheit erfolgt.

2. Verfahren zur Festlegung der Reihenfolge, in der mehrere von mehreren Einheiten einer Datenverarbeitungsanlage an eine Einheit der Datenverarbeitungsanlage gestellte Anforderungen verschiedenen Typs durch eine Warteschlangensteuerung abgearbeitet werden, bei dem mindestens zwei Einheiten gleichzeitig Anforderungen an einen Arbeitsspeicherkoordinator stellen können, dadurch gekennzeichnet, daß die Warteschlangensteuerung die Anforderungen der Einheiten nach der Art der vorher erledigten Anforderungen und auf bekannte Weise entsprechend nach den Prioritäten der Einheiten festgelegter Qualifikatoren (Q) bearbeitet. 4<>

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Warteschlangensteuerung die Abarbeitung von Eingabe-Ausgabe-Befehlen, die einen Datenverkehr über Anschlußstellen fordern, deren Nummer kleiner/gleich ist der Nummer der Anschlußstellen der die Unterbrechung fordernden peripheren Einheiten, zuerst veranlaßt.

4. Verfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß die Warteschlangensteuerung mit Hilfe von Maskenbefehlen Unterbrechungsanforderungen und Datenanforderungen unterdrückt.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Einstellung der Maskenregister in einem Ausgabeprozessor durch eine Schaltungsanordnung erzeugt wird.

6. Verfahren nach Anspruch 2, bei dem zwei gleichzeitig anfordernde Einheiten vorgesehen sind, dadurch gekennzeichnet, daß bei gleichzeitigem Vorliegen von Anforderungen von beiden Einheiten die Einheit mit der niederen Priorität mit Hilfe eines ersten Qualifikators (Q 1) die Zuteilung einer Mindestmenge von Speicherzyklen zu Lasten der Einheit mit der höheren Priorität fordert (Ql = 0) und die Einheit mit der höheren Priorität mit Hilfe eines zweiten Qualifikators (Q 2) die Zuteilung von geketteten Speicherzyklen zu Lasten der Einheit niederer Priorität fordert (Q 2 = 1), daß die Warteschlangensteuerung bei gleichzeitigem Vorliegen von Anforderungen von beiden Einheiten eine Verbindung mit der Einheit niederer Priorität aufbaut, wenn Ql = O und vorher ein Verkehr mit der Einheit höherer Priorität stattgefunden hat, wobei dieser vorausgegangene Verkehr keine geketteten Speicherzyklen verlangt hat, und daß die Warteschlangensteuerung bei Vorliegen von Anforderungen von beiden Einheiten eine Verbindung mit der Einheit höherer Priorität aufbaut, wenn Ql=I ist, oder wenn Ql = O ist und vorher kein Verkehr mit der Einheit höherer Priorität oder ein Verkehr mit Kettungsverlangen gegeben war.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Einheit höherer Priorität ein Eingabe-Ausgabe-Prozessor (EAP) und die Einheit niederer Priorität ein Zentralprozessor (ZP) ist.

8. Vorrichtung zur Ausführung des Verfahrens nach Anspruch 7, gekennzeichnet durch einen Festwertspeicher (Kl), der an seinem ersten Ausgang (MO) ein Signal abgibt, wenn keine Anforderungen vom Zentralprozessor (ZP) und Eingabe-Ausgabe-Prozessor (EAP) anliegen, der an seinem zweiten Ausgang (Ml) ein den Verbindungsaufbau mit dem Zentralprozessor (ZP) verursachendes Signal abgibt, der an seinem dritten Ausgang (M 2) ein den Verbindungsaufbau mit dem Eingabe-Ausgabe-Prozessor (EAP) verursachendes Signal erzeugt, der an seinem vierten Ausgang ein ein erstes Flip-Flop setzendes Signal (K) abgibt, wenn ein geketteter Speicherzyklus stattfindet, der an seinem fünften Ausgang ein ein zweites Flip-Flop setzendes Signal (V) abgibt, wenn eine Anforderung (A 2) vom Eingabe-Ausgabe-Prozessor (EAP) abläuft und dem die Qualifikatoren (Ql, Q 2) und die Anforderungen (A 1 bzw. A 2) vom Zentralprozessor (ZP) bzw. vom Eingabe-Ausgabe-Prozessor (EAP) zugeführt werden und der mit dem Ausgang des ersten und des zweiten Flip-Flops verbunden ist.

9. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 5, gekennzeichnet durch eine Warteschlangensteuerung mit einem Anforderungsdecoder (Dl), der zwischen von den peripheren Geräten kommenden Unterbrechungsanforderungen und Datenanforderungen unterscheidet, mit einem ersten Register (AR 1) für die Unterbrechungsanforderungen, mit einem zweiten Register (A R 2) für die Datenanforderungen, mit einem ersten, dem ersten Register (ARl) zugeordneten Maskenregister (Ml), mit einem zweiten, dem zweiten Register (AR2) zugeordneten Maskenregister (M 2), mit einer ersten und zweiten Koinzidenzschaltung (Ul, U2), die nur die Anforderungen weiterleitet, für die in den Maskenregistern (Ml,M2) die zugeordneten Maskcnstelien gesetzt sind, mit einem logischen Netzwerk (i/3, UA, 05, 06, 01), dem die durch die Maskenregister ausgewählten Unterbrechungsanforderungen und Datenanforderungen zugeführt werden und das Unterbrechungsanforderungen und nur für den Fall, daß keine Unterbrechungsanforderungen vorliegen, Datenanforderungen

weiterleitet, mit einem Prioritätsnetzwerk (PR), der Art der anfordernden Einheiten gebildet werden, das aus der Zahl der Unterbrechungsanforderun- Es ist weiterhin bekannt, Anforderungen in der

oder Dateiianforderungen eine Anforderung Reihenfolge ihres zeitlichen Auftretens in einer auswählt, mit einer Vergleichsschaltung (Kl), die Warteschlange anzuordnen und in dieser Reihenfolge

■""" " 5 auch abzuarbeiten. Bei diesem Verfahren wird aber

auf die Art der anfordernden Einheit und auf den
Typ der Anforderung keine Rücksicht genommen.

auswählt,

die Nummern (/Vl) der Anschlußstellen für die Eingabe-Ausgabe-Befehle mit den Nummern der Anschlußstellen der vom Prioritätsnetzwerk (PR) ausgewählten Anforderungen (P 1) vergleicht und bei N < Pl ^^{η erstes} Signal und bei N> P1 i

Vielmehr werden alle Anforderungen als gleichwertig
behandelt.

ein zweites Signal abgibt und mit einem koirbi- io Es ist schließlich bekannt, den verschiedenen

torischen Netzwerk (K), das an einem ersten Arten der Anforderungen verschiedene Prioritäten zu

Ausgang^ 1) bei Vorliegen von Maskenbefehlen geben. Dabei kann den verschiedenen Anforderungen

ein Signal abgibt, das an seinem zweiten Ausgang ein verschiedenes Gewicht zugeordnet werden. Die

/£ 2) bei Auswahl von Eingabe-Ausgabe-Befehlen Abarbeitung der verschiedenen Anforderungen er-

ein Signal abgibt, das an einem dritten Ausgang 15 folgt dann entsprechend ihrem Gewicht. Bei dem

(ES) bei Auswahl von Unterbrechungsanforde- bekannten Verfahren ist jedoch nicht angegeben,

runeen ein Signal abgibt, und das an einem vier- welchem Anforderungstyp welche Priorität zugeord-

tpn Auseane (E4) bei Auswahl von Datenanfor- net wird. Es ergibt sich auch nicht, ob die Abarbei-

derungen ein Signal abgibt. tung von Anforderungen nicht auch nach anderen

10 ""Vorrichtung nach Anspruch 9, gekenn- 20 Kriterien erfolgen kann.

vpirhnet durch ein kombinatorisches Netzwerk Die der Erfindung zugrunde liegende Autgaoe

maus einem Festwertspeicher. besteht darin, Verfahren und Vorrichtung η an zu-

(K) aus emc _v geben, bei denen die Reihenfolge der Abarbeitung

von Anforderungen von Einheiten einer Datenver-

arbeitungsanlage bei gleichzeitigem Zugriff zu einer

Einheit der Datenverarbeitungsanlage so festgelegt

wird, daß die Erledigung der Anforderungen durch

die Datenverarbeitungsanlage möglichst schnell er-