DE2324543C2 - - Google Patents

Info

Publication number
DE2324543C2
DE2324543C2 DE19732324543 DE2324543A DE2324543C2 DE 2324543 C2 DE2324543 C2 DE 2324543C2 DE 19732324543 DE19732324543 DE 19732324543 DE 2324543 A DE2324543 A DE 2324543A DE 2324543 C2 DE2324543 C2 DE 2324543C2
Authority
DE
Germany
Prior art keywords
data
adapter
interrupt
flip
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19732324543
Other languages
German (de)
English (en)
Other versions
DE2324543A1 (de
Inventor
Jaime Glendale Ariz. Us Calle
Richard Thomas Flynn
Marion Gene Phoenix Ariz. Us Porter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Inc
Original Assignee
Honeywell Bull Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Bull Inc filed Critical Honeywell Bull Inc
Publication of DE2324543A1 publication Critical patent/DE2324543A1/de
Application granted granted Critical
Publication of DE2324543C2 publication Critical patent/DE2324543C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)
DE19732324543 1972-05-15 1973-05-15 Steuerwerk fuer den einsatz zwischen einer zentralen verarbeitungseinrichtung und einer peripheren einrichtung sowie fuer dieses steuerwerk vorgesehener unterbrechungsmechanismus Granted DE2324543A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26033672A 1972-05-15 1972-05-15
US25321172A 1972-05-15 1972-05-15

Publications (2)

Publication Number Publication Date
DE2324543A1 DE2324543A1 (de) 1973-11-29
DE2324543C2 true DE2324543C2 (enrdf_load_stackoverflow) 1989-01-05

Family

ID=26943033

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732324543 Granted DE2324543A1 (de) 1972-05-15 1973-05-15 Steuerwerk fuer den einsatz zwischen einer zentralen verarbeitungseinrichtung und einer peripheren einrichtung sowie fuer dieses steuerwerk vorgesehener unterbrechungsmechanismus

Country Status (3)

Country Link
DE (1) DE2324543A1 (enrdf_load_stackoverflow)
FR (1) FR2185300A5 (enrdf_load_stackoverflow)
GB (1) GB1410838A (enrdf_load_stackoverflow)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363094A (en) 1977-12-29 1982-12-07 M/A-COM DDC, Inc. Communications processor

Also Published As

Publication number Publication date
GB1410838A (en) 1975-10-22
DE2324543A1 (de) 1973-11-29
FR2185300A5 (enrdf_load_stackoverflow) 1973-12-28

Similar Documents

Publication Publication Date Title
DE2657848C2 (enrdf_load_stackoverflow)
DE2722099C2 (enrdf_load_stackoverflow)
DE2714805C2 (enrdf_load_stackoverflow)
DE2846495C2 (de) Zentraleinheit
DE2755952C2 (enrdf_load_stackoverflow)
DE2829550C2 (enrdf_load_stackoverflow)
DE2316296C2 (de) Mikroprogrammierbarer Prozessor
CH522921A (de) Rechneranlage
DE2806024A1 (de) Speichersystem mit fehlerfeststell- und korrekturmoeglichkeit
DE2750721A1 (de) Ein/ausgabe-system
DE1524209A1 (de) Leitwerk fuer eine Rechenanlage
DE2030812A1 (de) Modulare Datenrechnersysteme
DE2755371A1 (de) Ein/ausgabe-verarbeitungssystem
DE2612139A1 (de) Ein/ausgang-steuerungssystem
DE69031782T2 (de) Verfahren zum Ersetzen von Speichermodulen in einem Computersystem und Computersystem zur Durchführung des Verfahrens
DE2612083A1 (de) Verfahren und vorrichtung zur ein/ausgang-datenverarbeitung
DE69027806T2 (de) Multifunktionskoppler zwischen einer zentralen Verarbeitungseinheit eines Rechners und verschiedenen Peripheriegeräten dieses Rechners
DE2629266A1 (de) Ein/ausgabe-system
DE2721623A1 (de) System zur bearbeitung eines zielsystemprogrammes
DE2747633A1 (de) Dv-system mit einer unterbrechungseinrichtung
EP0282877B1 (de) Verfahren und Einrichtung zur Steuerung der Fehlerkorrektur innerhalb einer Datenübertragungssteuerung bei von bewegten peripheren Speichern, insbesondere Plattenspeichern, eines Datenverarbeitungssystems gelesenen Daten
DE2831684C2 (de) Schaltungsanordnung zum Testen einer Bus-Schnittstellenlogik
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE2611975A1 (de) Dv-system mit einer einrichtung zur zuordnung von prozessen zu einem prozessor auf einer prioritaetsbasis
EP0110199B1 (de) Verfahren zum Steuern des Datentransfers zwischen einem Datensender und einem Datenempfänger über einen Bus mit Hilfe einer am Bus angeschlossenen Steuereinrichtung

Legal Events

Date Code Title Description
OD Request for examination
8127 New person/name/address of the applicant

Owner name: HONEYWELL BULL INC., MINNEAPOLIS, MINN., US

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee