DE2312494A1 - PROCESS FOR GENERATING TWO TRAINS OF ELECTRIC PULSES, WHOSE FREQUENCY RATIO IS NOT A WHOLE NUMBER - Google Patents
PROCESS FOR GENERATING TWO TRAINS OF ELECTRIC PULSES, WHOSE FREQUENCY RATIO IS NOT A WHOLE NUMBERInfo
- Publication number
- DE2312494A1 DE2312494A1 DE19732312494 DE2312494A DE2312494A1 DE 2312494 A1 DE2312494 A1 DE 2312494A1 DE 19732312494 DE19732312494 DE 19732312494 DE 2312494 A DE2312494 A DE 2312494A DE 2312494 A1 DE2312494 A1 DE 2312494A1
- Authority
- DE
- Germany
- Prior art keywords
- counter
- frequency
- down counter
- flop
- integer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
Description
dr. MÜLLER-BORE dipl-^hys. dr. MaNITZ difl.-chem. dr. DEUFEL DlPL-ING. FINSTERWALD DIPL.-ING GHÄMKOWdr. MÜLLER-BORE dipl- ^ hys. dr. MANITZ difl.-chem. dr. DEUFEL DlPL-ING. FINSTERWALD DIPL.-ING GHÄMKOW
München, den 13· März 1973 Hl/Sv - C 27OOMunich, March 13, 1973 Hl / Sv - C 27OO
SOGIETE GElEEAIiE UE CONSTRUCTIONS ELECTRIQüES ET MECAFIQUESSOGIETE GElEEAIiE UE CONSTRUCTIONS ELECTRIQüES ET MECAFIQUES
(ALSTHOM)(ALSTHOM)
Jo, Avenue Kleber, 75784 Paris Cedex 16,Jo, Avenue Kleber, 75784 Paris Cedex 16,
FrankreichFrance
Verfahren zum Erzeugen zweier Züge elektrischer impulse, deren Frequenzverhältnis keine ganze Zahl istMethod for generating two trains of electrical impulses whose Frequency ratio is not an integer
Die Erfindung betrifft ein Verfahren, das es gestattet, ausgehend von einem ersten Zug elektrischer Impulse mit einer Frequenz f. einen zweiten Zug von Impulsen mit einer Frequenz fo, wie .fρ = _1 zu erhalten, wobei Έ keine ganze Zahl ist.The invention relates to a method which, starting from a first train of electrical pulses with a frequency f. , Allows a second train of pulses with a frequency f o , such as .fρ = _1, to be obtained, where Έ is not an integer.
Ee ist bei üormalfrequenzgeneratoren mit Frequenzsynthese (cyrithetiseurs de frequence), bei denen die von einem Oszillator mit variabler Frequenz gelieferte Frequenz nach der Teilung durch eine Zahl mit einer festen Bezugsfrequenz verglichen wird, vorgeschlagen worden, die Genauigkeit unter Beibehaltung einer festen Bezugsfrequenz soweit wie möglich zuEe is normal frequency generators with frequency synthesis (cyrithetiseurs de frequence), in which those of an oscillator The frequency supplied with a variable frequency is compared with a fixed reference frequency after dividing it by a number it has been proposed to increase the accuracy as much as possible while maintaining a fixed reference frequency
3 0 9 8 3 9/11193 0 9 8 3 9/1119
verbessern, indem eine Teilung der Frequenz durch ~ζ.τ-nicht ganze Zahl N bewirkt wird. Das Verfahren besteht darin, wenn man eine Dezimale χ nach einer ganzen Zahl N. haben will, χ mal durch die ganze Zahl Np, die unmittelbar über der ganzen Zahl N. liegt, und 10 - χ'mal durch die ganze Zahl N. zu teilen. Hierzu wird ein Teiler benutet, der einen Zähler umfaßt, der durch !L teilt, und wird ein Impuls an dem Eingang des Zählers unterdrückt, wenn es erwünscht ist, daß dieser nur ein Signal liefert, wenn Np Impulse durch den Oszillator mit variabler Frequenz erzeugt worden sind (und folglich IL von dem Zähler empfangen worden sind).by dividing the frequency by ~ ζ.τ- not an integer N. The procedure consists in getting a decimal χ after an integer N. share. For this purpose a divider is used which comprises a counter which divides by! L, and a pulse at the input of the counter is suppressed if it is desired that the latter only supplies a signal when Np pulses are generated by the variable frequency oscillator (and consequently IL have been received by the meter).
Jedoch führt dieses Verfahren der Frequenzteilung zu einer sehr komplizierten Ausführungsform dann, wenn durchweine nicht ganze Zahl mit zwei oder drei Dezimalstellen geteilt werden soll, da dann hundert oder tausend Zeilen aufweisende Matrizen vorgesehen werden müssen.However, this method of frequency division leads to a very complicated embodiment when not divided by integer with two or three decimal places should be, since then one hundred or thousand lines having matrices must be provided.
Ein Ziel der Erfindung ist die Schaffung eines Verfahrens, mit dem auf wesentlich einfachere Weise ausgehend von einem ersten Zug elektrischer Impulse mit einer Frequenz f., der in einen Frequenzteileaj&intritt, an dem Ausgang des Frequenzteilers ein zweiter Zug von Impulsen mit einer Frequenz fo One aim of the invention is to create a method by which, starting from a first train of electrical pulses with a frequency f., Which enters a frequency divider aj &, a second train of pulses with a frequency f o
f
wie fp = _JL erzeugt werden kann, wobei N eine nicht ganzef
how fp = _JL can be generated, where N is not a whole
^N^ N
Zahl ist. Bei dem erfindungsgemäßen Verfahren wird der Frequenzteiler so gesteuert, daß er Zyklen mit M Teilungen ausführt, wobei jeder Zyklus sich aus a Teilungen durch die ganze Zahl N., die unmittelbar unterhalb der ganzen Zahl N liegt, und b = M - a Teilungen durch die ganze Zahl Np, die unmittelbar über der ganzen Zahl N liegt, zusammensetzt und die Zahlen M und a so gewählt sind, daß das Ergebnis der Teilung der Zahl a Nx. + b Np durch die Zahl M der ganzen Zahl N mit der gewünschten Näherung nahekommt.Number is. In the method according to the invention, the frequency divider is controlled in such a way that it executes cycles with M divisions, each cycle being composed of a divisions by the integer N, which is immediately below the integer N, and b = M - a divisions by the whole number Np, which is immediately above the whole number N, and the numbers M and a are chosen so that the result of dividing the number a N x . + b Np by the number M comes close to the integer N with the desired approximation.
309839/1119309839/1119
Der Vorteil dieses ersten Merkmals der Erfindung kann leicht mit Hilfe eines Beispiels erläutert werden. Hierzu wird eineThe benefit of this first feature of the invention can be readily appreciated can be explained with the help of an example. To do this, a
Zahl K gleich 2 1t . 104 *> 17,4532 gewählt. Dies ist die Zahl,Number K equals 2 1t . 10 4 *> 17.4532 elected. This is the number
36003600
die als richtig gefunden worden ist als Verhältnis zwischen den Frequenzen eines ersten Zuges von Taktsteuerimpulsen, die die dem Polarstrahl zugeordneten numerischen Zähler steuern, und eines zweiten Zuges von Taktsteuerimpulsen, die den dem Polarwinkel zugeordneten numerischen Zähler steuern, wobei die numerischen Zähler in einem nicht-linearen Rechner vorgesehen sind, der Koordinaten-Transformationen ausführt und eine Kodierung der in dem Rechner behandelten Information in ε-tochastisehen Signalen benutzt, die in D C B (binär kodierte Dezimale) kodiert sind. In dem Fall von rein binär kodierten stochastisehen Signalen ist es gleichfalls erforderlich, ein Verhältnis zwischen den Frequenzen der zwei ImpulsziUje, ausgedrückt in einer nicht ganzen Zahl, vorzusehen,which has been found to be correct as the ratio between the frequencies of a first train of timing pulses that control the numerical counters associated with the polar beam, and a second train of timing pulses corresponding to the Control numeric counters associated with polar angles, the numeric counters being provided in a non-linear calculator that performs coordinate transformations and a coding of the information processed in the computer in ε-tochastisehen signals used, which in D C B (binary coded decimals) are coded. In the case of purely binary coded random signals, it is also necessary to a ratio between the frequencies of the two impulses, expressed in a non-integer number, to be provided,
dao 2/1 χ 2 Q lautet, wobei Q die Anzahl der Stufen in den "3600dao 2/1 χ 2 is Q, where Q is the number of stages in the "3600
dem Polarstrahl zugeordneten Zählern ist. Es handelt sich DOi.-iit um einen wesentlichen Anwendungsfall für das erfindungsgemäße Verfahren, da die Einfachheit, die dieses mit sieb bringt, die Ausführung solcher Rechner bestimmt.is the counters associated with the polar beam. It is about DOi.-iit to an essential application for the invention Method, since the simplicity that this brings with sieve determines the execution of such computers.
Uix die Teilung einer Frequenz f. durch die Zahl 17,4532 zu erhalten, κε.-ΐ-± erfindungsgemäß vorgesehen werden, daß dnr teiler Zyklon mit elf Teilvorgängen ausführt, von denen ü ΐβΐα'οι^ρ.η^θ öurcL siebzehn und 5 Teilvorgänge durch achtzehn sir.'J. Da- so e.r-i,alkene Verhältnis zwischen der Frequenz f. und der ü'reque-.iz fo lautet somit : 17,4545, d.h. 17,4532 + C,001I. Uix to obtain the division of a frequency f. By the number 17.4532, κε.-ΐ- ± according to the invention it is provided that the cyclone carries out eleven partial processes, of which ü ΐβΐα'οι ^ ρ.η ^ θ öurcL seventeen and 5 sub-processes by eighteen sir.'J. So er-i, alkene ratio between the frequency f. And the ü'reque-.iz f o is thus: 17.4545, ie 17.4532 + C, 001 I.
Ep, wird soni'o f-..ae u-enaui^L·^ c von 0,0013 bei der Benutzung einer: Zyklus ziix. nur elf l'eilvorgängen. erreicht, während es bei '""jj:. 'jjO'i. ex*v;a:iiix;en bekannten Verfahren erforderlich wäre,Ep, becomes soni'o f - .. ae u-enaui ^ L · ^ c of 0.0013 when using a: cycle ziix. only eleven cases. reached while at '"" yy :. 'jjO'i. ex * v; a: iiix; en known procedures would be required
3098 39/11193098 39/1119
inn eine viermal geringere Genauigkeit zu erhalten, einen Zyklus mit zehn Teilvorgängen zu benutzen, und um eine doppelte Genauigkeit zu erhalten, einen Zyklus mit tausend Q?ei!vorgängen zu benutzen. "inn to get four times less accuracy, one cycle with ten sub-operations, and to obtain double precision, a cycle with a thousand operations to use. "
Wenn bei Anwendung des erfindungsgemäßen Verfahrens die Teilung einer Frequenz f. durch die Zahl 17,4-532 mit einer größeren Genauigkeit ausgeführt werden soll, können Zyklen mit 64 Teilvorgängen vorgesehen werden, von denen 35 Teilvorgänge durch 17 und 29 Teilvorgänge durch achtzehn, sind. Das so erhaltene Verhältnis zwischen der Frequenz f. und der Frequenz fp lautet dann 17,4531 oder 17,4532 - 0,0001.When using the method according to the invention, the division a frequency f. by the number 17.4-532 with greater accuracy is to be carried out, cycles with 64 sub-processes can be provided, of which 35 sub-processes are divided by 17 and 29 subtasks by eighteen, are. The ratio thus obtained between the frequency f. and the frequency fp is then 17.4531 or 17.4532 - 0.0001.
Mit dem oben erwähnten bekannten Verfahren kann eine fünfmal ""· geringere Genauigkeit, was indessen einen Zyklus von tausend Teilvorgängen erfordert, oder eine doppelte Genauigkeit, was jedoch einen Zyklus von zehntausend Teilvorgängen erfordert, erreicht werden.With the above-mentioned known method, an accuracy five times "" lower, which, however, corresponds to a cycle of a thousand Requires sub-operations, or double precision, but which requires a cycle of ten thousand sub-operations, can be achieved.
Erfindungsgemäß ist weiterhin gemäß einem anderen MerkmalAccording to the invention is also according to another feature
our cnour cn
vorgesehen, um eine Teilung mal/N. und mal durch ilo auszuführen, nicht auf die Zahl der an dem Aufwärts-Abwärts-Zähler (compteur-Göbompteur) ankommenden Impulse einzuwirken, sondern die Funktionsweise von diesem zu modifizieren, indem diesem ein sich um eine Einheit-unterscheidender Anfangszustand gegeben wird. Wenn beispielsweise der Aufwärts-Abwärts-Zähler abzieht bzw. abwärts zählt, wird er nach jeder Zählung zu einem -Anfangszustand zurückgeführt, der entweder siebzehn oder achtzehn in dem oben erläuterten Beispiel lautet.provided to a division times / N. and to execute it by il o , not to affect the number of impulses arriving at the up-down counter (compteur-Göbompteur), but to modify the way it works by giving it an initial state that differs by one unit. For example, if the up-down counter declines, it is returned to an initial state after each count, which is either seventeen or eighteen in the example explained above.
Dieser Anfangszustand kann vorteilhafterweise durch eine logische Binär-Kippstufe modifiziert werden, deren Ausgang mit dem Aufwärts-Abwärts-Zähler verbunden ist.This initial state can advantageously by a logical binary flip-flop can be modified, its output connected to the up-down counter.
309839/1119309839/1119
Diese logische Kippstufe kann einen Befehl zur Änderung des Zustandes an dem Ende jedes Zählarbeitsganges des Aufwärts-Abwärts-Zählers und/oder nach einer vorbestimmten Zahl von Zählvorgängen erhalten. Es kann außerdem vorteilhafterweise in die Leitung zwischen der logischen Kippstufe und dem Aufwärts-Abwärts-Zähler eine Logikschaltung eingesetzt sein, die die Signale, die sie von der Kippstufe erhält, komplementiert, und gesteuert wird, wenn der Aufwärts-Abwärts-Zähler eine bestimmte Zahl von Zählvorgängen ausgeführt hat.This logic flip-flop can be a command to change the state at the end of each counting operation of the up-down counter and / or after a predetermined one Number of counts obtained. It can also advantageously be put in the line between the logic flip-flop and the up-down counter a logic circuit can be used which the signals that they from the flip-flop is received, complemented, and controlled when the up-down counter has performed a certain number of counts.
Die Erfindung wird im folgenden anhand der Zeichnung beispielsweise beschrieben; in dieser zeigt:The invention is illustrated below with reference to the drawing, for example described; in this shows:
Mg. 1 ein Prinzipschema, gemäß dem es möglich ist, ausgehend von einer ersten Reihe von Impulsen mit der Frequenz f* eine zweite Reihe von Impulsen mit einer Frequenz f« wie f. / fρ = N zu erhalten, wobei Έ eine nicht ganze Zahl ist,Mg. 1 a principle scheme according to which it is possible, starting from a first series of pulses with the frequency f *, to obtain a second series of pulses with a frequency f «such as f. / Fρ = N, where Έ is a non-integer number is,
!ig. 2 ein Ausführungsschema für den Fall, in welchem die Zahl N 17,4532 beträgt und eine Genauigkeit von 0,001J ausreichend ist, und! ig. 2 an execution scheme for the case in which the number N is 17.4532 and an accuracy of 0.001J is sufficient is and
Fig. 3 ein Ausführungsschema für den Fall, in welchem eine Teilung durch dieselbe Zahl N mit einer Genauigkeit von 0,0001 erhalten werden soll.Fig. 3 is an embodiment scheme for the case in which a Division by the same number N should be obtained with an accuracy of 0.0001.
Nach Fig. 1 kommen Impulse mit der Frequenz f^ bei 1 an und werden direkt bei 2 verwertet, während sie gleichfalls bei 3 in einen programmierbaren Frequenzteiler 4- eintreten, der von einer Programmierungseinrichtung 5 Instruktionen bzw. Befehle erhält, bald durch IL· und bald durch Up gemäß einem Zyklus von M Seilvorgängen, wie es oben definiert ist, zu teilen, d.h. in. einem Zyklus teilt der Seiler 4- a mal durch N^According to Fig. 1, pulses with the frequency f ^ arrive at 1 and are used directly at 2, while they also enter a programmable frequency divider 4- at 3, the from a programming device 5 instructions or Receives orders, now by IL · and now by Up according to a To divide a cycle of M rope processes as defined above, i.e. in one cycle the ropemaker divides 4 a times by N ^
309839/1119309839/1119
und b mal durch N2) s0 ^aB gilt: —: jj = UT +£, wobei£and b times by N 2 ) s0 ^ aB applies: - : jj = UT + £, where £
der tolerierte Fehler ist. Es werden an'dem Ausgang 6 des Frequenzteilers Impulse mit der Frequenz fp erhalten.is the tolerated error. At the output 6 of the Frequency divider pulses with the frequency fp received.
In den Pig. 2 und 3 sind zwei Ausführungsformen der !feuereinrichtung 4 und der Programmierungseinrichtung 5 für den Pail einer Zahl N gleich 17,4532 dargestellt.In the pig. 2 and 3 are two embodiments of the fire device 4 and the programming device 5 for the Pail of a number N is shown equal to 17.4532.
Der Frequenzteiler umfaßt zwei reversible Binärzähler 7 und in Reihe. Diese aei Zähler weisen jeweils vier Stufen auf und es werden die vier Stufen des Zählers 7 und eine Stufe des Zählers 8, die die höchste Gewichtsstufe ist, benutzt. Die Gesamtheit dieser zwei Zähler ist für ein Abziehen bzw. Abwärtszählen voreingestellt und weist einen Anfangszustand von fünf benutzten Stufen auf, die in der Folge des zunehmenden Gewichtes dieser Stufen lauteni 1," O, O, O, 1 oder O, 1, O, 0, in Abhängigkeit davon, ob die Gesamtheit siebzehn oder achtzehn mit der Frequenz f. gegebene.Taktsteuerimpulse 3 zählen soll. Der eine dieser zwei Zustände wird in den anderen überführt, indem die Signale 0 und 1 an den Eingängen 9 und 10 des Zählers 7 invertiert bzw. umgekehrt werden.The frequency divider comprises two reversible binary counters 7 and in row. These aei counters each have four levels and the four levels of the counter 7 and one level of the counter 8, which is the highest weight level, are used. the All of these two counters are preset for counting down and have an initial state of five levels used, which are in the order of the increasing weight of these levels i 1, "O, O, O, 1 or O, 1, O, 0, depending on whether the total should count seventeen or eighteen with the frequency f. One of these two states is converted into the other by the signals 0 and 1 at the inputs 9 and 10 of the counter 7 can be inverted or reversed.
Bei der Ausführungsform in Fig. 2 umfaßt die Programmierungseinrichtung eine Kippstufe 11 und einen reversiblen Binärzähler mit vier Stufen 12, der für ein Abwärtszählen voreingestellt und für ein Teilen durch elf geschaltet ist. Ein Anfangssignal bzw. Auslösesignal kommt bei 13 an und liefert mittels einer UND-NICHT-Logikschaltung 14 an den Ausgängen der Kippstufe 11, die mit den Eingängen 9 und 10 des Zählers 7 verbunden sind, die Werte 0 bzw. 1, an den vier Stufen des Zählers 12 die Werte 1, 1, 0, 1 und mittels einer IMD-IUICHT-Logiksehaltung 15 und eines Inverters 16 an den drei benutzten Stufen mit den höchsten Gewicht der Gesamtheit der Zähler 7 und 8 die entsprechenden Werte O, 0, 1, wobei die nicht-benutzten Stufen des Zählers 8 immer den Wert 0 aufweisen.In the embodiment of Fig. 2, the programming means comprises a flip-flop 11 and a reversible binary counter with four levels 12, which are preset for counting down and switched to divide by eleven. An initial signal or trigger signal arrives at 13 and delivers by means of a AND-NOT logic circuit 14 at the outputs of flip-flop 11, which are connected to the inputs 9 and 10 of the counter 7, the values 0 or 1, at the four stages of the counter 12 the values 1, 1, 0, 1 and by means of an IMD-IUICHT logic circuit 15 and an inverter 16 on the three stages used with the highest weight of the totality of the counters 7 and 8 the corresponding values 0, 0, 1, with the unused levels of the counter 8 always have the value 0.
3098 3 9/11193098 3 9/1119
Der Ausgang 17 des Zählers 8 liefert einen Impuls über die Leitung 18 zu der Kippstufe 11, und über eine UND-NICHT-Logikschaltung 19 zu dem Ausgang 6, der Schaltung 15 und äem. Zähler 12. Somit erscheint, wenn die Zähler 7 und 8 siebzehn bei $ ankommende Taktsteuerimpulse gezählt haben, ein Impuls an dem Zähler 12 und die Zähler 7 und 8 werden in einen Anfangszustand zurückgeführt, der aufgrund der Tatsache, daß die Kippstufe 11 bei 9 und 10 die Werte 1 und liefert, einer Schaltung zum Teilen durch achtzehn entspricht (die Stufen des Zählers 7 nehmen dann die Werte 0, 1, 0, 0 und die Stufen des Zählers 8 die Werte 1, 0, 0, 0 an).The output 17 of the counter 8 supplies a pulse via the line 18 to the flip-flop 11, and via an AND-NOT logic circuit 19 to the output 6, the circuit 15 and the like. Counter 12. Thus, when counters 7 and 8 have counted seventeen clock control pulses arriving at $, a pulse appears on counter 12 and counters 7 and 8 are returned to an initial state which is due to the fact that flip-flop 11 is at 9 and 10 the values 1 and supplies, corresponds to a circuit for dividing by eighteen (the stages of the counter 7 then take on the values 0, 1, 0, 0 and the stages of the counter 8 take the values 1, 0, 0, 0).
Der Durchgang Biit abwechselnder Punktiorisweise der Zähler V und ο zum Teilen durch siebzehn und zum Teilen durch acht- :,chu dauert fort, bis der Zähler 12 elf Impulse erhalten hat 0*a3 192 Taktsteuerimpulsen bei 3 entspricht), in welchem Augenblick der Zähler 12 über einen Inverter 20 ein Signal zu. der Schaltung 14- schickt. Das Signal ruft das Erscheinen de.1 Werte 0 und 1 bei 9 bzw. 10, d.h. die Schaltung der Zähler 7 und 3 zum Teilen durch siebzehn und das Wiederanstoßen OGG Zählers 12 zum Teilen durch elf hervor. Ein neuer Zyklus nrit elf 'Ik:'ilvorgängen abwechselnd durch siebzeh und durch Bchuzehr.' ois^'-.'Uit erneut, indem zuerst mit einem Teilvorgang '"arch siebzehn »gestartet wird.The passage of the counters V and o to divide by seventeen and to divide by eight-:, chu continues until the counter 12 has received eleven pulses (0 * a3 corresponds to 192 clock control pulses at 3), at which moment the counter 12 a signal via an inverter 20. the circuit 14- sends. The signal calls for the appearance of de. 1 values 0 and 1 at 9 and 10 respectively, ie the circuit of the counters 7 and 3 for dividing by seventeen and the restarting of the OGG counter 12 for dividing by eleven. A new cycle nrit eleven 'Ik:' processes alternating through seventeen and through Bchuzehr. ' ois ^ '-.' Uit again by first starting with a sub-process'"arch seventeen».
ib:: vj^rden so eil" Impulse bei 6 für 192 bei 3 ankommende Imy;.l;;e ca-halter., v/as einem Verhältnis f^, / f? gleich 17,4545, 6.u. ii -t- 0,00-1;! entspricht.ib :: vj ^ rden so eil "impulses at 6 for 192 at 3 incoming Imy; .l ;; e ca-holder., v / as a ratio f ^, / f ? equal 17.4545, 6.u. ii -t- 0.00-1 ;! corresponds.
hit γλοά in Jj'i^. 3 dargestelltem Ausführung sb ei spiel ist es ":i.övlicn, e.uif; ^roi-ei's Jenaui-Kkoit zu erreichen. Bei diesem jfeuv.üfüiirungsbeii pic;l sind Zyklen mit 64 zwischen einem Tei-I'"?.: --rMi'C-li si et:; ein; Uno einem Teilen durch achtzehn wechseln-■-'3-: Ji1UHkCiOIiUZUiUtU-IOe:! dec Zäilers 7 und 8 realisiert, es sind ,jedoch drei tfuiilrbioririZustande zum Teilen durch siebzehn in drei f'.'v.'· >J. jj"unktioiu:zustände zum Teilen durch achtzehn substituierthit γ λοά in Jj'i ^. 3 shown embodiment s example it is ": i.ö v licn, e.uif; ^ roi-ei's Jenaui-Kkoit. In this jfeuv.üfüiirungsbeii pi c ; l cycles with 64 between a part I '" ?.: --rMi'C-li si et :; a; Uno one divide by eighteen alternate- ■ -'3-: Ji 1 UHkCiOIiUZUiUtU-IOe :! dec zäilers 7 and 8, there are, however, three tfuiilrbioriri states to divide by seventeen into three f '.' v. '· > J. jj "unktioiu: states to divide substituted by eighteen
3 0 9 8 3 9/11193 0 9 8 3 9/1119
worden, die normalerweise aufgrund dieses Wechselns aufgetreten wären. Auf diese Weise werden 64 Impulse bei 6 für 1117 "bei 3 ankommende Impulse erhalten, d.h. es wird das Verhältnis f^ / f2 gleich 17,4531 oder N-O,0001 erhalten.that would normally have occurred as a result of this switching. In this way 64 pulses are obtained at 6 for 1117 "for 3 incoming pulses, ie the ratio f ^ / f 2 equal to 17.4531 or NO.0001 is obtained.
In dieser !Figur sind die Zähler 7 u·31^ 8 dargestellt, deren Steuerung für ein Seilen alternativ durch siebzehn und durch achtzehn mittels der Kippstufe 11 und deren Anstoßen durch ein Signal 13 erfolgt, das immer in die Schaltung 15 eintritt, jedoch ebenfalls direkt über eine Leitung 21 an der Kippstufe' 11 ankommt.In this figure, the counters 7 u · 31 ^ 8 are shown, whose control for a rope takes place alternately through seventeen and eighteen by means of the flip-flop 11 and their triggering by a signal 13 which always enters the circuit 15, but also directly Arrives at the flip-flop stage 11 via a line 21.
Der Zähler 12 ist durch eine Einrichtung ersetzt, die in einem Zyklus von 64 Funktionszuständen, von denen der erste ein Funktionszustand zum Teilen durch siebzehn ist, den 16ten, 32sten und 48sten Funktionszustand markiert, die normalerweise Funktionszustände zum Teilen durch achtzehn wären, und sie durch Funktionszustände zum Teilen durch siebzehn ersetzt.The counter 12 is replaced by a device which in a cycle of 64 functional states, of which the first is a health to divide by seventeen, marking the 16th, 32nd, and 48th health states that are normally Functional states to divide by eighteen would be, and they replaced by functional states for sharing by seventeen.
Es wird hierzu ein reversibler Binärzähler 22 mit vier Stufen benutzt, der bei 23 einen Impuls Jedesmal empfängt, wenn die Zähler 7 u&d 8 gemäß ihrem Funktionszustand siebzehn oder achtzehn Impulse an ihrem Eingang 3 gezählt haben, der bei dem Wert null ausgelöst wird und der einen Impuls bei 24 jedesmal liefert, wenn er sechzehn Impulse bei 23 empfangen hat.A reversible binary counter 22 with four stages is used for this purpose is used, which receives a pulse at 23 every time the Counters 7 u & d 8 according to their functional status seventeen or have counted eighteen pulses at their input 3, which is triggered at the value zero and the one pulse at 24 each time returns when it has received sixteen pulses at 23.
Der bei 24 erzeugte Impuls wird durch eine OTD-UTCHT-Logikschaltung 25 und einen Inverter 26 zu "EXKLUSIVE-ODER"-Schaltungen 27 und 28 übertragen, die es ermöglichen, die Ausgänge der Kippstufe 11 vor deren Eintritt bei 9 und 10 in den Zähler 7 z~& komplementieren bzw. ergänzen.The pulse generated at 24 is transmitted through an OTD-UTCHT logic circuit 25 and an inverter 26 to "EXCLUSIVE-OR" circuits 27 and 28, which enable the outputs of the flip-flop 11 before it enters the counter at 9 and 10 7 z ~ & complement or supplement.
Da der 64ste Funktionszustand nicht geändert werden darf und eine Teilung durch achtzehn bleiben muß, empfängt eine u-esamtheit 29 von zwei Kippstufen, die durch vier teilt, den AusgangSince the 64th functional status must not be changed and a division by eighteen must remain, receives an unity 29 of two flip-flops, dividing by four, the output
309839/1119309839/1119
des Zählers 22 über einen Inverter 31 und erzeugt alle vier von dem Zähler 22 ausgesendete Impulse ein Signal an den Ausgängen 32, 33, das über eine UND-HIOHiC-Iiogikschaltung 34 zu einer Schaltung 25 übertragen wird, um dadurch die Wirkung des gleichzeitig bei 24- ausgesendeten Impulses zu unterdrücken. of the counter 22 through an inverter 31 and generates all four from the counter 22 emitted pulses a signal at the outputs 32, 33, which via an AND-HIOHiC logic circuit 34 to a circuit 25 is transmitted to thereby the effect of the pulse transmitted at the same time at 24-.
Die zwei oben beschriebenen Ausführungsbeispiele zeigen die Möglichkeit, wie ein nicht ganzes Verhältnis zwischen zwei Frequenzen realisiert werden kann und dazu nur übliche Logikschaltungen benutzt werden brauchen. Das Verhältnis zwischen den Frequenzen kann so nahe, wie es gewünscht, ist, an dem theoretischen Verhältnis liegen=The two embodiments described above show the possibility of such an incomplete relationship between two Frequencies can be realized and for this only usual logic circuits need to be used. The ratio between the frequencies can be as close to that as it is desired theoretical ratio lie =
- Patentansprüche -- patent claims -
309839/1119309839/1119
Claims (6)
Frequenz f^ w^e ^p * w— erhalten werden kann, wobei i eine nicht ganze Zahl ist, dadurch g e k e η η zeichnet, daß der Frequenzteiler so gesteuert wird, daß er Zyklen mit M Teilvorgängen ausführt, wobei sich jeder Zyklus aus a Teilvorgängen durch die ganze Zahl IL, die unmitEbelbar unter der Zahl N liegt, und b β M - a Teilvorgängen durch die ganze Zahl N^, die unmittelbar über der Zahl Ή liegt, zusammensetzt, und daß die Zahlen M und a so gewählt werden, daß das Ergebnis der Teilung der Zahl a L + b Ia durch die Zahl M der nicht ganzen Zahl Έ mit der gewünschten Näherung nahekommt.1
Frequency f ^ w ^ e ^ p * w - can be obtained, where i is a non-integer, characterized geke η η indicates that the frequency divider is controlled to perform cycles with M sub-operations, each cycle being a Sub-processes by the integer IL, which is directly below the number N, and b β M - a sub-processes by the integer N ^, which is immediately above the number Ή , and that the numbers M and a are chosen so, that the result of dividing the number a L + b Ia by the number M of the non-integer number Έ comes close to the desired approximation.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7208729A FR2176191A5 (en) | 1972-03-13 | 1972-03-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2312494A1 true DE2312494A1 (en) | 1973-09-27 |
Family
ID=9095123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732312494 Pending DE2312494A1 (en) | 1972-03-13 | 1973-03-13 | PROCESS FOR GENERATING TWO TRAINS OF ELECTRIC PULSES, WHOSE FREQUENCY RATIO IS NOT A WHOLE NUMBER |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS493555A (en) |
| DE (1) | DE2312494A1 (en) |
| FR (1) | FR2176191A5 (en) |
| IT (1) | IT983537B (en) |
| NL (1) | NL7303456A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2466905A1 (en) * | 1979-09-27 | 1981-04-10 | Communications Satellite Corp | HIGH RESOLUTION FREQUENCY SYNTHESIZER |
| DE3114062A1 (en) * | 1981-04-07 | 1982-10-28 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Circuit arrangement for clock conversion |
| DE4016951C1 (en) * | 1990-05-25 | 1991-08-29 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | Dividing frequency of input signal - using counters for positive and negative flanks of pulses and decoding signals from results |
| DE19519321A1 (en) * | 1995-05-26 | 1996-11-28 | Gerhard Kultscher Ind Elektron | Frequency divider with dual or octal or decimal or hexadecimal divisor input |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5633555Y2 (en) * | 1977-07-30 | 1981-08-08 | ||
| JP3425976B2 (en) * | 1991-10-17 | 2003-07-14 | 真作 森 | Frequency conversion circuit |
-
1972
- 1972-03-13 FR FR7208729A patent/FR2176191A5/fr not_active Expired
-
1973
- 1973-03-12 IT IT2145473A patent/IT983537B/en active
- 1973-03-12 NL NL7303456A patent/NL7303456A/xx unknown
- 1973-03-13 DE DE19732312494 patent/DE2312494A1/en active Pending
- 1973-03-13 JP JP2864173A patent/JPS493555A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2466905A1 (en) * | 1979-09-27 | 1981-04-10 | Communications Satellite Corp | HIGH RESOLUTION FREQUENCY SYNTHESIZER |
| DE3114062A1 (en) * | 1981-04-07 | 1982-10-28 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Circuit arrangement for clock conversion |
| DE4016951C1 (en) * | 1990-05-25 | 1991-08-29 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | Dividing frequency of input signal - using counters for positive and negative flanks of pulses and decoding signals from results |
| DE19519321A1 (en) * | 1995-05-26 | 1996-11-28 | Gerhard Kultscher Ind Elektron | Frequency divider with dual or octal or decimal or hexadecimal divisor input |
Also Published As
| Publication number | Publication date |
|---|---|
| IT983537B (en) | 1974-11-11 |
| JPS493555A (en) | 1974-01-12 |
| NL7303456A (en) | 1973-09-17 |
| FR2176191A5 (en) | 1973-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2255198C2 (en) | Pulse frequency divider circuit | |
| DE1591872A1 (en) | Circuit arrangement for determining the synchronism between two frequencies | |
| DE2915944A1 (en) | METHOD FOR GENERATING ELECTRICAL SIGNALS AND ARRANGEMENT FOR CARRYING OUT THE METHOD | |
| DE2051432A1 (en) | Numerical machine tools position control | |
| DE1201406B (en) | Digital frequency divider adjustable in its division factor | |
| DE1185404B (en) | Fault detection system | |
| DE2312494A1 (en) | PROCESS FOR GENERATING TWO TRAINS OF ELECTRIC PULSES, WHOSE FREQUENCY RATIO IS NOT A WHOLE NUMBER | |
| DE1274217B (en) | Pulse repetition frequency converter for specifying speed components in a digital position control | |
| DE2543355C3 (en) | Circuit arrangement for generating signals of a multi-frequency code | |
| DE1947381A1 (en) | Signal generation circuits | |
| DE2224140A1 (en) | Switching mechanism for translating the locking of one of several two-pole switches into a corresponding serial bit code | |
| DE1438958A1 (en) | Numerical position control, especially for machine tools | |
| DE1278765B (en) | Device for error monitoring in a data processing system | |
| DE2114766A1 (en) | Input device | |
| DE3230329C2 (en) | ||
| DE2426648C3 (en) | Circuit arrangement for generating interpolation pulses | |
| DE1925917C3 (en) | Binary pulse frequency multiplier circuit | |
| DE1256689C2 (en) | CLOCK GENERATOR WITH A DEVICE FOR SWITCHING OFF AND REACTIVATING THE CYCLE SIGNALS FROM ELECTRONIC DATA PROCESSING SYSTEMS IN THE CORRECT PHASE | |
| DE2430104A1 (en) | NUMERICAL CONTROL SYSTEM | |
| DE2756952C3 (en) | Digital tax rate for a self-commutated converter | |
| DE2149128B2 (en) | Method for frequency synthesis and circuit arrangement for carrying out the method | |
| DE2125092A1 (en) | Method and digital function generator for generating any digital function | |
| DE1292183B (en) | Circuit arrangement for phase correction of signals emitted by a clock generator by means of pulse-shaped control signals | |
| DE1001324C2 (en) | Circuit arrangement for generating at least one pulse at a time determined by an output pulse | |
| DE1524156B2 (en) | DIGITAL ELECTRONIC COMPUTER DEVICE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |