DE2264158C3 - Verfahren zur Erzeugung einer komprimierten Digitaldarstellung eines sichtbaren, zwei Tonwerte aufweisenden Bildes und Vorrichtung zur Durchführung des Verfahrens - Google Patents

Description

60

Bei einem herkömmlichen Faksimilesystem wird in einer Sendestation ein Bild oder eine Vorlage abgetastet und zur Übertragung in elektrische Videosignale umgesetzt. In der Empfangsstation werdei die empfangenen Videosignale einem Faksimile-Auf zeichnungssystem zugeführt, das eine Abbildung de Vorlage auf einem Aufzeichnungsblatt bzw. eine -folie wiedergibt. Wird jedoch jeder elektrische Im puls oder jedes Videosignal, der bzw·, das di< Schwärze bzw. die Helligkeit eines Flächenelemen tes oder eines Punktes des Bildes darstellt, übertragen, so steigen sowohl die Übertragungszeit als auct die Übertragungskosten stark an.

Um die Übertragungszeit eines solchen Faksimilesystems herabzusetzen, ist das Durchlaufdauer- bzw. »run length «-Kodierverfahren entwickelt und angewendet worden. Im allgemeinen wechseln bei den Flächenelementen oder Punkten längs einer Abtastzeile eines Bildes nicht ständig die beiden Tonwerte, nämlich schwarz und weiß. Vielmehr folgt immei eine Vielzahl von schwarzen bzw. weißen Bildelementen nacheinander. Infolgedessen weisen die durch Abtasten eines Bildes erhaltenen binären Abtastfunktionen im allgemeinen nacheinander eine Reihe binärer »1« und ebenso nacheinander eine Reihe binärer »0« auf. Die Anzahl von »1« bzw. »0«, die aufeinanderfolgen, wird als Durchlaufdauer oder »run length« bezeichnet. Bei dem »run length«- Kodierverfahren wird daher die Durchlaufdauer durch einen reinen Binärkode u. ä. kodiert, um auf diese Weise die Videosignale, die bei der einzelnen Übertragung zu lang wären, zu komprimieren.

Ein weiteres Verfahren zur Komprimierung der Faksimilesignale bzw. zur Verkürzung der Faksimile-Übertragungszeit ist das Delta-Kodierverfahren. Im allgemeinen ist die Korrelation zwischen zwei binären Abtastfunktionen benachbarter Abtastzeilen, die im geringen Abstand voneinander angeordnet sind, sehr groß, so daß die binären Abtastfunktionen der beiden Abtastzeilen im wesentlichen gleich sind oder sich höchstens in einigen Bits voneinander unterscheiden. Das Delta-Kodierverfahren beruht auf dieser empirisch festgestellten Tatsache.

Insbesondere die beiden binären Abtastfunktionen von zwei benachbarten Abtastzeilen werden Bit für Bit miteinander verglichen, so daß das Signal »1« erzeugt wird, wenn die Bits an den entsprechenden Stellen der beiden binären Abtastfunktionen verschieden sind, jedoch das Signal »0« erzeugt wird, wenn die Bits an den entsprechenden Stellen miteinander übereinstimmen. Ein auf diese Weise erhaltenes, aus binären »0« und binären »1« bestehendes, neues Bitmuster kann dann beispielsweise mittels des oben beschriebenen »run length«-Kodierverfahrens weiter komprimiert und zu einer Empfangsstation gegeben werden. Die Folgefrequenz der binären »1« in dem komprimierten Bitmuster ist daher erheblich niedriger als in dem ursprünglichen Bitmuster, während die Folgefrequenz der binären »0« höher wird. Der Signal- oder Datenverdichtungsgrad kann daher im Vergleich mit einem Komprimierungsverfahren sehr verbessert werden, bei dem die ursprüngliche binäre Abtastfunktion unmittelbar in den Kode umgesetzt wird.

Video-Datenverdichtungssysteme der angegebenen Art sind beispielsweise in der DT-OS 15 12 654 bzw. den IRE Transactions on Communications Systems, September 1961, S. 215 bis 222, beschrieben.

Weiterhin ist aus der DT-OS 21 01447 eine Modifikation des Deltakodierverfahrens bekannt, bei der die binären Abtastfunktionen zweier benachhartpr

kbtastzeilen verglichen und Kodes für jeden Teil der Spurlänge erzeugt werden, der identisch mit dem der vorhergehenden Zeilenabtastfunktionen ist

Auch bei den bekannten und häufig verwendeten Verfahren dieser Art, insbesondere dem »Spurlängen-Kodieren« sowie dem Delta-Kodierverfahren enthält jedoch das Übertragungssignal eine verhältnismäßig hohe Redundanz.

Der Erfindung liegt deshalb die Aufgabe zugrunde

schwarzes Flächenelement darstellende Signal
und in das ein weißes Flächenelement darstellende
Signal »0« quantisiert. Die Ausgangssignale der
Quantisierangsschaltung 3 werden einer Abiastschal-5 tung 4 zugeführt, so daß sie in aus binären »1«- und
»O«-Signale bestehende Bitmuster umgesetzt werden,
die dann die schwarzen und weißen Flächenelemente
oder Punkte der Kopie 1 da^tellen. Die Ausgangssignale der Abtastschaltung 4 werden dann mittels
i Ddi d

diese bekannten Verfahren dahingehend zu verbes- 10 einer Datenverdichtungsschaltung S verdichtet und sern, daß die Redundanz benachbarter Zeilen des in einem Pufferspeicher 6 gespeichert. Die in dem Zeilenmusters besser ausgenutzt wird, um die Anzahl Pufferspeicher 6 gespeicherten, verdichteten Daten der zur Wiedergabe dieses Zeilenmusters erforder- werden mit einer geforderten Geschwindigkeit auslichen Bits beträchtlich zu reduzieren. gelesen, um so über ein Übertragungsmodem 7 auf Diese Aufgabe wird mit dem Verfahren nach An- 15 eine zu einer Empfangsstation führenden Übertraspruch 1 gelöst gungsleitung L übertragen zu werden. An der Emp-Die mit der Erfindung erzielten Vorteile liegen fangsstation werden die auf der Übertragungsinsbesondere in folgender Wirkungsweise: Die binä- leitung L übertragenen, verdichteten Daten mittels ren Abtastfunktionen von mindestens zwei benach- eines Empfangsmodems 8 empfangen und in einem barten Abtastzeilen werden in regelmäßigem Ab- 20 Pufferspeicher 9 gespeichert. Die verdichteten, in dem stand so ineinandergeschachtelt, daß sich ein zusam- Pufferspeicher 9 gespeicherten Daten werden mit mengefaßtes Bitmuster ergibt, in dem die Bits dieser einer bestimmten Geschwindigkeit ausgelesen, miibeiden Zeilen jeweils abwechselnd oder nach einem tels eines Dekodierers 10 in das ursprüngliche Bitanderen, vorbestimmten Muster auftreten. Dabei ist muster dekodiert und einer Faksimile-Aufzeichnungsdie Spurlänge der binären »1« oder »0« größer als »5 einheit 11 zugeführt, um so die Kopie 1 auf einem bei den ursprünglichen Zeilenabtastfunktionen. Das Aufzeichnungsblatt bzw. einer -folie 12 wiederheißt jedoch, daß bei dem zusammengefaßten Bit- zugeben.

muster die Wahrscheinlichkeit, daß sich das Bit »1« An Hand von Fig. 2 wird das der Erfindung zu-

in das Bit »0« ändert, oder umgekehrt, verglichen grundeliegende Prinzip beschrieben. In Fig. 2 (a) mit den ursprünglichen binären Zeileu-abtastfunk- 3° sollen die Bitmuster der benachbarten N-ten und tionen sehr viel geringer ist. Damit ist die Signal- der (N+l)-ten Abtastzeile dargestellt sein. Die zwei kompression des zusammengefaßten Bitmusters sehr Bitmuster werden dann, wie in Fig. 2 (b) dargestellt viel größer als die Kompression bei den Ursprung- ist, zusammengefaßt, so daß, wie in F i g. 2 (c) darliehen binären Abtastfunktionen. Dieses zusammen- gestellt ist, ein zusammengefaßtes Bitmuster erhalten gefaßte Bitmuster wird nun nach einem herkömm- 35 werden kann, in dem die Bitsignale des iV-ten und liehen Verfahren weiter komprimiert, wozu jedes be- des (N+ l)-ten Bitmusters abwechselnd angeordnet kannte Verfahren verwendet werden kann. sind. Aus dem in F i g. 2 (c) dargestellten, zusammen-

Das erfindungsgemäße Verfahren kann also die gefaßten Bitmuster ist ohne weiteres zu ersehen, daß Vorteile irgendeines bekannten Verfahrens ausnut- die Durchlaufdauer der binären »l'en« oder »O'en« zen, so daß der Wirkungsgrad des erfindungsgemä- 40 größer ist als die in den ursprünglichen Bitmustern, ßen Verfahrens immer besser ist, als der der be- Dies bedeutet, daß in dem zusammengefaßten Bitkannten, in der zweiten Stufe eingesetzten Verfahren, muster die Wahrscheinlichkeit, daß sich das binäre da die erste Stufe bereits eine erhebliche Verringe- Signal »1« in das binäre Signal »0« ändert oder rung der Redundanz bringt. umgekehrt, verglichen mit den ursprünglichen

Nachfolgend wird die Erfindung an Hand eines 45 Mustern, erheblich vermindert ist. Infolgedessen ist bevorzugten Ausführungsbeispieis näher erläutert, der Grad der Datenverdichtung des in F i g. 2 (c) wozu auf die Zeichnung Bezug genommen wird. Es dargestellten, zusammengefaßten Musters beträchtzeigt lieh größer als der der Datenverdichtung in den

Fig. 1 ein Blockschaltbild eines herkömmlichen ursprünglichen Mustern. Das zusammengefaßte Bit-Faksimilesystems, bei dem die Erfindung angewandt 5° muster wird, wie in F i g. 2 (d) dargestellt ist, dadurch ist, verdichtet, daß die Durchlaufdauer durch reinen

F i g. 2 eine Darstellung zur Erläuterung des Prinzips der Erfindung,

F i g. 3 ein Blockschaltbild einer bevorzugten Ausführungsform der Erfindung,

F i g. 4 ein Ablaufdiagramm zur Erläuterung der Arbeitsweise der Erfindung und

F i g. 5 ein Blockschaltbild einer Dekodierschaltung zum Dekodieren der mittels des in F i g. 3 dar-

Binärkode dargestellt ist. In F i g. 2 (d) stellen die Symbole 0 und (J) das Signal dar, das zur Unterscheidung der Durchlaufdauer der »l'en« bzw. der 55 Durchlaufdauer der »O'en« verwendet ist. Die verdichteten Daten oder das binärkodierte, in F i g. 2 (d) dargestellte, zusammengefaßte Bitmuster ist nur ein Beispiel für ein Daten verdichtungsverfahren; das zusammengefaßte Bitmuster kann auch durch ein an-

g g

gestellten Systems verdichteten Videosignale oder 60 deres einsprechendes Verfahren verdichtet werden, -daten. An Hand von F i g. 3 wird die Datenverdichtungs-

In F i g. 1 ist ein Blockschaltbild eines normalen schaltung 5, mit der das Datenverdichtungsverfahren

gemäß der Erfindung durchführbar ist, im einzelnen beschrieben. Die Datenverdichtungsschaltung 5 weist bi 101 bi 104 f

Faksimile-Systems dargestellt. Eine Kopie 1 wird mittels einer Abtasteinrichtung 2 abgetastet, so daß

g g, gg

die schwarzen und weißen Muster auf der Kopie 1 65 im allgemeinen vier Schieberegister 101 bis 104 auf,

in elektrische Videosignale umgesetzt werden. Die in denen jeweils ein Bitmuster für eine Abtastzeile

Ausgangssignale der Abtasteinrichtung 2 werden mit- gespeichert werden kann; weiterhin weist sie ODER-

tels einer Quantisierungsschaltung 3 in das ein Glieder 105, 106, 107, einen Kodierer 108, eine

beispielsweise in der US-PS 3055121 beschrieben ist, verwendet werden, so daß in der vorliegenden Beschreibung hierauf nicht im einzelnen eingegangen zu werden braucht.

Die verdichteten, in der vorbeschriebenen Weise erhaltenen Daten können dann in die ursprünglichen Bitmuster für die einzelnen Abtastzeilen mittels einer Datendehnungs- bzw. Expansionsschaltung, wie sie in dem Blockschaltbild in Fig. 5 dargestellt ist, gedehnt oder dekodiert werden. Die in ihrer Gesamtheit mit 10 bezeichnete Datenexpansionsschaltung, die zwischen das Pufferregister 9 und das Faksimile-Aufzeichnungssystem 11 geschaltet ist, weist einen Dekodierer 205 zum Dekodieren der verdichteten Da-

Steuereinheit 109 und eine Anzahl Steuerglieder G₁ bis G₁₂ auf. Die Verschiebungen in den Schieberegistern 101 bis 104 und das An-/Ausschalten der Steuerglieder G₁ bis G₁₂ werden entsprechend den von der Steuereinheit 109 zugeführten Takt- und 5 Taktsteuersignalen gesteuert. Der Kodierer 108 ist zwischen die Abtastschaltung 4 und das Pufferregister 6 geschaltet (siehe Fig. 1).

In F i g. 4 ist ein Ablaufdiagramm der An-/Ausschaltvorgänge der Steuerglieder G₁ bis G₁₂ entspre-¹ io
chend den Taktsignalen C₁ und C₂ dargestellt. Die
Steuerglieder G₁ und G₂ werden zum Zeitpunkt Z₁
angeschaltet, so daß das Bitmuster der ersten Abtastzeile von der Abtastschaltung 4 über die Steuerglieder G₁ und G₂ an das erste Schieberegister 101 15 ten in die Bitmuster der einzelnen Abtastzeilen, vier übertragen wird. Zum Zeitpunkt t₂ wird das Steuer- Schieberegister 201 bis 204 zum Speichern der dekoglied G₂ abgeschaltet, das Steuerglied G₃ aber an- dierten Abtastmuster für jede Abtastzeile, ein geschaltet während das Steuerglied G₁ angeschaltet ODER-Glied 206, eine Anzahl Steuerglieder G₁₃ bis bleibt, so daß das Bitmuster der zweiten Abtastzeile G₂₂ und eine Steuereinheit 207 auf. Die Schiebevon der Abtastschaltung 4 an das zweite Schiebe- ao register 201 bis 204 und die Steuerglieder G₁₃ bis G₂₂ register 102 über das Steuerglied G₃ übertragen wird. werden entsprechend den von der Steuereinheit 207 In ähnlicher Weise wird zum Zeitpunkt i₃ das Bit- zugeführten Taktsteuer- und Taktsignalen gesteuert, muster der dritten Abtastzeile über die Steuerglieder Die in Fig. 2 (d) dargestellten, verdichteten Si-

G₄ und G₆ an das Schieberegister 103 und zum Zeit- gnale werden nacheinander von dem Pufferregister 9 punkt Z₄ das Bitmuster der vierten Abtastzeile über 35 an den Dekodierer 205 übertragen und in die in die Steuerglieder G₄ und G₆ an das vierte Schiebe- Fig. 2 (c) dargestellten, zusammengefaßten Bitregister 104 übertragen. muster dekodiert, in welchen die Bitsignale der Bit-

Während der Zeit vom Zeitpunkt /₃ bis zum Zeit- muster der benachbarten Abtastzeilen abwechselnd punkt r₄ und vom Zeitpunkt /₇ bis zum Zeitpunkt t_B angeordnet sind. Während das Steuerglied G₁₃ angewerden die Steuerglieder G₇ und G₈ entsprechend 30 schaltet bleibt, werden die Steuerglieder G₁₄ und G₁₈ den Taktsignalen C₁ und C₂ abwechselnd an- und abwechselnd an- und abgeschaltet, so daß die Bitabgeschaltet, während das Steuerglied G₉ angeschal- signale des Bitmusters für eine Abtastzeile in dem tet bleibt. Die Bitsignale der in dem ersten und zwei- Schieberegister 201 über das Steuerglied G₁₄ gespeiten Schieberegister 101 und 102 gespeicherten Bit- chert werden, während die Bitsignale des Bitmusters muster der ersten und zweiten Abtastzeile werden 35 für die nächste Abtastzeile in dem zweiten Schiebeabwechselnd über die Steuerglieder G₇ und G₈, das
ODER-Glied 105, das Steuerglied G₉ und das
ODER-Glied 107 an den Kodierer 108 übertragen.
In diesem Verfahrensschritt werden somit die zwei

Bitmuster der benachbarten Abtastzeilen in der unter 40 die Bitsignale der Bitmuster für die einzelnen AbBezugnahme auf die F i g. 2 (a), 2 (b) und 2 (c) oben
beschriebenen Weise zusammengefaßt und das in
F i g. 2 (c) dargestellte Bitmuster wird an den Kodierer 108 übertragen. In dem Kodierer 108 wird

register 202 über das Steuerglied G₁₅ gespeichert werden. Solange das Steuerglied G₁₁ angeschaltet bleibt, werden die Steuerglieder G₁₇ und G₁₈ abwechselnd entsprechend an- und abgeschaltet, so daß

tastzeilen über die Steuerglieder G₁₇ bzw. G₁₈ in dem dritten und vierten Schieberegister 203 und 204 gespeichert werden.
Wenn das Steuerglied G₁₉ angeschaltet wird, wird

das zusammengefaßte Bitmuster in die verdichteten 45 das in dem Schieberegister 201 gespeicherte Bit-Daten umgesetzt oder verdichtet, wie in F i g. 2 (d) muster über das ODER-Glied 206 dem Faksimiledargestellt ist, und in dem Pufferspeicher 6 gespeichert

Entsprechend werden die Steuerglieder G₁₀ und

Aufzeichnungssystem 11 zugeführt In entsprechender Weise wird das Bitmuster für die nächste Abtastzeile dem Faksimile-Aufzeichnungssystem 11 über

G_n zwischen den Zeitpunkten t_s und ί_β abwechselnd so das Steuerglied G₂₀ zugeführt; danach werden die an- und abgeschaltet, während das Steuerglied G₁₂ Bitmuster für die einzelnen Abtastzeilen in der vorangeschaltet bleibt, so daß die Bitsignale der Bit- beschriebenen Weise in dem ersten und zweiten muster der dritten und vierten Abtastzeilen abwech- Schieberegister 201 und 202 gespeichert, während selnd von dem dritten und vierten Schieberegister die Bitmuster in dem dritten und vierten Schiebetiber das ODER-Glied 106, das Steuerglied G₁, und 55 register 203 und 204 nacheinander über die Steuerdas ODER-Glied 107 an den Kodierer 108 übertra- glieder G₂₁ und G₂₂ und über das ODER-Glied 206 gen werden. Auf diese Weise werden die Bitmuster dem Faksimile-Aufzeichnungssystem zugeführt werzusammengefaßt, mittels des Kodierers 108 verdien- den. Der vorbeschriebene Vorgang wird periodisch tet und dann an den Pufferspeicher 6 übertragen. wiederholt, bis die Kopie vollständig wiedergegeben Während die Bitmuster in dem dritten und vierten 60 ist

Schieberegister 103 und 104 in der vorbeschriebenen Da in den anliegenden Zeichnungen nur ein be-

Weise verarbeitet werden, werden die Bitmuster dei vorzugtes Ausfuhrungsbeispiel dargestellt ist, können fünften und sechsten Abtastzeile in der vorbeschrie- selbstverständlich auch verschiedene Modifikationen benen Weise nacheinander in dem ersten und zweiten und Änderungen durchgerührt werden. Beispiels-Schieberegister 101 bzw. 102 gespeichert Die vor- 65 weise können die Bitmuster von drei aufeinander* beschriebenen Vorgänge werden, wie in Fig. 4 dar- folgenden Abtastzeilen zu einem Bhmuster zusamgestellt ist, periodisch wiederholt Hierzu kann mengefaßt und dann verdichtet werden. Weiterhin irgendein passender, herkömmlicher Kodierer, wie er kann das Datenverdichtungsverfahren gemäß der Er-

652c

at Ut 1 «JO

lung auch in Verbindung mit einem Datenverdichgssystem verwendet werden, in dem ein Bitmuster eine Abtastzeile verdichtet oder kodiert wird, nn die Korrelation zwischen den Bits an den entechenden Stellen der Bitmuster von zwei benachten Abtastzeilen groß ist, während das Bitmuster,

das nicht verdichtet oder kodiert wird, übertragen wird, wenn die Korrelation zwischen den Bitmustern von benachbarten Abtastzeilen gering ist. In diesem Fall müssen natürlich die in den Zeichnungen dargestellten Datenverdichtungs- und Expansionsschaltungen abgeändert werden.

Hierzu 5 Blatt Zeichnungen

609653/248

Claims (3)

Patentansprüche:

1. Verfahren zur Erzeugung einer komprimierten Digitaldarstellung eines sichtbaren, zwei Tonwerte aufweisenden Bildes, bei dem das Bild zeilenweise punktförmig abgetastet und so eine binäre Abtastfunktion erzeugt wird, die zur Bildung eines Übertragungssignals kodiert und zwecks Verringerung der zur Übertragung erforderlichen Bandbreite oder Übertragungszeit komprimiert wird, d a d u r c h gekennzeichnet, daß die binäre Abtastfunktion einer bestimmten Abtastzeile in einem regelmäßigen Abstand von JV Bits (JV j> 1) so in die binäre Abtastfunktion mindestens einer benachbarten Abtastzeile eingefügt wird, daß ein redundantes, mindestens die binären Zeilen-Abtastfunktionen von zwei Abtastzeilen enthaltendes Bitmuster entsteht, und daß dieses redundante Bitmuster nach einem herkömmlichen Verfahren komprimiert wird.

2. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch eine Einrichtung (3, 4) zur Erzeugung der binären Abtastfunktionen, durch mindestens zwei Schiebe- as register (101, 102) zur Speicherung der binären Abtastfunktionen, durch eine Einrichtung (G₁ bis G₃) zur Speicherung der binären Abtastfunktion einer Abtastzeile in einem (101) der beiden Schieberegister, während die binäre Abtastfunktion von der nächsten Abtastzeile in dem anderen Schieberegister (102) gespeichert wird, durch eine Einrichtung (G₇ bis G_g, 105) zum abwechselnden Auslesen der Bits der beiden binären Abtastfunktionen aus den beiden Schieberegistern (101, 102) zur Erzeugung eines Bitmusters aus den beiden binären Abtastfunktionen, das die binären Zeilen-Abtastfunktionen von zwei Abtastzeilen enthält, und durch .sine Einrichtung (108), die dieses Bitmuster komprimiert.

3. Vorrichtung nach Anspruch 2, gekennzeichnet durch weitere Schieberegister (103,104), und durch eine Einrichtung (G₄ bis G₆) zur Speicherung von zwei binären Abtastfunktionen der beiden auf die nächste Abtastzeile folgenden Abtastzeilen in die beiden weiteren Schieberegister (103, 104), während die Bits der in den beiden ersten Schieberegistern (101, 102) gespeicherten binären Abtastfunktionen abwechselnd ausgelesen werden, und zur Speicherung von zwei binären Abtastfunktionen für zwei auf die zuletzt erwähnte Abtastzeile folgende Abtastzeilen jeweils in die beiden ersten Schieberegister (101, 102), während die Bits der zweiten, in den beiden weiteren Schieberegistern (103, 104) gespeicherten binären Abtastfunktionen abwechselnd ausgelesen werden.