DE2251997B2 - Verfahren zur Reparatur von schmalen Leiterbahnen elektrischer Schaltungsplatten - Google Patents
Verfahren zur Reparatur von schmalen Leiterbahnen elektrischer SchaltungsplattenInfo
- Publication number
- DE2251997B2 DE2251997B2 DE19722251997 DE2251997A DE2251997B2 DE 2251997 B2 DE2251997 B2 DE 2251997B2 DE 19722251997 DE19722251997 DE 19722251997 DE 2251997 A DE2251997 A DE 2251997A DE 2251997 B2 DE2251997 B2 DE 2251997B2
- Authority
- DE
- Germany
- Prior art keywords
- fine
- conductor
- conductor tracks
- fine strip
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1028—Thin metal strips as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Description
Die Erfindung bezieht sich auf ein Verfahren zur «o
Reparatur von schmalen Leiterbahnen elektrischer Schaltungsplatten, gemäß dem man die Fehlerstelle in
der Leiterbahn mit einem Feinband überbrückt und mittels Aufsetzelekroden das Feinband beiderseits der
Fehlerstelle gegen die Leiterbahn drückt und sodann durch Auslösen eines die Aufsetzelektroden und das
Feinband durchfließenden Stromimpulses das Feinband mit der Leiterbahn metallisch verbindet.
Bei der Herstellung von Leiterplatten kommt es gelegentlich, z. B. beim Belichten oder Ätzen der
Leiterplatten, zu Fehlern, die zu Unterbrechungen in den Leiterbahnen führen. Sind diese Fehlerstellen
erkannt, so werden sie durch Aufschweißen von gut elektrisch leitenden Feinbändern repariert Leiterbahnen von Schaltungsplatten sind oft sehr schmal
ausgebildet, d.h. ihre Breite kann 100μπι oder noch
weniger betragen. Zum Schutz gegen Korrosion können derartig schmale Leiterbahnen mit einer Edelmetallschicht, z. B. mit einer Goldauflage, plattiert sein. Das
Aufschweißen des Feinbandes am Orte der Fehlerstelle erfolgt mittels einer Schweißvorrichtung, die zwei
Ausfsetzelektroden aufweist und die jeweilü benachbart von der Fehlerstelle auf das Feinband aufgesetzt
werden. Der Elektrodendruck sowie der Schweißstrom müssen so hoch gehalten werden, daß das Feinband mit
der Leiterbahn verschweißt.
Hierbei ist indessen nicht auszuschließen, daß durch den hohen Schweißstrom die meist sehr dünnen, oft
weniger als 40 μπι betragenden Leiterbahnen beim
Auslösen des Schweißstromes erneut Schaden erleidet.
An sich ist es möglich, die Feinbänder weich auf die beschädigte Leiterbahn aufzulöten. Indessen besteht
sodann der Nachteil, daß bei einer späteren physikalischen oder chemischen Behandlung der Leiterplatte
Korrisionen an der Verbindungsstelle auftreten. Insbesondere kann es vorkommen, daß sich das Feinband
beim maschinellen Löten der Leiterplatte, z. B. in einem Schwallötband, ablöst. Auch ist die Anwendung von
Zinn bei mit Gold plattierten Leiterbahnen wegen der zu erwartenden intermetallischen brüchigen Zinn-Gold-Phase nicht ratsam.
Der Erfindung liegt die Aufgabe zugrunde, das eingangs genannte Reparaturverfahren zu verbessern
derart, daß einerseits Schäden während der Reparatur vermieden und andererseits eine gegen Erwärmung
widerstandsfähige und dauerhafte, die Schadstelle überbrückende Verbindung geschaffen wird. Diese
Aufgabe wird gemäß der Erfindung dadurch gelöst, daß man ein ein eutektisches Material tragendes Feinband
mit seinem Eutektikum derart auf die Schadstelle der Leiterbahn legt, daß die Schadstelle überbrückt wird
und unter Einhaltung eines auf höchstens 10 msec begrenzten Stromimpulses bei einer Elektrodenspannung von weniger als 1 Volt das Feinband durch
Hartlöten mit der Leiterbahn verbindet.
Bei Anwendung des erfindungsgemäßen Verfahrens entsteht eine dauerhafte und auch zuverlässige Kontaktverbindung an der zu reparierenden Schadstelle der
Leiterbahn. Bedingt dadurch, daß man ein eutektisches Material tragendes Feinband verwendet, kann die zum
Aufschmelzen des Eutektikums erforderliche Temperatur wesentlich geringer als die sonst übliche Schweißtemperatur gehalten werden. Das Feinband ist sodann
mit der Leiterbahn hart verlötet. Es hat sich gezeigt, daß sich bei mit Edelmetall, z. B. Gold, plattierten Leiterbahnen die Plattierung bei einer mechanischen Belastung
leicht von der aus Kupfer bestehenden Leiterbahn löst. Um diesen Nachteil auszuschalten, ist es erforderlich,
die Edelmetalllplattierung vor dem Hartlöten im Bereich der Fehlerstelle zu entfernen. Dies geschieht
vorteilhaft durch Abschleifen, Abschmirgeln oder Abschaben der Leiterbahnplattierung.
Als Feinband verwendet man vorteilhaft eine Folie mit einer Stärke von weniger als 50 μπι, vorteilhaft
bestehend aus PdCu 10—20, das eine aus einem eutektischen Material, vorzugsweise AgCu 15—35,
gebildete Hartlotschicht trägt.
Beim Hartlöten ist darauf zu achten, daß man den Andruck der Elektroden auf das Feinband und somit
auch auf die Leiterbahn auf höchstens 50/Nmm2, mindestens jedoch 20 N/mm2, begrenzt, bei der
Reparatur von schmalen Leiterbahnen mit einer Breite von 100 μπι ergibt sich hierbei eine bevorzugte
Andruckkraft von etwa 3 N. Durch diese Maßnahme wird ebenfalls eine Beschädigung der Leiterbahnen
während des Hartlötvorganges vermieden.
Der besondere Vorteil der erfinderischen Verfahrensweise besteht auch darin, daß das Trägermaterial der
Schaltungsplatten, z. B. Epoxyd, während des Hartlötens keine Beschädigung erfährt. Es entsteht beim Hartlöten
keine in die Tiefe gehende Schweißlinse, die den tragenden Querschnitt an dieser Stelle vermindert. Die
Verbindung ist flächenhaft, so daß sich eine größere Festigkeit ergibt Das Verfahren läßt sich auch zum
Überbrücken von Blankkupferbahnen verwenden, die an sich nicht schweißbar sind, wobei durch die
Hartplattierung der Kupfereinbänder die Leitfähigkeit -inbeeinflußt bleibt.
Im nachfolgenden wird anhand der Zeichnung das erfindungsgemäße Verfahren näher erläutert.
Auf einer Schaltungsplatte I1 z. B. bestehend aus
Epoxydharz, sind elektrische Leiterbahnen 2 aufgebracht. Diese Leiterbahnen besitzen z. B. eine Stärke S
von 50μηι. Ihre Breite beträgt etwa 150 μπ. Die^e
Leiterbahnen bestehen aus Kupfer und sind zum Schutz gegen Korrisjon mit einer Edelmetallschicht 3, Vorzugsweise
mit Gold, plattiert An einem Ort innerhalb der Leiterbahn 2 befindet sich eine Unterbrechung 4. Diese
Unterbrechung ist zu reparieren.
Zunächst wird die Goldplattierung im nahen Bereich der Unterbrechung 4 entfernt. Das Entfernen der
Goldplattierung kann durch Abschleifen der Oberfläche der Leiterbahn 2 geschehen. Es wird sodann ein
Feinband 5 über die Schadstelle gelegt. Dieses Bändchen ist zweischichtig und besteht voi zugsweise
aus PdCu 15 und trägt eine Schicht 6 aus einem eutektischen Material, vorzugsweise aus AgCu 28. Nach
erfolgtem Belegen der Schadstelle mit dem Feinband werden zunächst rechts oder links benachbart von der
Schadstelle Aufsetzelektroden auf die Oberfläche des Feinbandes positioniert. Der Aufsetzdruck F beträgt
gemäß dem Beispiel 3 N. Der Abstand A der Aufsetzelektroden, nämlich der Elektrodenspalt ist mit
0,2 mm bemessen. Es wird sodann der »SchweiBstrom«
eingeschaltet. Es fließt hierbei kurzzeitig (< 10 msec) ein Strom von ca. 100 Ampere bei einer Elektrodenspannung
von 0,6VoIt. Die Hartlötung erfolgt im
Bereich des Elektrodenspaltes, und zwar zwischen der Leiterbahnoberfläche und dem Eutektikum, wie bei 8
durch eine Linse angedeutet
Nach erfolgtem Hartlöten wird die Schaltungsplatte in Richtung des Pfeiles 9 versetzt, wobei nunmehr die
Schweißelektroden 7 und T wie gestrichelt angedeutet, erneut aufgesetzt werden. Es erfolgt nun die Hartlötung
bei 10. Die Schadstelle 4 ist jetzt dauerhaft und zuverlässig mit einem Feinband überbrückt.
Hierzu 1 Blatt Zeichnungen
Claims (4)
1. Verfahren zur Reparatur von schmalen Leiterbahnen elektrischer Schaltungsplatten, wobei
man die Fehlerstellen mittels eines Feinbandes überbrückt und mittels Aufsetzelektroden das
Feinband beiderseits der Fehlerstelle gegen die Leiterbahnen drückt und durch Auslösen eines die
Aufsetzelektroden und sodann durch Auslösen eines die Aufsetzelektroden und das Feinband durchflie- ι ο
ßenden Stromipulses das Feinband mit der Leiterbahn metallisch verbindet, dadurch gekennzeichnet, daß man ein ein eutektisches Material
tragendes Feinband mit seinem Eutektikum derart auf die Schadstelle der Leiterbahn legt, daß die '5
Schadstelle überbrückt wird und unter Einhaltung eines auf höchstens 10 msec begrenzten Strornimpulses und bei einer Elektrodenspannung von
weniger als 1 Volt das Feinband durch Hartlöten mit der Leiterbahn verbindet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man bei mit Edelmetall plattierten
Leiterbahnen vor dem Auflegen des Feinbandes benachbart von der Schadstelle die Edelmetallplattierung von der Leiterbahn entfernt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß man Leiterfeinbänder mit einer
Stärke von weniger als 50μΐτι, bestehend aus Cu
bzw. PdCu 10—20, die eine aus einem eutektischen Material AgCu 15—35 gebildete Hartlotschicht
tragen, verwendet.
4. Verfahren nach einem der Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß man den Andruck der
Elektroden auf höchstens 50 N/mm2, jedoch auf mindestens 20 begrenzt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722251997 DE2251997C3 (de) | 1972-10-24 | 1972-10-24 | Verfahren zur Reparatur von schmalen Leiterbahnen elektrischer Schaltungsplatten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722251997 DE2251997C3 (de) | 1972-10-24 | 1972-10-24 | Verfahren zur Reparatur von schmalen Leiterbahnen elektrischer Schaltungsplatten |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2251997A1 DE2251997A1 (de) | 1974-05-02 |
DE2251997B2 true DE2251997B2 (de) | 1978-07-20 |
DE2251997C3 DE2251997C3 (de) | 1985-03-14 |
Family
ID=5859852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722251997 Expired DE2251997C3 (de) | 1972-10-24 | 1972-10-24 | Verfahren zur Reparatur von schmalen Leiterbahnen elektrischer Schaltungsplatten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2251997C3 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2466173A1 (fr) * | 1979-09-19 | 1981-03-27 | Cii Honeywell Bull | Procede de coupure de conducteurs a la surface d'un substrat et dispositif pour la mise en oeuvre de ce procede |
DE3025875A1 (de) * | 1980-07-08 | 1982-02-04 | Siemens AG, 1000 Berlin und 8000 München | Vorrichtung zur reparatur von leiterbahnunterbrechungen |
US5063660A (en) * | 1988-05-26 | 1991-11-12 | Siemens Aktiengesellschaft | Method for manufacturing preforms coated with hard solder for repairing interconnect interruptions |
US5005455A (en) * | 1988-05-26 | 1991-04-09 | Siemens Aktiengesellschaft | Method and apparatus for manufacturing preform panels with preforms for repairing interconnects |
US4908938A (en) * | 1988-05-26 | 1990-03-20 | Siemens Aktiengesellschaft | Method for repairing interconnect interruptions by bridging with congruent preforms |
US5568892A (en) * | 1994-06-16 | 1996-10-29 | Lucent Technologies Inc. | Alignment and bonding techniques |
-
1972
- 1972-10-24 DE DE19722251997 patent/DE2251997C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2251997C3 (de) | 1985-03-14 |
DE2251997A1 (de) | 1974-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112006002516B4 (de) | Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand | |
DE3635800C2 (de) | ||
EP0605800A1 (de) | Verfahren zum Herstellen von Widerständen aus Verbundmaterial und insbesondere nach diesem Verfahren hergestellte Widerstände | |
DE1589480B2 (de) | Leiterplatte für Halbleiteranordnungen und Verfahren zu ihrer Herstellung | |
DE1640468A1 (de) | Elektrische Verbindung an den Kreuzungspunkten von an gegenueberliegenden Seiten von Schaltkarten verlaufenden Leiterstreifen | |
EP0487782B1 (de) | Verfahren zum Beloten von Leiterplatten | |
DE3502744C2 (de) | ||
DE3013667C2 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
GB2067845A (en) | Manufacture of printed circuit boards | |
DE2251997B2 (de) | Verfahren zur Reparatur von schmalen Leiterbahnen elektrischer Schaltungsplatten | |
DE2622324B2 (de) | Verfahren zur Herstellung eines genau abgeglichenen elektrischen Netzwerkes | |
DE4307784C2 (de) | Verfahren zum Herstellen von mit Pads versehenen Leiterplatten für die SMD-Bestückung | |
DE3300549A1 (de) | Gedruckte schaltungsplatine und verfahren zu ihrer herstellung | |
DE10064629B4 (de) | Verfahren zum Verbinden von Leiterplatten | |
DE102010030966B4 (de) | Elektrisch leitende Verbindung zwischen zwei Kontaktflächen | |
DE2646233A1 (de) | Schweissgeraet | |
DE1765884A1 (de) | Schaltungen mit duennen Filmen | |
DE2848118A1 (de) | Leiterplatte fuer eine gedruckte schaltung | |
DE2138083C3 (de) | Verfahren zum Anbringen der Anschlußdrähte eines keramischen Kondensators | |
DE4317950A1 (de) | Beschichtetes Metallband als Halbzeug für elektrische Kontaktstücke und Verfahren zum Aufbringen derartiger Kontaktstücke auf einen Träger | |
DE3022757C2 (de) | Leiterplatte mit zweischichtigem Leiterbahnaufbau und Verfahren zur Herstellung | |
DE2360694C3 (de) | Schaltkreisplatine und Verfahren zu ihrer Herstellung | |
DE1590345C (de) | Verfahren zum Herstellen elektrischer Verbindungen zwischen gedruckten Schaltungen und Verbindungselemente zum Durchführen des Verfahrens | |
DE3035717C2 (de) | Verfahren zur serienmäßigen Herstellung von Folienwiderständen oder Netzwerken von Folienwiderständen | |
DE1282757B (de) | Verfahren zur Herstellung elektrischer Baugruppen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BF | Willingness to grant licences | ||
8281 | Inventor (new situation) |
Free format text: EHRENSTEIN, VOLKER VON, DIPL.-ING., 8120 WEILHEIM, DE |
|
C3 | Grant after two publication steps (3rd publication) |