DE2242393C2 - Verfahren zur Herstellung einer mehrschichtigen Schaltungsanordnung aus elektrisch isolierenden Schichten - Google Patents
Verfahren zur Herstellung einer mehrschichtigen Schaltungsanordnung aus elektrisch isolierenden SchichtenInfo
- Publication number
- DE2242393C2 DE2242393C2 DE19722242393 DE2242393A DE2242393C2 DE 2242393 C2 DE2242393 C2 DE 2242393C2 DE 19722242393 DE19722242393 DE 19722242393 DE 2242393 A DE2242393 A DE 2242393A DE 2242393 C2 DE2242393 C2 DE 2242393C2
- Authority
- DE
- Germany
- Prior art keywords
- layers
- electrically insulating
- insulating layers
- circuit arrangement
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0379—Stacked conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Description
20
Die Erfindung betrifft ein Verfahren zum Herstellen einer mehrschichtigen Schaltungsanordnung aus elektrisch
isolierenden Schichten, bei welchem auf den Oberflächen der Schichten angeordnete Leitungsmuster
durch in Bohrungen der Seichten angeordnete metallische Verbindungsstifte kontaktiert werden. Sie
geht aus von einem bekannten Verfahren zur Herstellung einer mehrschichtigen Anordnung aus einem
elektrisch isolierenden Material (US-PS 31 93 789), bei welcher zwischen den einzelnen Schichten metallische
Leitungsmuster vorgesehtn sind, jie durch stiftförmige
metallische Verbindungselemente in Öffnungen der Isolierschichten elektrisch miteinar>
ir verbunden sind, mit jeweils zwei in axialer Richtung hintereinander
angeordneten Verbindungselementen, die durch ein Material, das einen niedrigen Schmelzpunkt aufweist,
miteinander fest verbunden sind.
Bei dem bekannten Verfahren werden die Verbindungselemente zur Herstellung einer Verbindung
verlötet. Das schmelzbare Material der Lötverbindung hat einen so niedrigen Schmelzpunkt, daß im Betrieb der
mehrschichtigen Anordnung, die vorzugsweise in stromführenden elektrischen Schaltungen Anwendung
findet, höhere Temperaturgrade nicht zulässig sind.
Es ist ferner bekannt (US-PS 32 33 034), an Schaltungsträgerplatten,
die aus einen1 Isolierstoff bestehen, metallische elektrische Verbindungselemente mit einem
metallischen Leitungsmuster derart zu verbinden, daß die Innenflächen von Durchgangsöffnungen der Schaltungsträgerplatte
zunächst metallisch beschichtet werden. Durch die Anwendung von Druck und Temperatur
wird sodann nach einem Diffusionsverfahren zur Herstellung einer festen temperaturbeständigen Verbindung
das Metall eines Verbindungselementes in die metallische Beschichtung der Durchgangsöffnung eindiffundiert.
Bei diesem Verfahren ist es notwendig, daß die Abmessungen der Durchgangsöffnungen und der in
diese eingesetzten Verbindungselemente genau einzu-.haltende Toleranzen aufvyeisen. Diese Maßgenauigkeit
•ist notwendig,um beim Einsetzen eines Verbindurigsele-."mentes
in eine Dürchgangsöffnung den für das Diffusionsverfahren erforderlichen Radialdruck auf die
Innenflächen der Durchgangsöffnungen zu erzeugen.
. Für die Herstellung der bekannten Einrichtung ist daher ein hoher Aufwand notwendig, um für die einzelnen Verbindungsstellen eine gleichbleibende Fe^
. Für die Herstellung der bekannten Einrichtung ist daher ein hoher Aufwand notwendig, um für die einzelnen Verbindungsstellen eine gleichbleibende Fe^
40 stigkeit zu erreichen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, das
es in einfacher Weise gestattet, einen vorgeschriebenen Wert für den Wellenwiderstand der Leitungsmuster zu
erreichen.
Diese Aufgabe wird mit Hilfe der im Kennzeichen des Patentanspruchs genannten Merkmale gelöst.
Ein Ausführungsbeispiel der Erfindung wird anhand von Figuren näher erläutert.
Die F i g. 1 stellt ein Schaltungsmodul mit mehreren dielektrischen Schichten 10, 12, 14 und 16 dar. Diese
Schichten bestehen aus einem der bekannten dielektrischen Materialien, beispielsweise aus Epoxydglas. Eine
elektrische Potentialebene umfaßt Kupferschichten 18 und 20 zwischen den Schichten 10 und 12, zwischen
denen eine Galliumschicht 22 angeordnet ist. Diese stellt eine elektrische Verbindung zwischen den Schichten 18
und 20 dar und bewirkt außerdem eine feste mechaniche Verbindung zwischen den dielektrischen Schichten 10
und 12.
Zwei metallische Leitungsmuster 26 und 28 sind an den einander gegenüberliegenden Oberflächen der
Schichten 14 und 16 befestigt. Zwischen den beiden Leitungsmustern befindet sich eine Isolierschicht 30. Die
metallischen Schichten 18, 20, 26 und 28 werden nach einem der bekannte*' -Verfahren auf die entsprechenden
dielektrischen Schichten aufgebracht. Im Falle der Leitungsmuster 26 und 28 wird anschließend noch ein
selektiver Ätzprozeß durchgeführt, durch den man die gewünschten Musler erhält.
Zur Bildung von elektrischen Verbindungen zwischen den einzelnen Metallisierungsebenen sind Verbindungselemente
vorgesehen, die sich aus jeweils mehreren axial hintereinander angeordneten Teilen 32 zusammensetzen.
Diese Teile 32 befinden sich in Bohrungen der einzelnen dielektrischen Schichten. Die elektrische und
mechanische Verbindung zwischen den einzelnen Teilen 32 erfolgt durch Diffusion eines Ver^indungsmetalles 34
in die zu verbindenden Enden der Teile 32. Als bevorzugtes Verbindungsmetall wird Gallium angesehen.
Die F i g. 2 stellt mehrere aufeinander folgende Verfahrensschritte zur Verbindung zweier Teile eines
Verbindungselementes mit Hilfe der Diffusion dar. Die Diffusion wird bei einer relativ geringen Temperatur
durchgeführt. Die einzelnen dielektrischen Schichten können eine beliebige Mindestdicke aufweisen und in
beliebiger Anzahl übereinander angeordnet werden.
Eine geeignete dielektrische Schicht 40. die beispielsweise
aus einem Epoxydglas, Keramik, Quarz, einem Polyamidglas oder Teflon besteht, wird an einer
vorbestimmten Stelle mit einer Bohrung 42 versehen. Diese Bohrung wird mit einem geeigneten elektrisch
leitenden Material, zum Beispiel Kupfer, gefüllt,
wodurch sich das vertikale Verbindungsteil 44 ergibt. Die ein/einen dielcKtrischen Schichten werden dann in
gewünschter Weise übereinander angeordnet. In der F i g. 2 sind dies zwei mit Verbindungstellen 48 und 50
versehene dielektrische Schichten 52 und 54. Zwischen den direkt übereinander liegenden Enden der Verbindungsteile
48 und 50 wird einefSchicht;46 aus flüssigem Gallium vorgesehen. Diese Anordnung wird nun einer
Erwärmung unterworfen, wobei gleichzeitig ein in Richtung der Pfeile 58 wirkender Druck auf die
Verbindungsstelle zwischen den Teilen 48 und 50 ausgeübt wird. Geeignete Erwärmungen wurden beispielsweise
bei einer Temperatur von 2200C für eine
Dauer von 3 Stunden oder bei einer Temperatur von 150° C für die Dauer von 16 Stunden vorgenommen.
Gallium hat einen Schmelzpunkt von etwa 30° C. Wenn es der beschriebenen Erwärmung unterworfen
wird, dann Findet eine interdiffusion zwischen dem Gallium und den aus Kupfer bestehenden Verbindungsteilen
statt. Während der Anfangsphase des Erwärmungszyklus bilden das Gallium und das Kupfer ein
flüssiges metallisches System. Während eines sehr kurzen Zeitabschnittes innerhalb des Erwärmungszy- ι»
klus Findet dann jedoch eine Umwandlung des flüssigen Systems in ein festes System statt. Dieses sich
ergebende feste System besitzt einen Schmelzpunkt, der wesentlich höher liegt als der Schmelzpunkt des
Ausgangsmaterials Gallium von 300C. In einem r> speziellen Beispiel lag der Schmelzpunkt der Schicht 62
im Verbindungselement 60 bei 9000C. Gallium wird in dem v-orliegenden Beispiel bevorzugt verwendet, da es
eine sehr niedrige Schmelztemperatur besitzt und außerdem bei relativ niedriger Tempeiatur in Materia- 2υ
Ken, die einen hohen Schmelzpunkt besitzen, e:ndiffur.-diert.
Die Fähigkeit des Galliums, bei sehr niedrigen Temperaturen zu diffundieren, ist insoweit von Bedeutung,
als die meisten dielektrischen Materialien keinen hohen Temperaturen ausgesetzt werden dürfen.
Der Abstand zwischen den dielektrischen Schichten ist in der in F i g. 2 zuunterst dargestellten Anordnung
relativ groß. Dieser Abstand kann jedoch nahezu vollständig eliminiert werden, wenn die Enden der
einzelnen Verbindungsteile in den dielektrischen Schichten coplanar mit deren Oberflächen abschließen.
Die F i g. 3 zeigt zwei dielektrische Schichten 70 und 72, die mit Hilfe des anhand von Fig. 2 erläuterten
Verbindungsprozesses zusammengefügt wurden. Die elektrische Verbindung erfolgt über zwei Verbindungselemente
74 und 76, die jeweils eine durch Diffusion erzeugte Zwischenschicht 78 bzw. 80 aufweisen. Die
einander zugewandten Oberflächen der Schichten 70 und 72 tragen jeweils ein elektrisches Leitungsmuster.
Zwischen diesen Leitungsmustern befindet sich eine isolierende Zwischenschicht 8Z Die Dicke dieser
isolierenden Zwischenschicht hängt davon ab, wie weit die einzelnen Teile der Verbindungselemente 74 und 76
über die Oberflächen der zugeordneten dielektrischen Schichten hinausragen. Geeignete Materialien für die
Zwischenschicht 82 sind Keramik, Qwrz, Polyamidglas,
Luft oder Teflon. Als Material für dL- elektrischen Leitungsmuster sowie die metallischen Verbindungselemente
wird vorzugsweise Kupfer gewählt. Es körnen jedoch auch Gold, Silber, Nicke! oder ein anderes
elektrisch leitendes Material, das die gewünschten Diffusionseigenschaften aufweist, verwendet werden.
Hier7u 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Verfahren zum Herstellen einer mehrschichtigen Schaltungsanordnung aus elektrisch isolierenden Schichten, bei weichen auf den Oberflächen der Schichten angeordnete Leitungsmuster durch in Bohrungen der Schichten angeordnete metallische Verbindungsstifte kontaktiert werden, dadurch gekennzeichnet, daß die in Bohrungen (42) der elektrisch isolierenden Schichten (70, 72) angeordneten metallischen Verbindungsstifte (74, 76) über die Oberflächen der Schichten hinausragen und unter Bildung von durch Diffusion erzeugten Zwischenschichten (78, 80) miteinander verbunden werden, und daß zwischen den einander zugewandten Leitungsmustern (26, 28) zweier isolierender Schichten isolierende Zwischenlagen (30) angeordnet werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18941671A | 1971-10-14 | 1971-10-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2242393A1 DE2242393A1 (de) | 1973-04-19 |
DE2242393C2 true DE2242393C2 (de) | 1983-09-22 |
Family
ID=22697230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722242393 Expired DE2242393C2 (de) | 1971-10-14 | 1972-08-29 | Verfahren zur Herstellung einer mehrschichtigen Schaltungsanordnung aus elektrisch isolierenden Schichten |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5517519B2 (de) |
DE (1) | DE2242393C2 (de) |
FR (1) | FR2156408B1 (de) |
GB (1) | GB1363171A (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3108546A1 (de) * | 1981-03-06 | 1982-09-16 | Siemens AG, 1000 Berlin und 8000 München | Durchkontaktierung fuer mehrlagen-leiterplatten |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3141238A (en) * | 1960-11-22 | 1964-07-21 | Jr George G Harman | Method of low temperature bonding for subsequent high temperature use |
US3193789A (en) * | 1962-08-01 | 1965-07-06 | Sperry Rand Corp | Electrical circuitry |
US3233034A (en) * | 1964-10-26 | 1966-02-01 | Dimitry G Grabbe | Diffusion bonded printed circuit terminal structure |
-
1972
- 1972-08-29 DE DE19722242393 patent/DE2242393C2/de not_active Expired
- 1972-08-30 GB GB4015672A patent/GB1363171A/en not_active Expired
- 1972-09-13 JP JP9135372A patent/JPS5517519B2/ja not_active Expired
- 1972-10-11 FR FR7236789A patent/FR2156408B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2156408B1 (de) | 1975-09-12 |
JPS4846864A (de) | 1973-07-04 |
FR2156408A1 (de) | 1973-05-25 |
DE2242393A1 (de) | 1973-04-19 |
JPS5517519B2 (de) | 1980-05-12 |
GB1363171A (en) | 1974-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0004899B1 (de) | Verfahren zur Herstellung elektrisch leitender und schwingungssicherer Verbindungen zwischen gedruckten Rückwandverdrahtungen von Leiterplatten und Kontaktfedern einer Federleiste, sowie hierfür geeignete Federleiste | |
DE19928788A1 (de) | Elektronische Keramikkomponente | |
EP0004289A2 (de) | Verfahren zum Verbinden einer ersten integrierten Schaltungsvorrichtung mit einer Anzahl von Verbindungspunkten mit einer zweiten integrierten Schaltungsvorrichtung | |
DE4192038C2 (de) | Herstellungsverfahren für bedruckte Schaltungsplatinen, bei dem sowohl Wellenlöten als auch das Einpressen von Bauteilen ermöglicht wird | |
DE2852753B2 (de) | Verfahren zum Befestigen von Bauelementen mit flächigen Anschlußkontakten auf einer Leiterplatte | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
EP0464232A1 (de) | Lötverbinder und Verfahren zur Herstellung einer elektrischen Schaltung mit diesem Lötverbinder | |
WO2006013145A1 (de) | Leiterplatte mit smd-bauteilen und mindestens einem bedrahteten bauteil sowie ein verfahren zum bestücken, befestigen und elektrischen kontaktieren der bauteile | |
DE10123684A1 (de) | Leiterplatte mit einer darauf aufgebrachten Kontakthülse | |
DE102018116410A1 (de) | Verfahren zur Herstellung einer hochtemperaturfesten bleifreien Lotverbindung und hochtemperaturfeste bleifreie Lotverbindung | |
DE2242393C2 (de) | Verfahren zur Herstellung einer mehrschichtigen Schaltungsanordnung aus elektrisch isolierenden Schichten | |
DE4130637A1 (de) | Verfahren zur herstellung eines verbindungselements fuer eine verwendung in leistungshalbleitermodulen | |
WO2004086831A2 (de) | Verfahren und vorrichtung zur elektrischen und mechanischen verbindung zweier leiterplatten | |
DE102012112546A1 (de) | Verfahren zur Herstellung von mischbestückten Leiterplatten | |
EP3718136B1 (de) | Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe | |
DE1292755B (de) | Verfahren zum serienmaessigen Sockeln und Gehaeuseeinbau von Halbleiterbauelementen | |
DE1465736A1 (de) | Verfahren zur Herstellung von Funktionsblocks,insbesondere fuer datenverarbeitende Anlagen | |
DE3622223A1 (de) | Verfahren zum herstellen eines elektronischen netzwerkbausteins | |
WO2016000909A1 (de) | Leiterplattenverbindungselement | |
DE19512272C2 (de) | Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren | |
DE102020100364B4 (de) | Leistungselektronische Baugruppe mit einem Substrat, einer Hülse und einem Kontaktstift und Verfahren zur Herstellung einer solchen Baugruppe | |
DE4337920A1 (de) | Verfahren und Anordnung zur Erzeugung eines permanenten elektrischen Druckkontaktes | |
DE202006020419U1 (de) | Leiterstruktur | |
DE1540512C3 (de) | Verfahren zur Herstellung einer Mehrschicht-Letterplatte | |
DE10356367A1 (de) | Bauelement und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8128 | New person/name/address of the agent |
Representative=s name: NEULAND, J., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGE |
|
8125 | Change of the main classification |
Ipc: H05K 3/40 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |