DE2240249C3 - Charge coupled semiconductor device - Google Patents

Charge coupled semiconductor device

Info

Publication number
DE2240249C3
DE2240249C3 DE19722240249 DE2240249A DE2240249C3 DE 2240249 C3 DE2240249 C3 DE 2240249C3 DE 19722240249 DE19722240249 DE 19722240249 DE 2240249 A DE2240249 A DE 2240249A DE 2240249 C3 DE2240249 C3 DE 2240249C3
Authority
DE
Germany
Prior art keywords
electrode
charge
substrate
pair
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19722240249
Other languages
German (de)
Other versions
DE2240249A1 (en
DE2240249B2 (en
Inventor
Walter Frank Skillman N.J. Kosonocky (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2240249A1 publication Critical patent/DE2240249A1/en
Publication of DE2240249B2 publication Critical patent/DE2240249B2/de
Application granted granted Critical
Publication of DE2240249C3 publication Critical patent/DE2240249C3/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42396Gate electrodes for field effect devices for charge coupled devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866Surface Channel CCD
    • H01L29/76875Two-Phase CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

Elektrodenkonstritktionen vorsehen, die asymmetrische Potentialwannen im Substrat erzeugen, dami eine unidirektionale Ladungsfortpflanzung sichergestellt wird.Provide electrode constructions that are asymmetrical Generate potential wells in the substrate, thus ensuring unidirectional charge propagation will.

Der in F i g. 1 gezeigte Elektrodenaufbau ergjbi solche asymmetrischen Potentialwannen üb Substrat 6. Wie bereits erwähnt, sind die Elektroder paarweise angeordnet. Und zwar ist die Elektrode 12 jedes Paares über einen Schalter (schematisch beiThe in F i g. 1 shown electrode structure ergjbi such asymmetrical potential wells over the substrate 6. As already mentioned, the electrodes are arranged in pairs. Namely, the electrode is 12 of each pair via a switch (schematically at

hat, was nur einige Sekunden oder weniger dauert, kann die Spannungsquelle — V abgeschaltet werden, und die Ladung bleibt gespeichert.has, which only takes a few seconds or less, the voltage source - V can be switched off and the charge remains stored.

Nachdem sich die Ladung in der beschriebener Weise in der Isolationsschicht angesammelt hat, werden die Schalter 14 auf ihre zweite Stellung umgeschaltet. Dadurch werden sämtliche Elektroden 12 jeweils direkt mit der entsprechenden Elektrode ICAfter the charge has accumulated in the insulation layer in the manner described, are the switch 14 switched to its second position. As a result, all of the electrodes 12 each directly with the corresponding electrode IC

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt Es zeigtEmbodiments of the invention are shown in the drawing. It shows

F i g. 1 einen Querschnitt eines ladungsgekoppelten Halbleiterelementei gemäß einem Ausführungsbeispiel der Erfindung,F i g. 1 shows a cross section of a charge coupled semiconductor element according to an embodiment the invention,

F i g. 2 die diagrammatische Darstellung des Verlaufs der im Betrieb des Halbleiterbauclementes nach F i g. 1 verwendeten Zwei-Pha^en-Spannung,F i g. 2 shows the diagrammatic representation of the course of the operation of the semiconductor component according to F i g. 1 two-phase voltage used,

Fig. 3 eine Darstellung von im Betrieb des Halbleiterbauelementes nach Fig. 1 auftretenden Poten- io 14-1, 14-2 und 14-3 angedeutet), mit einer Quelle tialwannen, negativer Spannung — V, die etwa 40 Volt (für eineFig. 3 shows a representation of occurring in the operation of the semiconductor component according to Fig. 1 poten- io 14-1, 14-2 and 14-3 indicated), with a source tialwannen, negative voltage - V, which is about 40 volts (for a

F i c·. 4, 5 und 6 Querschnittsdarstellungen von an- Schicht von 40 Ä) betragen kann, verbunden. Be; deren Ausführungsbeispielen der Erfindung, Beaufschlagung mit dieser negativen Spannung sam-F ic ·. 4, 5 and 6 cross-sectional views of an- layer of 40 Å) may be connected. Be ; their embodiments of the invention, application of this negative voltage together

F i g. 7 eine Darstellung von im Betrieb des Halb- melt sich unter jeder Elektrode 12 an der Siliciumleiterbauelemen:es nach Fig. 6 auftretenden Poten- 15 dioxyd-Siliciumnitrid-Grenzfläche eine positive Latialwannen. * dung an. Nachdem sich diese Ladung angesammeltF i g. 7 shows an illustration of the operation of the semi-detached under each electrode 12 on the silicon conductor component: es According to Fig. 6 occurring potential 15 dioxide-silicon nitride interface a positive latial wells. * application. After this charge has accumulated

Das in F i g. 1 gezeigte Halbleiterbauelement besteht aus einem Substrat 6 aus p-Silicium mit einer Isolationsschicht auf der einen Oberfläche in Form einer sehr dünnen (20 bis 50 A) Schicht 8 aus SiIi- 20 ciumdioxyd (SiO.,) und einer relativ dickeren (etwa 400 bis 80"0 A) Schicht 9 aus Siliciumnitrid (Si3N1). In der Transistortechnologie sind solche Mehrschichtanordnungen als MNOS-AnordnungenThe in Fig. 1 consists of a substrate 6 made of p-silicon with an insulation layer on one surface in the form of a very thin (20 to 50 Å) layer 8 made of SiIi- 20 ciumdioxyd (SiO.,) And a relatively thicker (about 400 to 80 "0 A) Layer 9 made of silicon nitride (Si 3 N 1 ). In transistor technology, such multilayer arrangements are known as MNOS arrangements

(MNOS = Metall-Nitrid-Oxyd-Halbleiter) bekannt. i5 verbunden. Jetzt wird auch be; Abwesenheit einer Auf der Siliciumnitridoberfläche befinden sich paar- Mehrphasenspannung unter jedem Elektrodenpaar weise ausgelegte Elektroden 10-1, 12-1; 10-2, 12-2 eine asymmetrische Potentialwanne erzeugt. Wegen usw. der unter der 12-Elektrode jedes Paares angesammel-(MNOS = metal nitride oxide semiconductor) known. i5 connected. Now also be; Absence of a pair of multiphase voltages under each pair of electrodes arranged on the silicon nitride surface electrodes 10-1, 12-1; 10-2, 12-2 creates an asymmetrical potential well. Because of etc. the accumulated under the 12 electrode of each pair

Bevor auf die Wirkungsweise des Halbleiterbau- ten Ladung ist die Potentialwanne im Substratgebiel elementes nach Fig. 1 eingegangen wird, soll kurz 30 unter dieser Elektrode tiefer als im Substratgebiel die allgemeine Theorie vom Wirkungsmechanismus unter der dazugehörigen Elektrode 10. Wenn ein ladungsgekoppelter Schaltungen betrachtet werden. Elektrodenpaar 12, 10 mit einer positiven Spannung Wird an eine Elektrode wie 12-1 ein positiver Span- beaufschlagt wird, wird die Potentialwanne unter der nungsimpuls gelegt, so bildet sich in dem unmittelbar Elektrode 12 ebenso wie die Potentialwanne unter unter dieser Elektrode befindlichen Teil des p-Sili- 35 der Elektrode 10 tiefer; jedoch bleibt wegen des zuciumsubstrats ein sogenanntes tiefes Verarmungs- sätzlichen elektrischen Feldes, das von der permanent gebiet. Das heißt, der angelegte positive Spannungs- gespeicherten positiven Ladung erzeugt wird, die impuls stößt Majoritätsträger, im Falle eines p-leiten Asymmetrie bestehen.Before the mode of operation of the semiconductor component is charged, the potential well is in the substrate area element according to Fig. 1 is received, should briefly 30 below this electrode deeper than in the substrate area the general theory of the mechanism of action under the associated electrode 10. If a charge coupled circuits are considered. Electrode pair 12, 10 with a positive voltage If a positive chip is applied to an electrode such as 12-1, the potential well below the voltage pulse applied, then forms in the immediate electrode 12 as well as the potential well below the part of the p-type silicon 35 of the electrode 10 located below this electrode is lower; however, remains because of the zucium substrate a so-called deep depletion electric field generated by the permanent area. That is, the applied positive voltage is generated which stored positive charge pulse pushes majority carriers, in the case of a p-channel asymmetry.

den Substrats Löcher, von der Substratoberfläche Die Wirkungsweise des Halbleiterelementes nachholes in the substrate, from the substrate surface

direkt unter der Elektrode 12-1 weg. Dadurch ent- 40 I- i g. 1 ist graphisch in Fig. 2 und 3 veranschaulicht, steht an der Oberfläche des p-Siliciums eine Potential- Die Signale Φ, und Φ., können in ihrer Amplitude wanne, die dem induzierten Verarmungsgebiet ent- beispielsweise von 0 bis" + 10 Volt reichen. Zum Zeitspricht. Die Tiefe der Potentialwanne ist dem Quadrat punkt t0 erzeugt die Spannung Φ,, die relativ positiv der Tiefe des Verarmungsgebietes proportional. ist, eine verhältnismäßig tiefe, asymmetrische Potent-just below the electrode 12-1 away. As a result, 40 I- i g. 1 is illustrated graphically in FIGS. 2 and 3, there is a potential on the surface of the p-type silicon. The signals Φ, and Φ The depth of the potential well is the square point t 0 generates the voltage Φ ,, which is relatively positively proportional to the depth of the depletion area.

Eine an der Oberfläche des Siliciumsubstrats ge- 45 tialwanne im Halbleitersubstrat unter dem EIek· bildete Potentialwanne ist bestrebt, Minoritätsträger trodenpaar 10-1, 12-1, wie im oberen Teil von Fig. 3 (in diesem Fall Elektronen) anzuhäufen oder zu dargestellt. Das Ladungssignal, im vorliegenden Fall akkumulier ;n. Wenn sie nicht aus einer anderen gebildet durch Elektronen, wird längs der Oberfläche Quelle verfügbar sind, kommen die Minoritätsträger des Siliciumsubstrats unter dem »Kanaloxyd« (dei aus dem Substrat selbst. Wie bei den in der eingangs 50 dünnen Siliciumdioxydschicht) übertragen. Zu Ergenannten Patentanmeldung beschriebenen Halb- läuterungszwecken ist jedoch das Ladungssignal durch leiterbauelementen können jedoch die Minoritäts- Kreuzchen symbolisiert, welche die Erniedrigung des ladungen anfänglich von einer Quellenelektrode ein- Oberflächenpotentials infolge der Anwesenheit des gebracht werden, die in das p-Silicium eingebettet und Ladungssignals anzeigen. Da die Potential wanne am einen Ende des Siliciumsubstrats angeordnet sein 55 unter der Elektrode 12-1 (wegen der im Oxyd untei kann, oder die Minoritätsladungen können durch 12-1 gespeicherten festen positiven Ladung) erheb-Licht oder andere Mittel eingebracht werden.A material well on the surface of the silicon substrate in the semiconductor substrate under the electrical element The potential well formed strives to trap minority carrier pairs 10-1, 12-1, as in the upper part of FIG. 3 (in this case electrons) to accumulate or represented. The charge signal, in this case accumulate; n. If they are not formed by electrons from another, it will run along the surface Source are available, the minority carriers of the silicon substrate come under the "channel oxide" (dei from the substrate itself. As with those in the initially 50 thin silicon dioxide layer). To the aforementioned Patent application described half-refinement purposes is, however, the charge signal through Ladder components can, however, symbolize the minority cross, which symbolizes the lowering of the charges initially from a source electrode have a surface potential due to the presence of the which are embedded in the p-type silicon and display the charge signal. Since the potential tub be arranged at one end of the silicon substrate 55 under the electrode 12-1 (because of the in the oxide subtei can, or the minority charges can be raised by 12-1 stored fixed positive charge) light or other funds are brought in.

Die im Substrat unter einer Elekirode gespeicherte
Ladung kann mit Hilfe von Mehrphasenspannungen
in das Substratgebiet unter der nächsten Elektrode 60
übertragen werden. Wie in der genannten Patentanmeldung beschrieben, erfolgt bei Anwendung von
drei oder mehr Phasen eine unidirektionale (in nur
einer Richtung) Ladungsausbreitung. Jedoch ist es τη
Interesse einer Vereinfachung des Auibaus wiin- 65 paar 10-1, 12-1. Die flachere Potentialwanne bei 10-2 sehenswert, daß man ein ladungsgekoppeltes Halb- erzeugt eine Potentialschwelle oder -barriere für den leiterelenient mit einer zweiphasigen Ansteuerspan- Vorwärtsfluß (nach rechts,! von bei 1.8 gespeicherter iiung betreiben kann. Dazu muß man aber spezielle Ladung und für den Rückfluß (nach links) der unter
The stored in the substrate under an elecrode
Charge can be made with the help of multiphase voltages
into the substrate area under the next electrode 60
be transmitted. As described in the cited patent application, when using
three or more phases a unidirectional (in only
one direction) charge propagation. However, it is τη
Interest in simplifying construction wiin- 65 couple 10-1, 12-1. The shallower potential well at 10-2 is worth seeing that a charge-coupled half generates a potential threshold or barrier for the ladder-orientated with a two-phase drive voltage forward flow (to the right,! From iiung stored at 1.8. To do this, however, you have to operate a special charge and for the reflux (to the left) of the under

lieh tiefer ist als unter der Elektrode 10-1, sammelt sich diese negative Ladung im wesentlichen zur Gänze im Substratgebiet unter der Flektrode 12-1 an. Zum Zeitpunkt t0 wird das nächstbenachbarte Clektrodenpaar 10-2, 12-2 mit OVoH beaufschlagt. Die unter diesem Elektrodenpaar gebildete asymmetrische Potentialwanne ist daher verhältnismäßig flacher als die Potentialwanne unter dem Elektroden-Borrowed is deeper than under the electrode 10-1, this negative charge collects essentially entirely in the substrate area under the electrode 12-1. At time t 0 , OVoH is applied to the next adjacent pair of clectrodes 10-2, 12-2. The asymmetrical potential well formed under this pair of electrodes is therefore relatively shallower than the potential well under the electrode

12-2 gespeicherten Ladung. (Obwohl an dieser Elektrode 0 Volt liegen, ist die Potentialkanne mit einer gewissen endlichen Tiefe dargestellt. Dies kann auch dahingehend aufgefaßt werden, daß am Substrat eine feste, jedoch verhältnismäßig niedrige Rückwärts- oder Sperrspannung liegt, wie in der genannten Patentanmeldung erläutert.) Ebenso hat die asymmetrische Potentialwanne unter dem Elektrodenpaar 10-0, 12-0 (in F i g. 1 nicht gezeigt) die gleiche Form wie die Potentialwanne unter 10-2, 12-2. Die Potentialwanne unter der Elektrode 12-0 ist dabei flacher als die Potentialwanne unter der Elektrode 10-1. Diese Voraussetzung ist erforderlich, um einen unidirektionalen Fluß des Ladungssignals (d. h. der Elektronen) von links nach rechts sicherzustellen. 1S 12-2 stored charge. (Although 0 volts are applied to this electrode, the potential can is shown with a certain finite depth. This can also be interpreted to mean that there is a fixed but relatively low reverse or reverse voltage on the substrate, as explained in the patent application mentioned.) Likewise the asymmetrical potential well under the pair of electrodes 10-0, 12-0 (not shown in FIG. 1) has the same shape as the potential well under 10-2, 12-2. The potential well under the electrode 12-0 is shallower than the potential well under the electrode 10-1. This requirement is necessary to ensure a unidirectional flow of the charge signal (ie the electrons) from left to right. 1 p

Zum Zeitpunkt f, ist die Spannung Φ2 bereits um +10 Volt positiv. Die Spannung Φ, schaltet von ihrem positiven Wert von + 10 Volt auf 0 Volt. Auf Grund dieser Spannungsverhältnisse erfolgt eine Übertragung von negativer Ladung, wie im Mittelteil der F i g. 3 angedeutet. Die asymmetrische Potentialwanne unter dem Elektrodenpaar 10-2,12-2 hat jetzt ihre größte Tiefe. Die asymmetrische Potentialwanne unter dem Elektrodenpaar 10-1, 12-1 wird flacher. Wenn die Potentialwanne unter der Elektrode 12-1 flacher wird als die Potentialwanne unter der Elektrode 10-2, »stürzt« die unter der erstgenannten Elektrode gespeicherte Ladung in die Potentialwanne unter der letztgenannten Elektrode. Zu diesem Zeitpunkt ist jedoch die Potentialwanne unter der Elektrode 10-2, so daß die Ladung weiter »hinabläuft«, bis sie in der Potentialwanne unter der Elektrode 12-2 zur Ruhe kommt. Unter dem Einfluß des selbstinduzierten Driftfeldes, der thermischen Diffusion und des Streufeldes wird die Ladung innerhalb von Nanosekunden im wesentlichen vollständig von der Potentialwanne unter der Elektrode 12-1 zur Potentialwanne unter der Elektrode 12-2 übertragen.At the time f, the voltage Φ 2 is already positive by +10 volts. The voltage Φ switches from its positive value of + 10 volts to 0 volts. As a result of these voltage relationships, a transfer of negative charge takes place, as in the middle part of FIG. 3 indicated. The asymmetrical potential well under the pair of electrodes 10-2, 12-2 is now at its greatest depth. The asymmetrical potential well under the pair of electrodes 10-1, 12-1 becomes shallower. When the potential well under electrode 12-1 becomes shallower than the potential well under electrode 10-2, the charge stored under the first-mentioned electrode "falls" into the potential well under the last-mentioned electrode. At this point, however, the potential well is under electrode 10-2, so the charge continues to "run down" until it comes to rest in the potential well under electrode 12-2. Under the influence of the self-induced drift field, the thermal diffusion and the stray field, the charge is essentially completely transferred within nanoseconds from the potential well under the electrode 12-1 to the potential well under the electrode 12-2 .

Kurz nach dem Zeitpunkt r, ist sämtliche zuvor bei der Elektrode 12-1 gespeicherte Ladung bei der Elektrode 12-2 gespeichert. Erheblich später, zum Zeitpunkt f2 (letzter Teil von F i g. 3) bleibt die Ladung in der Potentialwanne unter der Elektrode 12-2, wie gezeigt. Kurz vor dem Zeitpunkt I3 würde die Übertragung dieser Ladung zum nächsten Elcktrodenpaar 10-3, 12-3 beginnen.Shortly after time r, all of the charge previously stored on electrode 12-1 is stored on electrode 12-2 . Considerably later, at time f (g last part of F i. 3) 2, the charge remains in the potential well under the electrode 12-2, as shown. Shortly before time I 3 , this charge would begin to be transferred to the next pair of electrodes 10-3, 12-3 .

F i g. 4 zeigt eine bevorzugte Elektrodenausführung gemäß einem Ausführungsbeispiel der Erfindung. Ein Verfahren zur Herstellung dieses allgemeinen Konstruktionstyps ist im einzelnen in der genannten Patentanmeldung beschrieben, obwohl dort die Isolationsschicht aus nur einem einzigen Material besteht Hier ist die Grenzfläche zwischen der dünnen Siliciumdioxydschicht und der verhältnismäßig dickeren Siliciumnitridschicht nur unter den Aluminiumelektroden 12 vorhanden. Die dargestellte positive Ladung kann daher anfänglich eingebracht werden, ohne daß dazu Schalter wie 14 in Fig. 1 gebraucht werden. Man muß lediglich sämtliche Φ,- und «J^-Leitungen gememsaia an eine rela- tive Spannungsquelle - V anschalten und dann die Spannungsquelle abschalten und das Halbleiterbauelement in der bereits erläuterten Weise in Betrieb setzen. (Das gleiche gilt für die Bauelemente nach Fig. 5 und 6.) Wie bei dem Ausführungsbeispiel P«ich F i g. 1 Weihen die einmal an der Siliciumnitrid-Siliciumdioxyd-Grenzflächc angesammelten positiven Ladungen dort, vorausgesetzt, daß die Positivphasenspannungen stets erheblich kleiner gehalten weiden als der anfängliche negative Einspeisungsimpuls (um einen Faktor von z. B. 3 oder 4).F i g. 4 shows a preferred electrode design according to an exemplary embodiment of the invention. A method for producing this general type of construction is described in detail in the cited patent application, although there the insulating layer consists of only a single material. The positive charge shown can therefore initially be introduced without the need for switches such as 14 in FIG. 1. All that is necessary is to connect all, - and lines together to a relative voltage source - V and then switch off the voltage source and put the semiconductor component into operation in the manner already explained. (The same applies to the components according to FIGS. 5 and 6.) As in the exemplary embodiment P «i F i g. 1 Consign the positive charges once accumulated at the silicon nitride-silicon dioxide interface there, provided that the positive phase voltages are always kept considerably smaller than the initial negative injection pulse (by a factor of e.g. 3 or 4).

Statt, wie gezeigt, mit einem p-Substrat kann das Bauelement nach F i g. 4 auch mit einem Substrat aus n-Silicium ausgerüstet sein. In diesem Fall können feste negative Ladungen anfänglich unter den Aluminiumelektrodcn durch kurzzeitiges Anlegen einer positiven Spannung an sämtliche Elektroden gespeichert werden. Auch können die Polysiliciumelcktroden, die im vorliegenden Fall vom η-Tyρ sind, entweder vom p-Typ oder vom η-Typ, bei Verwendung entweder des n-lcitenden oder des p-leitenden Siliciumsubstrats, sein.Instead of, as shown, with a p-substrate, the component according to FIG. 4 also with a substrate be made of n-silicon. In this case, fixed negative charges may initially be below the Aluminum electrodes by briefly applying a positive voltage to all electrodes get saved. The polysilicon electrodes, which in the present case from η-Tyρ are either p-type or η-type using either the n-conductive or p-conductive Silicon substrate.

Die Wirkungsweise des hier beschriebenen zweiphasigen ladungsgekoppelten Halbleiterbauelements beruht auf der Festspeicherung unterschiedlicher Mengen oder verschiedener Polaritäten von Ladung im Kanaloxyd unter zwei benachbarten Elektroden, die mit der gleichen Phasenspannung beaufschlagt werden. Bevorzugt ist dabei eine Ausführungsform mit sich überlappenden oder übercinandergreifenden Elektroden. Dabei kann es sich um Polysiliciumelektroden mit überlappenden Aluminiumelektroden handeln, wie in F i g. 4, 5 und 6 gezeigt. Statt dessen können jedoch auch beide Elektroden der einzelnen Paare aus Polysilicium oder einem anderen schwer schmelzbaren Material bestehen.The mode of operation of the two-phase described here Charge-coupled semiconductor component is based on the permanent storage of different Quantities or different polarities of charge in the channel oxide under two adjacent electrodes, which are subjected to the same phase voltage. One embodiment is preferred with overlapping or overlapping electrodes. These can be polysilicon electrodes act with overlapping aluminum electrodes as shown in FIG. 4, 5 and 6 shown. Instead of this However, both electrodes of the individual pairs made of polysilicon or another can also be difficult consist of fusible material.

Während bei dem Ausführungsbeispiel nach F i g.4 die Polarität der Ladung so gewählt ist, daß die erzeugte Potentialwanne unter der einen Elektrode tiefer ist als unter der anderen Elektrode der Paare, kann man die Polarität auch so wählen, daß eine Potcntialschwelle oder -barriere unter der einen Elektrode der Paare entsteht. Ein entsprechendes Ausführungsbeispiel wird an Hand der F i g. 6 erläutert.While in the embodiment of F i g.4 the polarity of the charge is chosen so that the generated The potential well under one electrode is deeper than under the other electrode of the pairs, one can also choose the polarity so that a potential threshold or barrier under one electrode of the couple arises. A corresponding exemplary embodiment is illustrated with reference to FIGS. 6 explained.

F i g. 5 veranschaulicht ein anderes Ausführungsbeispiel der Erfindung. Das Substrat ist hier vom η-Typ statt vom p-Typ, und die Isolationsschicht enthält eine verhältnismäßig dicke (1000 bis 2000A) Schicht aus Aluminiumoxyd (Al2O11) zwischen den Aluminiumelektroden und dem Substrat sowie zwischen den Aluminium- und den Polysiliciumelektroden. Die im Aluminiumoxyd unter den Aluminiumelektroden gespeicherte Ladung ist negativ und erzeugt tiefere Potentialwannen (negativeres Oberflächenpotential) in den Substratgebieten unter den gespeicherten Ladungen als in den Substratgebieten unter den Polysiliciumelektroden. Die bei der Herstellung von MNOS-Bauelementen absichtlich vorgesehene Siliciumdioxydschicht (ungefähr 40 A dick), wie in F i g. 4 gezeigt, wird bei der Verwendung von Aluminiumoxyd nicht wirklich gebraucht. In diesem Fall kann die permanente Speicherung einer negativen Ladung in der z. B. in der Arbeil von S. Nakanumaet al: »A Read-Only Memory Using MAS-Transistors« in Digist of Technical Papers, 1970 International Solid State Circuit Con ference, Philadelphia, Pa., S. 68 und 69, beschriebe nen Weise erzielt werden. F i g. 5 illustrates another embodiment of the invention. The substrate here is of the η-type instead of the p-type, and the insulation layer contains a relatively thick (1000 to 2000A) layer of aluminum oxide (Al 2 O 11 ) between the aluminum electrodes and the substrate and between the aluminum and polysilicon electrodes. The charge stored in the aluminum oxide under the aluminum electrodes is negative and creates deeper potential wells (more negative surface potential) in the substrate areas under the stored charges than in the substrate areas under the polysilicon electrodes. The silicon dioxide layer (approximately 40 Å thick) deliberately used in the manufacture of MNOS devices, as shown in FIG. 4 is not really needed when using alumina. In this case, the permanent storage of a negative charge in the z. B. in the article by S. Nakanuma et al: "A Read-Only Memory Using MAS-Transistors" in Digist of Technical Papers, 1970 International Solid State Circuit Conference, Philadelphia, Pa., Pp. 68 and 69, described manner be achieved.

Das Aluminiumoxyd des Bauelements nach Fig.! kann statt dessen aber auch durch Pyrohydrolyse voi AlCL (S. K. Tung und R. E. Caffney, Trans Met. Soc. AIME, 233, 572, 1968) oder durch Redu zieren von Al-Isopropoxyd (M. T. Duffy um A.Revesz,J. Electrochemical Soc. 117,372,1969 erzeugt werden. In beiden Fällen kann die Herstel lung des Al.O, so geschehen, daß cine feste negativThe aluminum oxide of the component according to Fig.! but can instead also be carried out by pyrohydrolysis of AlCL (S. K. Tung and R. E. Caffney, Trans Met. Soc. AIME, 233, 572, 1968) or by Redu adorn with Al isopropoxide (M. T. Duffy um A.Revesz, J. Electrochemical Soc. 117,372,1969 be generated. In both cases, the Al.O. can be produced in such a way that a fixed negative

Ladung bereits auf »natürlichem« Wege darin gespei- daß unter den permanent negativ geladenen Bereichert ist. Die auf diese Weise hergestellten ladungs- chen stets endliche Potentialschwellen vorhanden gekoppelten Zweiphasen-Halbleiterbandelemente sind, welche die vollständige Ladungsübertragung können also betrieben werden, ohne daß an diejeni- zwischen zwei Potentialwannen verhindern. Eine gen Elektroden, unter denen die negative Ladung ge- 5 solche Wirkungsweise, bei der die in jeder Potentialspeichert sein soll, eine anfängliche positive Einspeis- wanne gespeicherte Ladung einen der Signalladung spannung gelegt werden muß. Jedoch kann auch in vergleichbaren Wert hat, ist wünschenswert, um den diesen Fällen, wenn die bei der Herstellung des Alu- Effekt des Einfangens oder Festhaltens von Ladung miniumoxyds anfänglich eigebaute Menge an nega- an der Silicium-Aluminiumoxyd-Grenzfläche zu minitiver Ladung für die gegebenen Zwecke nicht aus- io malisieren. Dies läßt sich bei dem Ausführungsbeireicht, die '.rforderliche zusätzliche negative Ladung spiel nach F i g. 6 oder einem Ausführungsbeispiel mit den vorstehend bereits erläuterten Mitteln (An- (nicht gezeigt) mit p-Substrat, Siliciumdioxyd unter legen einer positiven Spannung für ein gegebenes den Aluminiumelektroden und Aluminiumoxyd unter Zeitintervall) eingebracht werden, wie in anderem den Polysiliciumelektroden sowie mit Speicherung Zusammenhang auch in der oben genannten Arbeit 15 von verhältnismäßig großen negativen Ladungen im von S. N a k a η u m a et al erläutert. Aluminiumoxyd unter den PolysiliciumelektrodenCharge already stored in it in a "natural" way that is enriched among the permanently negatively charged. The charge-always finite potential thresholds produced in this way are coupled two-phase semiconductor ribbon elements which can thus operate the complete charge transfer without preventing them between two potential wells. One of the electrodes, under which the negative charge must be applied to a voltage of the signal charge, in which the charge is to be stored in each potential, an initial positive feed-in trough. However, it can also have a comparable value, is desirable in these cases, when the amount of negative miniumoxyds initially built into the production of the aluminum effect of trapping or holding charge at the silicon-aluminum oxide interface leads to minimal charge for the not to malise given purposes. This can be at the Ausführungsbeireicht, the '.rforderliche additional negative charge to play F i g. 6 or an embodiment with the means already explained above (on (not shown) with p-substrate, silicon dioxide under a positive voltage for a given the aluminum electrodes and aluminum oxide under time interval), as in other things the polysilicon electrodes and with storage context also in the above-mentioned work 15 of relatively large negative charges in the by S. N aka η uma et al. Aluminum oxide under the polysilicon electrodes

Im Betrieb des Halbleiterbauelements nach F i g. 5 erreichen.During operation of the semiconductor component according to FIG. Reach 5.

wird mit Mehrphasenspannungen gearbeitet, deren Bei den oben erläuterten Ausführungsbeispielen istmultiphase voltages are used, the case of which is the case in the exemplary embodiments explained above

Werte statt von 0 bis +10VoIt von OVoIt bis zu bei jedem Elektrodenpaar jeweils in der Isolations-Values instead of 0 to + 10VoIt from OVoIt up to for each pair of electrodes in the insulation

einem negativen Spannungswert von beispielsweise 20 schicht unter der einen Elektrode Ladung permanenta negative voltage value of, for example, 20 layers under one electrode charge permanently

- 10 Voll reichen. Die Phasenbeziehung zwischen gespeichert und unter der anderen Elektrode keine- 10 full enough. The phase relationship between stored and under the other electrode is none

den Spannungen Φ, und Φ, ist analog der nach Ladung gespeichert. Natürlich sind auch andere Aus-the voltages Φ, and Φ, is stored analogously to that after charging. Of course, other options are also

Fig. 2 und wie in Fig. 13 der mehrfach genannten führungsbeispiele möglich. Beispielsweise kann auchFig. 2 and as in Fig. 13 of the several examples of management possible. For example, can also

Patentanmeldung. Die in dem Bauelement nach bei jedem Elektrodenpaar in der Isolationsschicht Patent application. The one in the component after each pair of electrodes in the insulation layer

F i g. 5 jeweils sich ansammelnden Minoritätsträger 25 unter der einen Elektrode negative und unter derF i g. 5 each accumulating minority carrier 25 under one electrode negative and under the one

sind natürlich Löcher statt Elektronen. anderen Elektrode positive Ladung gespeichert sein,are of course holes instead of electrons. positive charge must be stored on the other electrode,

Da es normalerweise einfach ist, nur die negative oder die unter den beiden Elektroden ge'peicherten Ladung im pyrolytischen Aluminiumoxyd zu spei- Ladungen können unterschiedliche Beträge haben, ehern, bestimmt der Leitungstyp des verwendeten von denen der eine Null sein kann, jedoch nicht muß. Subtrats, ob tiefe Potentialwannen oder Potential- 30 Worauf es in jedem Fall ankommt, ist, daß die in der schwellen erzeugt werden. Bei dem Bauelement nach Isolationsschicht unter den beiden Elektroden jedes F i g. 5 ist das Substrat η-leitend, so daß tiefe Poten- Paares gespeicherten Ladungen verschieden sind tialwannen erzeugt werden, wie bereits erläutert. Bei (entweder dem Betrag oder dem Vorzeichen nach), dem Bauelement nach Fig. 6 ist das Substrat p-lei- damit die erforderliche Asymmetrie der im Substrat tend, so daß die negativen Ladungen im Aluminium- 35 gebildeten Potentialwanne erzielt wird. Für die Isooxyd unter den Aluminiumelektroden Potential- lationsschicht kann man statt der beispielsweise anschwellen gegen den Ladungsfluß erzeugen. Mit die- gegebenen Materialien auch andere geeignete Mateser Anordnung kann man ein außerordentlich gutes rialien verwenden.Since it is usually easy to only use the negative or those stored under the two electrodes Charge to be stored in the pyrolytic alumina- charges can be of different amounts, rather, determines the type of cable used, one of which may or may not be a zero. Subtrats, whether deep potential wells or potential- 30 What is important in each case is that the in the swells are generated. In the case of the component after the insulation layer under the two electrodes each F i g. 5, the substrate is η-conductive, so that deep pot pairs of stored charges are different tialwannen are generated, as already explained. At (either the amount or the sign), In the component according to FIG. 6, the substrate is p-line, thus the required asymmetry in the substrate tend, so that the negative charges in the aluminum 35 potential well is achieved. For the isooxide A potentialation layer can be swelled instead of, for example, under the aluminum electrodes generate against the flow of charge. With the given materials also other suitable matesers Arrangement you can use an extremely good material.

Leistungsvermögen erzielen, wenn man den Abstand Die Auslegung der Elektroden (im Grundriß) beiAchieve performance if you take into account the spacing The design of the electrodes (in plan)

zwischen den Polysiliciumelektroden verhältnismäßig 40 den vorstehend beschriebenen Bauelementen kannbetween the polysilicon electrodes can relatively 40 the components described above

eng macht, beispielsweise 3 μπι, wie in F i g. 6 gezeigt. ähnlich sein, wie in der genannten Patentanmeldungmakes tight, for example 3 μπι, as in F i g. 6 shown. be similar to the patent application mentioned

Die Arbeitsweise von ladungsgekoppelten Zwei- beschrieben. Beispielsweise kann ein als Schiebephasen-Halbleiterbauelementen etwa in einem register arbeitendes zweidimensionale Bauelement in Schieberegister unter Verwendung von im Aluminium- der in F i g. 17 bis 19 der genannten Patentanmeldung oxyd gespeicherter Ladung zum Bilden von Energie- 45 dargestellten Weise ausgelegt sein. Die Erfindung hat schwellen für die Signalladung kann der in Fig. 3 auch andere Anwendungsmöglichkeiten, beispielsveranschaulichten Wirkungsweise entsprechen, vor- weise in Lichtfühlanordnungen, Speichern usw. Bei ausgesetzt, daß an die Elektroden eine angemessene diesen verschiedenen Bauelementen besteht jedet Gleichspannung für die Kompensation der induzier- Signalkanal aus einer verhältnismäßig dünnen Schichi ten Energieschwellen gelegt wird. Diese Wirkungs- 50 aus Siliciumdioxyd oder einem anderen Isoliermateweise ist in Fig. 7a und 7b veranschaulicht. Fig. 7a rial zwischen dickeren Isolierschichtgebieten. Die Er zeigt die bei Abwesenheit von S1- und <&2-Spannun- findung eignet sich auch für ladungsgekoppelte Halbgen erzeugten Potentialwannen. Fig. 7b veranschau- leiterbauelemente, bei denen die Kanalgebiete durct licht den Fall, daß Φ2 negativ wird, während Φ, wie verhältnismäßig schwach dotierte Substratgebiete zwi in Fig.7a bleibt Eine andere mögliche Wirkungs- 55 sehen verhältnismäßig stark dotierten Substratgebieweise ist in Fig.7c veranschaulicht. Hier ist der ten gebildet sind, wie kürzlich von Bell Telephone Maximalwert der Phasenspannungen so bemessen, Laboratories beschrieben. The operation of charge coupled two is described. For example, a two-dimensional component operating as a shift phase semiconductor component, for example in a register, can be placed in shift registers using the aluminum components shown in FIG. 17 to 19 of said patent application oxide stored charge for the formation of energy 45 be designed in the manner shown. The invention has thresholds for the signal charge can also correspond to other possible uses in FIG - Signal channel from a relatively thin Schichi th energy thresholds is placed. This function of silicon dioxide or some other insulating material is illustrated in FIGS. 7a and 7b. Fig. 7a rial between thicker insulating layer areas. It shows the potential wells generated in the absence of S 1 and <& 2 voltage detection is also suitable for charge-coupled halves. 7b illustrates the case in which the channel regions are shown in which Φ 2 becomes negative, while Φ, how relatively weakly doped substrate regions remain between in FIG. 7a .7c illustrates. Here the th are formed as recently described by Bell Telephone Laboratories maximum value of the phase voltages.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims (7)

Patentansprüche:Patent claims: 1. Ladungsgekoppeltes Halbleiterbauelement mit einem Substrat aus Halbleitermaterial, auf S dessen einer Oberfläche eine Isolationsschicht angebracht ist, auf der sich mehrere Paare von nebeneinanderliegenden elektrisch mit dem Substrat gekoppelten Elektroden befinden, bei dem unter den beiden Elektroden jedes Paares eine asymmetrische Potentialwanne erzeugt ist, dadurch gekennzeichnet, daß die asymmetrischen Potentialwannen dadurch erzeugt sind, daß in der Isolationsschicht (8, 9) unter der einen Elektrode (10-1...) jedes Paares eine feste Ladung gespeichert ist, die von der Ladung unter der anderen Elektrode (12-1 ...) jedes Paares verschieden ist.1. Charge-coupled semiconductor component with a substrate made of semiconductor material, on one surface of which an insulation layer is applied, on which there are several pairs of adjacent electrodes electrically coupled to the substrate, in which an asymmetrical potential well is created under the two electrodes of each pair, thereby characterized in that the asymmetrical potential wells are generated in that a fixed charge is stored in the insulation layer (8, 9) under one electrode (10-1 ...) of each pair, which is derived from the charge under the other electrode (12- 1 ...) each pair is different. 2. Ladungsgekoppeltes Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß ao die Isolationsschicht aus einer verhältnismäßig dünnen Siliciumdioxydschicht (8) und einer verhältnismäßig dicken Siliciumnitridschicht (9) unter mindesten1; einer Elektrode jedes Paares besteht und daß die Siliciumoxydschicht sich auf dem »5 Substrat (6) zwischen der Siliciumnitridschichi und der Elektrode bzw. den beiden Elektroden jedes Paares befindet.2. Charge-coupled semiconductor component according to claim 1, characterized in that ao the insulation layer of a relatively thin silicon dioxide layer (8) and a relatively thick silicon nitride layer (9) under at least 1 ; one electrode of each pair and that the silicon oxide layer is located on the substrate (6) between the silicon nitride layer and the electrode or the two electrodes of each pair. 3. Ladungsgekoppeltes Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Isolationsschicht aus einer Aluminiumoxydschicht unter mindestens einer Elektrode jedes Elektrodenpaares besteht.3. Charge-coupled semiconductor component according to claim 1, characterized in that the insulating layer of an aluminum oxide layer under at least one electrode each Consists of a pair of electrodes. 4. Ladungsgekoppeltes Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der einen Elektrode (12-0 ...) jedes Paares und dem Substrat eine diese Elektrode (12-0...) vom Substrat isolierende erste Isolationsschicht, in der eine feste Ladung speicherbar ist. angeordnet ist und daß zwischen der anderen Elektrode (10-1 . ..) und dem Substrat eine diese Elektrode (10-1 . . .) vom Substrat isolierende zweite Isolationsschicht einer anderen Art angeordnet ist (F ig. 4 bis 6).4. Charge-coupled semiconductor component according to claim 1, characterized in that between the one electrode (12-0 ...) of each pair and the substrate this electrode (12-0 ...) isolating from the substrate first insulation layer, in which a solid Charge is storable. is arranged and that between the other electrode (10-1 . ..) and the substrate, this electrode (10-1 ...) Is arranged from the substrate insulating second insulation layer of a different type (Figs. 4 to 6). 5. Ladungsgekoppeltes Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß die erste Isolationsschicht aus einer verhältnismäßig dünnen Siliciumdioxydschicht unter einer verhältnismäßig dicken Siliciumnitridschicht besteht, daß die Siliciumdioxydschicht auf der Oberfläche des Substrates aufliegt und die Siliciumnitridschicht zwischen der Siliciumdioxydschicht und der einen Elektrode angeordnet ist und daß die zweite Isolationsschicht aus einer verhältnismäßig dicken Siliciumdioxydschicht besteht (Fig.4).5. Charge-coupled semiconductor component according to claim 4, characterized in that the first insulation layer made of a relatively thin layer of silicon dioxide under a relatively thick silicon nitride layer consists of the silicon dioxide layer on the surface of the substrate and the silicon nitride layer between the silicon dioxide layer and the one electrode is arranged and that the second insulation layer consists of a relatively thick silicon dioxide layer (Fig. 4). fi. Ladungsgekoppeltes Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß die erste Isolationsschicht aus einer Aluminiumoxydschicht und die zweite Isolationsschicht aus einer Siliciumdioxydschicht besteht (Fig. 5 und 6).fi. Charge-coupled semiconductor component according to Claim 4, characterized in that the first insulation layer made of an aluminum oxide layer and the second insulation layer a silicon dioxide layer (Figs. 5 and 6). 7. Ladungsgekoppelt Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß eine Elektrode jedes Paares aus Polysilicium besieht. 7. Charge-coupled semiconductor component according to claim 1, characterized in that one electrode of each pair is made of polysilicon. Die Erfindung betrifft ein ladungsgekoppeltes Halbleiterbauelement mit einem Substrat aus Halbleitermaterial, auf dessen einer Oberfläche eine Isolationsschicht angebracht ist, auf der sich mehrere Paare von nebeneinanderliegenden elektrisch mit dem Substrat gekoppelten Elektroden befinden, bei dem unter den beiden Elektroden jedes Paares eine asymmetrische Potentialwanne erzeugt ist.The invention relates to a charge-coupled semiconductor component with a substrate made of semiconductor material, on one surface of which there is an insulating layer on which several pairs are located of adjacent electrodes electrically coupled to the substrate, in the case of which An asymmetrical potential well is created between the two electrodes of each pair. In der Patentanmeldung P 22 01 150.3 (deutsche Offenlegungsschrift 2 201150) werden verschiedene Elektrodenanordnungen zum Erzeugen von asymmetrischen Potehtialwannen im Halbleitersubstrat eines ladungsgekoppelten Halbleiterbauelementes vorgeschlagen, darunter Anordnungen mit Elektroden-Daaren, bei denen die eine Elektrode sich dichter beim Substrat befindet als die andere, sowie Anordnungen mit Elektrodenpaaren, bei denen die eine Elektrode permanent auf eine andere Gleichspannung vorgespannt ist als die andere. Wichtige Vorteile dieser Anordnungen bestehen darin, daß eine schnelle Ladungsfortpflanzung in einer Richtung mit einer zweiphasigen Ansteuerspannung erzielt werden kann, und zwar mit Hilfe einer einfachen und gedrängten Zellengeometrie.In the patent application P 22 01 150.3 (German Offenlegungsschrift 2 201150), various Electrode arrangements for creating asymmetrical potential wells in the semiconductor substrate of a charge-coupled semiconductor component proposed, including arrangements with electrode daars, in which one electrode is closer to the substrate than the other, as well as arrangements with electrode pairs in which one electrode is permanently set to a different DC voltage is biased than the other. Important advantages of these arrangements are that a rapid charge propagation in one direction can be achieved with a two-phase drive voltage can, with the help of a simple and compact cell geometry. Ein Halbleiterbauelement der eingangs genannten Art, das im Zwei-Phasen-Betrieb arbeitet und bei dem unter jeweils einem Elektrodenpaar eine asymmetrische Potentialwanne entweder durch verschiedenen Abstand der beiden Elektroden des Paares vorn Substrat oder durch verschiedene permanente Gleichspannungen dieser beiden Elektroden erzeug! ist. ist aus »Electronics«, Band 44, 21. 6. 1971. S. 50 bis 59. bekannt. Wegen des Zwei-Phasen-Betriebes, bei dem die beiden Elektroden eines Paares aul unterschiedlichem Potential liegen, müssen ihre Anschlußleitungen jeweils aus dem Bauelement herausgeführt werden. Außerdem muß insbesondere bei Verwendung eines Substrates mit hohem spezifischen Widerstand die eine Elektrode vom Substrat durch eine Isolierschicht getrennt werden, die so viel dickci ist als diejenige der anderen Elektrode, so daß konstruktive Schwierigkeiten entstehen.A semiconductor component of the type mentioned that works in two-phase operation and with that under each pair of electrodes an asymmetrical potential well either through different Distance between the two electrodes of the pair in front of the substrate or by different permanent ones Generate DC voltages of these two electrodes! is. is from "Electronics", Volume 44, June 21, 1971, p. 50 known to 59th. Because of the two-phase operation, in which the two electrodes of a pair aul different potential, their connecting lines must each lead out of the component will. In addition, especially when using a substrate with a high specific Resistance which separates one electrode from the substrate by an insulating layer that is so much thickci than that of the other electrode, so that constructional difficulties arise. Aus der deutschen Offenlegungsschrift 1 803 03f ist ferner bei einem Feldeffekttransistor bekannt, ar der Grenze zwischen einer auf dem Substrat ange ordneten Siliciumdioxydschicht und einer darauf an geordneten Siliciumnitridschicht. auf der sich dit Steuerelektrode befindet, eine feste Ladung zi speichern.From the German Offenlegungsschrift 1 803 03f it is also known in the case of a field effect transistor, ar the boundary between a silicon dioxide layer arranged on the substrate and one thereon ordered silicon nitride layer. on which the control electrode is located, a fixed charge zi to save. Aufgabe der Erfindung ist, ein Halbleiterelemen für die Ladungsfortpflanzung in einer gegebener Richtung anzugeben, das einfacher aufgebaut seir kann als bekannte derartige Bauelemente mit eine; asymmetrischen Potentialwanne.The object of the invention is to provide a semiconductor element for charge propagation in a given Specify direction, which can be constructed more simply than known components of this type with a; asymmetrical potential well. Die Erfindung löst diese Aufgabe bei einem Halb leiterbauelement der eingangs genannten Art da durch, daß die asymmetrischen Potentialwannen da durch erzeugt sind, daß in der Isolationsschicht unte der einen Elektrode jedes Paares eine feste Ladung gespeichert ist, die von der Ladung unter der anderei Elektrode jedes Paares verschieden ist.The invention solves this problem with a semiconductor component of the type mentioned above by that the asymmetrical potential wells are generated by that in the insulation layer below a fixed charge is stored on one electrode of each pair, and that of the charge below the other Electrode of each pair is different. Die Erfindung hat den Vorteil, daß die beidei Elektroden eines Elektrodenpaares unmittelbar mit einander verbunden werden können und daß dl· erforderliche Asymmetrie auch bei Substraten mi hohem spezifischen Widerstand mit Isolierschicht^ geringerer Dickenunterichiede als bisher erreichba ist. so daß das Bauelement konstruktiv einfacher islThe invention has the advantage that the two electrodes of an electrode pair directly with can be connected to one another and that the required asymmetry even with substrates mi high specific resistance with insulating layer ^ smaller differences in thickness than previously achievable is. so that the component is structurally simpler
DE19722240249 1971-08-19 1972-08-16 Charge coupled semiconductor device Expired DE2240249C3 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US17315271A 1971-08-19 1971-08-19

Publications (3)

Publication Number Publication Date
DE2240249A1 DE2240249A1 (en) 1973-02-22
DE2240249B2 DE2240249B2 (en) 1974-05-22
DE2240249C3 true DE2240249C3 (en) 1975-05-07

Family

ID=22630755

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722240249 Expired DE2240249C3 (en) 1971-08-19 1972-08-16 Charge coupled semiconductor device

Country Status (5)

Country Link
JP (1) JPS5123865B2 (en)
CA (1) CA1101548A (en)
DE (1) DE2240249C3 (en)
FR (1) FR2149568B1 (en)
GB (1) GB1395558A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4875176A (en) * 1972-01-12 1973-10-09
DE2351393C3 (en) * 1973-10-12 1978-06-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen Charge transfer device in two-phase technology and process for its manufacture
JPS5815271A (en) * 1981-07-21 1983-01-28 Nec Corp Charge coupled element

Also Published As

Publication number Publication date
JPS4830879A (en) 1973-04-23
FR2149568B1 (en) 1976-10-29
DE2240249A1 (en) 1973-02-22
JPS5123865B2 (en) 1976-07-20
DE2240249B2 (en) 1974-05-22
FR2149568A1 (en) 1973-03-30
GB1395558A (en) 1975-05-29
CA1101548A (en) 1981-05-19

Similar Documents

Publication Publication Date Title
DE2409472C3 (en) Electrically erasable semiconductor memory element using a double gate insulated film FET
DE2201150C3 (en) Charge-coupled circuit arrangement and method for transferring a charge at high speed
DE2412699C2 (en) Charge coupled semiconductor device
DE2107022C3 (en)
DE2107037A1 (en) Semiconductor module
DE2107038A1 (en) Monolithic unit for successive charge transfer
DE2420251A1 (en) CHARGE-COUPLED DEVICE WITH RECESSED CHANNEL
DE2502235A1 (en) CHARGE COUPLING SEMICONDUCTOR ARRANGEMENT
DE19747776A1 (en) Semiconductor memory with stacked gate structure
DE2252148C3 (en) Charge coupled semiconductor device and method for its operation
DE2432352C3 (en) MNOS semiconductor memory element
DE2200455C3 (en) Charge-coupled semiconductor circuit
DE2201028B2 (en) Method for operating a field effect transistor and field effect transistor for carrying out this method
DE2622307C2 (en) Integrated semiconductor memory device
DE2614698A1 (en) SEMICONDUCTOR STORAGE
DE2634312C2 (en) CCD device operable with two-phase clock signals
DE2240249C3 (en) Charge coupled semiconductor device
DE3938302C2 (en)
DE2543615A1 (en) REGENERATION STAGE FOR LOAD SHIFTING ARRANGEMENTS
DE2616476A1 (en) CHARGE REGENERATOR FOR A SEMICONDUCTOR CHARGE TRANSFER DEVICE
DE2844248C3 (en) Charge transfer arrangement
DE2048020A1 (en) Semiconductor memory device with a multilayer insulator in contact with the semiconductor
DE2151898B2 (en) Cargo transport device
DE2216060B2 (en) CHARGE-COUPLED COMPONENT WITH A PLANAR CHARGE STORAGE MEDIUM
DE2536311A1 (en) CHARGE TRANSFER DEVICES

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee