DE2412699C2 - Charge coupled semiconductor device - Google Patents
Charge coupled semiconductor deviceInfo
- Publication number
- DE2412699C2 DE2412699C2 DE2412699A DE2412699A DE2412699C2 DE 2412699 C2 DE2412699 C2 DE 2412699C2 DE 2412699 A DE2412699 A DE 2412699A DE 2412699 A DE2412699 A DE 2412699A DE 2412699 C2 DE2412699 C2 DE 2412699C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor layer
- charge
- electrodes
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 271
- 239000010410 layer Substances 0.000 claims description 282
- 239000000758 substrate Substances 0.000 claims description 22
- 239000002800 charge carrier Substances 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 230000005684 electric field Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000000969 carrier Substances 0.000 claims description 5
- 230000008901 benefit Effects 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 230000005670 electromagnetic radiation Effects 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1091—Substrate region of field-effect devices of charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
- H01L29/76858—Four-Phase CCD
Description
gleich ist — stellt sich heraus, daß bei einem Halbleiterbauelement der zuerst genannten Art im allgemeinen größere Taktspannungen als bei einem Halbleiterbauelement der zuletzt genannten Art erforderlich sind, um eine Ladung Q einer bestimmten Größe r> durch die Halbleiterschicht hindurch zu transportieren.is the same - it turns out that in a semiconductor component of the first mentioned type generally higher clock voltages are required than in a semiconductor component of the last mentioned type in order to transport a charge Q of a certain size r > through the semiconductor layer.
Wie bereits beschrieben wurde, befinden sich an der Grenzfläche zwischen der Halbleiterschicht und der Isolierschicht Oberflächenzustände, die u. a. als Einfangzentren (traps) oder als Rekombinationszentren für die Ladungsträger dienen können und die dadurch die Wirkung des Halbleiterbauelements beeinträchtigen können, insbesondere falls dieses als Bildaufnahmevorrichtung verwendet wird. Daher kann es häufig vorteilhaft sein, das Halbleiterbauelement derart zu betreiben., daß die durch die Halbleiterschicht hindurch zu transportierende Ladung stets in einer genügend großen Enlfernung von der Oberfläche in dem Inneren der Halbleiterschicht bleibt, auch während der Ladungsspeicherperioden. Ein derartiger Betrieb des Halbleiterbauelements bringt jedoch mit sich, daß an die an die Elektroden anzulegenden Taktspannungen und/oder an die maximale Menge durch die Halbleiterschicht hindurch zu transportierender Ladung zusätzliche Anforderungen und Beschränkungen gestellt werden. 2i As already described, there are surface states at the interface between the semiconductor layer and the insulating layer, which can serve as trapping centers (traps) or as recombination centers for the charge carriers and which can thereby impair the effectiveness of the semiconductor component, especially if it is used as an image recording device . It can therefore often be advantageous to operate the semiconductor component in such a way that the charge to be transported through the semiconductor layer always remains at a sufficiently large distance from the surface in the interior of the semiconductor layer, even during the charge storage periods. Such an operation of the semiconductor component, however, entails that additional requirements and restrictions are placed on the clock voltages to be applied to the electrodes and / or on the maximum amount of charge to be transported through the semiconductor layer. 2i
Der Erfindung liegt daher die Aufgabe zugrunde, ein Halbleiterbauelement der eingangs beschriebenen Art zu schaffen, bei dem die Taktspannungen mit denjenigen Taktspannungen vergleichbar sind, die verwendet werden würden, falls die Ladung längs der Oberfläche transportiert werden würde und bei dem bei vorgegebenen Taktspannungen eine verhältnismäßig große Ladungsmenge durch die Schicht hindurch transportiert werden kann, ohne daß dabei Anhäufung von Ladung an der Oberfläche stattfindet.The invention is therefore based on the object of providing a semiconductor component of the type described at the outset to create in which the clock voltages are comparable to those clock voltages that are used if the load were to be transported along the surface and at that given Clock voltages transport a relatively large amount of charge through the layer without accumulation of charge on the surface.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.This object is achieved according to the invention by what is stated in the characterizing part of claim 1 Features solved.
Es sei darauf hingewiesen, daß es bei ladungsgekoppelten Halbleiterbauelementen, bei denen Minoritälsladungsträger an der an die die Elektroden tragenden Oxydschichl grenzenden Oberfläche einer Halbicitcrschicht transportiert werden, aus der DE-OS 22 Ol 390 bekannt ist, an dieser Oberfläche Oberflächenzonen gleichen Leitfähigkeitstyps aber höherer Dotierungskonzentration als die Halbleiterschicht, die teilweise unter den Elektroden liegen, anzuordnen.It should be pointed out that in charge-coupled semiconductor components in which minority charge carriers on the surface of a semi-citrate layer adjoining the oxide layer bearing the electrodes are transported, from DE-OS 22 Ol 390 is known, on this surface surface zones same conductivity type but higher doping concentration than the semiconductor layer, which is partially under the electrodes.
Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß die Potentialmulden, die in der Halbleiterschicht für die durch die Halbleiterschicht hindurch zu transportierende Ladung gebildet werden sollen, sofern es die Tiefen der Potentialmit.ima und/oder den Abstand dieser Minima von der Oberfläche der Halbleiterschicht anbelangt, außer durch die an die Elektroden angelegten Spannungen auch durch die Dotierungskonzentration der Halbleiterschicht beeinflußt werden können. Weiterhin liegt der Erfindung die Erkenntnis zugrunde, daß in einer Halbleiterschicht mit einer nichtgleichmäßigen Dotierungskonzentration an auch durch das Konzentrationsprofil bestimmten Stellen in der Halbleiterschicht Ladungskonzentration erhalten werden kann.The invention lies inter alia. based on the knowledge that the potential wells in the semiconductor layer for the Charge to be transported through the semiconductor layer should be formed, provided that it is the depths the Potentialmit.ima and / or the distance of these minima from the surface of the semiconductor layer not only by the voltages applied to the electrodes but also by the doping concentration the semiconductor layer can be influenced. Furthermore, the invention is based on the knowledge that in a semiconductor layer with a non-uniform doping concentration also due to the concentration profile certain locations in the semiconductor layer charge concentration can be obtained.
Durch das Vorhandensein der höher dotierten Oberflächenzone — wodurch tatsächlich die Kapazität, die eine Stufe des ladungsgekoppelten Bauelements bildet, vergrößert wird — kann der größte Teil der informationshaltigen Ladung verhältnismäßig nahe bei dem Elektrodensystem lokalisiert werden. Dadurch erfolgt der Transport ebenfalls zwar verhältnismäßig nahe bei dem Elektrodensystem, wodurch die kapazitive Kopplung zwischen der Ladung und dem Elektrodensystem verhältnismäßig groß ist, aber die Transportzeit oder Transportgeschwindigkeit wird nur in geringem Maße von dieser stärkeren kapazitiven Kopplung beeinflußt, weil die Transportzeit im wesentlichen nur durch die letzten Bruchteile noch zu übertragender Ladung bestimmt wird. Diese letzten Bruchteile können jeweils sehr schnell über den niedriger dotierten Teil der Halbleiterschicht unter der Oberflächenzone übertragen werden, wo die Ladung infolge des größeren Abstandes von dem Elektrodensystem kapazitiv schwächer als in der höher dotierten Oberfiächenzone der Halbleiterschicht gekoppelt ist.Due to the presence of the more highly doped surface zone - which actually increases the capacity, which forms a stage of the charge coupled device is enlarged - most of the information-containing charge can be located relatively close to the electrode system. Through this the transport also takes place relatively close to the electrode system, whereby the capacitive Coupling between the charge and the electrode system is relatively large, but the transport time or transport speed is affected only to a small extent by this stronger capacitive coupling influenced, because the transport time essentially only has to be transferred by the last fractions Charge is determined. These last fractions can each very quickly over the lower endowed part of the Semiconductor layer will be transferred under the surface zone, where the charge as a result of the larger The distance from the electrode system is capacitively weaker than in the more highly doped surface zone of the Semiconductor layer is coupled.
Dadurch, daß aber infolge des Vorhandenseins der höher dotierten Oherflächenznne der größte Teil der durch die Halbleiterschicht hindurch zu transportierenden Ladung verhältnismäßig nahe bei dem Elektrodensystem konzentriert werden kann, kann ein Halbleiterbauelement nach der Erfindung mit niedrigeren Taktspannungen als ein Halbleiterbauelement der eingangs beschriebenen Art mit einer Halbleiterschicht mit einer gleichmäßigen Dotierung betrieben werden. Diese Taktspannungen sind mit denjenigen Taktspannungen vergleichbar, die verwendet werden würden, wenn die Ladung längs der Oberfläche transportiert werden würde.Because, however, due to the presence of the more highly doped Oherflächeznne most of the Charge to be transported through the semiconductor layer is relatively close to the electrode system can be concentrated, a semiconductor device according to the invention can be with lower Clock voltages as a semiconductor component of the type described above with a semiconductor layer be operated with a uniform doping. These clock voltages are with those clock voltages comparable to those that would be used if the cargo was transported along the surface would be.
Außerdem kann eine verhältnismäßig große Menge informationshaltiger Ladung infolge der höheren Dotierung in der höher dotierten Oberflächenzone in einem genau definierten Abstand von der Oberfläche im Inneren der Schicht konzentriert werden, wo die Konzentration an Rekombinationszentren und/oder Einfangzentren (traps) viel geringer als an der Oberfläche sein kann.In addition, a relatively large amount of information-containing charge due to the higher Doping in the more highly doped surface zone at a precisely defined distance from the surface in Be concentrated inside the layer where the concentration at recombination centers and / or Trapping centers (traps) can be much smaller than on the surface.
Das Elektrodensystem zum Erzeugen elektrischer Felder in der Halbleiterschicht kann u. a. eine piezoelektrische Schicht enthalten, in der eine akustische Welle in eine elektrische Welle umgewandelt werden kann. Bei einer Weiterbildung eines ladungsgekoppelten Halbleiterbauelements nach der Erfindung enthält das Elektrodensystem eine Anzahl Elektroden, die durch eine Sperrschicht von der Halbleiterschicht getrennt si; d. Die Elektroden können z. B. durch Halbleiterzonen von dem dem der Halbleiterschicht entgegengesetzten Leitfähigkeitstyp gebildet werden, die mit der Halbleiterschicht eine Sperrschicht in Form eines pn-Übergangs bilden. Die Halbleiterschicht kann dabei in lateraler Richtung von einer Isolierzone begrenzt und isoliert werden, die wenigstens teilweise aus Isoliermaterial, z. B. aus Siliciumoxid, besteht, das über wenigstens einen Teil seiner Dicke in die Halbleiterschicht versenkt ist. Ferner können auch Sperrschichten in Form in der Sperrichtung vorgespannter gleichrichtender Schottky-Obergänge verwendet werden, wobei eine Elektrode aus einer für die Bildung eines Schottky-Übergangs geeigneten Metallschicht besteht, die direkt auf der Oberfläche der Halbleiterschicht angebracht sein kann.The electrode system for generating electrical fields in the semiconductor layer can contain, inter alia, a piezoelectric layer in which an acoustic wave can be converted into an electrical wave. In a further development of a charge-coupled semiconductor component according to the invention, the electrode system contains a number of electrodes which are separated from the semiconductor layer by a barrier layer; d. The electrodes can e.g. B. are formed by semiconductor zones of the conductivity type opposite to that of the semiconductor layer, which form a barrier layer in the form of a pn junction with the semiconductor layer. The semiconductor layer can be delimited and isolated in the lateral direction by an insulating zone which is at least partially made of insulating material, e.g. B. of silicon oxide, which is sunk over at least part of its thickness in the semiconductor layer. Furthermore, barrier layers in the form of reverse-biased rectifying Schottky transitions can also be used, wherein an electrode consists of a metal layer suitable for the formation of a Schottky transition, which metal layer can be applied directly to the surface of the semiconductor layer.
Bei einer anderen Weiterbildung eines Halbleiterbauelements nach der Erfindung werden die Elektroden durch leitende Schichten gebildet, die durch eine Isolierschicht von der Halbleiterschicht getrennt sind. Die leitenden Schichten können durch Metallschichten, z. B. aus Aluminium, gebildet werden. Statt Metall können aber auch andere Materialien, wie z.B. polykristallines Silicium, das gegebenenfalls mit einer Verunreinigung zur Herabsetzung des Widerstandes dotiert ist, verwendet werden.In another development of a semiconductor component according to the invention, the electrodes are formed by conductive layers which are separated from the semiconductor layer by an insulating layer. The conductive layers can be formed by metal layers, e.g. B. made of aluminum. Instead of metal but other materials, such as polycrystalline silicon, which may be coated with a Impurity is doped to lower the resistance, can be used.
Bei einer anderen Weiterbildung der Erfindung kann die Halbleiterschicht mit einer Anzahl lateral voneinander getrennter Oberflächenzonen vom ersten Leitfähigkeitstyp versehen sein, die höher als der angrenzende Teil der Halbleiterschicht dotiert sind, sich nur über einen Teil der Dicke der Halbleiterscliicht in der Schicht erstrecken und unter den Elektroden liegen.In another development of the invention, the semiconductor layer can have a number laterally from one another separate surface zones of the first conductivity type, which are higher than the adjacent one Part of the semiconductor layer are doped, spread over only part of the thickness of the semiconductor layer in the layer extend and lie under the electrodes.
Bei einer weiteren Weiterbildung eines ladungsgekoppelten Halbleiterbauelements nach der Erfindung erstrecken sich die Elektroden in einer zu der Ladungstransportrichtung parallelen Richtung und an der zu der Ladungstransportrichtung entgegengesetzten Seite über den Rand der darunterliegenden höher dotierten Oberflächenzone hinweg. Dadurch ist in das System eine Asymmetrie und somit eine Vorzugsrichtung eingebaut, die es ermöglicht, ein derartiges Bauelement mit nur zwei Taktspannungsquellen, d. h. als ein Zweiphasensystem, zu betreiben. Die dabei notwendige Überlappung zwischen den Elektroden und den an die Oberflächenzone grenzenden niedriger dotierten zwischenliegenden Teilen der Halbleiterschicht braucht keine beträchtliche Beschränkung für die Menge Ladung zu bedeuten, die in den höher dotierten Oberflachenzonen gespeichert werden kann, indem diese Überlappung nur eine verhältn'smäüig geringe Oberfläche zu beanspruchen braucht. Hierfür erstrekken sich dabei die Oberflächenzonen über wenigstens die Hälfte und vorzugsweise wenigstens drei Viertel der Oberfläche der oberhalb der höher dotierten Oberflächenzonen angebrachten Elektroden.In a further development of a charge-coupled semiconductor component according to the invention the electrodes extend in a direction parallel to the charge transport direction and on the side opposite to the direction of charge transport is higher over the edge of the one below doped surface zone away. As a result, there is an asymmetry in the system and thus a preferred direction built in, which makes it possible to use such a component with only two clock voltage sources, d. H. as a two-phase system to operate. The necessary overlap between the electrodes and the the surface zone adjoining lower doped intermediate parts of the semiconductor layer needs does not impose a significant limit on the amount of charge that can be carried in the more highly doped Surface zones can be saved by making this overlap only a relatively small one Surface needs to claim. For this purpose, the surface zones extend over at least half and preferably at least three quarters of the surface of the above the more highly doped surface zones attached electrodes.
Bei einer weiteren Weiterbildung eines ladungsgekoppelten Halbleiterbauelements nach der Erfindung, das als ein Zweiphasensystem betrieben werden kann, liegen die Elektroden abwechselnd oberhalb einer höher dotierten Oberflächenzone und oberhalb des zwischen den Oberflächenzonen liegenden angrenzenden Teiles der Halbleiterschicht und letztere sind je leitend mit einer in Ladungslransportrichtung darauf folgenden Elektrode, die oberhalb einer höher dotierten Oberflächenzone liegt.In a further development of a charge-coupled semiconductor component according to the invention, which can be operated as a two-phase system, the electrodes lie alternately above one more highly doped surface zone and above the adjacent one lying between the surface zones Part of the semiconductor layer and the latter are each conductive with one on it in the direction of charge transport following electrode, which lies above a more highly doped surface zone.
Bei einer weiteren Weiterbildung der Erfindung, die u. a. den Vorteil aufweist, daß die Herstellung einfach ist, ist die Halbleiterschicht mit einer schichtförmigen Oberflächenzone vom ersten Leitfähigkeitstyp versehen, die sich längs der ganzen Oberfläche der Halbleiterschicht erstreckt. Gemäß einer weiteren Weiterbildung können die Oberflächenzone und das angrenzende niedriger dotierte Teil der Halbleiterschicht dabei als aufeinander angewachsener epitaktischer Schichten vom gleichen Leitfähigkeitstyp, und mit voneinander verschiedenen Dotierungskonzentrationen, ausgebildet sein. Die Dotierungskonzentrationen und die Dicken der höher dotierten Obeniächenzone und des angrenzenden niedriger dotierten Teiles d^r Halbleiterschicht können dabei innerhalb weiter Grenzen gewählt werden. Außerdem kann die Halbleiterschicht bei dieser Weiterbildung auf in der Halbleitertechnologie allgemein bekannte Weise durch Verfahren zum Anbringen epitaktischer Halbleiterschichten hergestellt werden.In a further development of the invention, which inter alia. has the advantage that the production is simple, the semiconductor layer is provided with a layered surface zone of the first conductivity type, which extends along the entire surface of the semiconductor layer. According to another Further development can be the surface zone and the adjoining, less doped part of the semiconductor layer as epitaxial layers of the same conductivity type grown on one another, and with mutually different doping concentrations be formed. The doping concentrations and the thicknesses of the more highly doped surface zone and of the adjoining, less doped part d ^ r Semiconductor layers can be selected within wide limits. In addition, the semiconductor layer in this further development in a manner generally known in semiconductor technology by means of processes for attaching epitaxial semiconductor layers.
Der Trägerkörper, auf dem die Halbleiterschicht angebracht wird, kann z.B. durch einen Körper aus Isoliermaterial, z. B. aus Aluminiumoxid oder Saphir, gebildet werden. Gemäß einer weiteren Weiterbildung ist die höher dotierte Oberflächenzone durch eine Schicht gebildet die epitaktisch auf einem Halbleitersubstrat vom ersten Leitfähigkeitstyp angebracht ist während der angrenzende Teil der Halbleiterschicht durch eine Schicht gebildet ist, die epitaktisch auf dieser Oberflächenzone angewachsen ist, und an der Grenzfläche zwischen der Halbleiterschichl und dem Substrat ist eine Anzahl Elektroden in Form vergrabener Zonen vom zweiten Leitfähigkeitstyp angebracht. An die Elektroden sollen dabei derartige Spannungen angelegt werden, daß an der Grenzfläche zwischen der Halbleilerschicht und dem Substrat ein Erschöpfungsgebiet gebildet wird, daß Leitung zwischen dem Substrat und der Schicht verhindert.The carrier body on which the semiconductor layer is applied can be, for example, a body made of Insulating material, e.g. B. made of aluminum oxide or sapphire, are formed. According to a further development, the more highly doped surface zone is through a Layer formed epitaxially attached to a semiconductor substrate of the first conductivity type while the adjacent part of the semiconductor layer is formed by a layer epitaxially on top of it Surface zone has grown, and is at the interface between the semiconductor layer and the substrate a number of electrodes are placed in the form of buried zones of the second conductivity type. To the Electrodes should be applied such voltages that at the interface between the Semiconductor layer and the substrate a depletion area is formed that conduction between the Substrate and the layer prevented.
Bei einer weiteren Weiterbildung eines Halbleiterbauelements nach der Erfindung ist wenigstens der angrenzende Teil der Halbleiterschicht durch eine epitaktische Schicht vom ersten Leitfähigkeitstyp gebildet, die auf einem Halbleitersubstrat vom zweiten Leitfähigkeitstyp angebracht ist. Die Herstellung eines Halbleiterbauelements gemäß dieser Weiterbildung ist besonders einfach. Die epitaktische Schicht kann nach ihrer Anbringung auf dem Substrat z. B. dadurch mit der höher dotierten Oberflächenzone versehen werden, daß wenigstens örtlich längs der Oberfläche die Konzentration an Verunreinigungen z. B. durch Ionenimplantation erhöht wird. Die höher dotierte Oberflächenzone kann aber auch in Form einer zweiten epitaktischen Schicht auf der ersten epitaktischen Schicht angebracht werden.In a further development of a semiconductor component according to the invention, at least the adjacent part of the semiconductor layer by an epitaxial layer of the first conductivity type formed on a semiconductor substrate of the second conductivity type. The making of a Semiconductor component according to this development is particularly simple. The epitaxial layer can after their attachment to the substrate z. B. be provided with the more highly doped surface zone that at least locally along the surface, the concentration of impurities z. B. by ion implantation is increased. The more highly doped surface zone can, however, also be in the form of a second epitaxial layer can be applied to the first epitaxial layer.
Ein weiterer Vorteil der obenbeschriebenen Weiterbildung bei der die höher dotierte Oberflächenzone sich längs der ganzen Oberfläche der Halbleiterschicht erstreckt, besteht darin, daß bei vorgegebenen gegenseitigen Abständen der Elektroden der Effekt etwaiger Potentialmulden, die in der Halbleiterschicht, insbesondere an der Oberfläche der Halbleiterschicht, zwischen den Elektroden auftreten können, dadurch verringert wird, daß infolge der höheren Dotierung der Oberflächenzone die Ladung in einem endlichen u. a. durch die Dicke der Oberflächenzone bestimmten Abstand konzentriert wird. Die Möglichkeit des Auftretens der genannten Potentialmulden kann dadurch verringert werden, daß in und/oder nahe bei den zwischen den Elektroden liegenden Teilen der Halbleiterschicht zusätzliche Ladung der gleichen Polarität wie die durch die Halbleiterschicht hindurch zu transportierenden informationshaltigen Majoritätsladungsträger eingebaut wird. Zu diesem Zweck ist bei einer weiteren Weiterbildung eines ladungsgekoppelten Halbleiterbauelements nach der Erfindung die Halbleiterschicht mit Oberflächenzonen vom zweiten Leitfähigkeitstyp versehen, die, auf die Oberfläche gesehen, zwischen den Elektroden liegen und sich über einen Teil der Dicke der Halbleiterschicht in diese erstrecken. Beim Betrieb können diese Zonen völlig oder teilweise erschöpft werden und stellen damit eine Menge ionisierter Ladung mit der gleichen Foiariiäi wie die durch die Halbleiterschicht hindurch zu transportierenden informationshaltigen Majoritätsladungsträger dar und verhindern somit daß die informationshaltigen Ladungsträger teilweise in Potentialmulden zurückgehalten werden.Another advantage of the above-described development in which the more highly doped surface zone is extending along the entire surface of the semiconductor layer consists in that given mutual Distances between the electrodes, the effect of any potential wells in the semiconductor layer, in particular on the surface of the semiconductor layer, between the electrodes, thereby reduced it becomes that, due to the higher doping of the surface zone, the charge in a finite u. through the Thickness of the surface zone specific distance is concentrated. The possibility of the occurrence of the mentioned potential wells can be reduced that in and / or near the between the Electrodes lying parts of the semiconductor layer additional charge of the same polarity as that carried by Information-containing majority charge carriers to be transported through the semiconductor layer are incorporated will. For this purpose, in a further development of a charge-coupled semiconductor component according to the invention, the semiconductor layer with surface zones of the second conductivity type which, when viewed on the surface, lie between the electrodes and extend over part of the thickness of the Extending semiconductor layer into this. During operation, these zones can be completely or partially exhausted and thus represent a lot of ionized charge with the same foiariiäi as that carried by the Semiconductor layer to be transported through the information-containing majority charge carriers and prevent thus that the information-containing charge carriers are partially retained in potential wells will.
Bei einer weiteren Weiterbildung eines ladungsgekoppelten Halbleiterbauelements nach der Erfindung ist die Halbleiterschicht auf zwei einander gegenüber liegenden Seiten mit einem Elektrodensystem versehen und die Halbleiterschicht ist auf jeder der Seiten wenigstens örtlich mit einer Oberflächenzone vom ersten Leitfähigkeitstyp versehen, die unterhalb des Elektrodensystems liegt und höher als der angrenzende Teil der Halbleiterschicht dotiert ist und sich nur über einen Teil der Dicke der Schicht in diese erstreckt.In a further development of a charge-coupled semiconductor component according to the invention the semiconductor layer is provided with an electrode system on two opposite sides and the semiconductor layer is at least locally with a surface zone on each of the sides first conductivity type provided, which is below the electrode system and higher than the adjacent Part of the semiconductor layer is doped and extends into this only over part of the thickness of the layer.
Die zu beiden Seiten angebrachten Elektrodensysteme können dabei ebenfalls eine Anzahl durch Sperrschichten von der Halbleiterschicht getrennter Elektroden enthalten. Die Elektroden, die auf einer Seite angebracht sind, können dabei den Elektroden, die auf der gegenüberliegenden Seite der Halbleiterschicht angebracht sind, gerade gegenüber liegen, wobei zwei einander gegenüber liegende Elektroden an dieselbe Taktspannungssquelle angeschlossen werden können, wodurch der Ladungstransport von einer Stufe zu der nächstfolgenden Stufe im wesentlichen in einer Richtung parallel zu der Halbleiterschicht stattfindet. Es ist aber auch möglich, ein solches ladungsgekoppeltes Halbleiterbauelement, bei der auf zwei Seiten Elektroden angebracht sind, derart zu betreiben, daß die Ladung während des Transports von einer Stufe zu einer nächstfolgenden Stufe die Halbleiterschicht überquert, ohne daß sie übrigens mit den Oberflächen der Halbleiterschicht in Kontakt kommt.The electrode systems attached to both sides can also have a number Contain barrier layers separated from the semiconductor layer electrodes. The electrodes that are on a Side attached can be the electrodes on the opposite side of the semiconductor layer are attached, are just opposite, with two opposite electrodes to the same Clock voltage source can be connected, whereby the charge transport from one stage to the next stage takes place essentially in a direction parallel to the semiconductor layer. It but it is also possible to use such a charge-coupled semiconductor component with electrodes on two sides are appropriate to operate in such a way that the cargo during transport from one step to a next following stage crosses the semiconductor layer without it incidentally with the surfaces the semiconductor layer comes into contact.
Bei einer weiteren Weiterbildung eines ladungsgekoppelten Halbleiterbauelements nach der Erfindung ist die Dotierungskonzentration der Oberflächenzone mindestens etwa dem Zehnfachen und vorzugsweise mindestens gleich dem Hundertfachen der Dotierungskonzentration des angrenzenden Teiles der Halbleiterschicht. In a further development of a charge-coupled semiconductor component according to the invention the doping concentration of the surface zone is at least about ten times and preferably at least equal to one hundred times the doping concentration of the adjacent part of the semiconductor layer.
Gemäß einer weiteren Weiterbildung ist die Dicke der höher dotierten Oberflächenzone höchstens gleich der Dicke des angrenzenden niedriger dotierten Teiles der Halbleiterschicht und vorzugsweise kleiner als aie Hälfte der Dicke dieses angrenzenden Teiles.According to a further development, the thickness of the more highly doped surface zone is at most the same the thickness of the adjacent, lower doped part of the semiconductor layer and preferably less than aie Half the thickness of this adjacent part.
Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigtSome embodiments of the invention are shown in the drawing and will be described in more detail below described. It shows
F i g. 1 eine schematische Draufsicht auf einen Teil eines ladungsgekoppelten Halbleiterbauelements,F i g. 1 is a schematic plan view of a part a charge-coupled semiconductor component,
Fig.2 einen Querschnitt durch dieses Bauelement längs der Linie H-Ii in Fig. 1,2 shows a cross section through this component along the line H-Ii in FIG. 1,
Fig.3 einen Querschnitt durch dieses Bauelement längs der Linie HI-IIl in Fig. 1,3 shows a cross section through this component along the line HI-III in FIG. 1,
F i g. 4 als Funktion der Zeit die an die Elektroden des Bauelements nach den F i g. 1 bis 3 angelegten Taktspannungen,F i g. 4 as a function of the time that is applied to the electrodes of the component according to FIGS. 1 to 3 created Clock voltages,
Fig.5 schematisch einen Querschnitt durch einen Teil eines zweiten ladungsgekoppelten Bauelements,5 schematically shows a cross section through part of a second charge-coupled component,
F i g. 6 schematisch einen Querschnitt durch einen Teil eines dritten ladungsgekoppelten Bauelements,F i g. 6 schematically shows a cross section through part of a third charge-coupled device,
F i g. 7 schematisch als Funktion der Zeit die an die Elektroden des Bauelements nach F i g. 6 anzulegenden Taktspannungen,F i g. 7 schematically as a function of time the time applied to the electrodes of the component according to FIG. 6 to be applied Clock voltages,
F i g. 8 einen Querschnitt durch ein weiteres Ausführungsbeispiel eines Bauelements,F i g. 8 shows a cross section through a further exemplary embodiment of a component,
Fig.9 einen Querschnitt durch ein weiteres Ausfiihrungsbeispiel eines Bauelements, und9 shows a cross section through a further exemplary embodiment of a component, and
Fig. 10 einen Querschnitt durch ein anderes Ausführungsbeispiel eines Bauelements. 10 shows a cross section through another exemplary embodiment of a component.
Fig. 1 ist eine Draufsicht auf ein ladungsgekoppeltes Halbleiterbauelement (manchmal auch als» Charge- Coupled Device« und» Charge-Transfer Device« oder als CCD bzw. DTD bezeichnet) von dem Typ, der in der bereits oben genannten DE-OS 22 16 060 beschrieben ist Das Bauelement enthält einen Halbleiterkörper 1 (siehe Fig.2, 3) mit einer Halbleiterschicht 2 aus η-leitendem Silicium. 1 is a plan view of a charge-coupled semiconductor component (sometimes also referred to as a “ charge- coupled device” and “charge-transfer device” or as a CCD or DTD) of the type described in DE-OS 22 16 already mentioned above 060 is described. The component contains a semiconductor body 1 (see FIGS. 2, 3) with a semiconductor layer 2 made of η-conductive silicon.
Ausgenommen gegebenenfalls zum Einführen und Auslesen der durch das Bauelement zu transportierenden Ladung kann die Halbleiterschicht 2 wenigstens beim Betrieb gegen die Umgebung isoliert werden. Zu diesem Zweck sind Mittel vorgesehen, die z. B. durch die Isolierschicht 12 gebildet werden, mittels deren die Schicht 2 auf der Seite 3 gegen die Umgebung isoliert ist, während auf der gegenüberliegenden Seite bzw. an den Seitenkanten die Schicht 2 durch beim Betrieb gesperrte pn-Übergänge 13 bzw. 14 isoliert werden kann. Diese Isolierung kann jedoch auch auf andere Weise erhalten werden. So kann z. B. die p-leitende Isolierzone 15 (siehe Fig. 2), die den pn-Übergang 14 Except, if necessary, for introducing and reading out the charge to be transported through the component, the semiconductor layer 2 can be isolated from the environment at least during operation. For this purpose means are provided which, for. B. formed by the insulating layer 12, by means of which the layer 2 on the side 3 is isolated from the environment, while the layer 2 is isolated on the opposite side or at the side edges by pn junctions 13 and 14 blocked during operation can. However, this isolation can also be obtained in other ways. So z. B. the p-conducting insulating zone 15 (see FIG. 2), which the pn junction 14
id mit der Schicht 2 bildet, völlig oder teilweise durch eine Schicht aus Isoliermaterial, z. B. Siliciumoxid, ersetzt werden, die über einen Teil dieser Dicke in die Schicht 2 versenkt ist. In Fig. 1 ist der pn-übergang 14, der also die laterale Begrenzung der Schicht 2 bildet, mit gestrichelten Linien angegeben.id forms with the layer 2, wholly or partially by a layer of insulating material, e.g. B. silicon oxide, which is sunk into the layer 2 over part of this thickness. In FIG. 1, the pn junction 14, which thus forms the lateral delimitation of the layer 2, is indicated with dashed lines.
Die Schicht 2 weist eine derartige Dicke und eine derartige Dotierungskonzentration auf, daß mit Hilfe eines elektrischen Feldes über die ganze Dicke der Schicht 2 eine Erschöpfungszone unter Vermeidung von Durchschlag gebildet werden kann. Ein derartiger Durchschlag kann z. B. aus einer Lawinenvervielfachung in der Schicht 2 bestehen. Weiter sind Mittel vorgesehen, mit deren Hilfe örtlich Information in Form aus Majoritätsladungsträgern bestehender Ladung inThe layer 2 has such a thickness and such a doping concentration that with the aid an electric field over the entire thickness of the layer 2 creates a zone of exhaustion while avoiding Breakdown can be formed. Such a breakthrough can, for. B. from an avalanche multiplication exist in layer 2. Means are also provided that can be used to provide local information in the form of cargo consisting of majority carriers in
2ri die Halbleiterschicht 2 eingeführt werden kann. Diese Mittel können z. B. einen an eine elektrische Signalquelle anzuschließenden Kontakt 31 auf der Halbleiterschicht enthalten. Die genannten Mittel können aber auch eine elektromagnetische Strahlungsquelle enthal- 2 r i the semiconductor layer 2 can be introduced. These funds can e.g. B. to be connected to an electrical signal source contact 31 on the semiconductor layer. However, the means mentioned can also contain an electromagnetic radiation source.
iii ten, wobei von dieser Quelle emittierte Strahlung nach Absorption in der Halbleiterschicht 2 in Ladungsträger umgewandelt wird.iii th, with radiation emitted by this source after Absorption in the semiconductor layer 2 is converted into charge carriers.
Weiter sind Mittel zum Auslesen dieser Ladung anderswo in der Schicht 2 vorhanden. Diese Mittel können z. B. einen ohmschen Anschlußkontakt 32 enthalten.Means for reading out this charge are also provided elsewhere in layer 2. This means can e.g. B. contain an ohmic connection contact 32.
Auf der Seite 3 der Halbleiterschicht 2 ist ein Elektrodensystem 4—11 vorhanden, mit dessen Hilfe kapazitiv elektrische Felder in der Schicht 2 erzeugtOn the side 3 of the semiconductor layer 2 there is an electrode system 4-11 , with the aid of which capacitive electrical fields are generated in the layer 2
4(i werden, mittels deren die Ladung durch die Halbleiterschicht 2 in einer Richtung parallel zu der Schicht 2 zu den genannten Auslesemitteln transportiert werden kann.4 (i, by means of which the charge through the semiconductor layer 2 can be transported in a direction parallel to the layer 2 to said readout means can.
Das Elektrodensystem kann z. B. eine piezoelektrisehe Schicht enthalten, mit der eine akustische Welle in eine elektrische Welle umgewandelt werden kann. Im vorliegenden Ausführungsbeispiel enthält das Elektrodensystem jedoch eine Anzahl Elektroder 4—11, die durch eine Schicht 12 aus Siliciumoxid von der Halbleiterschicht 2 getrennt sind. Die Schicht 12, die meist durchsichtig ist, ist in F i g. 1 der Deutlichkeit halber nicht dargestelltThe electrode system can e.g. B. contain a piezoelectric layer with which an acoustic wave can be converted into an electrical wave. In the present exemplary embodiment, however, the electrode system contains a number of electrodes 4-11, which are separated from the semiconductor layer 2 by a layer 12 of silicon oxide. The layer 12, which is mostly transparent, is shown in FIG. 1 not shown for the sake of clarity
Die Ränder der Elektroden 4,6.8 und 10. die. wie aus F i g. 3 ersichtlich ist, unter den Elektroden 5,7,9 und 10 liegen, sind in F i g. 1 mit gestrichelten Linien angegeben. Wie aus den F i g. 1 und 3 hervorgeht, erstrecken sich die Elektroden 4—11 in einer Richtung quer zu der Ladungstransportrichtung über die ganze Breite der Halbleiterschicht 2. The edges of the electrodes 4,6.8 and 10. the. as in Fig. 3 can be seen, under the electrodes 5, 7, 9 and 10 are in F i g. 1 indicated with dashed lines. As shown in FIGS. 1 and 3, the electrodes 4-11 extend over the entire width of the semiconductor layer 2 in a direction transverse to the charge transport direction.
Wie in den Fig.2 und 3 dargestellt ist, ist die Halbleiterschicht 2 unter den Elektroden 4—11 mit einer η-leitenden Oberflächenzone 17 versehen, die höher als der angrenzende Teil 19 der Halbleiterschicht 2 dotiert ist As shown in FIGS. 2 and 3, the semiconductor layer 2 is provided beneath the electrodes 4-11 η-conductive with a surface zone 17, which is higher than the adjacent part 19 of the doped semiconductor layer 2
Die Oberflächenzone 17 erstreckt sich, wie in den F i g. 2 und 3 deutlich dargestellt ist, nur über einen Teil der Dicke der Halbleiterschicht 2 in dieser Schicht Im vorliegenden Ausführungsbeispiel ist die Halb-The surface zone 17 extends, as in FIG F i g. 2 and 3 is clearly shown, only over part of the thickness of the semiconductor layer 2 in this layer In the present embodiment, the half
lederschicht 2 mit einer schichtförmigen Oberflächenzone 17 versehen, die sich praktisch längs der ganzen Oberfläche 18 der Halbleiterschicht 2 erstreckt.leather layer 2 with a layered surface zone 17, which extends practically along the entire surface 18 of the semiconductor layer 2.
Dabei können die Oberflächenzone 17 und der angrenzende Teil 19 der Halbleiterschicht 2 einfach ϊ durch aufeinander angebrachte η-leitende epitaktische Schichten mit voneinander verschiedenen Dotierungskonzentrationen gebildet werden. Im vorliegenden Ausführungsbeispiel ist der niedriger dotierte Teil 19 der Schicht 2 in Form einer epitaktischen Schicht auf ι ο dem Substrat 20 aus p-leitendem Silicium und ist eine höher dotierte Oberflächenzone 17 in Form einer zweiten epitaktischen Schicht auf dem niedriger dotierten Gebiet 19 niedergeschlagen.The surface zone 17 and the adjoining part 19 of the semiconductor layer 2 can simply ϊ are formed by η-conductive epitaxial layers attached to one another with doping concentrations that differ from one another. In the present The embodiment is the lower doped part 19 of the layer 2 in the form of an epitaxial layer on ι ο the substrate 20 made of p-conductive silicon and is a more highly doped surface zone 17 in the form of a second epitaxial layer deposited on the lower doped region 19.
Wie in den Fig. 1 und 3 gezeigt ist, überlappen sich r> die Elektroden 4—11 teilweise, wodurch die gegenseitigen effektiven Abstände der F.lektroden sehr klein sein können. Ein derartiges Elektrodensystem kann mit Hilfe an sich bekannter Techniken erhalten werden, wobei für die Elektroden 4, 6, 8 und 10 z. B. polykristallines Silicium und für die Elektroden 5, 7,9 und 11 ein Metall, z. B. Aluminium, verwendet wird. Die gegenseitige elektrische Isolierung zwischen einerseits den Elektroden 4,6,8 und 10 und andererseits den Elektroden 5,7,9 und 11 kann dadurch erhalten werden, daß das ·?ΐ polykristalline Silicium teilweise oxidiert wird, wodurch die Siliciumoxidschicht 21 erhalten wird.As shown in Figures 1 and 3, r> overlap the electrodes 4-11 partially, creating the mutual effective distances between the electrodes can be very small. Such an electrode system can with the help known techniques can be obtained, wherein for the electrodes 4, 6, 8 and 10 z. B. polycrystalline Silicon and a metal for electrodes 5, 7, 9 and 11, z. B. aluminum is used. The mutual electrical insulation between the electrodes on the one hand 4,6,8 and 10 and on the other hand the electrodes 5,7,9 and 11 can be obtained by using the ·? ΐ polycrystalline silicon is partially oxidized, whereby the silicon oxide film 21 is obtained.
Wie in Fig. 3 dargestellt ist, sind die Elektroden in vier Gruppen unterteilt, wobei die Elektroden 4 und 8 zu einer ersten Gruppe durch die Taktspannungsleitung 22 miteinander verbundener Elektroden, die Elektroden 5 und 9 zu einer zweiten Gruppe durch die Taktspannungsleitung 23 miteinander verbundener Elektroden, die Elektroden 6 und 10 zu einer dritten Gruppe durch die Taktspannungsleitung 24 miteinander verbundener 3> Elektroden und die Elektroden 7 und 11 zu einer vierten Gruppe durch die Taktspannungsleitung 25 miteinander verbundener Elektroden gehören.As shown in Fig. 3, the electrodes are in divided into four groups, the electrodes 4 and 8 becoming a first group through the clock voltage line 22 interconnected electrodes, the electrodes 5 and 9 to a second group through the clock voltage line 23 interconnected electrodes, the electrodes 6 and 10 through to a third group the clock voltage line 24 of interconnected 3> electrodes and the electrodes 7 and 11 to a fourth Group by the clock voltage line 25 interconnected electrodes belong.
Zwischen den zu der Leitung 24 gehörigen Elektroden und den zu der Leitung 25 gehörigen Elektroden ist -ιο eine schematisch dargestellte Gleichspannungsquelle 26 angeordnet, während zwischen den zu der Leitung 22 gehörigen Elektroden und den zu der Leitung 23 gehörigen Elektroden eine schematisch dargestellte Gleichspannungsquelle 77 angeordnet ist. Die Spannungsquellen 26 und 27 liefern je eine Spannung von etwa 5 V. Die Spannungsquellen 26 und 27 führen eine Asymmetrie in dem System und damit eine Vorzugsrichtung für den Ladungstransport herbei, wodurch die Vorrichtung als eine zweiphasige ladungsgekoppelte Vorrichtung betrieben werden kann. Beim Betrieb werden z. B. die Taktspannungsleitungen 22 und 24 mit nicht dargestellten Spannungsquellen verbunden, mit deren Hilfe die in F i g. 4 dargestellten Taktspannungen V22 bzw. K24 an die Taktspannungsleitungen 22 bzw. 24 angelegt werden können. Die Taktspannungen V22 und V24 weisen je zwei Pegel auf, und zwar einen niedrigen Pegel von etwa 0 V und einen hohen Pegel von etwa 10 V, wobei der Pegel von etwa OV dem Potential entspricht, das an das Substrat 20 angelegt wird. Naturgemäß können statt der in Fig.4 dargestellten Taktspannungen auch andere Taktspannungen verwendet werden, z. B. Spannungen, die mehr als zwei Pegel aufweisen, oder Spannungen, die als Funktion der Zeit einen mehr sägezahnförmigen Verlauf aufweisen. Die Halbleiterschicht 2 wird z. B. über den Ausgangskontakt auf einen Pegel von etwa 20 V gebracht, wodurch beim Fehlen informationshaltiger Ladungsträger bei den gegebenen Spannungspegeln der Elektroden 4—11 und des Substrats 20 die Halbleiterschicht 2 über ihre ganze Dicke erschöpft ist. Wenn nun ein Signal in Form von Majoritätsladungsträgern, also in Form von Elektronen, der Halbleiterschicht 2 zugeführt wird, wird dieses Signal in einem Teil der Halbleiterschicht 2 gespeichert, der einer Elektrode mit der größten positiven Spannung gegenüber liegt. Zu dem Zeitpunkt fo (siehe Fi g. 4), zu dem die Elektrode 6 an 10 V liegt, liegt die Elektrode 7 infolge der Spannungsquelle 26 an dem höchsten Potential und ist der dieser Elektrode gegenüber liegende Teil, der schematisch von den gestrichelten Linien 16 umrahmt ist, mit signalbildenden Majoritätsladungsträgern, also Elektronen, ausgefüllt.Between the electrodes belonging to the line 24 and the electrodes belonging to the line 25 there is a schematically shown DC voltage source 26, while a schematically shown DC voltage source 77 is arranged between the electrodes belonging to the line 22 and the electrodes belonging to the line 23 . The voltage sources 26 and 27 each supply a voltage of about 5 V. The voltage sources 26 and 27 cause an asymmetry in the system and thus a preferential direction for the charge transport, whereby the device can be operated as a two-phase charge-coupled device. When operating z. B. the clock voltage lines 22 and 24 are connected to voltage sources, not shown, with the help of which the in F i g. 4 illustrated clock voltages V22 and K 24 can be applied to the clock voltage lines 22 and 24, respectively. The clock voltages V22 and V24 each have two levels, namely a low level of approximately 0 V and a high level of approximately 10 V, the level of approximately 0V corresponding to the potential that is applied to the substrate 20. Naturally, instead of the clock voltages shown in FIG. 4, other clock voltages can also be used, e.g. B. voltages that have more than two levels, or voltages that have a more sawtooth curve as a function of time. The semiconductor layer 2 is z. B. brought via the output contact to a level of about 20 V, whereby in the absence of information-containing charge carriers at the given voltage levels of the electrodes 4-11 and the substrate 20, the semiconductor layer 2 is exhausted over its entire thickness. If a signal in the form of majority charge carriers, that is to say in the form of electrons, is fed to the semiconductor layer 2, this signal is stored in a part of the semiconductor layer 2 which is opposite an electrode with the greatest positive voltage. At the point in time fo (see FIG. 4) at which the electrode 6 is at 10 V, the electrode 7 is at the highest potential as a result of the voltage source 26 and is the part opposite this electrode, which is shown schematically by the dashed lines 16 is framed, filled with signal-forming majority charge carriers, i.e. electrons.
Die Spannung, die an die Elektrode 7 angelegt werden soll, um die in dem Gebiet 16 gespeicherte Ladungsmenge zusammenzuhalten, hängt nicht nur von der Größe der Ladung, sondern auch von dem Abstand zwischen der Ladung und der Elektrode ab. Je größer dieser Abstand ist, was bedeutet, daß die Ladung kapazitiv weniger stark mit der Elektrode gekoppelt ist, je größer soll diese Spannung sein. Indem nun an die Oberfläche 18 der Halbleiterschicht 2 die höher dotierte Oberflächenschicht 17 angebracht wird, wird erreicht, da3 der größte Teil der Ladung in der Nähe der Oberfläche 18 und also sehr nahe bei der Elektrode 7 konzentriert wird, wo die kapazitive Kopplung mit der Elektrode 7 sehr stark ist. Dadurch kann das ladungsgekoppelte Halbleiterbauelement mit niedrigeren Taktspannungen — bei derselben Ladungsmenge — als bei Anwendung einer homogen dotierten epitaktischen Schicht 2 betrieben werden. Außerdem wird durch die höhere Dotierung der Schicht 17 die Ladung zwar sehr nahe bei, aber in einem endlichen Abstand von der Oberfläche 18 konzentriert, wodurch die Möglichkeit, daß Ladung in Einfangzentren (traps) an der Oberfläche 18 eingefangen wird, wo die Konzentration derartiger Einfangzentren im allgemeinen viel größer als im Inneren der Schicht 2 ist, erheblich verringert wird.The voltage that is to be applied to the electrode 7, around that stored in the area 16 Keeping the amount of charge together depends not only on the size of the charge, but also on the distance between the charge and the electrode. The greater this distance, which means that the charge is capacitively less strongly coupled to the electrode, the greater this voltage should be. By now to the Surface 18 of the semiconductor layer 2, the more highly doped surface layer 17 is applied, is achieved da3 most of the charge is in the vicinity of the surface 18 and therefore very close to the electrode 7 is concentrated where the capacitive coupling with the electrode 7 is very strong. This can do that Charge-coupled semiconductor components with lower clock voltages - with the same amount of charge - than when using a homogeneously doped epitaxial layer 2. Also will due to the higher doping of layer 17, the charge is very close to, but at a finite distance concentrated by surface 18, reducing the possibility of charge in traps of surface 18 where the concentration of such capture centers is generally much is greater than inside the layer 2, is significantly reduced.
Zu dem in Fig. 4 mit fi dargestellten Zeitpunkt sinkt die Spannung Vj4 auf 0 V herab, während V22 auf den Pegel von 10 V gelangt. Dadurch werden die in dem Teil 16 der Hplbleiterschicht 2 gespeicherten Elektronen zu dem von den gestrichelten Linien 28 umrahmten Teil der Halbleiterschicht 2 der der Elektrode 9 gegenüber liegt, transportiert, wobei das Gebiet 16 von der Oberfläche 18 her zu dem Substrat 20 hin erschöpft wird. Die Transportgeschwindigkeit kann — bei einer hohen Transportausbeute — sehr groß sein, dadurch, daß, obgleich die kapazitive Kopplung zwischen der Ladung und den Elektroden infolge der höheren Dotierungskonzentration der Oberflächenzone 17 groß ist, die Transportgeschwindigkeit im wesentlichen durch die letzten Bruchteile der noch zu übertragenden Ladung bestimmt wird. Diese letzten Bruchteile werden tief im Inneren der Halbleiterschicht 2 übertragen, sind dadurch nur schwach mit den Elektroden gekoppelt und können infolgedessen verhältnismäßig schnell übertragen werden.At the point in time shown in FIG. 4 with fi, the voltage Vj 4 drops to 0 V, while V22 reaches the level of 10 V. As a result, the electrons stored in the part 16 of the semiconductor layer 2 are transported to the part of the semiconductor layer 2 framed by the dashed lines 28 opposite the electrode 9, the region 16 being exhausted from the surface 18 towards the substrate 20. The transport speed can - with a high transport yield - be very high, because, although the capacitive coupling between the charge and the electrodes is high due to the higher doping concentration of the surface zone 17, the transport speed essentially through the last fractions of the charge still to be transferred is determined. These last fractions are transmitted deep inside the semiconductor layer 2, are therefore only weakly coupled to the electrodes and can consequently be transmitted relatively quickly.
Im vorliegenden Ausführungsbeispiel weist der niedriger dotierte angrenzende Teil 19 der Schicht 2 eine Dicke von etwa 5 μΐη und eine Dotierungskonzentration von etwa 5 - 1014 Atomen/cm3 auf, während die höher dotierte Oberflächenzone 17 eine Dicke von etwaIn the present exemplary embodiment, the lower doped adjacent part 19 of the layer 2 has a thickness of approximately 5 μm and a doping concentration of approximately 5-10 14 atoms / cm 3 , while the more highly doped surface zone 17 has a thickness of approximately
03 μπι und eine Dotierungskonzentration von etwa03 μπι and a doping concentration of about
4 · 1016 Atomen/cm3 aufweist Die Breite der Halbleiterschicht 2 quer zu der Ladungstransportrichtimg4 · 10 16 atoms / cm 3. The width of the semiconductor layer 2 transversely to the charge transport direction
beträgt etwa 20 μηι und die Breite der Elektroden 4— ί 1 in der Ladungstransportrichtung ist etwa ΙΟμπι. Die Ladungsmenge, die dabei pro Stufe (Bit) des ladungsgekoppelten Halbleiterbauelements gespeichert werden kann, beträgt etwa 0,15 pC, wobei zu bemerken ist, daß dies etwa die maximale Ladung darstellt, bei der bei den vorgegebenen Spannungen noch keine Zerstreuung der Ladung auftritt Etwa 80% dieser Ladung kann in der höher dotierten Oberflächenzone 17, also sehr nahe bei den Elektroden, gespeichert werden, wodurch für diesen Bruchteil verhältnismäßig wenig Spannung benötigt wird, während nur etwa 20% in dem niedriger dotierten angrenzenden Teil 19, also in größerer Entfernung von den Elektroden, gespeichert werden kann.is about 20 μm and the width of the electrodes 4- ί 1 in the charge transport direction is about ΙΟμπι. The amount of charge that can be stored per step (bit) of the charge-coupled semiconductor component is approximately 0.15 pC, it being noted that this represents approximately the maximum charge at which the charge does not yet dissipate at the given voltages 80% of this charge near, in the more highly doped surface zone 17, so much with the electrodes stored we r to thereby requires relatively little voltage for that fraction, whereas only about 20% in the lower doped adjacent part 19, thus in greater Distance from the electrodes, can be saved.
Das Halbleiterbauelement kann durch in der Halbleitertechnologie bekannte Verfahren hergestellt werden, so daß darauf nicht näher eingegangen zu werden braucht.The semiconductor component can be manufactured by methods known in semiconductor technology, so that it does not need to be discussed in more detail.
Wie bereits auseinandergesetzt wurde, wird dadurch, daß die Dotierungskonzentration der Halbleiterschicht 2 an der Oberfläche 18 am höchsten ist, die durch die Schicht 2 hindurch zu transportierende Ladung in einem sehr kleinen, aber endlichen Abstand von der Oberfläche 18 konzentriert. Dadurch wird der Einfluß von Potentialmulden, die in der Nähe der Oberfläche 18 zwischen den Elektroden 4—11 gegebenenfalls auftreten können und in denen Ladung zurückbleiben könnte, verringert. Nun wird an Hand der F i g. 5 ein Ausführungsbeispiel eines ladungsgekoppelten Halbleiterbauelements beschrieben, in dem das Auftreten ji> von Potentialmulden wenigstens größtenteils vermieden werden kann. Zu diesem Zweck ist in dem in F i g. 5 gezeigten Bauelement, das weiter praktisch dem in Fi g. 3 dargestellten Bauelement entspricht, eine kleine Abänderung in bezug auf das Bauelement nach Fig.3 r· vorgenommen. Es sei bemerkt, daß, sofern das in F i g. 5 dargestellte Bauelement dem Bauelement nach Fig. 3 entspricht, in Fig. 5 die gleichen Bezugsziffern wie in Fig.3 verwendet werden. Im vorliegenden Ausführungsbeispiel ist die Halbleiterschicht 2, die wieder aus η-leitendem Silicium besteht, mit p-leitenden Oberflächenzonen 30 versehen. Diese Zonen 30 sind, auf die Oberfläche 18 gesehen, zwischen den Elektroden 4—11 gelegen und erstrecken sich von der Oberfläche 18 her über einen Teil der Dicke der Halbleiterschicht 2 in der Schicht 2. Beim Betrieb können die Zonen 30, die an die die Halbleiterschicht 2 umgebenden p-leitenden Isolierzonen grenzen können, erschöpft und damit negativ aufgeladen werden. Die negative Ladung in den Zonen 30 verhindert die Bildung von Potentialmulden an der Oberfläche 18. Das Halbleiterbauelement kam auf gleiche Weise wie das Halbleiterbauelement nach dem vorhergehenden Ausführungsbeispiel betrieben werden.As has already been explained, because the doping concentration of the semiconductor layer 2 is highest at the surface 18, the charge to be transported through the layer 2 is concentrated at a very small but finite distance from the surface 18. This reduces the influence of potential wells which may possibly occur in the vicinity of the surface 18 between the electrodes 4-11 and in which charge could remain. Now, on the basis of FIG. 5 describes an exemplary embodiment of a charge-coupled semiconductor component in which the occurrence of potential wells can at least for the most part be avoided. For this purpose, in the in FIG. 5 shown component, which is further practically that in Fi g. 3 corresponds to the component shown, a small change made with respect to the component according to FIG. It should be noted that, provided that in FIG. The component shown in FIG. 5 corresponds to the component according to FIG. 3, in FIG. 5 the same reference numerals are used as in FIG. In the present exemplary embodiment, the semiconductor layer 2, which again consists of η-conductive silicon, is provided with p-conductive surface zones 30. These zones 30 are, viewed on the surface 18, located between the electrodes 4-11 and extend from the surface 18 over part of the thickness of the semiconductor layer 2 in the layer 2. In operation, the zones 30, which are attached to the Semiconductor layer 2 surrounding p-conductive insulating zones can border, are exhausted and thus negatively charged. The negative charge in the zones 30 prevents the formation of potential wells on the surface 18. The semiconductor component can be operated in the same way as the semiconductor component according to the previous exemplary embodiment.
Die Zonen 30 können ebenfalls durch die in der Halbleitertechnologie bekannte Verfahren, z. B. durch Ionenimplantation, angebracht werden.The zones 30 can also by in the Semiconductor technology known methods, e.g. B. by ion implantation attached.
An Hand der F i g. 6 und 7 wird nun ein Ausführungsbeispiel eines weiteren ladungsgekoppelten Halbleiterbauelements beschrieben. In diesem Ausführungsbeispiel, von dem in F i g. 6 ein Teil schematisch im M Querschnitt dargestellt ist, ist die Halbleiterschicht 40 aus η-leitendem Silicium auf zwei einander gegenüber liegenden Seiten 41 und 42 mit einem Elektrodensystem mit den Elektroden 43—46 versehen. Die Elektroden 43—46 erstrecken sieb in einer Richtung quer zu der ίί Ladungstransportrichtung wieder quer über die Halbleiterschicht 40 auf analoge Weise wie die Elektroden 4—11 nach F i g. 1 und sind von der Halbleiterschicht durch eine Schicht 47 aus Siliciumoxid getrennt Die Elektroden 43—46 werden durch Metallschichten aus z. B. Aluminium gebildet Statt Aluminium können naturgemäß auch andere Metalle oder Halbleitermaterialien Anwendung finden.On the basis of FIG. 6 and 7, an embodiment of a further charge coupled semiconductor device will now be described. In this embodiment, of which in FIG. 6 a part is shown schematically in M cross section, the semiconductor layer 40 made of η-conductive silicon is provided on two mutually opposite sides 41 and 42 with an electrode system with the electrodes 43-46 . The electrodes 43-46 extend in a direction transverse to the ίί charge transport direction again across the semiconductor layer 40 in a manner analogous to the electrodes 4-11 according to FIG. 1 and are separated from the semiconductor layer by a layer 47 of silicon oxide. The electrodes 43-46 are formed by metal layers of e.g. B. Aluminum formed Instead of aluminum, of course, other metals or semiconductor materials can also be used.
Die Halbleiterschicht 40 ist mit zwei höher dotierten Oberflächenzonen 48 und 49 versehen, die sich von den Oberflächen 50 und 51 auf den Seiten 41 bzw. 42 her in der Halbleiterschicht 40 erstrecken. Die höher dotierten Oberflächenzonen 48 und 49 sind voneinander durch einen angrenzenden zwischenliegenden Teil 52 der Halbleiterschicht 40 getrennt, der eine niedrigere Dotierung als die Oberflächenzonen 48 und 49 aufweist Der niedriger dotierte Teil 52 kann an Stellen, die, auf die Oberflächen 50 und 51 gesehen, zwischen den Elektroden 43—46 liegen, an die Oberflächen 50 und 51 grenzen. Im vorliegenden Ausführungsbeispiel erstrekken sich aber die schichtförmigen höher dotierten Oberflächenzonen 48 und 49 längs der ganzen Oberfläche 50 bzw. 51.The semiconductor layer 40 is provided with two more highly doped surface zones 48 and 49, which extend from the surfaces 50 and 51 on the sides 41 and 42, respectively, in the semiconductor layer 40. The more highly doped surface zones 48 and 49 are separated from one another by an adjoining intermediate part 52 of the semiconductor layer 40, which has a lower doping than the surface zones 48 and 49. The lower doped part 52 can be used at locations which, viewed on the surfaces 50 and 51, lie between electrodes 43-46 , which surfaces 50 and 51 adjoin. In the present exemplary embodiment, however, the layered, more highly doped surface zones 48 and 49 extend along the entire surface 50 and 51, respectively.
Die Elektroden 43—46 sind derart angebracht, daß, in Projektion in einer Richtung quer zu den Hauptflächen 50, 51 gesehen, eine auf der einen Seite der Schicht 40 angebrachte Elektrode zwei nebeneinander auf der gegenüberliegenden Seite angebrachte Elektroden teilweise überlappt.The electrodes 43-46 are arranged in such a way that, viewed in projection in a direction transverse to the main surfaces 50, 51, an electrode arranged on one side of the layer 40 partially overlaps two electrodes arranged next to one another on the opposite side.
Die Elektroden 43—46 sind in vier Gruppen unterteilt, wobei die zu einer ersten Gruppe gehörigen Elektroden mit 43, die zu einer zweiten Gruppe gehörigen Elektroden mit 44, die zu einer dritten Gruppe gehörigen Elektroden mit 45 und die zu einer vierten Gruppe gehörigen Elektroden mit 46 bezeichnet sind.The electrodes 43-46 are divided into four groups, the electrodes belonging to a first group with 43, the electrodes belonging to a second group with 44, the electrodes belonging to a third group with 45 and the electrodes belonging to a fourth group with 46 are designated.
Die zu derselben Gruppe gehörigen Elektroden sind über die in F i g. 6 nur schematisch dargestellten Taktleitungen 53—56 miteinander verbunden. Es sei bemerkt, daß dadurch, daß auf jeder der Seiten 41, 42 nur zwei Gruppen von Elektroden angebracht sind, die Elektroden miteinander durch Taktleitungen verbunden werden können, die einander nicht zu kreuzen brauchen.The electrodes belonging to the same group are connected via the electrodes shown in FIG. 6, clock lines 53-56, which are only shown schematically, are connected to one another. It should be noted that since only two groups of electrodes are provided on each of the sides 41, 42, the electrodes can be connected to one another by clock lines which do not need to cross one another.
Beim Betrieb werden die Taktleitungen mit Taktspannungsquellen verbunden, mit deren Hilfe die Taktspannungen V43, V44, V45 und K46 an die Elektroden 43,44,45 bzw. 46 angelegt werden können. Die Taktspannungen V43_ V46, deren Verlauf schematisch in Fig. 7 als Funktion der Zeit t dargestellt ist, können, wie die Spannungen V22 und V24 in F i g. 4, zwei Pegel aufweisen Im vorliegenden Ausführungsbeispiel weisen die Spannungen V43— V46 jedoch drei Spannungspegel auf wodurch während des Transports verhindert werden kann, daß Ladung in der falschen Richtung fließt.During operation, the clock lines are connected to clock voltage sources, with the aid of which the clock voltages V43, V44, V45 and K46 can be applied to the electrodes 43, 44 , 45 and 46 , respectively. The clock voltages V 43 _ V46, the course of which is shown schematically in FIG. 7 as a function of time t , can, like the voltages V22 and V 2 4 in FIG. 4, have two levels In the present exemplary embodiment, however, the voltages V43-V46 have three voltage levels, which can prevent charge from flowing in the wrong direction during transport.
Zur Erläuterung der Wirkungsweise eines Halbleiterbauelements dieser Art sei wieder angenommen, daß abgesehen von etwaiger informationshaltiger Ladung in Form von Majoritätsladungsträgern, die Halbleiterschicht 40 völlig erschöpft ist.To explain the mode of operation of a semiconductor component of this type, it is again assumed that apart from any information-containing charge in the form of majority charge carriers, the semiconductor layer 40 is completely exhausted.
Es wird z. B. von dem in F i g. 7 mit ίο bezeichneter Zeitpunkt ausgegangen, zu dem die Elektroden 43 ar einer positiven Spannung gegenüber den übriger Elektroden 44, 45 und 46 liegen. Infolge dieser Spannungsunterschiede zwischen den Elektroden 43 einerseits und den Elektroden 44, 45, 46 andererseits werden informationsbildende Elektronen in der Nähe der Elektroden 43 in den mit gestrichelten Liner angedeuteten Gebieten 57 gespeichert.It is z. B. from the one shown in FIG. 7 assumed the point in time designated by ίο, at which the electrodes 43 ar a positive voltage with respect to the other electrodes 44, 45 and 46 . As a result of these voltage differences between the electrodes 43, on the one hand, and the electrodes 44, 45, 46, on the other hand, information-forming electrons are stored in the vicinity of the electrodes 43 in the areas 57 indicated by dashed liners.
Zu dem Zeitpunkt U werden die Elektroden 44 an eine positive Spannung gegenüber den übrigen Elektroder angelegt, wodurch die in den Gebieten 57 gespeicherterAt the point in time U , the electrodes 44 are applied to a positive voltage with respect to the remaining electrodes, as a result of which the electrodes stored in the regions 57
Elektronen über das Innere der Halbleiterschicht 40 in Richtung auf die Elektroden 44 fließen und in der Nähe der Elektroden 44 in ebenfalls mit gestrichelten Linien angedeuteten Gebieten 58 gespeichert werden.Electrons flow over the inside of the semiconductor layer 40 towards the electrodes 44 and in the vicinity of the electrodes 44 are stored in areas 58 also indicated by dashed lines.
In den folgenden Phasen der in F i g. 7 dargestellten Taktspannungen werden die Elektronen auf analoge Weise von den Elektroden 44 zu den Elektroden 45 und anschließend von den Elektroden 45 zu den Elektroden 46 transportiert, usw. Die Verschiebung der informationsbildenden Ladung von einer Stufe zu einer nächstfolgenden Stufe des ladungsgekoppelten Bauelements weist daher außer einer Komponente parallel zu der Halbleiterschicht 40, auch noch eine Komponente quer zu dieser Halbleiterschicht auf, wobei sich die Ladung abwechselnd von einer zu der anderen der Seiten 41,42 bewegt.In the following phases of the in F i g. 7 shown Clock voltages are the electrons in an analogous manner from the electrodes 44 to the electrodes 45 and 45 then transported from the electrodes 45 to the electrodes 46, etc. The displacement of the information-forming Charge from one stage to a subsequent stage of the charge coupled device therefore has, in addition to a component parallel to the semiconductor layer 40, also a component across this semiconductor layer, the charge alternating from one to the other of the Pages 41,42 moved.
Wie in Fi g. 6 angegeben ist, sind die informationshaltigen Gebiete 57 bzw. 58 in der Nähe der Grenzfläche zwischen der höher dotierten Oberflächenzone 48 und dem niedriger dotierten angrenzenden Teil 52 bzw. zwischen der höher dotierten Oberflächenzone 49 und dem niedriger dotierten Teil 52 konzentriert. Infolge der höheren Dotierung der Oberflächenzonen 48 und 49 kann aber der größte Teil in den Gebieten 48 und 49, und daher sehr nahe bei den Elektroden, gespeichert werden.As in Fig. 6 are the information-containing Areas 57 and 58 in the vicinity of the interface between the more highly doped surface zone 48 and the less doped adjoining part 52 or between the more highly doped surface zone 49 and the lower doped part 52 concentrated. As a result of the higher doping of the surface zones 48 and 49 however, most of it can be stored in areas 48 and 49, and therefore very close to the electrodes will.
Außerdem kann die maximale Ladung, bei der noch eben keine Anhäufung von Ladung auftritt, verhältnismäßig groß sein, wodurch auch in einem Bauelement dieses Typs die Ladung in einem endlichen Abstand von der Oberflächen 50 und 51 gespeichert und transportiert werden kann, ohne daß dies große Beschränkungen für die maximale Menge zu transportierender Ladung und/oder für die an die Elektroden 43—46 anzulegenden Taktspannungen zur Folge hat.In addition, the maximum charge at which no accumulation of charge occurs can be proportionate be large, which means that even in a component of this type, the charge is at a finite distance of of the surfaces 50 and 51 can be stored and transported without this being too restrictive for the maximum amount of charge to be transported and / or for that to be applied to electrodes 43-46 Clock voltages result.
Im vorliegenden Ausführungsbeispiel weist der genannte, angrenzende niedriger dotierte Teil 52 eine Dicke von etwa 5 μπι und eine Dotierungskonzentration von etwa 10M Atomen/cm3 auf, während die höher dotierten Oberflächenzonen 48 und 49 durch Schichten mit einer Dicke von etwa 0,3 μΐη und einer Dotierungskonzentration von 5 χ 1016 Atomen/cm3 gebildet werden. In the present exemplary embodiment, said adjacent, lower doped part 52 has a thickness of about 5 μm and a doping concentration of about 10 M atoms / cm 3 , while the more highly doped surface zones 48 and 49 are made up of layers with a thickness of about 0.3 μm and a doping concentration of 5 10 16 atoms / cm 3 are formed.
Das Halbleiterbauelement kann weiter zur Vergrößerung der Festigkeit als ein dünner Film auf einem Träger aus z. B. Aluminiumoxid oder Saphir angebracht werden.The semiconductor component can further increase strength than a thin film on a carrier from z. B. aluminum oxide or sapphire can be attached.
Statt Elektroden, die durch eine Isolierschicht von der Halbleiterschicht getrennt sind, können auch vorteilhaft
Elektroden in Form von Halbleiterzonen vom zweiten Leitfähigkeitstyp, die durch einen sperrenden pn-Übergang
von der Halbleiterschicht getrennt sind, verwendet werden. Derartige Elektroden können insbesondere
vorteilhaft angewendet werden, falls auf zwei einander gegenüber liegenden Seiten der Halbleiterschicht
Elektroden angebracht sind, wobei dann die Elektroden auf einer der Seiten in Form vergrabener Zonen vom
zweiten Leitfähigkeitstyp zwischen der Halbleiterschicht und einem Substrat vom gleichen Leitfähigkeitstyp wie die Halbleiterschicht ausgeführt sein können. In
Fig.8 ist ein Halbleiterbauelement mit einem derartigen
Elektrodensystem im Querschnitt dargestellt. Dieses ladungsgekoppelte Halbleiterbauelement stimmt
größtenteils mit dem in F i g. 6 dargestellten Halbleiterbauelement überein und entsprechende Teile sind daher
mit den gleichen Bezugsziffern bezeichnet. Das Halbleiterbauelement enthält wieder eine Halbleiterschicht
40 aus η-leitendem Silicium, die auf den beiden 72 der Sc'ücht sind Elektroden 73—78 aus Aluminium
angebracht, die von der Halbleiterschicht 70 durch eine Isolierschicht 79 aus Siliciumoxid getrennt sind. Die
Elektroden 73—78 erstrecken sich in einer Richtung quer zu der Ladungstransportrichtung quer über die
Halbleiterschicht 70, auf gleiche Weise wie die Elektroden 4—11 nach Fig. 1 im ersten Ausführungsbeispiel.
Die Halbleiterschicht 70 enthält eine Anzahl n-leiten-ο der Oberflächenzonen 80, die sich von der Oberfläche 81
der Halbleiterschicht 70 her über einen Teil der Dicke der Schicht in der Schicht erstrecken und eine höhere
Dotierung als das angrenzende niedriger dotierte Gebiet 82 aufweisen.Instead of electrodes which are separated from the semiconductor layer by an insulating layer, electrodes in the form of semiconductor zones of the second conductivity type, which are separated from the semiconductor layer by a blocking pn junction, can also advantageously be used. Such electrodes can be used particularly advantageously if electrodes are attached to two opposite sides of the semiconductor layer, the electrodes then being implemented on one of the sides in the form of buried zones of the second conductivity type between the semiconductor layer and a substrate of the same conductivity type as the semiconductor layer can. A semiconductor component with such an electrode system is shown in cross section in FIG. This charge-coupled semiconductor component largely agrees with that in FIG. 6 and corresponding parts are therefore denoted by the same reference numerals. The semiconductor component again contains a semiconductor layer 40 made of η-conductive silicon, the electrodes 73-78 made of aluminum are attached to the two 72 of the cells, which electrodes are separated from the semiconductor layer 70 by an insulating layer 79 made of silicon oxide. The electrodes 73-78 extend in a direction transverse to the charge transport direction across the semiconductor layer 70, in the same way as the electrodes 4-11 of FIG. 1 in the first embodiment.
The semiconductor layer 70 contains a number n-conduct-ο of the surface zones 80, which extend from the surface 81 of the semiconductor layer 70 over part of the thickness of the layer in the layer and have a higher doping than the adjoining, less doped region 82.
Die höher dotierten Gebiete 80 sind lateral voneinander durch zwischenliegende Teile 83 des angrenzenden niedriger dotierten Gebietes 82 getrennt und liegen, von der Seite 72 her gesehen, je unterhalb einer Elektrode.The more highly doped regions 80 are laterally separated from one another by intermediate parts 83 of the adjoining lower doped region 82 and are, viewed from side 72, each below an electrode.
Wie weiter aus F i g. 9 ersichtlich ist, erstrecken sich die Elektroden je in einer Richtung parallel zu der Ladungstransportrichtung über den Rand der unterliegenden höher dotierten Oberflächenzonen 80 hinweg, wobei die niedriger dotierten angrenzenden Teile 83As further from FIG. 9 can be seen, extend the electrodes each in a direction parallel to the direction of charge transport over the edge of the underlying more highly doped surface zones 80 away, the less doped adjacent parts 83
2) sich bis unterhalb der Elektroden 73—78 erstrecken. Dadurch ist ohne Zuhilfenahme zusätzlicher äußerer Spannungsquellen eine Asymmetrie in das System eingebaut, die es ermöglicht, das ladungsgekoppelte Halbleiterbauelement als ein Zweiphasensystem zu2) extend below electrodes 73-78. As a result, there is an asymmetry in the system without the aid of additional external voltage sources built in, which makes it possible to use the charge coupled semiconductor device as a two-phase system
in betreiben. Zu diesem Zweck sind die Elektroden 73—78 in zwei Gruppen unterteilt, wobei die Elektroden 73,75 und 77 zu einer ersten Gruppe durch die Taktleitung 84 miteinander verbundener Elektroden und die Elektroden 74, 76 und 78 zu einer zweiten Gruppe durch diein operate. For this purpose the electrodes are 73-78 divided into two groups, the electrodes 73,75 and 77 becoming a first group through the clock line 84 interconnected electrodes and the electrodes 74, 76 and 78 to a second group by the
<"' Taktleitung 85 miteinander verbundener Elektroden
gehören. Die Elektroden können dabei durch Taktleitungen, die einander nicht zu kreuzen brauchen,
miteinander verbunden werden.
Das Bauelement kann weiter auf gleiche Weise wieThe electrodes can be connected to one another by clock lines which do not need to cross one another.
The component can continue in the same way as
ι» das Bauelement nach dem ersten Ausführungsbeispiel betrieben werden, wobei die Taktleitungen 84 und 85 mit Taktspannungsquellen verbunden werden können, mit deren Hilfe an die Elektroden 74, 76 und 78 eine Taktspannung vom Typ V24 in F i g. 4 und an dieι »the component according to the first embodiment operated, whereby the clock lines 84 and 85 can be connected to clock voltage sources, with the aid of which a pulse voltage of the V24 type in FIG. 1 is applied to electrodes 74, 76 and 78. 4 and to the
4' Elektroden 73, 75 und 77 eine Taktspannung vom Typ V22 in F i g. 4 angelegt werden kann. 4 'electrodes 73, 75 and 77 have a clock voltage of the V22 type in FIG. 4 can be created.
Beim Betrieb wird die Schicht 70 wieder völlig erschöpft, abgesehen von etwaigen informationshaltigen Ladungspaketen in Form von Elektronen, die in derDuring operation, the layer 70 is again completely exhausted, apart from any information-containing Packets of charge in the form of electrons that are stored in the
■>» Halbleiterschicht 70 den Elektroden mit der größten positiven Spannung gegenüber gespeichert werden. In F i g. 9 ist ein derartiges Ladungspaket 86 beispielsweise mit gestrichelten Linien angegeben. Indem nun die Polarität des Spannungsunterschiedes zwischen den■> »Semiconductor layer 70 the electrodes with the largest positive voltage compared to be stored. In Fig. 9 is such a charge packet 86, for example indicated with dashed lines. By now the polarity of the voltage difference between the
"'"' Elektroden 74 und 75 umgekehrt wird, werden die Ladungsträger im Gebiet 86 auf das der Elektrode 75 gegenüber liegende und ebenfalls mit gestrichelten Linien angegebene Gebiet 87 im wesentlichen wieder über das Innere der Halbleiterschicht 70 übertragen."'"' Electrodes 74 and 75 are reversed, the Charge carriers in area 86 on the one opposite electrode 75 and also with dashed lines Area 87 indicated by lines is essentially transferred again over the interior of the semiconductor layer 70.
h" Die Ladung wird auch in diesem Falle wieder sowohl in den höher dotierten Oberflächengebieten 80 als auch in dem niedriger dotierten angrenzenden Gebiet 82 gespeichert werden können. Infolge der höheren Dotierung der Zonen 80 wird jedoch der größte Teil der In this case, too, the charge will again be able to be stored both in the more highly doped surface regions 80 and in the less doped adjoining region 82. As a result of the higher doping of the zones 80, however, most of the
h"» Ladung in den Gebieten 80 — also sehr nahe bei, wenn auch in einem endlichen Abstand von der Oberfläche 81 — gespeichert und benötigt dadurch verhältnismäßig wenig Spannung. Dadurch, daß außerdem die höher The charge is stored in the regions 80 - that is, very close to, albeit at a finite distance from the surface 81 - and therefore requires relatively little voltage
einander gegenüber liegenden Seiten (41, 42) mit Elektroden (43, 45; 144, 146) versehen ist Die Halbleiterschicht 40 ist auf der Seite 41 mit der an die Oberfläche 50 grenzenden η-leitenden Oberflächenzone 48 und auf der Seite 42 mit der an die Oberfläche 51 grenzenden η-leitenden Oberflächenzone 49 versehen. Die Zonen 48 und 49 sind, in der Dickenrichtung gesehen, voneinander durch den angrenzenden n-leiknden Teil 52 getrennt, der eine niedrigere Dotierung als die Zonen 48 und 49 aufweist ι οopposite sides (41, 42) are provided with electrodes (43, 45; 144, 146) Semiconductor layer 40 is on side 41 with the η-conductive surface zone adjoining surface 50 48 and on the side 42 with the η-conductive surface zone 49 adjoining the surface 51. The zones 48 and 49, viewed in the thickness direction, are separated from one another by the adjacent n-type Part 52 separated, which has a lower doping than the zones 48 and 49 ι ο
Die Zonen 48 und 49 liegen sehr nahe bei den Elektroden und führen damit eine starke kapazitive Kopplung zwischen dem größten Teil der durch die Schicht 40 hindurch zu transportierenden Ladung und den Elektroden mit allen bereits beschriebenen Vorteilen herbei.The zones 48 and 49 are very close to the electrodes and thus have a strong capacitive effect Coupling between most of the charge to be transported through layer 40 and the electrodes with all the advantages already described.
Auf der Seite 41 sind die Metallelektroden 43, 45 angebracht, die durch eine auf der Oberfläche 50 engewachsene Siliciumoxidsehicht von der höher dotierten Oberflächenzone 48 getrennt sind.On the side 41, the metal electrodes 43, 45 are attached, which are connected by one on the surface 50 Engrown silicon oxide layer are separated from the more highly doped surface zone 48.
Auf der Seite 42 sind die an die Oberfläche 51 der Halbleiterschicht 40 grenzenden Elektroden 144,146 in Form p-leitender Zonen angebracht. Die Zonen 144,146 sind als vergrabene Schichten zwischen der n-leitenden Halbleiterschicht 40 und einem η-leitenden Substrat 61 ausgebildet Beim Betrieb des Halbleiterbauelements, das auf analoge Weise wie das in F i g. 6 gezeigte Halbleiterbauelement betrieben werden kann, wird das Substrat an eine derartige positive Sperrspannung in bezug auf die Elektroden 144, 146 angelegt, daß über ^o den pn-Übergängen zwischen den p-leitenden Zonen 144, 146 und dem umgebenden η-leitenden Halbleitermaterial eine ununterbrochene Erschöpfungszone gebildet wird, die Leitung zwischen dem SuDstrat 61 und der Halbleiterschicht 40 verhindert.The electrodes 144, 146 in. Adjoining the surface 51 of the semiconductor layer 40 are on the side 42 Form of p-type zones attached. Zones 144,146 are as buried layers between the n-type semiconductor layer 40 and an η-type substrate 61 When operating the semiconductor component, which is carried out in a manner analogous to that in FIG. 6 shown Semiconductor component can be operated, the substrate is in such a positive reverse voltage with respect to the electrodes 144, 146 applied that over ^ o the pn junctions between the p-conductive zones 144, 146 and the surrounding η-conductive semiconductor material a continuous zone of exhaustion is formed, the line between the SuDstrat 61 and the Semiconductor layer 40 prevented.
Zur Herstellung des in F i g. 8 dargestellten Bauelements kann von dem η-leitenden Siliciumsubstrat 61 ausgegangen werden. An der Oberfläche 51 werden mittels bekannter Techniken p-leitende Zonen angebracht, die die Elektroden 144,146 bilden werden. Dann 4(1 können mit Hilfe bekannter Technologien nacheinander die Gebiete 49, 52 und 48 in Form dreier epitaktischer Schichten der gewünschten Dicke und mit der gewünschten Dotierungskonzentration angebracht werden. Die Isolierung der Halbleiterschicht 40 in lateraler Richtung kann in diesem Ausführungsbeispiel vorteilhaft durch eine Schicht aus Isoliermaterial gebildet werden, die von der Oberfläche 50 her in die Halbleiterschicht 40 versenkt ist.To produce the in F i g. The component shown in FIG. 8 can be assumed to be the η-conductive silicon substrate 61. P-type zones, which will form electrodes 144, 146, are applied to surface 51 using known techniques. Then 4 (1 the regions 49, 52 and 48 can be applied one after the other in the form of three epitaxial layers of the desired thickness and with the desired doping concentration with the aid of known technologies Insulating material are formed, which is sunk into the semiconductor layer 40 from the surface 50.
Das in F i g. 3 gezeigte ladungsgekoppelte Halbleiter- >° bauelement kann infolge der mit Hilfe der Spannungsquellen 26 und 27 erhaltenen Asymmetrie als ein Zweiphasensystem betrieben werden. Nun wird an Hand der F i g. 9 ein anderes Ausführungsbeispiel eines als ein Zweiphasensystem zu betreibenden Halbleiterbauelements beschrieben, bei dem die Asymmetrie in den Halbleiterkörper selber eingebaut ist.The in Fig. 3 charge coupled semiconductors shown-> ° component can as a result of the asymmetry obtained with the aid of the voltage sources 26 and 27 Two-phase system can be operated. Now, on the basis of FIG. 9 shows another embodiment of one as a two-phase system to be operated semiconductor component described in which the asymmetry is built into the semiconductor body itself.
Das in F i g. 9 im Querschnitt gezeigte ladungsgekoppelte Halbleiterbauelement enthält wieder eine Halbleiterschicht 70 aus η-leitendem Silicium, die in Form b0 einer epitaktischen Schicht auf dem Substrat 71 aus p-leitendem Silicium angebracht ist. Die Halbleiterschicht 70 weist eine derartige Dicke und eine derartige Dotierungskonzentration auf, daß in einer Richtung quer zu der Schicht ein elektrisches Feld angelegt b5 werden kann, mit dessen Hilfe unter Vermeidung von Durchschlag über die ganze Dicke der Schicht eine Erschöpfungszone gebildet werden kann. Auf der Seite dotierten Oberflächenzonen sich nur unter einem Teil der Elektroden erstrecken, wobei die Teile 83 des angrenzenden niedriger dotierten Teiles 82 sich bis unterhalb der Elektroden erstrecken, wird außerdem erreicht, daß ohne Anwendung zusätzlicher Spannungsquellen das Bauelement als ein Zweiphasensystem betrieben werden kann.The in Fig. 9, the charge-coupled semiconductor component shown in cross section again contains a semiconductor layer 70 made of η-conductive silicon, which is applied in the form of b0 of an epitaxial layer on the substrate 71 made of p-conductive silicon. The semiconductor layer 70 has such a thickness and such a doping concentration that an electric field can be applied b5 in a direction transverse to the layer, with the aid of which an exhaustion zone can be formed over the entire thickness of the layer while avoiding breakdown. On the side doped surface zones only extend under a part of the electrodes, with the parts 83 of the adjoining lower doped part 82 extending below the electrodes, it is also achieved that the component can be operated as a two-phase system without the use of additional voltage sources.
Die Dicke und die Dotierungskonzentration der höher dotierten Oberflächenzonen 80 und des angrenzenden niedriger dotierten Teiles 82 unter den höher dotierten Zonen können in der gleichen Größenordnung wie die Dicken und die Dotierungskonzentrationen der höher dotierten Oberflächenzone 17 bzw. des angrenzenden niedriger dotierten Teiles 19 der Halbleiterschicht 2 im ersten Ausführungsbeispiel liegen. Das Bauelement kann dabei mit Spannungen betrieben werden, die mit denjenigen Spannungen vergleichbar sind, mit denen ein Bauelement nach dem ersten Ausführungsbeispiel betrieben wird. Das Halbleiterbauelement kann dadurch hergestellt werden, daß auf dem p-leitenden Substrat zunächst zum Erhalten des niedriger dotierten Teiles 82 eine epitaktische Schicht angebracht wird. Dann kann mit Hilfe an sich bekannter Techniken die Dotierungskonzentration der epitaktischen Schicht örtlich erhöht werden, um die höher dotierten Oberflächenzonen 80 zu erhalten, wonach auf der Oberfläche 81 der epitaktischen Schicht die Siliciumoxidsehicht 79 und die Elektroden 73—78 angebracht werden.The thickness and the doping concentration of the more highly doped surface zones 80 and the adjacent lower doped part 82 among the more highly doped zones can be of the same order of magnitude such as the thicknesses and the doping concentrations of the more highly doped surface zone 17 and des adjacent lower doped part 19 of the semiconductor layer 2 in the first embodiment lie. The component can be operated with voltages that match those voltages are comparable with which a component according to the first embodiment is operated. The semiconductor component can be produced in that on the p-type substrate first to obtain the lower doped part 82 an epitaxial layer is applied. Then with the help you can become more familiar Techniques the doping concentration of the epitaxial layer can be locally increased by the higher To obtain doped surface zones 80, after which on the surface 81 of the epitaxial layer the Silica layer 79 and electrodes 73-78 are attached.
Fig. 10 zeigt im Querschnitt ein weiteres Ausführungsbeispiel eines ladungsgekoppelten Halbleiterbauelements, das als ein Zweiphasensystem betrieben werden kann. Dieses Bauelement entspricht wieder größtenteils dem ersten Ausführungsbeispiel (Fig.3) und daher werden hier für entsprechende Teile die gleichen Bezugsziffern verwendet.Fig. 10 shows a further embodiment in cross section a charge coupled semiconductor device operated as a two-phase system can be. This component again largely corresponds to the first embodiment (Fig. 3) and therefore the same reference numbers are used here for corresponding parts.
Das Bauelement nach dem vorliegenden Ausführungsbeispiel unterscheidet sich darin von dem ladungsgekoppelten Halbleiterbauelement nach F i g. 3, daß die Halbleiterschicht 2 (wieder aus η-leitendem Silicium) auf der Seite 3 mit einer Anzahl η-leitender Oberflächenzonen 90 versehen ist, die, von der Seite 3 her gesehen, lateral voneinander durch Teile 91 getrennt sind, die zu dem angrenzenden niedriger dotierten Teil 19 der Halbleiterschicht 2 gehören. Die Oberflächenzonen 90 weisen wieder eine höhere Dotierung als der angrenzende Teil 19 der Halbleiterschicht 2 auf.The component according to the present embodiment differs in this from the charge-coupled device Semiconductor component according to FIG. 3 that the semiconductor layer 2 (again made of η-conductive silicon) the side 3 is provided with a number of η-conductive surface zones 90 which, seen from the side 3, are laterally separated from one another by parts 91, which lead to the adjacent lower doped part 19 of the Semiconductor layer 2 belong. The surface zones 90 again have a higher doping than the adjoining one Part 19 of the semiconductor layer 2.
Im vorliegenden Ausführungsbeispiel sind außerdem von der Seite 3 her gesehen, die Elektroden 4—11 nur wechselweise oberhalb einer höher dotierten Oberflächenzone 90 angebracht, während die übrigen zwischenliegenden Elektroden oberhalb des angrenzenden niedriger dotierten Teiles (19, 91) liegen. Gemäß dem Querschnitt nach F i g. 10 sind die Elektroden 5,7,9 und 11 oberhalb der Oberflächenzonen 90, aber die Elektroden 4, 6, 8 und 10 oberhalb der niedriger dotierten zwischenliegenden Teile 91, die zu dem angrenzenden Teil 19 der Halbleiterschicht 2 gehören, angeordnet.In the present exemplary embodiment, the electrodes 4-11 are only seen from side 3 alternately mounted above a more highly doped surface zone 90, while the rest of them are located in between Electrodes lie above the adjoining lower doped part (19, 91). According to the Cross-section according to FIG. 10 are the electrodes 5,7,9 and 11 above surface zones 90, but electrodes 4, 6, 8 and 10 above the lower doped intermediate parts 91 belonging to the adjacent part 19 of the semiconductor layer 2, arranged.
Diese in den Halbleiterkörper eingebaute Asymmetrie führt in dem System wieder eine Vorzugsrichtung herbei, die es wieder ermöglicht, das Bauelement mit nur zwei Phasen zu betreiben. Zu diesem Zweck werden die Elektroden 6,10 usw., die zu der Taktleitung 24 gehören, z. B. mittels der schematisch dargestellten Verbindung 92 mit den Elektroden 7, 11 usw., die zu der Taktspannungsleitung 25 gehören, verbunden.This asymmetry built into the semiconductor body again leads to a preferred direction in the system here, which again makes it possible to operate the component with only two phases. For this purpose, the Electrodes 6,10 etc. belonging to the clock line 24, e.g. B. by means of the connection shown schematically 92 with the electrodes 7, 11, etc., which belong to the clock voltage line 25, connected.
Ebenso werden die Elektroden 4, 8 usw., die zu derLikewise, the electrodes 4, 8, etc., which lead to the
Taktspannungleitung 22 gehören, mittels des Leiters 93 mit den Elektroden 5,9 usw., die zu der Taktspannungsleitung 23 gehören, verbunden.Clock voltage line 22 belong by means of conductor 93 with the electrodes 5,9 etc. leading to the clock voltage line 23 belong connected.
Das Bauelement kann auf gleiche Weise wie das Bauelement nach dem ersten Ausführungsbeispiel 5 betrieben werden, wobei an die Taktieitungen 22,23 die in Fig.4 dargestellte Spannung Vu und an die Taktleitungen 24,25 die in F i g. < dargestellte Spannung V24 angelegt werden kann, und wobei informationsbildende Elektronen abwechselnd in Gebieten 16 der Halbleiterschicht 2, die den zu der Taktleitung 25 gehöiigen Elektroden 7 gegenüber liegen, und in Gebieten 28 der Halbleiterschicht 2, die den zu der Taktleitung 23 gehörigen Elektroden 9 gegenüber liegen, gespeichert werden.The component can be operated in the same way as the component according to the first exemplary embodiment 5, the voltage Vu shown in FIG. 4 being applied to the clock lines 22, 23 and the voltage Vu shown in FIG. < voltage V24 shown can be applied, and information-forming electrons alternately in areas 16 of the semiconductor layer 2 which are opposite the electrodes 7 belonging to the clock line 25, and in areas 28 of the semiconductor layer 2 which are opposite the electrodes 9 belonging to the clock line 23 are stored.
Dabei kann jeweils der größte Teil der Ladung wieder sehr nahe bei den Elektroden 7, 9 gespeichert werden und benötigt damit verhältnismäßig wenig Spannung.The largest part of the load can be recovered in each case are stored very close to the electrodes 7, 9 and thus requires relatively little voltage.
Zur Herstellung des Bauelements wird von dem p-leitenden Substrat 20 ausgegangen, auf dem die n-Ieitende Halbleiterschicht 2 in Form einer epitaktischen Schicht angebracht wird, deren Dotierungskonzentration gleich der des angrenzenden Teiles 19 ist. Dann werden zunächst die aus polykristallinem Silicium bestehenden Elektroden 4, 6, 8, 10 usw. angebracht. Anschließend kann die Schicht 2 mit den höher dotierten Oberflächenzonen 90, z. B. durch Ionenimplantation, versehen werden, wobei die bereits vorhandenen Elektroden als Maske dienen können.To manufacture the component, the starting point is the p-conductive substrate 20 on which the n-conducting semiconductor layer 2 is applied in the form of an epitaxial layer, the doping concentration is the same as that of the adjacent part 19. Then first those made of polycrystalline silicon existing electrodes 4, 6, 8, 10, etc. attached. Then layer 2 with the higher doped surface zones 90, e.g. B. by ion implantation, are provided, the already existing Electrodes can serve as a mask.
Nach dem Anbringen der Oberflächenzonen 90 können auf in der Halbleitertechnologie übliche Weise die Elektroden 5, 7, 9, 11 usw. in Form leitender Schichten aus einem geeigneten Material, z. B. Aluminium, angebracht werden.After the surface zones 90 have been applied, in a manner customary in semiconductor technology the electrodes 5, 7, 9, 11 etc. in the form of conductive layers of a suitable material, e.g. B. aluminum, be attached.
Die Oberflächenzonen 90, die Elektroden 4, 6, 8 und 10 und die Elektroden 5, 7, 9 und 11 können dabei in bezug aufeinander sehr genau dadurch ausgerichtet werden, daß die Elektroden 4, 6 usw. aus polykristallinen! Silicium während eier Anbringung der Oberflächenzonen 90 als Maskierungsschicht verwendet werden.The surface zones 90, the electrodes 4, 6, 8 and 10 and the electrodes 5, 7, 9 and 11 can be shown in FIG be aligned very precisely with respect to one another in that the electrodes 4, 6, etc. are made of polycrystalline! Silicon can be used as a masking layer during the attachment of the surface zones 90.
Statt einer η-leitenden Halbieiterschicht, wie den beschriebenen Ausführungsbeispielen, kann auch eine p-ieitende Halbleiterschicht verwendet werden, wobei Majoritätsladungsträger in Form von Löchern als informationshaltige Ladung durch die Halbleiterschicht hindurch transportiert werden können. Auch kann die Halbleiterschicht statt aus Silicium aus anderen Halbleitermaterialien, wie z. B. Germanium oder AinBv-Verbindungen, bestehen. Weiter ist es möglich, daß die Isolierschicht, die die Elektroden von dem Halbleitermaterial trennt, aus anderen. Materialien als Siliciumoxid, z. B. aus Siliciumnitrid oder aus Aluminiumoxid oder aus Kombinationen aufeinander angebrachter Schichten aus verschiedenen Isoliermaterialien besteht. Die informationshaltigen Ladungsträger können durch Erzeugung von Ladungsträgern infolge Bestrahlung in die Halbleiterschicht eingeführt werden, wobei die Minoritätsladungsträger über das Substrat (siehe z. B. das erste Ausführungsbeispiel) abgeführt werden können.Instead of an η-conducting semiconductor layer, as in the exemplary embodiments described, a p-conducting semiconductor layer can also be used, with majority charge carriers in the form of holes being able to be transported through the semiconductor layer as an information-containing charge. Instead of silicon, the semiconductor layer can also consist of other semiconductor materials, such as, for. B. germanium or A in B v compounds exist. It is also possible that the insulating layer which separates the electrodes from the semiconductor material, from others. Materials other than silicon oxide, e.g. B. made of silicon nitride or aluminum oxide or combinations of layers of different insulating materials attached to one another. The information-containing charge carriers can be introduced into the semiconductor layer by generating charge carriers as a result of irradiation, it being possible for the minority charge carriers to be carried away via the substrate (see, for example, the first exemplary embodiment).
Weiter leuchtet es ein, daß ein informationshaltiges Signal statt durch die Menge vorhandener Ladungsträger auch durch ein Defizit an Ladungsträgern dargestellt werden kann.It is also clear that an information-containing signal instead of the amount of charge carriers present can also be represented by a deficit of load carriers.
Um die Asymmetrie in dem System zu erhalten, die bewirkt, daß das Halbleiterbauelement als ein Zweiphasensystem betrieben werden kann, können weitere Mittel, wie z. B. eine veränderliche Dicke der die Halbleiterschicht bedeckenden Isolierschicht, verwendet werden. Es können auch Halbleiterbauelemente verwendet werden, die als ein Drehphasensystem, d. h. mit drei Taktspannungsquellen, betrieben werden können.In order to maintain the asymmetry in the system, which causes the semiconductor device to function as a two-phase system can be operated, other means, such as. B. a variable thickness of the Semiconductor layer covering insulating layer can be used. Semiconductor components can also be used used as a rotational phase system, i.e. H. with three clock voltage sources can.
Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings
Claims (14)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NLAANVRAGE7303778,A NL181766C (en) | 1973-03-19 | 1973-03-19 | LOAD-COUPLED SEMICONDUCTOR CIRCUIT, WHICH PACKAGES MAY BE TRANSFERRED FROM A SEMICONDUCTOR LAYER TO A SEMI-CONDUCTOR LAYER BY A SEMI-CONDUCTOR LAYER. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2412699A1 DE2412699A1 (en) | 1974-10-10 |
| DE2412699C2 true DE2412699C2 (en) | 1982-05-27 |
Family
ID=19818460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2412699A Expired DE2412699C2 (en) | 1973-03-19 | 1974-03-16 | Charge coupled semiconductor device |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4012759A (en) |
| JP (1) | JPS5244708B2 (en) |
| CA (1) | CA1102917A (en) |
| CH (1) | CH570704A5 (en) |
| DE (1) | DE2412699C2 (en) |
| ES (1) | ES424350A1 (en) |
| FR (1) | FR2222756B1 (en) |
| GB (2) | GB1470191A (en) |
| IT (1) | IT1005664B (en) |
| NL (1) | NL181766C (en) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4077112A (en) * | 1974-09-24 | 1978-03-07 | U.S. Philips Corporation | Method of manufacturing charge transfer device |
| NL7413207A (en) * | 1974-10-08 | 1976-04-12 | Philips Nv | SEMI-GUIDE DEVICE. |
| NL180157C (en) * | 1975-06-09 | 1987-01-02 | Philips Nv | SEMICONDUCTOR IMAGE RECORDING DEVICE. |
| GB1548877A (en) * | 1975-06-26 | 1979-07-18 | Mullard Ltd | Semiconductor devices |
| NL7510311A (en) * | 1975-09-02 | 1977-03-04 | Philips Nv | LOAD TRANSFER DEVICE. |
| GB1551935A (en) * | 1976-08-19 | 1979-09-05 | Philips Nv | Imaging devices |
| GB1559312A (en) * | 1976-08-26 | 1980-01-16 | Philips Nv | Photosensitive device arrangements and systems and photosensitive elements therefor |
| GB1559860A (en) * | 1976-12-14 | 1980-01-30 | Rca Corp | Surface-channel ccd image sensor with buried-channel output register |
| US4364076A (en) * | 1977-08-26 | 1982-12-14 | Texas Instruments Incorporated | Co-planar well-type charge coupled device with enhanced storage capacity and reduced leakage current |
| NL7709916A (en) * | 1977-09-09 | 1979-03-13 | Philips Nv | LOAD-CONNECTED DEVICE. |
| DE2743245A1 (en) * | 1977-09-26 | 1979-04-05 | Siemens Ag | CHARGE-COUPLED COMPONENT |
| US4151539A (en) * | 1977-12-23 | 1979-04-24 | The United States Of America As Represented By The Secretary Of The Air Force | Junction-storage JFET bucket-brigade structure |
| US4229752A (en) * | 1978-05-16 | 1980-10-21 | Texas Instruments Incorporated | Virtual phase charge transfer device |
| US4994875A (en) * | 1978-05-16 | 1991-02-19 | Texas Instruments Incorporated | Virtual phase charge transfer device |
| JPS5515275A (en) * | 1978-07-19 | 1980-02-02 | Semiconductor Res Found | Charge transfer device |
| US4285000A (en) * | 1979-03-12 | 1981-08-18 | Rockwell International Corporation | Buried channel charge coupled device with semi-insulating substrate |
| EP0025658A3 (en) * | 1979-09-18 | 1983-04-20 | The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and | Improvements in or relating to charge storage and transfer devices and their fabrication |
| JPS577964A (en) * | 1980-06-17 | 1982-01-16 | Matsushita Electric Ind Co Ltd | Charge transfer element |
| JPS57144418A (en) * | 1981-03-02 | 1982-09-07 | Aichi Tokei Denki Co Ltd | Pulse signal transmitter |
| US4667213A (en) * | 1984-09-24 | 1987-05-19 | Rca Corporation | Charge-coupled device channel structure |
| NL8600786A (en) * | 1986-03-27 | 1987-10-16 | Philips Nv | LOAD-COUPLED DEVICE. |
| US4967250A (en) * | 1987-05-05 | 1990-10-30 | Hughes Aircraft Company | Charge-coupled device with focused ion beam fabrication |
| DE3715675A1 (en) * | 1987-05-11 | 1988-12-01 | Messerschmitt Boelkow Blohm | SEMICONDUCTOR ELEMENT |
| US4992841A (en) * | 1987-06-25 | 1991-02-12 | The United States Of America As Represented By The Secretary Of The Air Force | Pseudo uniphase charge coupled device |
| US4900688A (en) * | 1987-06-25 | 1990-02-13 | The United States Of America As Represented By The Secretary Of The Air Force | Pseudo uniphase charge coupled device fabrication by self-aligned virtual barrier and virtual gate formation |
| US4862235A (en) * | 1988-06-30 | 1989-08-29 | Tektronix, Inc. | Electrode structure for a corner turn in a series-parallel-series charge coupled device |
| FR2674845A1 (en) * | 1991-04-05 | 1992-10-09 | Champagne Sa Cristalleries Roy | Process for the manufacture of a receptacle by the "suction-blowing" technique in glass and crystal manufacture, device for its use, products thus obtained |
| AU1995092A (en) * | 1991-05-10 | 1992-12-30 | Q-Dot. Inc. | High-speed peristaltic ccd imager with gaas fet output |
| US9905608B1 (en) * | 2017-01-11 | 2018-02-27 | Semiconductor Components Industries, Llc | EMCCD image sensor with stable charge multiplication gain |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE383573B (en) * | 1971-04-06 | 1976-03-15 | Western Electric Co | CHARGING COUPLED DEVICE |
| US3789267A (en) * | 1971-06-28 | 1974-01-29 | Bell Telephone Labor Inc | Charge coupled devices employing nonuniform concentrations of immobile charge along the information channel |
| US3796932A (en) * | 1971-06-28 | 1974-03-12 | Bell Telephone Labor Inc | Charge coupled devices employing nonuniform concentrations of immobile charge along the information channel |
| US3767983A (en) * | 1972-08-23 | 1973-10-23 | Bell Telephone Labor Inc | Charge transfer device with improved transfer efficiency |
| US3784847A (en) * | 1972-10-10 | 1974-01-08 | Gen Electric | Dielectric strip isolation for jfet or mesfet depletion-mode bucket-brigade circuit |
| US3792322A (en) * | 1973-04-19 | 1974-02-12 | W Boyle | Buried channel charge coupled devices |
| US3852799A (en) * | 1973-04-27 | 1974-12-03 | Bell Telephone Labor Inc | Buried channel charge coupled apparatus |
-
1973
- 1973-03-19 NL NLAANVRAGE7303778,A patent/NL181766C/en not_active IP Right Cessation
-
1974
- 1974-03-12 CA CA194,725A patent/CA1102917A/en not_active Expired
- 1974-03-14 IT IT12579/74A patent/IT1005664B/en active
- 1974-03-15 CH CH367274A patent/CH570704A5/xx not_active IP Right Cessation
- 1974-03-16 DE DE2412699A patent/DE2412699C2/en not_active Expired
- 1974-03-16 ES ES424350A patent/ES424350A1/en not_active Expired
- 1974-03-18 GB GB1197474A patent/GB1470191A/en not_active Expired
- 1974-03-18 GB GB4719476A patent/GB1470192A/en not_active Expired
- 1974-03-19 FR FR7409174A patent/FR2222756B1/fr not_active Expired
- 1974-03-19 JP JP49030671A patent/JPS5244708B2/ja not_active Expired
-
1975
- 1975-11-10 US US05/630,538 patent/US4012759A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA1102917A (en) | 1981-06-09 |
| NL7303778A (en) | 1974-09-23 |
| US4012759A (en) | 1977-03-15 |
| DE2412699A1 (en) | 1974-10-10 |
| ES424350A1 (en) | 1976-10-16 |
| IT1005664B (en) | 1976-09-30 |
| GB1470191A (en) | 1977-04-14 |
| JPS503275A (en) | 1975-01-14 |
| NL181766C (en) | 1987-10-16 |
| CH570704A5 (en) | 1975-12-15 |
| FR2222756A1 (en) | 1974-10-18 |
| FR2222756B1 (en) | 1977-10-07 |
| AU6678074A (en) | 1975-09-18 |
| GB1470192A (en) | 1977-04-14 |
| JPS5244708B2 (en) | 1977-11-10 |
| NL181766B (en) | 1987-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2412699C2 (en) | Charge coupled semiconductor device | |
| DE2439799C2 (en) | Charge-coupled arrangement, in particular an image sensor | |
| DE3816002C2 (en) | ||
| DE19848828C2 (en) | Semiconductor device with low forward voltage and high blocking capability | |
| DE10000754B4 (en) | Semiconductor component and method for its production | |
| DE2706623C2 (en) | ||
| DE2628532C2 (en) | Semiconductor device | |
| DE2347271C2 (en) | Radiation-sensitive semiconductor device | |
| DE2919522A1 (en) | CHARGE TRANSFER COMPONENT | |
| DE2316612A1 (en) | CHARGE TRANSFER SEMICONDUCTOR DEVICES | |
| EP0179102A1 (en) | Depleted semi-conductor element with a potential minimum for majority carriers. | |
| DE2252148C3 (en) | Charge coupled semiconductor device and method for its operation | |
| DE2712479C2 (en) | ||
| DE2854174C2 (en) | Controllable PIN power diode | |
| DE2341899C3 (en) | Semiconductor integrated circuit and method for its operation | |
| DE2504088C2 (en) | Charge-coupled arrangement | |
| DE1614300B2 (en) | Field effect transistor with isolated control electrode | |
| DE1437435B2 (en) | High frequency amplifier with field effect transistor | |
| DE2456131A1 (en) | PHOTOSENSITIVE DEVICE | |
| DE2740203C2 (en) | Charge coupled semiconductor device | |
| DE2634312C2 (en) | CCD device operable with two-phase clock signals | |
| DE2030917A1 (en) | Semiconductor device | |
| DE2445490A1 (en) | CHARGE LINK IMAGING SYSTEM | |
| DE2617481C2 (en) | Hall effect component | |
| DE2216060C3 (en) | Charge coupled device with a planar charge storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D2 | Grant after examination | ||
| 8339 | Ceased/non-payment of the annual fee |