DE2234408A1 - METHOD OF MANUFACTURING AN ELECTRICAL CONDUCTOR ARRANGEMENT - Google Patents
METHOD OF MANUFACTURING AN ELECTRICAL CONDUCTOR ARRANGEMENTInfo
- Publication number
- DE2234408A1 DE2234408A1 DE19722234408 DE2234408A DE2234408A1 DE 2234408 A1 DE2234408 A1 DE 2234408A1 DE 19722234408 DE19722234408 DE 19722234408 DE 2234408 A DE2234408 A DE 2234408A DE 2234408 A1 DE2234408 A1 DE 2234408A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- circuit board
- pattern
- zones
- thin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
PATENTANWÄLTE DipUng. WERNER COHAUSZ · Dipl.-Ing. Wl LH ELM FLORACK · Dipl.-Ing. RUDOLF KNAUFPATENTANWÄLTE DipUng. WERNER COHAUSZ Dipl.-Ing. Wl LH ELM FLORACK Dipl.-Ing. RUDOLF KNAUF
4 Dösseidorf, Schumannstraße 97 Ζ 2 3 A H Q4 Döseidorf, Schumannstrasse 97 Ζ 2 3 A H Q
Joseph Lucas (Industries) Limited 11. Juli 1972 Great King Street
Birmingham / EnglandJoseph Lucas (Industries) Limited July 11, 1972 Great King Street
Birmingham / England
Die Erfindung betrifft ein Verfahren zur Herstellung einer elektrischen Leiteranordnung vom Typ der sogenannten gedruckten Schaltung.The invention relates to a method for producing a electrical conductor arrangement of the so-called printed circuit type.
Aufgabe der Erfindung ist es, ein einfaches und zweckmäßiges Verfahren für die Herstellung dieser Leiteranordnungen anzugeben. The object of the invention is to provide a simple and practical Specify procedures for making these ladder assemblies.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß auf einer gut wärmeleitenden Leiterplatte ein Emailüberzug und auf diesen ein Muster aus einem die Elektrizität leitenden Material aufgetragen wird, das die Leiteranordnung bildet.According to the invention this object is achieved in that an enamel coating and on a highly thermally conductive circuit board a pattern of an electricity-conducting material is applied to this, which forms the conductor arrangement.
Eine vorteilhafte Ausgestaltung der Erfindung besteht darin, daß beim Auftragen des Musters zunächst eine dünne Schicht aus einem die Elektrizität leitenden Material auf den Emailüberzug aufgetragen, die dünne Schicht an ausgewähltenAn advantageous embodiment of the invention is that when applying the pattern, first a thin layer made of an electricity-conducting material on the enamel coating applied the thin layer to selected
26 27526 275
U/Be - 2 -U / Be - 2 -
209884/1273209884/1273
223U08223U08
Zonen mit einer dickeren Schicht aus einem die Elektrizität leitenden Material bedeckt und dann die freiliegenden Flächen der dünnen Schicht weggeätzt werden.Zones with a thicker layer of one the electricity conductive material and then etched away the exposed areas of the thin layer.
Eine weitere Ausgestaltung der Erfindung besteht darin, daß beim Auftragen des Musters aus einem die Elektrizität leitenden Material auch Teile der ausgewählten Zonen der leitenden Schicht weggeätzt werden.Another embodiment of the invention is that when the pattern of an electricity-conducting material is applied, parts of the selected areas of the conducting material are also applied Layer to be etched away.
Arbeitsweisen der Erfindung werden im folgenden anhand eines Beispiels unter Bezugnahme auf die Zeichnung beschrieben. Es zeigen:Modes of operation of the invention are described below using an example with reference to the drawing. Show it:
Fig. 1Fig. 1
bis 6 in schematischer Darstellung aufeinanderfolgende Stufen bei der Herstellung der elektrischen Leiteranordnung undto 6 successive in a schematic representation Stages in the manufacture of the electrical conductor arrangement and
Fig. 7Fig. 7
bis 11 alternative Arbeitsweisen gemäß dem Verfahren der Erfindung.11 to 11 alternative modes of operation according to the method of the invention.
Bei dem in den Fig. 1 bis 6 dargestellten Beispiel ist es erforderlich, eine elektrische Leiteranordnung auf beiden Seiten der Leiterplatte herzustellen, wobei die Leiteranordnungen an bestimmten Stellen durch die Leiterplatte hindurch miteinander verbunden sind.In the example shown in FIGS. 1 to 6, it is necessary to have an electrical conductor arrangement on both Manufacture sides of the circuit board, with the conductor arrangements at certain points through the circuit board are connected through each other.
Eine Leiterplatte 10 aus niedriggekohltem Stahl, beispielsweise Flußstahl, ist, wie in Fig. 1 dargestellt, mit Bohrungen 11 an Stellen versehen, an denen später die herge-A circuit board 10 made of low-carbon steel, for example mild steel, is, as shown in FIG. 1, with bores 11 at points where the later
209884/ 1273209884/1273
stellten Leiteranordnungen miteinander verbunden werden sollen. Die Leiterplatte 10 wird dann, wie in Fig. 2 dargestellt, naoh einem bekannten Verfahren vollständig mit einem Email überzogen, so daß der Emailüberzug 12 auch die Innenflächen der Bohrungen 11 bedeckt.Asked conductor arrangements are to be connected to one another. The circuit board 10 is then, as shown in Fig. 2, completely covered with an enamel according to a known method, so that the enamel coating 12 also the inner surfaces of the bores 11 covered.
Wie in Fig. J gezeigt, wird auf den ganzen EmailüberzugAs shown in Fig. J, all over the enamel coating
12 einschließlich an den Innenflächen der Bohrungen Il eine dünne Schicht Kupfer IJ aufgetragen. Die dünne Schicht 15 wird nach einem bekannten elektrischen Aufstäubungsverfahren bis zu einer Dicke von 2000 S (2 χ 10"^cin) aufgetragen, nachdem man vorzugsweise vorher eine 200 A dicke Schicht aus einer Chrom-Nickel-Legierung aufgestäubt hat. Auf ausgewählte Zonen der dünnen Schicht 13 wird dann eine verhältnismäßig dicke Schicht eines die Elektrizität leitenden Materials wie folgt aufgetragen. Ein Muster eines ätzmittelbeständigen Abdecklaekes 14 wird auf jene Zonen der dünnen Schicht 135 aufgetragen, an denen bei der fertigen Schaltung sich keine Leiter befinden sollen. Der Abdeeklaek 14 kann nach jeder bekannten Methode aufgetragen werden und besteht vorzugsweise aus einem Fotolack, wie er im Handel erhältlich ist. Der Fotolack wird auf die dünnen Schichten12 including one on the inner surfaces of the holes II thin layer of copper IJ applied. The thin layer 15 is applied according to a known electrical sputtering process up to a thickness of 2000 S (2 χ 10 "^ cin), after a 200 Å thick layer of a chromium-nickel alloy has preferably been sputtered on beforehand. On selected Zones of the thin layer 13 then becomes a relatively thick layer of an electricity conductive material is applied as follows. A sample of a caustic resistant Masking sheet 14 is applied to those areas of thin layer 135 where the circuit is finished there should be no ladder. The Abdeeklaek 14 can be applied and consists of any known method preferably from a photoresist, as it is commercially available. The photoresist is applied to the thin layers
13 an beiden Seiten der Leiterplatte 10 aufgetragen und durch transparente "Positive" des Leitermusters belichtet. Danach werden die unbelichteten Stellen des Abdecklaekes durch Auswaschen mit einem Lösungsmittel entfernt, so daß, wie in Fig. 4 dargestellt, an den belichteten Stellen Abdeeklaek zurückbleibt.13 applied to both sides of the circuit board 10 and exposed through transparent "positives" of the conductor pattern. Then the unexposed areas of the cover sheet removed by washing out with a solvent, so that, as shown in FIG. 4, at the exposed areas Abdeeklaek remains behind.
Auf die freiliegenden Stellen der dünnen Kupferschicht IJOn the exposed areas of the thin copper layer IJ
209884/1273209884/1273
wird sodann, wie in Fig. 5 zu erkennen, auf galvanischem Wege eine Kupferschicht 15 abgeschieden. Die Kupferschicht 15 ist etwa hundert mal so dick wie die dünne Schicht IJ. Der zurückgebliebene Abdecklack wird von der Leiterplatte zusammen mit der darauf befindlichen Kupferschicht entfernt. Die gesamte Leiterplatte wird dann geätzt, bis die freiliegenden Stellen der dünnen Schicht IJ entfernt sind. Infolge des beträchtlichen Unterschiedes in der Dicke der dünnen Schicht 13 und der Kupferschicht 15 wird letztere durch den Ätzprozeß praktisch nicht beeinflußt, so daß schließlich eine Anordnung wie die in Fig. 6 dargestellte erhalten wird.Then, as can be seen in FIG. 5, a copper layer 15 is deposited by electroplating. The copper layer 15 is about a hundred times as thick as the thin layer IJ. The remaining masking lacquer is removed from the circuit board together with the copper layer on it. The entire circuit board is then etched until the exposed areas of the thin layer IJ are removed. As a result of the considerable difference in the thickness of the thin layer 13 and the copper layer 15, the latter is practically not influenced by the etching process, so that finally an arrangement like that shown in FIG. 6 is obtained.
Die Kupferschicht 15 bildet die gewünschte Leiteranordnung entsprechend den Leitermustern auf beiden Seiten der Leiterplatte 10, die durch die Bohrungen 11 miteinander verbunden sind.The copper layer 15 forms the desired conductor arrangement corresponding to the conductor patterns on both sides of the circuit board 10, which are connected to one another by the bores 11.
Es ist selbstverständlich-, daß das vorstehend beschriebene Verfahren auch auf eine oder beide Seiten einer gut wärmeleitenden Leiterplatte angewandt werden kann, die nicht mit Verbindungslöchern versehen ist. In diesem Falle wird eine weitere Isolierschicht auf eine oder beide Seiten der erhaltenen Leiteranordnung aufgetragen, wobei in der zweiten Isolierschicht Lücken gelassen werden, um Verbindungen zwischen der Leiteranordnung und einer weiteren Leiteranordnung, die nach dem oben beschriebenen Verfahren auf der weiteren Isolierschicht aufgetragen wird, herzustellen.It goes without saying that the method described above can also be used on one or both sides of a highly thermally conductive Printed circuit board can be applied, which is not provided with connection holes. In this case a further insulating layer applied to one or both sides of the conductor arrangement obtained, in the second Insulation layer gaps are left to make connections between the conductor arrangement and another conductor arrangement, which is applied to the further insulating layer according to the method described above.
Zur Herstellung mehrschichtiger Schaltungen können weitere Isolierschichten und Leiteranordnungen in der oben beschrie-For the production of multilayer circuits, additional insulating layers and conductor arrangements can be used in the above-described
— 5 ~- 5 ~
209884/1273209884/1273
"benen Weise nacheinander auf eine oder beide Seiten der Leiterplatte aufgetragen werden. ·"benen way sequentially on one or both sides of the Printed circuit board are applied. ·
Es ist selbstverständlich, daß die Kupferschicht 15 auf die ausgewählten Zonen der dünnen Schicht Ij5 auch durch eine Reihe von Verfahrensschritten, aufgetragen werden kann, die von den in den Fig. 4, 5 und β dargestellten, verschieden sind. Beispielsweise kann die Kupferschicht 15 anfangs auf die ganze dünne Schicht 13 aufgetragen werden, worauf dann ein Abdecklackmuster auf jene Zonen der Kupferschicht 15 aufgetragen wird, an denen sich in fertigem Zustand ein Leitermuster befinden soll, und schließlich die freiliegenden Stellen der Kupferschicht 15 und danach der dünnen Schicht IJ) weggeätzt werden, so daß die gewünschte Leiteranordnung zurückbleibt. Diese zuletzt genannten alternativen Verfahrensschritte eignen sich nicht besonders für die Herstellung von Leiteranordnungen auf Leiterplatten mit Verbindungslöchern. Die Arbeitsweise ist jedoch gut bei der Herstellung mehrschichtiger Schaltungen anwendbar.It goes without saying that the copper layer 15 can also be applied to the selected zones of the thin layer Ij5 by a series of process steps which are different from those shown in FIGS. 4, 5 and β. For example, the copper layer 15 can initially be applied to the entire thin layer 13, whereupon a masking lacquer pattern is applied to those areas of the copper layer 15 where a conductor pattern should be in the finished state, and finally the exposed areas of the copper layer 15 and then the thin layer IJ) are etched away, so that the desired conductor arrangement remains. These last-mentioned alternative method steps are not particularly suitable for the production of conductor arrangements on circuit boards with connecting holes. However, the technique works well in making multilayer circuits.
Die Fig. 7 bis 11 zeigen Verfahrensschritte bei der Herstellung einer Leiteranordnung, die Teil einer sogenannten Dünnschichtschaltung ist, bei der die Leitermuster elektri-. sehe Bauteile, wie Widerstände und Kondensatoren, enthalten können. Die Fig. 7 bis 11 betreffen eine Leiteranordnung, die auf eineriSeite einer Leiterplatte hergestellt wird und bei der im wesentlichen ebenfalls ein ätzmittelbeständiges Abdeckmaterial wie bei dem unter Bezugnahme'auf die Fig. 1 bis 6 beschriebenen Verfahren verwendet wird.FIGS. 7 to 11 show process steps in production a conductor arrangement that is part of a so-called thin-film circuit, in which the conductor pattern is electrical. see components such as resistors and capacitors may contain. 7 to 11 relate to a conductor arrangement, which is manufactured on one side of a printed circuit board and in the case of which essentially also an etchant-resistant cover material as in the case of the one with reference to FIG. 1 to 6 is used.
Eine Leiterplatte 20 aus niedriggekohltem Stahl wird wieA low carbon steel circuit board 20 is like
209884/ 1273209884/1273
zuvor mit einer isolierenden Emailschicht 21 versehen. Auf die Isolierschicht 21 wird eine dünne Schicht 22 aus Chrom-Nickel-Legierung aufgestäubt. Auf die gesamte dünnen Schichtpreviously provided with an insulating enamel layer 21. A thin layer 22 made of a chromium-nickel alloy is placed on the insulating layer 21 dusted up. On the entire thin layer
22 wird sodann auf galvanischem Wege eine Goldschicht 23 abgeschieden. Auf die Goldschicht 23 wird ein Muster aus ätzmittelbeständigem Material 24 an jenen Stellen aufgetragen, an denen bei dem fertigen Leitermuster sowohl die dünne Schicht 22 als auch die Goldschicht 23 zurückbleiben sollen.22 is then a gold layer 23 by galvanic means deposited. A pattern is made on the gold layer 23 Corrosive resistant material 24 applied in those places where in the finished conductor pattern both the thin Layer 22 as well as the gold layer 23 should remain.
Die freiliegenden Stellen der Goldschicht 23 werden dann durch ein geeignetes chemisches Ätzmittel entfernt. Die durch die Entfernung der Goldschicht 23 freigelegten Flächen der dünnen Schicht 22 werden danach ebenfalls weggeätzt, so daß, wie in Fig. 9 dargestellt, die Isolierschicht 21 freigelegt wird.The exposed areas of the gold layer 23 are then removed by a suitable chemical etchant. the Areas of the thin layer 22 exposed by the removal of the gold layer 23 are then also etched away, so that, as shown in Fig. 9, the insulating layer 21 is exposed.
Das Abdeckmaterial 24 wird entfernt, und auf die GoldschichtThe cover material 24 is removed and placed on top of the gold layer
23 wird ein weiteres ätzbeständiges Muster aufgetragen, das diejenigen Flächen der Goldschicht 23 freiläßt, an denen die fertige Leiteranordnung Widerstände enthalten soll. Die freiliegenden Flächen der Goldschicht werden weggeätzt, so daß die dünne Schicht 22 freigelegt wird. Das erhaltene Muster umfaßt Zonen der dünnen Schicht 22, die die Widerstände 26 bilden, deren Widerstandswert durch Breite und Dicke der dünnen Schicht 22 bestimmt ist, während die Goldzonen Leiter 27 mit niedrigem Widerstand bilden.23 another etch-resistant pattern is applied, the leaves exposed those areas of the gold layer 23 where the finished conductor arrangement is to contain resistors. the exposed areas of the gold layer are etched away so that the thin layer 22 is exposed. The received Pattern includes zones of the thin layer 22 which form the resistors 26, the resistance value of which by width and Thickness of the thin layer 22 is determined, while the gold zones form conductors 27 with low resistance.
Auf die Anordnung können, wie oben beschrieben, weitere Schichten von Isoliermaterial und Leitermustern aufgetragenAs described above, further layers of insulating material and conductor patterns can be applied to the arrangement
2098847 12 7 32098847 12 7 3
werden, so daß man eine mehrschichtige Anordnung erhält. Eine derartige Mehrsehichtenanordnung kann Kondensatoren enthalten, deren Kapazitätswert von der Große der Leiterflächen und der Dicke der zweiten oder nachfolgenden Isolierschicht abhängt. so that a multilayer arrangement is obtained. Such a multilayer arrangement can include capacitors whose capacitance value depends on the size of the conductor areas and the thickness of the second or subsequent insulating layer.
88U127 3;.88U127 3 ;.
Claims (9)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB3293271 | 1971-07-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2234408A1 true DE2234408A1 (en) | 1973-01-25 |
Family
ID=10346136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722234408 Pending DE2234408A1 (en) | 1971-07-14 | 1972-07-13 | METHOD OF MANUFACTURING AN ELECTRICAL CONDUCTOR ARRANGEMENT |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS4831462A (en) |
DE (1) | DE2234408A1 (en) |
FR (1) | FR2145720B1 (en) |
IT (1) | IT961375B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0476898A2 (en) * | 1990-09-18 | 1992-03-25 | Fujitsu Limited | Circuit board and process for producing the same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5332376A (en) * | 1976-09-07 | 1978-03-27 | Tokyo Shibaura Electric Co | Electric device substrate |
JPS5436576A (en) * | 1977-08-26 | 1979-03-17 | Shin Kobe Electric Machinery | Laminated board for printed wiring circuit with resistance body |
FR2462026A1 (en) * | 1979-07-23 | 1981-02-06 | Lignes Telegraph Telephon | Thin film hybrid circuit mfr. on steel substrate - by multistep process of layer deposition by cathode sputtering |
CN1290384C (en) * | 2003-05-26 | 2006-12-13 | 王立华 | Printed circuit boarsd with high-radiating metallized holes with Al or Mg or their alloy basement and production thereof |
-
1972
- 1972-07-12 IT IT5149172A patent/IT961375B/en active
- 1972-07-13 DE DE19722234408 patent/DE2234408A1/en active Pending
- 1972-07-13 FR FR7225613A patent/FR2145720B1/fr not_active Expired
- 1972-07-14 JP JP7069472A patent/JPS4831462A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0476898A2 (en) * | 1990-09-18 | 1992-03-25 | Fujitsu Limited | Circuit board and process for producing the same |
EP0476898A3 (en) * | 1990-09-18 | 1993-02-03 | Fujitsu Limited | Circuit board and process for producing the same |
US5236772A (en) * | 1990-09-18 | 1993-08-17 | Fujitsu Limited | Circuit board and process for producing same |
US5362359A (en) * | 1990-09-18 | 1994-11-08 | Fujitsu Limited | Circuit board and process for producing same |
Also Published As
Publication number | Publication date |
---|---|
JPS4831462A (en) | 1973-04-25 |
IT961375B (en) | 1973-12-10 |
FR2145720B1 (en) | 1976-01-16 |
FR2145720A1 (en) | 1973-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0361192B1 (en) | Method of making circuit boards | |
DE3545989C2 (en) | ||
DE2911620A1 (en) | METHOD OF MAKING CONDUCTIVE THROUGH HOLES IN CIRCUIT PANELS | |
DE3700910A1 (en) | METHOD FOR BUILDING ELECTRICAL CIRCUITS ON A BASE PLATE | |
DE1817434B2 (en) | Method for producing an electrical line arrangement | |
DE1812692A1 (en) | Process for the production of circuit boards provided with conductor tracks | |
DE3013667C2 (en) | Printed circuit board and process for their manufacture | |
DE4203114A1 (en) | Tape carrier for semiconductor appts. - involves tape body transport perforations, window accommodating semiconductor components, inner feeds and test electrodes | |
EP0584386A1 (en) | Printed circuit board and method of producing printed circuit boards | |
DE102019209889A1 (en) | Process for the production of printed circuit boards as well as printed circuit boards produced according to the process | |
DE1142926B (en) | Process for the manufacture of printed circuit boards | |
DE3137279C2 (en) | Process for the production of multilayer printed circuit boards as well as multilayer printed circuit board produced by the process | |
DE2234408A1 (en) | METHOD OF MANUFACTURING AN ELECTRICAL CONDUCTOR ARRANGEMENT | |
DE2251829A1 (en) | METALIZED PANEL PRODUCTION METHOD | |
DE69027530T2 (en) | METHOD FOR INCREASING THE INSULATION RESISTANCE OF PCB | |
DE1123723B (en) | Process for producing printed circuits | |
DE2949184A1 (en) | ELECTRIC PCB | |
DE3006117A1 (en) | METHOD FOR THE PRODUCTION OF CIRCUITS WITH AT LEAST TWO CIRCUITS | |
DE3630952A1 (en) | Method for producing a switching film for mat-type keyboards | |
DE2247977B2 (en) | Process for making double-sided plated through printed circuit boards | |
DE1615853A1 (en) | Process for the production of printed circuits | |
DE1665395B1 (en) | METHOD OF MANUFACTURING PRINTED CIRCUIT BOARDS | |
DE2311736A1 (en) | METHOD OF MANUFACTURING PRINTED CIRCUIT BOARDS | |
DE2014104A1 (en) | Process for the production of printed circuit boards | |
DE3412502A1 (en) | Method for producing printed-circuit boards |