DE2151143B2

DE2151143B2 - Time generator for data processor - has clock driving counter which is reset by comparator at given count

Info

Publication number: DE2151143B2
Application number: DE2151143A
Authority: DE
Inventors: Wilfried Mideck; Walter Dipl.-Ing. Schmitt
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1971-10-14
Filing date: 1971-10-14
Publication date: 1980-03-06
Also published as: DE2151143A1

Abstract

The time generator has a clock generator driving a counter coupled at its output to a comparator. The counter is reset when it reaches a given count determined by the comparator. At this point a message signal is released. The message signal from the comparator disables the counter and is passed together with an external sync. pulse to a gate for enabling the counter and passing a message to a data processor. When data is changed, the output of the counter id diabled via a display circuit. A second counter counts the external sync. pulses.

Description

Die vorliegende Erfindung betrifft einen Zeitgeber mit einem Taktgenerator, der einen Zähler beaufschlagt, welcher mit einer Vergleichsschaltung verbundene Abfrageausgänge aufweist, wobei nach Abzählen eines in der Vergleichsschaltung eingestellten Zahlenwertes von dieser der Zähler rückstellbar und ein Meldesignal abgebbar ist. Eine derartige Zeitsf.ufe ist nach der DE-AS 11 67 074 bekannt. Diese Erfindung stellt sich zur Aufgabe, bei einer solchen Zeitstufe mit einer einfachen Schaltung zu erreichen, daß sowohl die Abgabe einer Meldung an die DVA als auch das zur Bildung eines darauffolgenden Zeitimpulses erforderliche Freigeben des Zählers mit externen Impulsen synchronisiert werden kann. Gelöst wird diese Aufgabe durch die im Hauptanspruch gekennzeichneten Merkmale. The present invention relates to a timer with a clock generator which acts on a counter, which has interrogation outputs connected to a comparison circuit, after counting one The numerical value set in the comparison circuit can be reset by the counter and a message signal is deliverable. Such a time step is after the DE-AS 11 67 074 known. This invention arises the task of achieving such a time stage with a simple circuit that both the Submission of a message to the DVA as well as that required to generate a subsequent time pulse Release of the counter can be synchronized with external pulses. This task is solved by the features characterized in the main claim.

Für einen Kurzzeitwecker wird vorzugsweise mit dem an eine Datenverarbeitungsanlage abgegebenen Signal über eine Torschaltung der Zähler gesperrt und/oder zurückgestellt. Der Überlauf des Zählers kann beispielsweise programmgesteuert einstellbar sein. Das vom Zähler abgegebene Signal kann in einem Zwischenspeicher speicherbar sein und mit einer Abfragelogik von der Datenverarbeitungsanlage abfragbar sein. Es kann bei mehreren Zählern am Ende eines Zählvorgangs mit einer Auswertschaltung eine Meldung an die DVA abgegeben werden, die eine Abfrage der Logik auslöst.For a minute minder, the is preferably sent to a data processing system Signal via a gate circuit of the counter blocked and / or reset. The counter overflow can for example, be programmable adjustable. The signal emitted by the meter can be in a Intermediate storage can be stored and queried by the data processing system with a query logic be. In the case of several counters, at the end of a counting process with an evaluation circuit an Report to the DVA, which triggers a query of the logic.

Mit dem Baustein Kurzzeitwecker werden kurze Zeitverzögerungen gebildet, die ereignisabhängig oder zyklisch (z. B. vom Rechner oder einem Prozeß) gestartet werden. Das Ende der Zeitverzögerung wird dem Rechner gemeldet. Die Zeitverzögerung ist entweder fest eingestellt oder kann beliebig vorgegeben werden, z. B. wird der Zentraleinheit der Ablauf einer zuvor eingestellten Weckzeil gemeldet, um z. B. ein Programm im Rechner zu starten. Die Weckzeiten sind innerhalb des Bereiches von 100 us bis 6,5536 s in Stufen von 100 με einstellbar.With the short-term alarm clock, short time delays are created that are event-dependent or be started cyclically (e.g. by the computer or a process). The end of the time delay will be reported to the computer. The time delay is either permanently set or can be specified as required be e.g. B. the central unit of the expiration of a previously set alarm line is reported to z. B. a To start the program in the computer. The alarm times are within the range from 100 us to 6.5536 s in steps adjustable from 100 με.

Für einen Zeitimpulsgeber ist vorzugsweise ein Zähler mit Abfrageausgängen vorgesehen, die mit einer Vergleichsschaltung verbunden sind, wobei mit der Vergleichsschaltung nach Abzählen eines in der Vergleichsschaltung eingestellten Zahlenwertes der Zähler über eine Torschaltung zurückstellbar und ein Signal an die DVA abgebbar ist Der Vergleichsschaltung kann ein externer Synchronimpuls zuführbar sein.For a time pulse generator, a counter with query outputs is preferably provided, which with a Comparison circuit are connected, with the comparison circuit after counting one in the Comparison circuit set numerical value of the counter can be reset via a gate circuit and on The signal can be sent to the DVA. An external synchronizing pulse can be fed to the comparison circuit.

ίο Zur Erfassung von Ausfallszeiten der Anlage kann ein Zähler zum Aufaddieren der von externen Synchronimpulsen freigegebenen Signale der Vergleichsschaltung vorgesehen sein. Wird der Zeitgeber als Zeitimpulsgeber eingesetzt, so werden dem Rechner in zeitlicher Folge von z. B. 1 Minute Impulse angeboten, die zu einer Uhrzeitbildung verwendet werden. Die Uhrzeit kann vom Rechner eingestellt bzw. abgefragt werden. Die kleinste zeitliche Auflösung beträgt 1 ms. Werden die Signale der Vergleichsschaltung aufaddiert, so kann bei Betriebssystemausfall die Zeit bis zum Wiederanlauf erkannt werden. Die Synchronimpulse werden von einer extern&n Uhr angeboten. Mit der erfindungsgemäßen Einrichtung erhält man eine Baueinheit, die vielfältig einsetzbar ist und die weitgehende Rationali-ίο To record system downtimes, a Counter for adding up the signals of the comparison circuit released by external sync pulses be provided. If the timer is used as a time pulse generator, the computer will be given time Sequence of z. B. 1 minute pulses are offered, which are used to form a time. The time can can be set or queried by the computer. The smallest temporal resolution is 1 ms. Will the If the signals of the comparison circuit are added up, the time to restart can be increased in the event of an operating system failure be recognized. The sync pulses are offered by an external clock. With the invention Facility you get a unit that can be used in many ways and the extensive rational-

2^r> sierung in der Fertigung ermöglicht.2 ^r > ization in production possible.

Im folgenden wird die erfindungsgemäße Einrichtung beispielsweise anhand der F i g. 1 und 2 näher erläutert.In the following, the device according to the invention is illustrated, for example, with reference to FIGS. 1 and 2 explained in more detail.

Fig. 1 zeigt das Ausführungsbeispiel eines Kurzzeitweckers. Die Impulse eines beispielsweise quarzgesleu-Fig. 1 shows the embodiment of a minute minder. The impulses of a quartz crystal, for example

K) erten Taktgenerators 1 sind über Frequenzumsetzer 2 und Torschaltungen 3 Zählern 4 zugeführt und zählen die Zähler 4, die beispielsweise Binärzähler sein können bis zum Überlauf. Der Überlauf kann über Gatter 5 parallel voreingestellt werden. Damit ist eine Verände-K) erten clock generator 1 are via frequency converter 2 and gate circuits 3 are supplied to counters 4 and count the counters 4, which can be binary counters, for example to the point of overflow. The overflow can be preset in parallel via gate 5. This is a change

» rung der Zeitverzögerung auch mittels eines Programms möglich. Zusammen mit der Voreinstellung des Überlaufs kann über die Leitung 6 und die Torschaltung 3 der Zählvorgang gestartet werden. Die Torschaltung 3 kann beispielsweise aus einer bistabilen Kippstufe 3a und einem UND-Gatter 36bestehen.»The time delay can also be set using a program possible. Together with the presetting of the overflow, line 6 and the gate circuit 3 the counting process can be started. The gate circuit 3 can, for example, consist of a bistable multivibrator 3a and an AND gate 36 exist.

Bei Erreichung des Überlaufs wird über Leitungen 7 vor jedem Zähler ein Signal abgegeben, das in einem Zwischenspeicher 8 gespeichert und über eine Logik 9 von der DVA abgefragt werden kann. Die Signale derWhen the overflow is reached, a signal is output via lines 7 in front of each counter, which in a Buffer 8 is stored and can be queried by the DVA via a logic 9. The signals of the

4) Zähler 4 sind zur Sammelsignalbildung einem ODER-Gatter 10 zugeführt, das eine Meldung über einen Ausgang 11 an die DVA abgibt und die Abfrage des Zwischenspeichers 8 auslöst. Außerdem wird mit dem vom einen Zähler 4 abgegebenen Signal über die4) Counters 4 are an OR gate to form the group signal 10 supplied, which sends a message via an output 11 to the DVA and the query of the Buffer 8 triggers. In addition, with the signal output by a counter 4 via the

vt Leitung 12 die Torschaltung 3 der Zähler 4 gesperrt. vt line 12, the gate circuit 3 of the counter 4 blocked.

Jeder Zähler 4 ist mit Abfrageausgängen 13 versehen über die er zu beliebiger Zeit über die Gatter 14 abgefragt werden kann. Während einer Informationsänderung ist die Abfrage vermittels einer Anzeigeschal-Each counter 4 is provided with query outputs 13 via which it can be accessed via the gates 14 at any time can be queried. During a change of information, the query is possible by means of a display switch.

^ri^r) tung 15, die im Ausführungsbeispiel aus einem ODER-Gatter 15a und einer Zeitverzögerung 156 aufgebaut ist, gesperrt. ^r i ^r ) device 15, which in the exemplary embodiment is made up of an OR gate 15a and a time delay 156, is blocked.

Der Kurzzeitwecker gemäß F i g. 1 bildet Weckzeiten (Zeitverzögerungen) durch Zählen von Impulsen inThe minute minder according to FIG. 1 forms wake-up times (time delays) by counting pulses in

W) Zähler 4 (dual oder in einem beliebigen Code). Die Weckzeit wird parallel voreingestellt, vom Rechner oder von einer externen Anlage; eine gerade ablaufende Zeit kann überschrieben werden. Mit dem Voreinstellen kann der Zählvorgang gestartet werden.W) Counter 4 (dual or in any code). the The alarm time is preset in parallel, from the computer or from an external system; an ongoing one Time can be overwritten. The counting process can be started with the presetting.

μ ist die eingestellte Zeitverzögerung abgelaufen, wird der Zählvorgang gestoppt. Das Ende des Zählvorgangs wird zwischengespeichert und eine Meldung von einer Auswerteschaltung 10 abgegeben. Wenn die Meldungμ If the set time delay has expired, will the counting process stopped. The end of the counting process is temporarily stored and a message from a Evaluation circuit 10 delivered. When the message

von mehreren Zählern stammen kann, wird das Zwischenregister 8 abgefragt zur Unterscheidung, welcher Zähler 4 abgelaufen ist.can come from multiple counters, that will Intermediate register 8 interrogated to distinguish which counter 4 has expired.

Eine beliebige Genauigkeit kann durch die Stellenzahl des Zählers 4, der Frequenz des Taktgenerators 1 und des Untersetzungsverhältnisses des Teilers 2 erreicht werden. Im Prinzip ist für mehrere Zahler ni-r ein Teiler 2 erforderlich. Soll aber eine höhere Genauigkeit eireicht werden, so muß bei Beginn des Zählvorgangs (z. B. beim Voreinstellen) der Teiler über den Eingang 16 rückgesetzt werden. Für diesen dargestellten Fall ist also je Zähler ein Teiler 2 erforderlich.Any degree of accuracy can be achieved through the number of digits in the counter 4 and the frequency of the clock generator 1 and the reduction ratio of the divider 2 can be achieved. In principle, ni-r for multiple payers a divider 2 required. If, however, a higher accuracy is to be achieved, then at the beginning of the During the counting process (e.g. when presetting) the divider can be reset via input 16. For this In the case shown, a divider 2 is required for each counter.

Zur Kostenersparnis gehören zu mehreren Zählern der gleiche Taktgenerator 1, die gleiche Auswerteschaltung 15 bzw. 10 und das gleiche Zwischenregister 8.To save costs, several counters have the same clock generator 1 and the same evaluation circuit 15 or 10 and the same intermediate register 8.

F i g. 2 zeigt einen Zeitimpulsgeber, zu dem ein Teil der Schaltung nach Fig. 1 durch einen Vergieicher 17 ergänzt ist, der an die Ausgänge 13 eines Zählers 4a gelegt ist. Dem Vergleicher 17 ist ein Zahlenwert als vorgegebene Zeit eingegeben. Erreicht der Zähler 4a diesen Zahlenwert, so gibt die Vergleichsschaltung 17 ein Signal ab, das über die Leitung 12 den Zähler sperrt. Das Signal der Vergleichsschaltung wird einer Torschaltung 18 zugeführt, an der über einem Eingang 19 und einem Übertrager 20 externe Synchronimpulse .. nliegen. Im Ausführungsbeispiel ist die Torschaltung 18 ein UND-Gatter. Das von den Synchronimpulsen freigegebene synchronisierte Signal der Vergleichsschaltung wird der DVA und der Torschaltung 3 des Zählers 4a <o zugeführt. Über die Torschaltung 3 wird mit dem synchronisierten Signal der Zähler 4a wieder gestartet. Falls erforderlich kann zwischen dem Ausgang der Torschaltung 18 und dem Freigabeeingang der Torschaltung 3 eine Zeitverzögerung für das synchronisier- η te Signal eingefügt sein.F i g. 2 shows a time pulse generator, to which part of the circuit according to FIG. 1 is supplemented by a comparator 17 which is applied to the outputs 13 of a counter 4a. A numerical value is entered into the comparator 17 as a predetermined time. If the counter 4a reaches this numerical value, the comparison circuit 17 emits a signal which blocks the counter via the line 12. The signal from the comparison circuit is fed to a gate circuit 18 to which external sync pulses are present via an input 19 and a transformer 20. In the exemplary embodiment, the gate circuit 18 is an AND gate. The synchronized signal of the comparison circuit released by the synchronizing pulses is fed to the DVA and the gate circuit 3 of the counter 4a <o. The counter 4a is restarted via the gate circuit 3 with the synchronized signal. If necessary, a time delay for the synchronized η th signal can be inserted between the output of the gate circuit 18 and the release input of the gate circuit 3.

Die Funktion des Zeitimpulsgebers nach Fig. 2 wird durch zusätzliche Schaltungselemente erreicht, die auf der Baugruppe des Kurzzeitweckers und F i g. 1 schon vorhanden sind und wahlweise zugeschaltet werden können.The function of the time pulse generator according to FIG. 2 is achieved by additional circuit elements that are based on the assembly of the minute minder and F i g. 1 already are available and can optionally be switched on.

Durch Umschalter 21 und 22 (z. B. durch Lötbrücken) wird die Funktion des Zählers 4a so verändert, daß nach einer in der Vergleichsschaltung 14 eingestellten Zeit der Zähler rückgesetzt wird und eine Meldung in der aus Fig. 1 bekannten Weise zum Rechner abgegeben wird. Nach dem Rücksetzen beginnt der Zähler nach Freigabe durch das synchronisierte Signal wieder von Neuem zu zählen. Die so entstehenden äquidistanten Meldungen werden z. B. zur Uhrzeitbildung im Rechner ausgewertet. Zum erstmaligen Einstellen bzw. Rücksetzen des Zählers können die aus F i g. 1 bekannten Eingänge 5 zur Voreinstellung benutzt werden. Wird eine genauere Zeiteinteilung benötigt, als es die äquidistanten Meldungen erlauben, kann zwischen zwei Meldungen der Zähler 4a zu beliebiger Zeit über die Ausgänge 14 abgefragt werden. Wie in F i g. 1 ist dabei eine Sperrung der Abfrage bei Informationsänderung vorzusehen.The function of the counter 4a is changed so that after a time set in the comparison circuit 14, the counter is reset and a message in the off Fig. 1 is given in a known manner to the computer. After resetting, the counter starts again after being enabled by the synchronized signal from To count new things. The resulting equidistant messages are z. B. to calculate the time in the computer evaluated. To set or reset the counter for the first time, the functions shown in FIG. 1 known Inputs 5 can be used for presetting. A more precise timing is needed than the allow equidistant messages, the counter 4a can switch between two messages at any time via the Outputs 14 can be queried. As in Fig. 1 is a blocking of the query when information changes to be provided.

Die in der Vergleicherstufe eingestellte Zeit richtet sich nach den Zeitintervallen, die in der Rechneranlage benötigt werden.The time set in the comparator stage is based on the time intervals set in the computer system are needed.

Zur Synchronisation der internen Rechnerzeit mit einer externen Uhrenanlage ist der potentialfreie Eingang 18 vorgesehen.The potential-free is used to synchronize the internal computer time with an external clock system Entrance 18 provided.

Als zusätzliche Funktion kann eine rechnerunabhängige Zeitzählung aufgebaut werden, um Ausfallzeiten des Rechners nach dem Wiederanlauf abfragen zu können. Sollen auch Netzausfälle erfaßt werden, muß die Baugruppe mit einer gepufferten Stromversorgung (z. B. Batteriepufferung) ausgerüstet werden.As an additional function, a computer-independent time counter can be set up to avoid downtimes of the computer after the restart. If power failures are also to be recorded, must the module can be equipped with a buffered power supply (e.g. battery backup).

Für diese Funktion wird im Ausführungsbeispiel der Zähler 4b benutzt, dessen Zähleingang durch einen Umschalter 23 (z. B. durch eine Lötbreite) auf den Ausgang der Torschaltung 18 geschaltet wird und so die synchronisierten äquidistanten Meldungen unabhängig vom Rechner aufzählen kann. Der Zählerstand kann nach dem Wiederanlauf des Rechners abgefragt werden. Aus der Differenz zur letzten gespeicherten internen Zeit kann nun die Ausfallzeit berechnet werden. In the exemplary embodiment, the counter 4b is used for this function, the counter input of which is switched to the output of the gate circuit 18 by a changeover switch 23 (e.g. by a soldering width) and can thus count the synchronized equidistant messages independently of the computer. The counter status can be queried after the computer has been restarted. The downtime can now be calculated from the difference to the last saved internal time.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Timer with a clock generator which acts on a counter which has interrogation outputs connected to a comparison circuit, the counter being resettable by the latter after a numerical value set in the comparison circuit has been counted and a message signal can be emitted, characterized in that the message signal of the comparison circuit (17 ) blocks the counter (Aa) and, together with external synchronization pulses, is fed to a gate circuit (18) to enable the counter and to send a message to a data processing system.

2. Timer according to claim 1, characterized in that when there is a change in information, the Query outputs (13) can be blocked via a display circuit (15).

3. Timer according to claim I or 2, characterized in that a further counter (Ab) is provided for adding up the comparison signals released by external sync pulses.

4. Timer according to one of claims 1 to 3, characterized in that the pulses of the Clock generator (1) can be fed to each counter (4) via a frequency converter (2).