DE2144113C3 - Verfahren zur Codeumsetzung und Assozjathr-Speichereinrlchtung zur Durchführung dieses Verfahrens - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Codeumsetzung gemäß dem Oberbegriff des vorstehenden Patentanspruchs 1.

Dabei handelt es sich um Umsetzungen von Codes, von denen der eine Code eine feste Wortlänge aufweist und der andere Code Codewörter variabler Länge enthält.

Das Codieren mit veränderlicher Wortlänge wird für Datenverdichtungszwecke angewandt. Datei werden den häufiger vorkommenden Wörtern die kürzeren Codes und den seltener vorkommenden Wörtern die längeren Codes zugeordnet. Das am häufigsten vorkommende Wort kann dabei durch nur ein einziges Bit dargestellt werden. Dadurch läßt sich eine mittlere Codelänge erzielen, die kleiner als die Wortlänge eines entsprechenden Codes mit fester Wortlänge ist.

Das Codieren mit variabler Wortlänge ist wegen der Verkürzung der erforderlichen Zeit für die Übertragung und Speicherung von Daten vorteilhaft. Jedoch können die Daten in dieser Form nicht von einem Rechner verarbeitet werden und müssen deshalb vor der Verarbeitung wieder in ein Format mit fester Wortlänge umgesetzt werden. Der Vorteil der Codierung mit variabler Wortlänge kann daher durch den Zeitverlust wieder aufgehoben werden, der bei der Durchführung von Codeumsetzungen mittels herkömmlicher Verfahren entsteht. Es ist daher wünschenswert, ein schnelleres Verfahren zur Codeumsetzung zu finden, damit der Vorteil der Codierung mit veränderlicher Wortlänge tatsächlich zum Tragen kommt.

Aus der DT-AS 12 88 143 ist ein Verfahren zur Codeumsetzung unter Verwendung zweier Ringspeicher bekannt. Im einen Ringspeicher werden die

Wörter des Eingabecodes und im anderen Ringspei- Längen-Feldbereich auf, in welchem die Anzahl dei eher die Wörter des Ausgabecodes gespeichert. Beide signifikanten Bits jedes KL-Codes gespeichert ist Ringspeicher werden mittels eines Taktgebers ge- Diejenigen Speicherzellen im FL-FeId, die keine sisteuert, so daß die in den beiden Ringspeichern ge- gnifikanten Codebits speichern, sind auf den »nich speicherten Zeichen mit gleicher Frequenz und glei- 5 beachten«-Zustand eingestellt, in welchem sie be eher Phasenlage ständig umlaufen bzw. bitweise wei- Abfrage- und Zuordnungs- bzw. Suchoperationen intergeschoben werden. Steht ein im einen Ringspeicher nerhalb des Speichers nicht beachtet werden. Infolge gespeichertes Wort des Eingabecodes an einem Ver- des Vorhandenseins des genannten Längen-Feldes isi gleicher, so steht jeweils das äquivalente, im anderen es möglich, daß der erfindungsgemäße Assoziativ-Ringspeicher gespeicherte Wort des Ausgabecodes an io Speicher als Codierer wahlweise eine Parallelbiteineiner Ausgabetorschaltung. Das bekannte Verfahren gäbe mit fester Wortlänge in eine Serienbitausgabe erhebt zwar den Anspruch, sich zur Umsetzung eines veränderlicher Wortlänge umsetzen bzw. als Decobeliebigen Codes in einen beliebigen anderen Code dierer eine serielle Biteingabe mit veränderliche! zu eignen, jedoch ist aus der Tatsache, daß die in den Wortlänge in eine Parallelbitausgabe fester Wortlänge beiden Ringspeichern gespeicherten Wörter bitweise 15 umsetzen kann.

weitergeschoben werden, klar ersichtlich, daß die Ein Ausführungsbeispiel der Erfindung ist in den

Wörter des Eingabecodes und die Wörter des Aus- Zeichnungen dargestellt und wird im folgenden nä-

gabecodes die gleiche Wortlänge aufweisen müssen. her beschrieben. Es zeigt

Umsetzungen zwischen einem Code mit fester Wort- Fig. 1 ein Schema einer Assoziativ-Speicherein-

länge und einem Code mit variabler Wortlänge sind 20 richtung mit Drei-Zustands-Speicherzellen nach dei

mittels des bekannten Verfahrens nicht durchführbar, Erfindung,

da bei dem bekannten Verfahren jedem Bit eines Ein- F i g. 2 ein Schaltschema des Speichers nach F i g. 1

gabecodewortes ein Bit des zugehörigen Ausgabe- und der dem Speicher zugeordneten Steuereinrich-

codewortes zugeordnet sein muß. tung,

Der Erfindung liegt die Aufgabe zugrunde, ein 25 Fig. 3A und 3B aneinandergefügt, ein ausführ-Verfahren gemäß dem Oberbegriff des vorstehenden liches Schema des Assoziativ-Speichers nach der ErPatentanspruchs 1 so auszubilden, daß Umsetzungen findung und der diesem zugeordneten Steuereinrichzwischen einem Code mit fester Wortlänge und tung,

einem Code mit veränderlicher Wortlänge schnell F i g. 4 ein Flußdiagramm der Arbeitsweise der in

und ohne Notwendigkeit eines übermäßig großen 30 den F i g. 3 A und 3 B dargestellten Einrichtung beim

Assoziativ-Speichers durchführbar sind. Codieren,

Diese Aufgabe wird durch die im Kennzeichen F i g. 5 ein Flußdiagramm der Arbeitsweise der in

des vorstehenden Patentanspruchs 1 angegebene Er- den Fig. 3A und 3B dargestellten Einrichtung

findung gelöst. beim Decodieren,

Da gemäß der Erfindung nicht sämtliche Code- 35 Fig. 6 ein Schema ähnlich Fig. 1 einer abgewan-

wörter fester Länge des einen Codes in Codewörter delten Ausführungsform eines Assoziativ-Speichers

veränderlicher Länge des anderen Codes umgesetzt nach der Erfindung,

werden, sondern nur die häufig vorkommenden Co- F i g. 7 einen Teil der Steuereinrichtung für den

dewörter fester Länge des einen Codes in Code- Assoziativ-Speicher nach F i g. 6,

Wörter veränderlicher Länge umgesetzt und die weni- 40 Fig. 8 A bis 8C aneinandergefügt, ein detaillier-

ger häufig vorkommenden Codewörter fester Länge tes Schaltschema einer abgewandelten Assoziativ-

des einen Codes als Elemente des anderen Codes Speichereinrichtung nach der Erfindung,

identisch übernommen werden, bringt die Erfindung F i g. 9 ein Flußdiagramm der Betriebsweise der

den technischen Fortschritt, daß zur Ausführung des in den Fig. 8A bis 8C dargestellten Einrichtung

Verfahrens ein Assoziativ-Speicher von nur beschei- 45 beim Codieren und

dener Größe erforderlich ist. In dem Assoziativ- Fig. 10 ein Flußdiagramm der Betriebsweise der

Speicher brauchen nämlich infolge des erfindungs- in den Fig. 8A bis 8C dargestellten Einrichtung

gemäßen Verfahrens nicht nur weniger Wörter ge- beim Decodieren.

speichert zu werden, sondern auch die Anzahl der Die Fig. 1 bis 5 zeigen den grundsätzlichen Aufin diesen Wörtern enthaltenen Bits ist geringer. 50 bau und Betrieb der Assoziativ-Speichereinrichtung. Durch diese Maßnahme wird zwar ein geringer Teil Gemäß den Fig. 1 bis 3B weist ein Assoziativ-Speider möglichen Datenverdichtung geopfert, dadurch eher AS für jede mögliche /D-Codebitkombination aber eine große Einsparung an Assoziativ-Speicher- eine Reihe von Speicherzellen auf. Beträgt die ID-Kosten erzielt. Codelänge 8 Bits bzw. 1 Byte, so gibt es 256 tnög-

Bevorzugte Ausgestaltungen und Weiterbildungen 55 liehe Codebitkombinationen. Deshalb sind 256 adresdes erfindungsgemäßen Verfahrens bilden Gegen- sierbare Wortspeicherplätze innerhalb des Assoziativstand der vorstehenden Unteranspriiche 2 bis 4. Speichers vorgesehen. Das VL-Codefeld ist so lang,

Eine Assoziativ-Speichereinrichtung zur Ausfüh- daß es den längsten KL-Code, der bei dem gewählten

rung des erfindungsgemäßen Verfahrens ist in den Beispiel 16 Bits enthält, aufnehmen kann. Den in

vorstehenden Ansprüchen 5 bis 7 unter Schutz ge- 60 diesem Teil des Assoziativ-Speichers gespeicherten

stellt. KL-Codes sind jeweils /D-Codes zugeordnet, die

Das erfindungsgemäß aus Drei-Zustands-Zerien an den gleichen Wortadressen im /D-Feld des Speiaufgebaute Speicherfeld der Assoziativ-Speicherein- chers gespeichert sind. Die FL-Codes sind vorsatzrichrung weist einen Feldbereich zum Speichern der frei.

Codes fester Länge, die nachfolgend als /D-Codes 65 Die FL-Codes sind rechtsbündig gespeichert, so

bezeichnet sind, einen Feldbereich zum Speichern der daß die signifikanten Bits jedes Codes die am wei-

entsprechenden Codes veränderlicher Länge, die testen rechts gelegenen Stellen in dem FL-FeId ein-

nachfolgend als KL-Codes bezeichnet sind, und einen nehmen. Die nicht zum Speichern signifikanter Bits

7 8

verwendeten Speicherzellen in diesem Feld sind auf zu setzen, wird eine Gleichstrom-Schreib-Eingangsden »nicht beachten«-Zustand gesetzt, was im folgen- leitung 30 gleichzeitig mit der Schreibwahlleitung 32 den noch näher erläutert ist. Der »nicht beachten«- beaufschlagt. Dadurch wird über eine UND-Schal-Zustand ist in Fig. 1 durch ein »X« dargestellt. tung 52 das Flipflop 24 auf seinen »O«-Zustand Demzufolge enthält die erste Reihe von Zellen in 5 zurückgestellt. Folglich kann, da jeweils ein Eindem KL-FeId zwei signifikante, d. h. gültige Bits »1« gangssignal an den UND-Schaltungen 40 und 42 und »0« sowie vierzehn »nicht beachtena-Bits. Der fehlt, kein Signal an die Nichtübereinstimmungsentsprechende /D-Code in diesem besonderen Bei- leitung 48 gelangen. Die Zelle 20 wirkt daher spiel ist 00000000. Das Längen-Feld enthält die 4-Bit- im »nicht beachten«-Zustand immer so, als ob eine Information 0010 und gibt an, daß im zugehörigen io Übereinstimmung vorgelegen hat, unabhängig davon, KL-Codewort zwei signifikante Bits vorhanden sind. ob diese Zelle auf der »1«- oder »0«-2Luordnungs-In gleicher Weise zeigt die Längeninformation für die leitung 46 oder 44 abgefragt worden ist.
letzte Zellenreihe an, daß das KL-Codewort dort Die Assoziativ-Speicher-Steuerschaltung 56 ist nur

vierzehn signifikante Bits enthält. so weit in F i g. 2 dargestellt, wie es für den vor-

In Fig. 2 ist eine typische Drei-Zustands-Assozia- 15 liegenden Zweck erforderlich ist. Zum Einschreiben tiv-Speicherzelle 20 dargestellt. Diese Zelle 20 weist einer Information in eine bestimmte Wortadresse des ein Flipflop 22 zum Speichern einer binären 1 oder Assoziativ-Speichers dient eine Schreibleitung 58, die einer binären 0 auf. Wenn das gespeicherte Bit signi- mit einer Anzahl von Schreib-Wahl-Torschaltungen, fikant ist, wird ein anderes Flipflop 24 auf seinen z. B. 60, von denen jede einer Wortadresse zuge- »1 «-Zustand gesetzt. Wenn das gespeicherte Bit je- " ordnet ist, verbunden ist. Wenn ein Wortwahlsignal doch nicht signifikant ist, wird das Flipflop 24 auf 0 an den anderen Eingang der betreffenden Torschalzurückgestellt und die Zelle 20 befindet sich in ihrem tung angelegt ist, wird die entsprechende Schreib- »nicht beachten«-Zustand. wahlleitung, beispielsweise 32, beaufschlagt, und die

Zum Einschreiben einer Information in die Zelle Speicherzellen dieser Wortadresse können Informa-20 wird eine von drei Schreib-Eingangsleitungen 26, ²5 tionen von den Schreib-Eingangsleitungen, beispiels-28 und 30 für diese Bitstelle und gleichzeitig eine weise 26, 28 und 30, empfangen.
Schreibwahlleitung 32 beaufschlagt, die der Speicher- Wenn eine Zuordnungs- bzw. Suchoperation aus-

zellenreihe, in der sich die Zelle 20 befindet, züge- zuführen ist, werden die Übereinstimmungsanzeiger, ordnet ist. Wenn beispielsweise die Leitungen 26 und beispielsweise 50, für die verschiedenen Wortplätze 32 beaufschlagt werden, gibt eine UND-Schaltung 34 3o durch einen an eine Rückstelleitung 62 angelegten ein Signal ab, welches das Flipflop 22 auf seinen Impuls zuerst auf ihre »1 «-Zustände zurückgestellt. »1 «-Zustand setzt. Bei einem Impuls an den Leitun- Danach werden die verschiedenen Zuordnungsleitungen 28 und 32 gibt eine UND-Schaltung 36 ein gen, beispielsweise 44 und 46, zum Abfragen der Signal ab, welches das Flipflop22 auf seinen »0«-Zu- betreffenden Speicherzellen wahlweise mit Impulsen stand setzt. Das Ausgangssignal der UND-Schaltung 35 versorgt. Wenn eine oder mehrere Zellen in einem 34 bzw. der UND-Schaltung 36 gelangt außerdem Wort ein Nichtübereinstimmungssignal auf der entauch an eine ODER-Schaltung 38 und an ein Flip- sprechenden Nichtübereinstimmungsleitung, beispielsflop 24, welches dadurch auf seinen »1 «-Zustand weise 48, erzeugen, wird der Ubereinstimmungsgesetzt wird. Die »1 «-Ausgänge der Flipflops 22 und anzeiger, z.B. 50, für dieses Wort auf »0« gesetzt 24 sind mit einer drei Eingänge aufweisenden UND- 4° und dadurch ein Eingangssignal von einer Lese-Schaltung 40 verbunden. Der »0«-Ausgang des Flip- Wahl-Torschaltung 64 für dieses Wort weggenommen flops 22 und der »1 «-Ausgang des Flipflops 24 sind und dadurch verhindert, daß das betreffende Wort an eine weitere drei Eingänge besitzende UND- bei der Abfragung ausgelesen wird.
Schaltung 42 gelegt. Der dritte Eingang der UND- Zum Auslesen des übereinstimmenden Wortes

Schaltung 40 liegt an einer »0«-Zuordnungsleitung 44 45 wird die Leseleitung 66 beaufschlagt. Nimmt man und der dritte Eingang der UND-Schaltung 42 an an, daß das übereinstimmende Wort dem Übereineiner »1 «-Zuordnungsleitung 46. Die Zuordnungs- Stimmungsanzeiger 50 zugeordnet ist, so empfang! leitungen 44 und 46 werden wahlweise mit Impulsen dieser kein Nichtübereinstimmungssignal und bleibi beaufschlagt, je nachdem, ob in der betreffenden demzufolge in seinem »1 «-Zustand, auf den er anSpeicherzelle nach einer »1« oder nach einer »0* 5° fänglich gesetzt war. Die UND-Schaltung 64 kanr gesucht wird. deshalb das Lesesignal von der Leitung 66 zu dei

Die Ausgangssignale der beiden UND-Schaltungen Lese-Wahlleitung 68 weiterleiten. Das Signal auf dei 40 und 42 werden an eine Nichtübereinstimmungs- Leitung 68 bewirkt, daß zwei UND-Schaltungen 7( leitung 48 abgegeben. Für jede Speicherzellenreihe und 72 die Daten aus der Speicherzelle 20 des be bzw. jeden Wortspeicherplatz des Assoziativ-Spei- 55 treffenden Speicherwortes auslesen. In Abhängigkei chers ist eine solche Nichtübereinslimrnungsleitung von dem Zustand des Speicherflipflops 22 wird eil vorgesehen. Die Nichtübereinstimmungsleitung 48 Signal über die UND-Schaltung 70 oder über di< stellt, wenn sie ein Signal führt, einen Ubereinstim- UND-Schaltung 72 zu der »1«- oder »G«-Lese mungsanzeiger 50 für das betreffende Wort auf seinen Ausgangsleitung 74 oder 76 weitergeleitet, »0«-Zustand zurück. Eine Nichtübereinstimmung ^6o Wenn die Zelle 20 im »nicht beachten«-Zustan< liegt vor, wenn die Zelle 20 in dem Augenblick, in ist, also das Flipflop 24 auf 0 gesetzt ist, so hat dies welchem die »1 «-Zuordnungsleitung 46 Impulse Einstellung keine Auswirkung auf das Auslesen de führt, eine »0« speichert oder wenn die Zelle 20 in in dem Flipflop 22 gespeicherten Daten. Der 1- ode dem Augenblick, in welchem die »0«-Zuordnungs- 0-Weit, der in diesem Zeitpunkt zufällig im Flipfio leitung 44 Impulse führt, eine »1« speichert, voraus- ⁶S 22 gespeichert ist, wird unabhängig davon ausgc gesetzt, daß die Zelle nicht in ihrem »nicht beach- lesen, ob die Zelle 20 in ihrem »nicht beachten« ten«-Zustand ist. Zustand ist oder nicht. Weitere, im folgenden nähe

Um die Zellen in ihren »nicht beachtcn«-Zustand beschriebene Vorkehrungen sind getroffen, damit di

aus den im »nicht beachten«-Zustand befindlichen Zellen ausgelesenen Bits unbeachtet bleiben. Die »nicht beachtene-Einstellung sperrt lediglich die Nichtübereinstimmungsschaltungen 40 und 42 der Zelle, hat jedoch keine Auswirkung auf die Leseschaltungen 70 und 72.

Der Betrieb der in den Fig. 3A und 3B dargestellten Einrichtung wird unter Bezugnahme auf die in den Fig. 4 und 5 dargestellten Flußdiagramme beschrieben. Zunächst wird der Codierbetrieb be- ίο trachtet, bei welchem ein /D-Code in einen entsprechenden KL-Code umgewandelt wird. Es sei angenommen, daß der Assoziativspeicher AS (Fig. 3A) vorher mit den nötigen ID- und KL-Codewörtern und den jeweils zugehörigen »Längen«-Daten zur Angabe der Anzahl signifikanter Bits in jeder VL-Codebitkette geladen worden ist.

Wie oben bereits erwähnt, weisen beim vorliegenden Beispiel die /D-Codes eine Länge von 8 Bits, d.h. einem Byte auf, und die KL-Codes können eine Länge von 1 Bit bis 16 Bits haben. Zur Darstellung einer Längenzählung bis zu 16 Bits, wobei »16« durch 0000 dargestellt wird, genügt eine 4-Bit-Längendarstellung. Demgemäß weist der Assoziativspeicher AS ein 16-Bit-Feld zum Speichern der KL-Codes, ein 8-Bit-Feld zum Speichern der /D-Codes und 4-Bit-Längenfeld auf. Bei der in den Fig. 3A und 3B dargestellten Ausführungsform kann der Assoziativspeicher/*.S¹ sämtliche möglichen /D-Bytekonfigurationen (insgesamt 256) aufnehmen.

Vor Beginn der Codieroperation wird die Anzahl der zu kodierenden /D-Bytes in einen Bytezähler 80 (Fig. 3B) eingegeben. Der Zählerstand des Bytezählers 80 wird während des Codierens der /D-Bytes fortschreitend vermindert. Der jeweilige momentane Zählerstand wird von einem Decodierer 82 in ein »Null«- oder ->nicht Null«-Ausgangssignal umgesetzt. Das »Null«-Ausgangssignal des Decodierers 82 beendet die Codieroperation.

Die Codieroperation wird durch Anlegen eines Startimpulses an iine Leitung 90 eingeleitet, die zu einer Codiertaktschaltung führt. Dieser Startimpuls gelangt über eine ODER-Schaltung 92 zu einem monostabilen Multivibrator 94, der dadurch einen Impuls an eine Leitung El legt, die durch ein Kabel 96 (Fig. 3A und 3B) hindurchgeführt ist. Dieser Impuls wird eine: Torschaltung 98 (Fig. 3A) zugeführt, welche dadurch freigegeben wird und ein Byte aus der Eingabeeinheit (nicht dargestellt) zu einem /D-Argument-Register 100 leitet. Das Argument-Register 100 enthält nun das zu kodierende Byte. Der gleiche Impuls wird außerdem von der Leitung £1 über eine Verzögerungsschaltung 102 der Eingabeeinheit zugeführt, welche daraufhin das nächste fD-Codewort an die zu der Torschaltung 94 führenden Eingabeleitungen abgibt. Der El-Impuls gelangt außerdem über eine ODER-Schaltung 106 (F i g. 3 A) πι der auch in F i g. 2 dargestellten Leitung 62, über welche die Obereinstimmungsanzeiger in der Assonativ-Speicher-Steuerschaltung 56 auf ihrem »1«-Zutand zurückgestellt werden. Die Einrichtung ist nun lodierbereit.

Der monostabile Multivibrator 94 schaltet beim Abschalten einen monostabilen Multivibrator 108 in. Dadurch wird ein Impuls an eine Leitung E 2 elegt, die durch das Kabel 96 zum Argument-Regiter 100 hingeführt ist, so das entsprechend der Einteilung des /D-Argument-Registers 100 eine Folge von Einsen und Nullen auf die Zuordnungsleitungei 110 gebracht wird. Diese Zuordnungsleitungen 111 haben die gleiche Aufgabe wie die mit Bezug au F i g. 2 beschriebenen Zuordnungsleitungen 44 unc 46. Dadurch werden die verschiedenen /D-Code; aufgesucht, um denjenigen Wortplatz zu finden, dei den KL-Code enthält, welcher dem betreffenden im Argument-Register 100 gespeicherten /D-Code entspricht.

Wenn der monostabile Multivibrator 108 (F i g. 3 B) abschaltet, schaltet er den nächsten monostabilen Multivibrator 114 ein, welcher einen Impuls auf eine Leitung Ei im Kabel 96 gibt. Dieser Impuls gelangt über eine ODER-Schaltung 116 (Fig. 3A) zur Leseleilung 66 der Assoziativ-Speicher-Steuerschaltung 56. Eine Impulsabgabe an die Leitung 62 bewirkt ein Auslesen des übereinstimmenden Wortes im Assoziativspeicher über ein Kabel 118 (Fig. 3A) in das Datenregister 120. Diese in das Datenregister 120 ausgelesene Information enthält die 16 Bits des KL-Code-Bereichs des übereinstimmenden Wortes sowie die 8 Bits des /D-Code-Bereichs dieses Wortes und die 4 Bits im Längenfeld dieses Wortes. Gleichzeitig liegt der an der Leitung E2> liegende Impuls über eine ODER-Schaltung 122 auch am Bytezähler 80 an und vermindert dessen Zählerstand.

Der monostabile Multivibrator 114 gibt beim Abschalten über eine ODER-Schaltung 124 einen Impuls an einen weiteren monostabilen Multivibrator 126 ab und schaltet diesen ein. Letzterer gibt einen Impuls über eine Leitung ΖΓ4 an eine Torschaltung 128 (Fig. 3A) ab, wodurch diese das rechtsbündige Bit aus dem KL-FeId des Datenregisters 120 an die Ausgabeeinheit weiterleiten kann.

Nachdem das rechtsbündige Bit des KL-Codes auf diese Weise ausgegeben worden ist, müssen die Inhalte des KL-Feldes im Datenregister 120 um eine Bitspeichersteile nach rechts verschoben werden. Das geschieht beim Abschalten des monostabilen Multivibrators 126, wobei ein monostabiler Multivibrator 130 eingeschaltet wird, welcher einen Impuls an eine Leitung £"5 legt. Dieser Impuls wird an eine nicht dargestellte Verschiebeeinrichtung angelegt und bewirkt die Verschiebung des im Datenregister 120 gespeicherten KL-Codes um ein Bit nach rechts, was durch den Pfeil an der Leitung ES in Fig. 3A angedeutet ist.

Der den 4-Bit-Längencode speichernde Teil des Datenregisters 120 dient als Längenzähler. Bei jeder Rechtsverschiebung der in dem Register 120 gespeicherten KL-Codebits wird diese Längenzählung um 1 vermindert. Diese Verminderung geschieht im vorliegenden Fall mittels des £5-Impulses, der über eine ODER-Schaltung 132 an eine Leitung 134 gelangt, die zu einer nicht dargestellten Einrichtung zur Verminderung des im Längenzähler gespeicherten Wertes führt.

Danach wird getestet, ob die Längenzählung den Wert 0 erreicht hat, d. h., ob sämtliche signifikanten Bits des laufenden PL-Codes aus dem Datenregister 120 ausgeschoben worden sind. Beim Abschalten des monostabilen Multivibrators 130 schaltet ein monostabiler Multivibrator 136 ein und legt einen Impuls an eine Leitung E6, die zu einer Torschaltung 138 in Fig. 3B führt Diese Torschaltung 138 ist mit einer O-Eingangsleitung und einer Ö-Eingangsleitung verbunden, die von der UND-Schaltung 140 hergeführt sind, an welche die 0-Ausgangssignale der

vier Stellen des Längenzählers angelegt sind. Solange die UND-Schaltung 140 kein Ausgangssignal abgibt, was bedeutet, daß mindestens eines der Bits im Längenzähler den Wert 1 hat, legt ein Inverter 142 über liie Ö-Eingangsleitung 144 eine Spannung an die Torschaltung 138 an. Wenn sämtliche Bits des Längenzählers den Wert 0 haben, ist die Null-Eingangsleitung 146 an der Torschaltung 138 signalführend. Empfängt die Torschaltung 138 ein Ö-Eingangssignal, so wird eine von dieser Torschaltung über Kabel 148 und 150 an die ODER-Schaltung 124 angeschlossene Leitung 147 signalführend, so daß das Ö-Signal am monostabilen Multivibrator 126 anliegt. Dadurch wird ein neuer Zyklus eingeleitet, in welchem die monostabilen Multivibratoren 126, 130 und 136 nacheinander tätig werden. Dabei erfolgt das Auslesen eines weiteren Bits aus der rechtsbündigen Stelle im FL-Code-Feld des Datenregisters 120, sodann wiederum eine 1-Bit-Rechtsverschiebung der übrigen Bits in diesem Feld und ein Testen des Längenzählerstandes.

Hat die Längenzählung den Wert 0 erreicht, so ist das letzte signifikante Bit aus dem VL-Code-Feld des Datenregisters 120 ausgelesen worden, und die übrigen Bits in diesem Feld sind nicht von Interesse, da sie aus im »nicht beachten«-Zustand befindlichen Speicherzellen stammen oder während der Verschiebevorgänge in das Register hineingekommen sind. Wenn die Torschaltung 138 durch den Impuls in der Leitung E 6 aktiviert ist, ist die 0-Eingangsleitung 146 infolge der Nullstellung des Längenzählers signalführend, und eine Ausgangsleitung 154 der Torschaltung 138 legt ein Signal an UND-Schaltungen 156 und 158 (F i g. 3 B). Ein weiteres Eingangssignal wird der UND-Schaltung 156 über eine 0-Ausgangsleitung 160 von einem Decodierer 82 nur dann geliefert, wenn die Einstellung des Bytezählers 80 auf 0 vermindert worden ist. Solange der Zählerstand des Bytezählers 80 nicht 0 ist, liefert der Decodierer über eine Leitung 162 ein Ausgangssignal an die UND-Schaltung 158. Ist der Bytezählerstand nicht 0, was bedeutet, daß noch weitere /D-Bytes zu verarbeiten sind, so wird durch die Koinzidenz der Eingangssignale an der UND-Schaltung 158 ein Impuls an eine Leitung 164 gegeben, die über die Kabel 148 und 150 mit der ODER-Schaltung 92 verbunden ist, so daß über diese ODER-Schaltung ein Impuls an den monostabilen Multivibrator 94 gelangt. Dieser startet einen neuen Codierzyklus.

Der Codierzyklus wird so oft wiederholt, bis der Bytezählerstand Null ist. Sodann liefert der Decodierer 82 ein O-Ausgangssignal an die UND-Schaltung 156. Ist auch der Längenzählerstand Null, was bedeutet, daß das letzte der codierten Bits aus dem Datenregister 120 ausgelesen worden ist, wird durch die Koinzidenz der Signale an der UND-Schaltung 156 ein Impuls zur Beendigung der Operation erzeugt.

Wird die Einrichtung als Decodierer betrieben, so werden die Bits des zu decodierenden PL-Codes seriell in ein Argument-Register 178 (F i g. 3 A) eingegeben, welches 16 Bitspeicherstellen aufweist. Beim Start der Decodieroperation ist es erforderlich, daß das erste Bit des jeweiligen KL-Codes rechtsbündig in das Argument-Register 178 gebracht wird.

Die Decodieroperation wird mit Bezug auf die Fig. 3A, 3B und 5 beschrieben. In dem Flußdiagramm in F i g. 5 entsprechen die verschiedenen Schritte Dl, D 2 usw. den durch Impulse auf Leitungen Dl, D 2 usw. hervorgerufenen Vorgängen, was im folgenden noch näher erläutert ist. Die Decodieroperation wird durch Anlegen eines Impulses an die Start-Leitung 180 gestartet, wodurch ein monostabiler Multivibrator 182 in der Decodiertaktschaltung aktiviert wird. Dieser monostabile Multivibrator 182 gibt einen Impuls über die Leitung D1 und Kabel 184 und 96 (F i g. 3 B und 3 A) an die Rückstelleinrichtung für den Längenzähler weiter,

ίο der dadurch auf Null zurückgestellt wird. Der Längenzähler kann dann die ersten sechzehn Informationsbits zählen, die seriell in das Argument-Register 178 eingegeben werden. Es muß sichergestellt sein, daß sechzehn Bits einer neuen Information in das Argument-Register eingebracht worden sind, bevor eine Decodieroperation beginnt.

Wenn der monostabile Multivibrator 182 abschaltet, sendet er über die ODER-Schaltung 186 einen Impuls an einen monostabilen Multivibrator

ao 190, welcher einen Impuls in der Leitung D 2 erzeugt. Dieser Impuls gelangt über eine ODER-Schaltung 192 (F i g. 3 A) und eine Leitung 194 zu einer Torschaltung 196, so daß diese das erste Bit aus der Eingabeeinheit in die linksbündige Bitspeicherstelle

*5 des Argument-Registers 178 einbringen kann. Der Impuls in der Leitung 194 gelangt außerdem über eine Verzögerungsschaltung 198 zur Eingabeeinheit und bewirkt, daß das nächste Bit für die Übertragung zur Verfügung gestellt wird. Das soeben in das Argument-Register 178 eingebrachte Bit muß eventuell nach rechts verschoben werden, bis es die rechtsbündige Bitspeicherstelle in diesem Register einnimmt. Der D2-Impuls gelangt außerdem über die ODER-Schaltung 132 auf die Längenzählerverminderungsleitung 134 und bewirkt, daß die Längenzählung um 1 vermindert wird. Wenn der Längenzähler anfänglich auf 0000 stand, ändert sich der Zählerstand bei diesem Verminderungsvorgang auf den Wert 1111.

Wenn der monostabile Multivibrator 190 abschaltet, wird ein monostabiler Multivibrator 200 eingeschaltet, welcher einen Impuls in der Leitung D 3 erzeugt. Dieser D3-Impuls liegt an einer Torschaltung 202 an, welche ihr Eingangssignal von der

Ö-Leitung 114 oder der 0-Leitung 146 erhält, die mit dem Längenzähler verbunden sind. Wenn die Längenzählung nicht auf 0 steht, gelangt ein Signal von der Leitung 144 über die Torschaltung 202 in eine Leitung 204, die zu einem monostabilen Multivibrator 208 führt.

Der monostabile Multivibrator 208 legt beim Einschalten einen Impuls an die Leitung D 4, welchei über eine ODER-Schaltung 210 an eine Leitung 212 gelangt, die zu der nicht dargestellten Verschiebungs einrichtung des Argument-Registers 178 führt. Da durch werden die Inhalte des Argument-Register 178 um eine Bitspeicherstelle nach rechts verscho ben, so daß die linksbündige Bitspeicherstelle diese Registers ein neues Eingabebit empfangen kann.

Wenn der monostabile Multivibrator 208 ab schaltet, sendet er einen Impuls über eine Leitun 216 und die ODER-Schaltung 186 zum monostabfle Multivibrator 190 und schaltet diesen ein. Di Schritte D 2 und D 3 werden nun wiederholt, indei die monostabilen Multivibratoren 190 und 200 nacl einander betätigt werden. Beim Schritt D 3 wird d< Stand des Längenzählers wieder getestet, und, wen dieser Zählerstand noch nicht 0000 beträgt, wird di

monostabile Multivibrator 208 zur Ausführung des Schrittes D 4 eingeschaltet, wodurch die Inhalte des Argument-Registers 179 nach rechts verschoben werden.

Diese aus dem Einbringen eines Informationsbits in das Argument-Register 178, dem Vermindern des Längenzählers, dem Testen des Längenzählerstandes und dem Verschieben der Inhalte des Argument-Registers 178 nach rechts bestehende Arbeitsfolge wird so lange wiederholt, bis der Test im Schritt D 3 endgültig anzeigt, daß der Längenzählerstand 0000 ist, was anzeigt, daß die ersten 16 Informationsbits in das Argument-Register 178 eingegeben worden sind und sich das erste Bit des ersten KL-Codes rechtsbündig im Register befindet. Wenn nun der D 3-Impuls an der Torschaltung 202 anliegt, wird das Signal der O-Ausgangsleitung 146 des Längenzählers über die Torschaltung 202 an eine Leitung 220 weitergegeben, die zur ODER-Schaltung 222 hingeführt ist, über welche das Signal an einen monostabilen Multi- »0 vibrator 224 weitergelangt. Der monostabile Multivibrator legt einen Impuls an die Leitung D 5, die über Kabel 184 und 96 und über die ODER-Schaltung 106 zur Übereinstimmungsanzeiger-Rückstellleitung 62 herstellt und dadurch die Übereinstimmungsanzeiger der Assoziativ-Speicher-Steuerschaltung 56 auf ihre 1-Zustände zurückstellt. Wenn der monostabile Multivibrator 224 abschaltet, wird der monostabile Multivibrator 226 eingeschaltet und ein Impuls an die Leitung D 6 abgegeben, welche ihn an das Argument-Register 178 anlegt und dadurch eine »Zuordnungs«-Operation einleitet, bei welcher die Inhalte des Argument-Registers 178 über die Zuordnungsleitungen 230 in das KL-Code-Feld des Assoziativ-Speichers AS übertragen werden. Die Zuordnungsleitungen 230 weisen Leitungen zum Abfragen der verschiedenen, die KL-Codes speichernden Zellen auf. Die im »nicht beachten«-Zustand befindlichen Speicherzellen können keine Nichtübereinstimmungssignale erzeugen. Diejenigen Speicherzellen, die nicht im »nicht beachten «-Zustand sind und die keine Bits speichern, welche mit den Signalen auf den Abfrageleitungen 230 übereinstimmen, erzeugen Nichtübereinstimmungssignale, welche die jeweiligen Übereinstimmungsanzeiger auf 0 setzen.

Wenn der monostabile Multivibrator 226 abschaltet, wird der monostabile Multivibrator 232 eingeschaltet und ein Impuls in der Leitung D 7 erzeugt, der über Kabel 184 und 96 zu der ODER-Schaltung 116 gelangt. Dieser Impuls wird sodann über die ODER-Schaltung 116 an die Leseleitung 66 der Assoziativ-Speicher-Steuerschaltung 56 abgegeben. Der Übereinstimmungsanzeiger, welcher dann in seinem 1-Zustand ist, gibt die Adresse des übereinstimmenden Wortes im Assoziativ-Speicher an. Dieses übereinstimmende Wort wird aus dem Assoziativ-Speicher ausgelesen und über die Ausgangsleitungen 118 in das Datenregister 120 eingelesen. Das übereinstimmende Wort enthält den gesuchten /D-Code und außerdem eine Längenzählung. Diese Informationen werden in geeigneten Stellen des Datenregisters 120 gespeichert. Der D7-Impuls wird außerdem über die ODER-Schaltung 122 zum Bytezähler 80 geleitet und vermindert dessen Zählerstand.

Wenn der monostabile Multivibrator 232 abschaltet, schaltet er einen monostabilen Multivibrator 236 ein. Dieser erzeugt in der Leitung D 8 einen Impuls, welcher an eine Torschaltung 238 angelegt wird, so daß diese den 8-Bit-/D-Codeteil der im Datenregister 120 gespeicherten Information an die Ausgabeeinheit abgeben kann.

In diesem Zeitpunkt registriert der Längenzähler die Anzahl signifikanter Bits, die in dem soeben decodierten KL-Code enthalten sind. Die Inhalte des Argument-Registers müssen nun um diesen Wert nach rechts verschoben werden, um das erste Bit des nächstfolgenden KL-Codes in die rechtsbündige Stellung des Argument-Registers zu bringen. Das wird in folgender Weise erreicht:

Wenn der monostabile Multivibrator 236 abschaltet, schaltet er durch einen Impuls über die ODER-Schaltung 240 einen monostabilen Multivibrator 242 ein. Dieser erzeugt einen Impuls in der Leitung D 9, welcher über die ODER-Schaltung 210 zu der Rechtsverschiebungsleitung 212 gelangt. Infolgedessen werden die Inhalte des Argument-Registers 178 um ein Bit nach rechts "erschoben. Gleichzeitig gelangt der Impuls auf tier Leitung D 9 über die ODER-Schaltung 132 zur Längenzählerverminderungsleitung 134, wodurch die Längenzählung um 1 vermindert wird.

Wenn der monostabile Multivibrator 242 abschaltet, wird ein monostabiler Multivibrator 244 eingeschaltet und dadurch in der Leitung D10 ein Impuls erzeugt, welcher über die ODER-Schaltung 192 und den Draht 194 zu der Torschaltung 196 gelangt, so daß das nächste Bit in die linksbündige Stelle des Argument-Registers 178 eingegeben wird. Gleichzeitig gelangt ein Impuls über die Verzögerungsschaltung 198 zur Eingabeeinheit, so daß diese ein neues Bit auf der Eingangsseite der Torschaltung 196 abgeben kann.

Der monostabile Multivibrator schaltet beim Abschalten einen monostabilen Multivibrator 246 ein. Dieser erzeugt in der Leitung D11 einen Impuls, der zu einer Torschaltung 248 gelangt und das Testen des Längenzählers bewirkt. Ist der Längenzählerstand noch nicht 0, leitet die Torschaltung 248 einen Impuls von der Ö-Leitung 144 über eine Leitung 250 an die ODER-Schaltung 240. Das hat zur Folge, daß der monostabile Multivibrator 242 wieder eingeschaltet wird und die Folge der Schritte D 9, D10 und DIl von neuem beginnt. Auf diese Weise werden die Inhalte des Argument-Registers fortschreitend so lange nach rechts verschoben, bis die laufende Längenzählung auf 0 vermindert ist. Ist dieser Zustand erreicht, so befindet sich bereits das Bit mit dem niedrigsten Stellenwert des nächstfolgenden VL-Codes rechtsbündig im Argument-Register 178. Sodann kann der nächste ^L-Code decodiert werden.

Hat die Längenzählung den Wert 0 erreicht, wird das Signal von der 0-Leitung 146 über die Torschaltung 248 an eine Leitung 252 weitergegeben, welche jeder der UND-Schaltungen 254 und 256 ein Ein gangssignal zuführt. Hat der Bytezähler 80 in diesen Zeitpunkt noch nicht den Zählerstand 0 erreicht, leg der Decodierer 82 an die Leitung 162 ein Signal an welches über die UND-Schaltung 254, eine Leitun] 260 und die ODER-Schaltung 222 zum monosta bilen Multivibrator 224 gelangt und diesen einschal tet. Das hat zur Folge, daß die Schritte D 5 bis D1 in dem Flußdiagramm nach F i g. 5 wiederholt wet den. Dieser Vorgang wiederholt sich so lange, bis de Bytezählerstand auf 0 steht. Wenn dann der monc stabile Multivibrator 246 einschaltet, wird die Toi schaltung 256 wirksam und erzeugt ein Signal zi Beendigung der Decodieroperation.

Bei der in den Fig. 1 bis 5 dargestellten Codiercodier-Einrichtung _{wjrd ein} Assoziativspeicher

•t piner Wortspeicheradresse für jeden möglichen S-Code und dessen übereinstimmenden KL-Code »rundet Der Assoziativ-Speicher muß, da die /D-nrSortiänee 1 Byte beträgt, also eine Kapazität "S Porten haben, um sämtliche Bytekonfigura-^V· Vn aufnehmen zu können.

^tl0W?e berets erwähnt, kann zwecks Einsparung von _Q Serkosten ein Teil der möglichen Datenver-SunTgeopfert werden, indem nur den häufig vorfimeSdm /D-Codewörtern ein KL-Codewort zu-Set wird und die weniger häufig vorkommenf WCodewörter nicht umgesetzt, sondern iden^denh SbenTommen also kopiert werden. Das Ver-

ahtn KXmsetzung mit Kopieren der weniger htSen /D-Codewörter wird im folgenden mit Be-

^f ££Ä ^{O 1}S^ ist das in den gelesen. Im Anschluß daran wird der /D-Code aus dem KL-Argument-Register, in welchem er normalenveise gespeichert würde, hinausgeschoben, damit der nächstfolgende KL-Code eingegeben, werden

kann. . ...

Wenn der /D-Code im Argument-Register wahrend einer Codieroperation keinen ubereinsnmmenden /D-Code in dem Assoziativspeicher/!S findet, wird eine spezielle Operation durchgeführtwodurch ic der Kopier-Code aus dem Assoziativspeicher η ein Ccdierdatenregister eingebracht wirf, aus welchem die Bits dieses Codier-Codes dann anschließend seriell ausgelesen werden. Unmittelbar danach werden die 8 Bits des /D-Codes im Argument-Register seriell ausgelesen und an die Kette der ^P'f;^" Bits angehängt, so daß eine ^ammenysetzte Kopier-ZD-Code-Bit-Kette der oben beschriebenen Art ?^ ist ein Teil der Asso_f ^Speicher-

allgemeiner Weise die erforderlichen sind jedem Wortplatz im Assoaat.v-

mmm/mmW

bis 5 verwendeten Speicher mit 256 Spe.cherplatzen wird also eine Einsparung von sieben Speicherzellen pro Wort erzielt. Durch Verwenden des Kop.ervefahrens wird also nicht nur eine F-.nsparung hinsieht-296

^ pp

seinen^

ausgedehnt, wodurch _{die Ko}. hinaus-

"^erden

/D-Codes enthalten, seriell in das ^-A^"^ gister eingegeben. Jeder Kop.er-Code IeUe «ne spzielle Operation ein, bei welcher die Bits des ko p^r-Code? aus dem Argument-Reg.stej■ hmausg choben und die folgenden 8 B.ts des 'Diodes .η die rechten 8 Stellen dieses Argument-Registers eincebracht werden. Diese 8 B.ts des ^/D-^Codes.^^rd^ⁿ aus dem KL-Argument-Reg.ster parallel aus-6₅

den Aufbau und die Arbeitswe.se des _{$ mit der} Kopiermogl.chkeit

Flußdiagramme in den Fig. ^ ^ ^_{n den} F i g. 8 A bis 8 C gezeigten E,n- und m ^ ^^ _{m diesen F1 ß}.

«Mung _{mit denjenigen} Be7.ugsze.chen

mit welchen auch die Leitungen beze.chnet

2 i 44 113

schaltung 320 angesteuert und das rechtsbündige Bi aus dem Argument-Register 100' an die Ausgabeein heit abgegeben.

Im Anschluß an diesen Vorgang wird ein mono stabiler Multivibrator 322 eingeschaltet, welche einen Taktimpuls in der Leitung £9 erzeugt. Da durch wird die Verschiebeleitung für das Argument Register 100' signalführend und der Längenzähler un 1 zurückgestellt. Demzufolge wird der monostabil«

100' (Fig. 8A) eingegeben. Die Übereinstimmungs- io Multivibrator 324 (Fig. 8C) eingeschaltet, welch© anzeiger SO' in der Assoziativ-Speicher-Steuerschal- in der Leitung £10 einen Taktimpuls erzeugt, wo

... _. ._ durch eine Torschaltung326 den Zählerstand des Längenzählers testet.

Steht der Längenzähler nicht auf 0, was bedeutet 15 daß noch weitere Code-Bits aus dem /D-Argument Register auszulesen sind, wird ein Signal von dei Ö-Ausgangsleitung 144' des Längenzählers aus übei die Torschaltung 326, eine Leitung 330 und die ODER-Schaltung 314 an den monostabilen Multiübereinstimmendes Wort gefunden, so wird der in 20 vibrator 316 gelegt. Dieser Vorgang leitet erneut die dem Speicher enthaltene KL-Code in das Daten- Folge der Schritte £8, £9 und £10 zur Verschiebung register 120' ausgelesen. Wird kein übereinstim- des nächsten Code-Bits aus dem /D-Argument-Remendes Wort gefunden, so aktiviert die Assoziativ- gister ein. Dieser Zyklus wird so oft wiederholt, bis Speicher-Steuerschaltung 56' die Lese-Wahlleitung sämtliche /D-Code-Bits aus dem Argument-Register des Kopier-Codes und bewirkt dadurch, daß der Ko- 25 ausgeschoben sind. Die J-ängenzählung steht dann pier-Code in das KL-Code-Feld des Datenregisters
120' ausgelesen wird. Gleichzeitig setzt die Assoziativ Speicher-Steuerschaltung über die Leitung 294
das Kopier-Flipflop 296 auf seinen 1-Zustand. Anschließend wird der Bytezählerstand um 1 vermindert. 30 0, so ist die UND-Schaltung 334 aktiv und betätigt Der Zyklus mit den Schritten £4', £5' und £6' »her eine I.eitune336 und die ODF.R-SrhaltnnaO·)' wird so oft wiederholt, wie es zum seriellen Auslesen

sind, welche die diese Schritte einleitenden Taktimpulse übertragen.

Im folgenden wird nun unter Bezugnahme auf die Fig. 9 und 8A bis 8C eine Codieroperation beschrieben. Der Bytezähler 80' (Fig. 8B) ist auf die Anzahl der zu codierenden /D-Codewörter eingestellt. Ein an die Leitung 90' angelegter Startimpuls leitet den Codiertakt ein. Beim Schritt £1' wird der zu codierende /D-Code in das Argument-Register

tung werden auf 1 zurückgestellt. Gemäß Fig. 8B liegt der El'-Impuls außerdem über eine ODER-Schaltung 300 am Kopier-Flipflop 296 an und stellt dieses auf seinen 0-Zustand zurück.

Bei den Schritten £2' und £3' wird mit dem im Argument-Register befindlichen /D-Code eine Zuordnungsoperation ausgeführt, um ein übereinstimmendes Wort zu finden. Wird im Speicher AS' ein

auf 0. Folglich leitet die Torschaltung 326 ein Signal von der O-Längenzählerausgangsleitung 146' über eine Leitung 332 zu UND-Schaltungen 334 und 335. Ist der Byte-Zählerstand in diesem Augenblick nicht

der in dem 9-Bit-Feld des Datenregisters 120' gespeicherten signifikanten Codebits erforderlich ist. Das hängt davon ab, ob der in dem 9-Bit-Feld gespeicherte Code ein FL-Code oder ein Kopier-Code ist. Wenn das letzte signifikante Bit ausgelesen ist, wird der Zählerstand des Längenzählers Null. In diesem Augenblick kann die Torschaltung 138'

über eine Leitung 336 und die ODER-Schaltung 92' den monostabilen Multivibrator 94'. Dadurch wird eine neue Codierfolge eingeleitet.

Die oben beschriebene Folge mit den Schritten EY bis £6' wird nun wiederholt. Wenn der im Argument-Register 100' als nächstfolgender gespeicherte /D-Code nicht zu den zu kopierenden Codes gehört, behält das Kopier-Flipflop 296 seine anfängliche 0-Stellung bei. Sodann findet eine normale Co-

(Fig. 8B^ an welcher der Taktimpuls £6' anliegt, 40 dier- oder Decodieroperation statt, wie an Hand der das Signal der O-Ausgangsleitung 146' des Längen- Einrichtung gemäß den Fig. 1 bis 5 beschrieben. Zählers über eine Leitung 302 an drei UND-Schaltungen 304, 305 und 306 weiterleiten.

Ist das Kopier-Flipflop 296 auf 1 gesetzt, was be-

Wird der Bytezählerstand 0, und ist die Kopier-Flipflopeinstellung in diesem Zeitpunkt ebenfalls 0, so wird die UND-Schaltung 335 aktiv und erzeugt,

deutet, daß ein Kopier-Code ausgelesen worden ist, 45 wenn das letzte Code-Bit aus dem Datenregister ausmuß eine spezielle Folge von Schritten eingeleitet gelesen worden ist, einen Ende-Impuls. Wenn jedoch werden, um die Bits des im Argument-Register ge- ■--■—·-·- speicherten /D-Codes unmittelbar im Anschluß an

das letzte Bit des Kopier-Codes seriell auszulesen.

das Kopier-Flipflop in diesem Zeitpunkt auf 1 steht, wird dadurch angezeigt, daß nur die Kopier-Code-Bits ausgelesen worden sind und daß es noch erfor-

Diese spezielle Folge von Schritten ist in F i g. 9 mit 50 derlich ist, auch die /D-Code-Bits auszulesen, die dem £7 bis £10 bezeichnet. Sie wird eingeleitet, wenn an Kopier-Code folgen müssen. In diesem Fall wird die der UND-Schaltung 304 koinzidente Signale vorhanden sind, d. h. wenn die Längenzählung 0 erreicht
und das Kopier-Flipflop in seinem 1-Zustand ist.

Daraufhin wird durch die UND-Schaltung 304 ein 55 Wenn das letzte /D-Code-Bit ausgelesen worden ist Signal über eine Leitung 310 und das Kabel 150' an und der Bytezähler auf 0 steht, wird die UND-Schaleinen monostabilen Multivibrator 312 gelegt, der
dann in der Leitung £7 einen Taktimpuls erzeugt.
Dieser £7-Taktimpuls stellt den Längenzähler auf

UND-Schaltung 304 wirksam und leitet die durch die Schritte £7 bis £10 dargestellte Zweigoperation ein, bei welcher die /D-Code-Bits ausgelesen werden.

tung 335 wirksam und erzeugt einen Ende-Impuls zur Beendigung der Operation.
Die Decodieroperation des abgewandelten Systems

1000, was der Dezimalzahl 8 entspricht. Auf diese 60 wird unter Bezugnahme auf Fig. 10 in Verbindung Weise kann der Längenzähler das Auslesen der mit den Fi g. 8 A bis 8 C beschrieben.

Gemäß F i g. 8 C wird die Decodieroperation durch einen auf der Leitung 180' ankommenden Startimpuls eingeleitet, welcher den monostabilen Multivi-

Bits des in dem Argument-Register 100' gespeicherten ID-Codes steuern.

Wenn der monostabile Multivibrator 312 abschaltet, gibt er über eine ODER-Schaltung 314 einen 65 brator 182'einschaltet. Der Bytezähler 80'ist mit der Impuls an einen monostabilen Multivibrator 316 ab, Anzahl der zu codierenden KL-Codes geladen wor-

welcher daraufhin einschaltet und in der Leitung £8 sinen Taktimpuls erzeugt. Dadurch wird eine Tor-

den. Wenn der monos':abile Multivibrator 182' einschaltet, wird über eine Leitung D Y der Längenzähler

iuf 1001 (dezimal 9) zurückgestellt. An dieser Stelle ler Operation ist es erforderlich, das 9-Bit-Argument-Elegister 178' mit aufeinanderfolgenden Bits des ;rsten KL-Codes und folgender Codes bis auf die srsten 9 Bits zu laden. Dieser Vorgang wird mittels der SchritteD2', D3' und D4' (Fig. 9) ausgeführt, welche so lange wiederholt werden, bis der Längenzählerstaod beim Schritt D 3' auf 0000 vermindert worden ist. Die Torschaltung 202' leitet sodann ein Signal von der O-Ausgangsleitung 146' des Längenzählers zur Leitung 220' und an die ODER-Schaltung 222' weiter, so daß der monostabile Multivibrator 224' eingeschaltet wird und in der Leitung 5 D' einen Taktimpuls erzeugt.

Der D 5'-Taktimpuls setzt die Übereinstimmungsanzeiger 50' der Assoziativ-Speicher-Steuerschaltung 56' auf 1 zurück. Außerdem löscht dieser Impuls über eine ODER-Schaltung 300 das Kopier-Flipflop 296 auf Null. Der monostabile Multivibrator 226' schaltet sodann ein und erzeugt den Taktimpuls D 6', mit dessen Hilfe die Inhalte des Argument-Registers 178' den Inhalten des 9-Bit-FL-Code-Feldes des Assoziativ-Speichers AS' zugeordnet werden. Wenn ein übereinstimmendes Wort gefunden wird, wird es aus dem Datenregister 120' ausgelesen, und das Kopier-Flipflop 296 bleibt auf seiner 0-Einstellung. Wenn kein übereinstimmendes Wort gefunden wird, wird über die von der Speichersteuerschaltung 56' kommende Leitung 294 das Kopier-Flipflop auf seinen 1 -Zustand eingestellt, wodurch angezeigt wird, daß der im Argument-Register 178' rechts gespeicherte Code ein Kopier-Code ist. Der D 7'-Taktimpuls bewirkt außerdem die Verminderung des Bytezählers 80'.

Wenn der monostabile Multivibrator 232', welcher den Taktimpuls D T erzeugt hat, abschaltet, legt er einen Impuls über eine Leitung 350 an die Eingänge von UND-Schaltungen 352 und 354. Wenn das Kopier-Flipflop 296 auf 0 steht, wird über die Leitung 350, die UND-Schaltung 352 und eine Leitung 356 der monostabile Multivibrator 236' eingeschaltet und legt einen Taktimpuls an die Leitung D 8'. Dann wird die normale, die Schritte D 8' bis DH' umfassende Decodicrfolge ausgeführt, und dabei werden die Bits des aufgefundenen /D-Codes parallel in die Ausgabeinheit ausgelesen. Die im Argument-Register 158' gespeicherten Bits werden fortschreitend nach rechts verschoben, bis der Längenzählerstand auf 0 vermindert ist.

Wird der Längenzählerstand 0, gelangt ein Signal über die Leitung 146', die Torschaltung 248' und eine Leitung 360 zu UND-Schaltungen 362 und 364. Wenn der Bytezählerstand noch nicht auf 0 vermindert v/orden ist, gelangt dieses Signal weiter über die UND-Schaltung 362, die Leitung 366 und die ODER-Schaltung 222' an den monostabilen Multivibrator 224', wodurch eine neue Folge der Schritte D 5' bis D 7' eingeleitet wird. Ist der Bytezählerstand jedoch 0, so wird die UND-Schaltung 364 aktiviert und ein Ende-Impuls erzeugt. Übereinstimmungs- und Ausleseoperationen werden in der oben beschriebenen Weise ausgeführt, solange im Argument-Register 178' der Kopier-Code nicht erscheint. Ist der Kopier-Code im Datenregister 120' gespeichert worden, nimmt das Kopier-Flipflop 296 seinen 1-Zustand ein. Wenn dann der monostabile Multivibrator 232' abschaltet und einen Impuls an die Leitung 350 legt, der über die UND-Schaltung 354, eine Leitung 370 und eine ODER-Schaltung 372 an einen monostabilen Multivibrator 374 gelangt. Dieser erzeugt beim Einschalten in der Leitung D12 einen Taktimpuls und

S leitet dadurch eine spezielle Folge von Schritten D12 bis D16 zum Decodieren der eingegebenen Kombination des Kopier-Codes mit einem /D-Code ein. Diese spezielle Decordieroperation besteht aus dem Ausschieben des Kopier-Codes aus dem Argument-ίο Register 178' und dem anschließenden Auslesen des 8 Bits aufweisenden /D-Codes aus diesem Register. Im einzelnen wird bei dieser speziellen Decodieroperation der D 12-Taktimpuls über die ODER-Schaltung 210' an die Verschiebeleitung 212' für das Argument-Register 178' angelegt. Das hat zur Folge, daß das Argument-Register 178' seine Inhalte um eine Bitstelle nach rechts verschiebt. Gleichzeitig liegt der D 12-Taktimpuls auch über die ODER-Schaltung 132' an der Leitung 134' an, wodurch der Längen-

ao Zählerstand um 1 vermindert wird.

Wenn der monostabile Multivibrator 374 abschaltet, schaltet er den monostabilen Multivibrator 376 ein, welcher einen Taktimpuls an die Leitung D13 abgibt. Dieser D13-Impuls aktiviert dann über die ODER-Schaltung 192' und die Leitung 194' die »Ein«-Torschaltung 196'. Diese bringt ein Bit aus der Eingabeinheit in die linksbündige Stelle des Argument-Registers 178' ein, um das aus diesem Register ausgeschobene Bit zu ersetzen.

Wenn der monostabile Multivibrator 367 abschaltet, schaltet er den monostabilen Multivibrator 378 ein und erzeugt einen Taktimpuls auf der Leitung D14, welche zu einer Torschaltung 380 führt. Wenn der Längenzählerstand in diesem Zeitpunkt nicht 0 ist, wird über die Ö-Leitung 144' die Torschaltung 380, die Leitung 382 und die ODER-Schaltung 372 der monostabile Multivibrator 374 eingeschaltet und erneut die Folge der Schritte D12 bis D14 eingeleitet.

Wird bei dem mittels des D 14-Taktimpulses durchgeführten Test der Längenzählerstand 0 festgestellt, wird über die O-Längenzählerausgangsleitung 146' die Torschaltung 380 und die Leitung 386 der monostabile Multivibrator 390 eingeschaltet und der D15-Taktimpuj9 erzeugt. Dieser D 15-Taktimpuls wird an eine Torschaltung 392 angelegt, damit die in den letzten 8 Stellen des Argument-Registers 178' gespeicherten 8 Bits ausgelesen werden, welche sodann parallel in die Ausgabeeinheit eingegeben werden. Wenn der monostabile Multivibrator 390 abschaltet, schaltet er den monostabilen Multivibrator 393 ein, welcher einen D 16-Taktimpuls erzeugt, der über die ODER-Schaltung 311 an die Leitung 313 gelangt und den Längenzähler auf 1000 zurückstellt.

Der monostabile Multivibrator 393 gibt beim Abschalten einen Impuls über die Leitung 394 an UND-Schaltungen 396 und 398. Steht die Bytezählung in diesem Zeitpunkt noch nicht auf 0, gelangt dieser Impuls über die UND-Schaltung 396, eine Leitung 400 und die ODER-Schaltung 186' an den monostabilen Multivibrator 190' und leitet erneut den Schritt D 2' der Decodieroperation ein.

Steht die Bytezählung beim Abschalten des monostabilen Multivibrators 393 auf 0, so wird der Impuls auf der Leitung 394 durch die Torschaltung hindurchgeleitet und ein Ende-Signal zur Beendigung der Decodieroperation erzeugt.

Hierzu 11 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Verfahren zur Codeumsetzung unter Verwendung eines Speichers, wobei die Codewörter eines ersten Codes in einem ersten Teil des Speichers und die diesen jeweils zugeordneten Codewörter eines zweiten Codes in einem zweiten Teil des Speichers gespeichert werden und wobei die aufeinanderfolgend eingegebenen Codewörter des jeweils umzusetzenden Codes jeweils mit den im entsprechenden Speicherteil gespeicherten Codewörtern dieses umzusetzenden Codes verglichen werden, dadurch gekennzeichnet, daß der erste Code eine feste Wortlänge aufweist und daß der zweite Code die häudger vorkommen- »₅ den Codewörter des ersten Codes darstellende Codewörter veränderlicher Länge und mit den seltener vorkommenden Codewörtern des ersten Codes identische Codewörter fester Länge enthält, daß femer im ersten Teil des Speichers nur ao die häufig vorkommenden Codewörter des ersten Codes und im zweiten Teil des Speichers nur die diesen Codewörtern entsprechenden Codewörter veränderlicher Länge des zweiten Codes gespeichert werden, daß weiter zur Umsetzung des as ersten Codes in den zweiten Code jeweils nach dem Vergleich eines eingegebenen Codeworts des ersten Codes mit den im ersten Teil des Speichers gespeicherten Codewörtern je nach dem Vergleichsergebnis einer dar beiden folgenden Schritte ausgeführt wird:

a) falls das betreffende Eingabecodewort mit einem der im ersten Speicherteil gespeicherten Codewörter fester Länge übereinstimmt: Auslesen des entsprechenden, im zweiten Speicherteil gespeicherten Codeworts veränderlicher Länge als Ausgabecodtwort, oder

b) falls das betreffende Eingabecodewort nicht mit einem der im ersten Speicherteil gespeicherten Codewörter übereinstimmt: Auslesen dieses Eingabecodeworts als Ausgabecodewort,

und daß beim Umsetzen des zweiten Codes in den ersten Code jeweils nach dem Vergleich eines eingegebenen Codewortes des zweiten Codes mit den im zweiten Teil des Speichers gespeicherten Codewörtern je nach dem Vergleichsergebnis einer der beiden folgenden Schritte ausgeführt wird:

c) falls das betreffende Eingabecodewort mit einem der im zweiten Speicherteil gespeicherten Codewörter veränderlicher Länge übereinstimmt: Auslesen des entsprechenden Codewortes fester Länge aus dem ersten Speicherteil als Ausgabecodewort, oder

d) falls das betreffende Eingabecodewort nicht mit einem der im ersten Speicherteil gespeicherten Codewörter übereinstimmt: Auslesen dieses Eingabecodewortes als Ausgabecodewort.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einem dritten Teil des Speichers ein spezielles Hilfscodewort gespeichert wird, daß weiter bei der Umsetzung des ersten Codes in den zweiten Code im Falle der Ausführung des Schrittes b) dieses Hilfscodewort dem als Ausgabecodewort ausgelesenen Eingabecodewort fester Länge vorangestellt wird, und daß beim Umsetzen des zweiten Codes in den ersten Code im Falle der Feststellung eines Eingabecodeworts mit dem vorangestellten Hilfscodewort und der sich daraus ergebenden Ausführung des Schritts d) das Hilfscodewort beim Auslesen des Eingabecodeworts als Ausgabecodewort unterdrückt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekenzeichnet, daß in einem vierten Teil des Speichers jeweils Längenangaben der im zweiten Teil des Speichers gespeicherten Codewörter veränderlicher Länge gespeichert werden, daß weiter bei der Umsetzung des ersten Codes in den zweiten Code im Falle der Ausführung des Schrittes a) des Anspruchs 1 das betreffende Ausgabecodewort veränderlicher Länge in ein Schieberegister eingebracht und durch Verschieben der Inhalte der Schieberegisterstufen um die der im vierten Speicherteil gespeicherten Längenangaben des betreffenden Ausgabecodeworts entsprechende Anzahl von Bitspeicherstellen ausgelesen wird und daß bei der Umsetzung des zweiten Codes in den ersten Code die Eingabecodewörter jeweils in ein weiteres Schieberegister eingegeben werden und die Inhalte der Schieberegisterstufen im Falle der Ausführung des Schrittes c) des Anspruchs 1 um die der im vierten Speicherteil gespeicherten Längenangabe des betreffenden Eingabecodeworts entsprechende Anzahl von Bitspeicherstellen verschoben werden.

4. Verfahren nach Anspruch 2 und 3, dadurch gekennzeichnet, daß in einem fünften Teil des Speichers eine Längenangabe des Hilfscodeworts gespeichert wird und daß bei der Umsetzung des zweiten Codes in den ersten Code im Falle der Ausführung des Schrittes d) des Anspruchs 1 die Inhalte der Schieberegisterstufen des das jeweilige Eingabecodewort enthaltenden weiteren Schieberegisters zunächst um die der im fünften Speicherteil gespeicherten Längenangabe des Hilfscodeworts entsprechende Anzahl von Bitspeicherstellen und dann während des Auslesens des betreffenden Eingabecodeworts fester Länge als Ausgabecodewort um die der festen Wortlänge entsprechende Anzahl von Bitspeicherstellen verschoben werden.

5. Assoziativ-Speichereinrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, welche als Codierer-Decodierer Umsetzungen zwischen häufig vorkommenden Codewörtern fester Länge und diesen zugeordneten Codewörtern veränderlicher Länge, jedoch keine Umsetzungen der weniger häufig vorkommenden Codewörter fester Länge vornimmt, gekennzeichnet durch:

a) ein Speicherfeld (AS') mit einer Vielzahl von Speicherzellenreihen, in welchen jeweils eines der häufig vorkommenden Codewörter fester Länge zusammen mit dem jeweils zugeordneten Codewort veränderlicher Länge und eine die Anzahl dessen signifikanter Bits angebende Längenangabe speicherbar sind, und deren die Codewörter veränderlicher Länge speichernde Zellen, deren Anzahl bei allen Speicherzellenreihen gleich ist, Drei-Zustands-Zellen (ZO) sind, die jeweils einen binären 1- oder O-Zustand oder einen »nicht beachten«-Zustand einnehmen kennen,

LL

b) eine Argument-Speichereinrichtung (100', 178') mit einem Teil (178'), der bei als Decodierer arbeitender Assoziativ-Speichereinrichtung Bitketten speichert, die in einer den Eingabecode bildenden Folge von Codewörtern veränderlicher Länge und Codewörtern fester Länge enthalten sind, und mit eiuem weiteren Teil (100'), der bei als Codierer arbeitender Assoziativ-Speichereinrichtung die Bits der den Eingabecode bildenden Code-Wörter fester Länge speichert,

c) eine Datenspeichereinrichtung (120') mit einem Teil (FL-FeId), der beim Codieren die Bits eines aus dem Speicherfeld ausgelesenen Codeworts veränderlicher Länge speichert, ferner mit einem weiteren Teil (/D-FeId), der beim Decodieren dh Bits eines aus dem Speicherfeld ausgelesenen Codeworts fester Länge speichert, und mit einem Längenzähler zur Speicherung der aus dem Speicherfeld während des Codierens und des Decodierens ausgelesenen Längenangaben,

d) eine Codier-Steuereinrichtung (56') mit einem Vergleicher (50'), der das jeweils in der Argument-Speichereinrichtung (100') gespeicherte Codewort fester Länge mit den im Speicherfeld {AS') gespeicherten Codewörtern fester Länge vergleicht und bei Übereinstimmung mit einem der im Speicherfeld gespeicherten Codewörter fester Länge eine normale und bei Nichtübereinstimmung mit irgendeinem der im Speicherfeld gespeicherten Codewörter fester Länge eine spezielle Codieroperation signalisiert, ferner mit einem normalen Steuerteil (64'), welcher immer dann, wenn der Vergleicher eine normale Codieroperation signalisiert, das Auslesen des jeweils zugeordneten Codeworts veränderlicher Länge aus dem Speicherfeld in die Datenspeichereinrichtung *>20') und danach das Ausschieben der Bits dieses Codeworts aus der Datenspeichereinrichtung nach Maßgabe der im Längenzähler gespeicherten Längenangabe bewirkt, und schließlich mit einem speziellen Steuerteil (290), welcher immer dann, wenn der Vergleicher eine spezielle Codieroperation signalisiert, das Eingeben eines speziellen Hilfscodeworts in die Datenspeichereinrichtung 'ind danach durch Auslesen dieses Hilfscodeworts aus der Datenspeichereinrichtung und des Eingabecodeworts fester Länge aus der Argument-Speichereinrichtung d^;e Erzeugung eines zusammengesetzten Ausgabecodeworts erzeugt; und

e) eine Decodier-Steuereinrichtung (56') mit einem Vergleicher (50'), der den Inhalt der Argument-Speichereinrichtung (178') mit den im Speicherfeld (AS') gespeicherten Codewörtern veränderlicher Länge vergleicht und bei Übereinstimmung mit einem der gespeicherten Codewörter veränderlicher Länge eine normale und bei Nichtübereinstimmung mit irgendeinem der gespeicherten Codewörter veränderlicher Länge eine spezielle Decodieroperation signalisiert, ferner mit einem normalen Decodier-Steuerteil (64'), welcher beim Signalisieren einer normalen Decodieroperation durch den Vergleicher das Auslesen des zugehörigen Codeworts fester Länge aus dem Speicherfeld und gleichzeitig das Einschieben eines neuen Eingabecodeworts in die Argument-Speichereinrichtung nach Maßgabe der im Längenzähler gespeicherten Längenangabe bewirkt, und mit einem speziellen Decodier-Steuerteil (290, 296), welcher beim Signalisieren einer speziellen Decodieroperation durch den Vergleicher das Ausschieben des Hilfscodeworts des zusammengesetzten Eingabecodeworts aus der Argument-Speichereinrichtung und danach das Auslesen des nachfolgenden Codewortteils fester Länge des zusammengesetzten Eingabecodeworts aus der Argument-Speichereinrichtung als Ausgabecodewort bewirkt.

6. Assoziativ-Speichereinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der weitere Teil (100') der Argument-Speichereinrichtung (100'. 178') und der eine Teil der Datenspeichereinrichtung (120') als Schieberegister ausgebildet sind.

7. Assoziativ-Speichereinrichtung nach Anspruchs oder 6, dadurch gekennzeichnet, daß der eine Teil (178') der Argument-Speichereinrichtung (100', 178') und der weitere Teil der Datenspeichereinrichtung (120') als Schieberegister ausgebildet sind.