DE2138351A1

DE2138351A1 - ARRANGEMENT WITH A BISTABLE TOGGLE SHIFT

Info

Publication number: DE2138351A1
Application number: DE19712138351
Authority: DE
Inventors: Gerhard Goldkuhle
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1968-04-23
Filing date: 1971-07-31
Publication date: 1973-02-08

Description

Anordnung mit einer bistabilen Kippschaltung In der deutschen Offenlegungsschrift 1 762 159 ist eine bistabile Kippschaltung beschrieben, bei der an die komplementären Ausgänge eines mit einem Setz- und einem Löscheingang versehenen ersten Flipflop ein hinsichtlich eeines Ansprechverhaltens gleichartiges zweites Flipflop mit seinem Setz- und Löscheingang angeschlossen ist. Diese Kippschaltung hat -die Eigenschaft, daß sie nur aufgrund antivalenter Eingangssignale ihren Schaltzustand ändert, sofern er nicht diesen Signalen bereits entspricht, jedoch beim Verschwinden der Antivalenz, z.B. infolge von Fehlern, ihren Zustand nicht ändert. Arrangement with a bistable flip-flop in the German Offenlegungsschrift 1 762 159 describes a bistable multivibrator in which the complementary Outputs of a first flip-flop provided with a set and a clear input a second flip-flop with the same type of response behavior with his Set and delete input is connected. This toggle switch has the property that it only changes its switching state on the basis of complementary input signals, provided that it does not already correspond to these signals, but when the antivalence disappears, e.g. as a result of errors, does not change its state.

Eine derartige Kippschaltung ist somit unter anderem besonders geeignet als Leitungsempfänger für eine zweikanalige, antivalente Signale führende Übertragungsstrecke, die z.B. durch zwei parallel geführte oder verdrillte Leiter gebildet sein kann. Kapazitiv oder induktiv eingestreute Störspannungen werden dann auf beiden Leitern und mit gleicher Polarität wirksam und können deshalb den Schaltzustand der Kippschaltung nicht ändern.Such a toggle switch is therefore particularly suitable, among other things as a line receiver for a two-channel, complementary signal carrying transmission path, which can be formed, for example, by two parallel or twisted conductors. Capacitive or inductively interspersed interference voltages will then appear both Conductors and with the same polarity are effective and can therefore change the switching status of the toggle switch do not change.

Eine bistabile Kippschaltung kann aber nicht nur von ihren die Steuersignale empfangenden Eingängen her gestört werden, sondern beispielsweise auch von den Ausgängen her, über die Stromversorgungsleitungen und - sofern vorhanden - über Normiereingänge oder einen Takteingang. Dadurch werden die Möglichkeiten, Halbleiter-Kippschaltungen anstelle von elektromechanischen Relais zu verwenden, insbesondere in der industriellen Steuerungstechnik eingeschränkt. Denn dort können Störsignale mit besonders großer Amplitude auftreten, deren Fernhaltung von den genannten Eingängen nur mit zum Teil erheblichem Aufwand möglich ist. Ferner kann es dort in manchen Anwendungsfällen erwünscht sein, die Steuerleitungen für den Setz- und den Löscheingang der Kippschaltung nicht gemeinsam, sondern auf verschiedenen Wegen zu führen, so daß an diesen Eingängen antivalente Signale auch durch Störspannungen hervorgerufen werden können. Solche Signale können aber auch bei der eingangs genannten Kippschaltung zu einer Änderung des SchaItzustandes führen-.A bistable multivibrator can not only use its control signals receiving inputs are disturbed, but also, for example, from the outputs via the power supply lines and - if available - via standardization inputs or a clock input. This increases the possibilities of semiconductor flip-flops to be used instead of electromechanical relays, especially in industrial applications Control technology restricted. Because there can be interference signals with particularly large Amplitude occur, keeping them away from the named inputs only partially considerable effort is possible. It can also be there in some applications the control lines for the set and clear inputs of the flip-flop circuit may be desirable not together, but in different ways, so that at these entrances complementary signals can also be caused by interference voltages. Such However, signals can also lead to a change in the trigger circuit mentioned at the beginning of the switching state.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung mit einer bistabilen Kippschaltung zu schaffen, die eine besonders hohe Sicherheit gegenüber Störsignalen aufweist und sich inbesondre für die Anwendung in industriellen Steuerschaltungen eignet Die erfindungsgemäße Lösung benutzt ebenfalls eine bistabile Kippschaltung der eingangs genannten Art und sieht in weiterer Ausgestaltung vor, daß an die Ausgänge des ersten Flipflops zumindest ein Kondensator derart angeschlossen ist, daß zwischen dem Ausgang und einem Eingang eines jeden der beiden kreuzgekoppelten, das Flipflop bildenden invertierenden Verstärker eine zusätzliche Kapazität wirksam ist.The invention has for its object to provide an arrangement with a to create bistable flip-flop which has a particularly high level of security Has interference signals and is particularly suitable for use in industrial control circuits suitable The solution according to the invention also uses a bistable Toggle circuit of the type mentioned and provides in a further embodiment, that at least one capacitor is connected to the outputs of the first flip-flop in this way is that between the output and an input of each of the two cross-coupled, the inverting amplifier forming the flip-flop effectively provides an additional capacitance is.

In einer bevorzugten Ausführungsform sind die Kondensatoren bzw. der Kondensator so bemessen, daß die hierdurch verlängerte Signal- Durchlaufzeit größer ist als die Dauer der längsten zu erwartenden Störsignale.In a preferred embodiment, the capacitors or the Dimension the capacitor in such a way that the signal transit time is increased as a result is than the duration of the longest expected interfering signals.

Die Erfindung macht sich einerseits die Erfahrung zunutze, daß durch Störspannungen hervorgerufene impulsförmige Signale eine gewisse Zeitdauer von b.B. 100 pis nicht überschreiten, und andererseits die Erkenntnis, daß die durch Halbleiterkippschaltungen an sich mögliche Schaltgeschwindigkeit insbesondere auf dem Gebiet der industriellen Steuerungen nicht erforderlich bzw. nicht ausnutzbar ist; daß also ohne Nachteil eine Verlängerung der Signaldurchlaufzeit zulässig ist.The invention makes use of the one hand, the experience that by Impulse-shaped signals caused by interference voltages have a certain duration of b.B. Do not exceed 100 pis, and on the other hand the knowledge that the by semiconductor flip-flops switching speed possible per se, especially in the field of industrial Controls are not required or cannot be used; that without any disadvantage an extension of the signal transit time is permissible.

Davon ausgehend wird bei der erfindungsgemäßen Anordnung mit kleinstmöglichem Aufwand die Störsicherheit wesentlich erhöht. Es kann erreicht werden, daß die Kippschaltung nicht nur gegenüber äquivalenten Störsignalen, sondern auch gegenüber antivalenten Störsignalen unempfindlich ist, sofern diese, entsprechend der praktischen Erfahrung, eine bestimmte Höchstdauer nicht überschreiten.Starting from this, with the arrangement according to the invention with the smallest possible Effort significantly increases the immunity to interference. It can be achieved that the toggle switch not only against equivalent interference signals, but also against antivalent ones Interfering signals are insensitive, as long as they, according to practical experience, do not exceed a certain maximum duration.

In einer besonders vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, daß ein einziger Kondensator eingefügt wird, dessen Anschlüsse mit den beiden Ausgängen des ersten Flipflops verbunden sind.In a particularly advantageous embodiment of the invention it is provided that a single capacitor is inserted, its connections to the two outputs of the first flip-flop are connected.

Weitere Möglichkeiten zur Ausgestaltung der Erfindung im Sinne der Unteransprüche ergeben sich aus der-nachfolgenden Beschreibung in Verbindung mit der Zeichnung.Further possibilities for the embodiment of the invention in the sense of Subclaims emerge from the description below in conjunction with the drawing.

In dieser zeigen: Figur 1 ein erstes Ausführungsbeispiel einer im Rahmen der erfindungsgemäßen Anordnung verwendeten Kippschaltung; :ur 2 ein zweites Ausführungsbeispiel einer solchen Kippschaltung; 3 ein drittes Ausführungsbeispiel einer solchen Kippschaltung; 4 ein Ausführungsbeispiel der Kippschaltung nach Figur 3 in integrierter TTL-Schaltungstechnik; gur 5 schematisch eine Anwendungsmöglichkeit einer erfindungsgemäßen Anordnung; und Figur 6 schematisch ein weiteres Beispiel einer erfindungsgemäßen Anordnung. These show: FIG. 1 a first exemplary embodiment of a flip-flop circuit used in the context of the arrangement according to the invention; : ur 2 shows a second embodiment of such a flip-flop circuit; 3 shows a third embodiment of such a flip-flop circuit; 4 shows an exemplary embodiment of the flip-flop circuit according to FIG. 3 in integrated TTL circuit technology; gur 5 schematically shows an application of an arrangement according to the invention; and FIG. 6 schematically shows a further example of an arrangement according to the invention.

Jede der in den Figuren 1 bis 3 schematisch dargestellten Kippschaltungen 1, 1' bzw. 1" besteht aus einem ersten Flipflop 2, 2' bzw. 2" und einem zweiten Flipflop 3.Each of the trigger circuits shown schematically in FIGS 1, 1 'or 1 "consists of a first flip-flop 2, 2' or 2" and a second Flip-flop 3.

Jedes dieser Flipflops besteht in bekannter Weise aus zwei kreuzgekoppelten binären Verknüpfungsgliedern 4 und 5 bzw.Each of these flip-flops consists in a known manner of two cross-coupled binary logic gates 4 and 5 or

6 und 7, die im vorliegenden Falle NAND-Glieder sind.6 and 7, which in the present case are NAND gates.

Die NAND-GLIEDER können z.B. in der bekannten TTL-Schaltungstechnik ausgeführt sein.The NAND MEMBERS can be used, for example, in the known TTL circuit technology be executed.

Wie bei der Anordnung gemäß der deutschen Offenlegungsschrift i 762 159 ist das zweite Flipflop 3 mit seinem Setz- und Löscheingang S bzw. R jeweils an die komplementären Ausgänge E und D des mit einem Setz- und Löschangang A bzw. B versehenen ersten Flipflops 2, 2§ bzw. 2" angeschlossen und die beiden Flipflop sind hinsichtlich ihres Ansprechverhaltens gleichartig. Durch den bisher beschriebenen Aufbau, ohne die weiter unten zu erläuterndem Kondensatoren C bzw. C' und C" wird folgendes erreicht: Für das Flipflop 2 und ebenso für die Flipflops 2' und 2" möge die Funktionsabsile 1 Funktionstabelle 1 A B D E 0 0 | 1 1 (nicht zuläss@@ 0 1 1 0 d O 0 1 1 1 | D E (wie vorher) und fiir das Flipflop 3 die gleichartige Funktionstabelle 2 Funktionstabelle 2 R S Q # O 0 1 1 (nicht zuslässig) O 1 1 0 1 0 0 1 1 | 1 | Q | # (wie vorher) gelten. Dann gilt für die gesamte Kippschaltung die Funktionstabelle 3, Funktionstabelle 3 A B Q O 0 Q (wie vorher) O 1 0 1 O 1 1 1 Q (wie vorher) wobei die Ausgangssignale von Q und Q stets antivalent sind. Die Kippschaltung ändert also ihren Zustand jeweils Eingänge nur dann, wenn an die / A und B antivalente Signale angelegt @rden, und ist durch äquivalente Signale, gleich welcher 4 rtigkeit, nicht störbar. Hingegen können solche auf den r;e.r Kippschaltung führenden Leitungen auftretende Storsignale, die sich m Sinne einer Antivalenz auswirken, nach wie vor zu einer Fehlschaltung führen.As with the arrangement according to German Offenlegungsschrift i 762 159, the second flip-flop 3 with its set and clear input S and R is connected to the complementary outputs E and D of the first flip-flop 2, which has a set and clear input A and B, respectively. 2§ or 2 "connected and the two flip-flops are similar in terms of their response behavior. The structure described so far, without the capacitors C or C 'and C" to be explained below, the following is achieved: For the flip-flop 2 and also for the Flip-flops 2 'and 2 "may function absile 1 function table 1 ABDE 0 0 | 1 1 (not allowed @@ 0 1 1 0 d O 0 1 1 1 | DE (as before) and function table 2 of the same type for flip-flop 3, function table 2 RSQ # O 0 1 1 (not permitted) O 1 1 0 1 0 0 1 1 | 1 | Q | # (as previously) are valid. Function table 3, function table 3 then applies to the entire multivibrator ABQ O 0 Q (as before) O 1 0 1 O 1 1 1 Q (as before) where the output signals of Q and Q are always complementary. The flip-flop circuit only changes its state of inputs if complementary signals are applied to the / A and B, and cannot be disturbed by equivalent signals of any kind. On the other hand, interference signals occurring on the lines leading to the r; er trigger circuit, which have an effect in the sense of antivalence, can still lead to incorrect switching.

Bei der Kippschaltung der erfindungsgemäßen Anordnung ist nun an die Ausgänge D und E des ersten Flipflops jeweils zumindest ein Kondensator so angeschlossen, daß hierdurch die Signal-Durchlaufzeit Td verlängert wird. Unter Td soll in diesem Zusammenhang die Zeitspanne zwischen dem Anlegen eines antivalenten Signalpaares an die Eingänge A und B und dem Auftreten des entsprechend geänderten Schaltzustandes an den Ausgängen Q und W verstanden werden.In the toggle switch of the arrangement according to the invention is now to the Outputs D and E of the first flip-flop each have at least one capacitor connected so that that this increases the signal transit time Td. Under Td should be in this Relationship between the time between creating a antivalent Signal pair to the inputs A and B and the occurrence of the changed accordingly The switching state at the outputs Q and W.

Durch die Verlängerung der Signal-Durchlaufzeit T d wird erreicht, daß zumindest ein Teil jener Störsignale, die sich im Sinne einer Antivalenz auswirken, die Kippstufe ebenfalls nicht mehr stören kann; namlich alle jene Störsignale, deren Dauer TSt kleiner ist als Td Sofern die für den betreffenden Anwendungsfall erforderliche Schaltgeschwindigkeit es gestattet, kann man deshalb in einer bevorzugten Ausführungsform der Erfindung durch entsprechende Bemessung der zusätze lichen Kapazität erreichen, daß die Signal-Durchlaufzeit größer wird als die Dauer der längsten in dem betreffenden System auftretenden Störsignale. Dann ist die Anordnung auch gegenüber allen Störsignalen, die sich im Sinne einer Antivalenz auswirken, sicher.By extending the signal transit time T d, it is achieved that at least some of those interfering signals that have an antivalence effect, the tilting stage can also no longer interfere; namely all those interfering signals whose Duration TSt is less than Td, provided that it is necessary for the application in question Switching speed allows it, you can therefore in a preferred embodiment achieve the invention by appropriately dimensioning the additional capacity, that the signal transit time is greater than the duration of the longest in the relevant Interfering signals occurring in the system. Then the arrangement is also against all interfering signals, which have an antivalence effect, of course.

Bei dem Ausführungsbeispiel der Figur 1 sind zwei Kondensatoren C' und C jeweils an den Ausgang D und E sowie an den Steuer eingang A bzw. B des betreffenden NAND-Gliedes 4 bzw. 5 angeschlossen. Vorteilhafter ist jedoch die Anbringung der Kondensatoren gemäß Figur 2, nämlich jeweils zwischen dem Ausgang und dem rückgekoppelten, in der Zeichnung nicht bezeichneten Eingang des NAND-Gliedes. Es ist leicht zu erkennen, daß hier die Kondensatoren CI und C" parallel legen und gemäß Figur 3 durch einen einzigen, die beiden Ausgänge D und E verbindenden Kondensator C ersetzt werden können. Die Flipflops 2' und 2" entsprechend den Figuren 2 und 3 sind somit hinsichtlich ihrer Eigenschaften identisch.In the embodiment of Figure 1, two capacitors C ' and C to the output D and E and to the control input A and B of the relevant NAND element 4 or 5 connected. However, it is more advantageous to attach the Capacitors according to Figure 2, namely between the output and the fed back, Input of the NAND gate, not shown in the drawing. It is easy to see that here the capacitors CI and C "put in parallel and according to Figure 3 by a single capacitor C connecting the two outputs D and E. can. The flip-flops 2 'and 2 "corresponding to Figures 2 and 3 are thus with respect to their properties are identical.

Die bevorzugte Ausführungsform nach Figur 3 hat insbesondere bei Verwendung von integrierten Schaltkreisen den Vorteil, daß für die äußere Beschaltung der aus den vier Verknüpfungsgliedern 4 bis 7 bestehenden Kippschaltung nur ein einziger Kondensator erforderlich ist. Darüberhinaus haben die Kippsfchaltungen 2' und 2" (Figuren 2 und 3) mit der kapazitiven Gegenkopplung auf de internen Eingänge der Verknüpfungsglieder und 5 unter anderem den weiteren Vorteil, daß die Wirkung der Kondensatoren C' und C" bzw. des Kondensators C von der Impedanz der an die Eingänge A und B angeschlossenen Signalquellen unabhängig ist.The preferred embodiment of Figure 3 has in particular when used integrated circuits have the advantage that for the external wiring of the the four logic elements 4 to 7 existing flip-flop circuit only a single one Condenser is required. In addition, the tilting circuits 2 'and 2 " (Figures 2 and 3) with the capacitive negative feedback on the internal inputs of the Linking elements and 5, among other things, the further advantage that the effect of the Capacitors C 'and C "or the capacitor C on the impedance of the inputs A and B connected signal sources is independent.

Ansprechverhalten der im Rahmen der Erfindung benutzten Enschaltung gegenüber den an die Eingänge A und B ange-@@ten Signalen ist aus der nachstehenden Funktionstabelle @ersichtlich. Es ist dort unterschieden zwischen Signalen einer Dauer von T< T d und solchen mit einer Dauer von T>Td. Ferner sind in allen Fällen Q und Q antivalent, so daß wie in der Tabelle 3 auch hier nur die Werte des Ausganges Q dargestellt zu werden brauchen: Funktionstabelle 4 A B Q T<Td T>T d d 0 0 Q Q O 1 Q 0 1 0 Q 1 1 1 Q Q Das Ausgangssignal Q ändert somit nur dann seinen Wert 1 wenn an die Eingänge A und B antivalente Signale gelegt werden, und auch dann nur, wenn deren Dauer T größer ist als die Signal-Durchlaufzeit Td. Ein grundsätzlich ähnliches Verhalten zeigt diese Kippschaltung gegenüber Störsignalen, die über andere als die zu den Eingängen A und B führenden Leitungen eindringen.The response behavior of the connection used in the context of the invention with respect to the signals applied to inputs A and B can be seen from the following table of functions. A distinction is made there between signals with a duration of T <T d and signals with a duration of T> Td. Furthermore, Q and Q are complementary in all cases, so that, as in Table 3, only the values of output Q need to be shown here: Function table 4 ABQ T <Td T> T dd 0 0 QQ O 1 Q 0 1 0 Q 1 1 1 QQ The output signal Q thus only changes its value 1 when complementary signals are applied to the inputs A and B, and then only when their duration T is greater than the signal transit time Td. This flip-flop shows a fundamentally similar behavior towards interference signals that penetrate via lines other than those leading to inputs A and B.

Figur 8 zeigt eine Möglichkeit, eine Kippschaltung nach Figur 3 mit NAND-Gliedern in handelsüblicher integrierter TTL-Schaltungstechnik zu verwirklichen. Hierbei sind einander entsprechende Anschlüsse bzw. Elemente jeweils mit den gleichen Bezugszeichen versehen wie in Figur 3. Ferner sind die NAND-Glieder 5, 6 und 7 gleich aufgebaut wie das im einzelnen dargestellte NAND-Glied 4.FIG. 8 shows one possibility of using a flip-flop circuit according to FIG Realize NAND elements in commercially available integrated TTL circuit technology. Connections or elements that correspond to one another are each provided with the same Reference numerals are provided as in FIG. 3. Furthermore, the NAND gates 5, 6 and 7 are identical constructed like the NAND element 4 shown in detail.

am NAND-Glied 4 zu ersehen, ist ein Eingangstransistor 8 mit zwei Emittern vorgesehen, deren Anschlüsse 9 und 10 die beiden Eingänge der NAND-Glieder bilden. Die Basis des "rensistors liegt über einen Widerstand 11 an einer Klemme 12, die an eine Speisespannung von + 5 V angeschlossen ist.The NAND gate 4 shows an input transistor 8 with two Provided emitters, the connections 9 and 10 of which are the two inputs of the NAND gates form. The base of the resistor is connected to a terminal via a resistor 11 12, which is connected to a supply voltage of + 5 V.

Der Kollektor des Transistors ist mit der Basis eines zweiten Transistors 13 verbunden, in dessen Kollektor-Emitter-Strom-@@@@is die Widerstände i4 und 15 liegen. Der Ausgang des AMD-Gliedes wird durch einen Transistor 16 gebildet, dessen Sellektor offen an eine Klemme 17 geführt ist. Das Bezugs-@1 ist an eine Klemme 18 gelegt.The collector of the transistor is connected to the base of a second transistor 13 connected, in whose collector-emitter current - @@@@ is the resistors i4 and 15 lie. The output of the AMD element is formed by a transistor 16, whose Sellektor is guided open to a terminal 17. The reference @ 1 is on a terminal 18 laid.

aus Figur 4 hervorgeht, sind innerhalb eines jeden der beiden durch die NAND-Glieder 4 und 5 bzw. 6 und 7 gebildeten Flipflops die Anschlüsse 10 jeweils intern mit den Ausgängen 17 des anderen NAND-Gliedes verbunden. Durch die Anschliisse 9 werden die Eingänge A und B bzw. R und S gebildet. Die Ausgänge 17 der NAND-Glieder 4 und 5 liegen über je einen Widerstand 19 von z.B. 10 kA an der Speisespannung. Die parallel zu den Widerständen 19 geschalteten Dioden 20 dienen zur Verhinderung von schädlichen Spannungsspitzen an den Eingängen 9 der NAND-Glieder 6 und 7.As can be seen from Figure 4, are through within each of the two the NAND gates 4 and 5 or 6 and 7 formed flip-flops the connections 10, respectively internally connected to the outputs 17 of the other NAND element. Through the connections 9 the inputs A and B or R and S are formed. The outputs 17 of the NAND gates 4 and 5 are each connected to the supply voltage via a resistor 19 of e.g. 10 kA. The diodes 20 connected in parallel with the resistors 19 serve to prevent this of harmful voltage peaks at the inputs 9 of the NAND gates 6 and 7.

Die die Ausgänge D und E des ersten Flipflops bildenden Ausgangs 17 der NAND-Glieder 4 und 5 sind im Sinne der rfindung durch einen Kondensator C von z.B. 0,1 µF verbunden. Die Ausgänge 17 der NAND-Glieder 6 und 7, die die Ausgänge Q und Q der Kippschaltung bilden, liegen über je einen Widerstand 21 von z.B. 1 k# an der Speisespannung.The output 17 forming the outputs D and E of the first flip-flop the NAND gates 4 and 5 are in the sense of the invention by a capacitor C of e.g. 0.1 µF connected. The outputs 17 of the NAND gates 6 and 7, which are the outputs Q and Q form the flip-flop circuit, each have a resistor 21 of e.g. 1 k # at the supply voltage.

Schließlich sind die die Eingänge R und S des zweiten Flipflops bildenden Anschlüsse 9 der NAND-Glieder 6 und 7 er je eine Diode 22 mit Normierungseingängen 23 und 24 N erbllnden .Finally, they are the inputs R and S of the second flip-flop Connections 9 of the NAND elements 6 and 7 each have a diode 22 with standardization inputs 23 and 24 N.

Die e Ausgangstransistoren 16 werden jeweils dann leitend, enn an beiden Eingängen 9 und 10 des betreffenden NAND-Gliedes ein der Betriebsspannung entsprechendes Potential, entsprechend einer binären Eins, anliegt. Dann liegt der Ausgang 17, entsprechend einer binären Null, an Bezugspotential. Wenn dagegen zumindest einer der Eingänge, entsprechend einer binären Null1 an Bezugspotential gelegt wird, wird die betreffende Basis-Emitter-Diode des Transistors 8 leitend und übernimmt den Basisstrom des Transistors 13, so daß dieser und der Ausgangstransistor 16 gesperrt werden.The e output transistors 16 are then each conductive when on both inputs 9 and 10 of the relevant NAND element of the operating voltage corresponding potential, corresponding to a binary one, is present. Then it lies Output 17, corresponding to a binary zero, at reference potential. If against it at least one of the entrances, corresponding to a binary zero1 at the reference potential is placed, the relevant base-emitter diode of the transistor 8 is conductive and takes over the base current of transistor 13, so that this and the output transistor 16 can be blocked.

Der betreffende Ausgang 17 liegt dann bei den das erste Flipflop, bildenden NAND-Gliedern 4 und 5 über den relativ hochohmigen Widerstand 19 an der Speisespannung. Das ist im Rahmen der Erfindung vorteilhaft, weil in die Zeitkonstante für die eweilige Umladung des Kondensators C, beim Wechsel des Schaitzustandes der Kippschaltung, der Wert dieses Widerstandes mit eingeht. Ausaähnlichen Erwägungen ist es von Vorteil, wenn das zweite Flipflop (3 in den Figuren 1 bis 33 aus Verknüpfungsgliedern besteht, deren Eingänge 9 beim Anliegen eines der Speisespannung entsprechenden Signals hochohmig sind. Das trifft bei den in Figur 4 dargestellten NAND-Gliedern 4 bis 7 ebenfalls zu.The relevant output 17 is then at the first flip-flop, forming NAND gates 4 and 5 via the relatively high resistance 19 on the Supply voltage. This is advantageous in the context of the invention, because it affects the time constant for the temporary reloading of the capacitor C when the switching state of the Toggle circuit, the value of this resistance is included. Similar considerations It is advantageous if the second flip-flop (3 in FIGS. 1 to 33 consists of logic elements exists whose inputs 9 when one of the supply voltage is applied Signals are high impedance. This applies to the NAND gates shown in FIG 4 to 7 are also closed.

Eine Anordnung gemäß der Erfindung kann wie in der Offenlgungsschrift 1 762 159 oder in der weiteren Offenlegungsschrift 1 937 568 so betrieben werden, daß die Kippschaltung ist als Leitungsempfänger für cine zweikanalige tJbertragungsstrecke dient, welche stets antivalente Steuersignale führt, Eine andere Anwendungsmöglichkeit für eine erfindungsgemäße Anordnung ist in Figur 5 gezeigt.An arrangement according to the invention can as in the Offenlgschrift 1 762 159 or in the further laid-open specification 1 937 568 are operated in such a way that that the flip-flop is used as a line receiver for a two-channel transmission link which always carries complementary control signals, Another possible application for an arrangement according to the invention is shown in FIG.

In Figur 5 wird die erfindungsgemäße Anordnung dazu verwendet, über je einen Verstärker 30 und 31 entweder eine Kupplung 32 oder eine Bremse 33 zu betätigen. Hierzu sind die Verstärker 30 und 31 an die Ausgänge Q und Q der Kippschaltung 1" angeschlossen. Eine Welle 34 kann durch die Kupplung 32.mit einer Antriebswelle 35 verbunden und durch die Bremse 33 auf Stillstand gebremst werden.In Figure 5, the inventive arrangement is used to over an amplifier 30 and 31 to actuate either a clutch 32 or a brake 33. For this purpose, amplifiers 30 and 31 are connected to outputs Q and Q of flip-flop 1 " connected. A shaft 34 can through the coupling 32.with a drive shaft 35 connected and braked by the brake 33 to a standstill.

Die beiden Eingänge A und B der Kippschaltung 1t' sind über je eine getrennt geführte Steuerleitung 36 bzw. 37 mit je einer Steuertaste 38 bzw. 39 verbunden, wobei an den beiden Eingängen im Ruhezustand äquivalente Signale und erst bei Betätigung einer der Steuertasten antivalente Signale anliegen.The two inputs A and B of the flip-flop 1t 'are each via one separately routed control line 36 or 37, each connected to a control button 38 or 39, with equivalent signals at the two inputs in the idle state and only when actuated complementary signals are present on one of the control buttons.

Beim Ausführungsbeispiel sind die beiden Eingänge A und B jiber je einen Widerstand 40 von z.B. 1 klL mit der Speisespannung verbunden1 so daß sie bei offener Steuertaste auf einem der Speisespannung entsprechenden Potential 1ieen. Durch das Schließen einer der beiden Steuertasten wird der betreffende Eingang A bzw. B mit dem Bezugspotential verbunden. Dann sind die an den Eingängen liegenden Signale antivalent und die Kippschaltung 1" ändert ihren Schaltzustand, sofern er nicht bereits den betreffenden Signalen entspricht.In the exemplary embodiment, the two inputs A and B are each a resistor 40 of e.g. 1 klL is connected to the supply voltage so that it when the control button is open at a potential corresponding to the supply voltage. By closing one of the two control buttons, the relevant input A or B connected to the reference potential. Then there are those at the entrances Signals complementary and the flip-flop 1 "changes its switching state if it does not already correspond to the signals in question.

In Figur 6 ist eine erfindungsgemäße Anordnung gezeigt, bei. der die Eingänge A und B der Kippschaltung 1" iiber je einen Impulsformer 41 bzw. 42 angesteuert werden. Bei Betatigung eines der Schalter 38 oder 39 gibt der betreffende Impulsformer 41 bzw. 42 ein impuisförmiges Signal auf die Steuerleitung 36 bzw. 37, wobei die Impulslänge größer ist als die durch die Anwendung des Kondensators C erzielte Signal-Durchlaufzeit Td der Kippschaltung 1".An arrangement according to the invention is shown in FIG. the the Inputs A and B of the multivibrator 1 "are controlled via a pulse shaper 41 and 42, respectively will. When one of the switches 38 or 39 is actuated, the relevant switch is there Pulse shaper 41 or 42 a pulse-shaped signal on the control line 36 or 37, the Pulse length is greater than the signal transit time achieved by using capacitor C. Td of the flip-flop 1 ".

Den Eingängen A und B der Kippschaltung entsprechend der erfindungsgemäßen Anordnung können in bekannter Weise Verkniipfungsglieder vorgeschaltet werden, durch die sogenannte Vorbereitungseingänge geschaffen werden1 die z.B. einen getakteten Betrieb ermöglichen.The inputs A and B of the flip-flop circuit according to the invention Arrangement can be connected upstream in a known manner by the so-called preparation inputs are created1 e.g. a clocked Enable operation.

Claims

1. Arrangement with a bistable multivibrator, in which according to the patent .... ... (patent application P 17 62 159.9) to the complementary outputs of one with a set and a clear input provided first flip-flops with respect to its Response behavior of the same type of second flip-flop with its sets and clear input is connected, characterized-1 that to the outputs of the first flip-flop at least one capacitor is connected in such a way that between the output and an input of each of the two cross-coupled inverting elements forming the flip-flop Amplifier an additional capacity is effective.

2. Arrangement according to claim i, characterized in that the capacitor or the capacitors are dimensioned in such a way that the signal transit time is increased as a result (Td) is greater than the duration (T) of the longest expected interference signal.

3. Arrangement according to claim 1 or 2, characterized in that the Connections of a capacitor (C) to the two outputs (C, D) of the first flip-flop (1 ") are connected.

4. Arrangement according to one of claims 1 to 3, characterized in that that each flip-flop consists of two cross-coupled binary signals implemented as a TTL circuit Links (4, 5; 6, 7) exist.

5. Arrangement according to claim 4, characterized in that the logic elements (4, 5, 6, 7) are NAND gates.

6 arrangement according to claim 4 or 5, characterized in that the Outputs of the logic elements (4, 5) of the first flip-flop (11 ') in that switching state, in which they are not connected to reference potential1 are high-resistance.

7. Arrangement according to claim 6, characterized in that the outputs the logic elements (4, 5) of the first flip-flop (1 ") through a transistor (16) are formed with an open collector and each output with one at the supply voltage lying resistor (i9) is connected.

8. Arrangement according to one of claims 2 to 7, characterized in that that the second flip-flop (3) consists of logic elements (6, 7) whose with the Outputs of the first flip-flop (1 ") connected inputs when one of the Supply voltage corresponding signal are high impedance.

9. Arrangement according to one of claims 1 to 8, characterized in that that the two inputs (A, B) of the flip-flop circuit (1; 1 '; 1 ") each have a control line (36, 37) are each connected to a control button (38 or 39), whereby Equivalent signals at the two inputs in the idle state and only when actuated complementary signals are present on one of the control buttons.

10. Arrangement according to claim 9, characterized in that the two Inputs of the toggle switch (1 ") via the relevant control button (38 or 39) with can be connected to the reference potential and, when the control button is open, to one of the supply voltage corresponding potential.

11. Arrangement according to one of claims 1 to 10, characterized in that that the toggle switch (1 ") is provided with normalizing inputs (23, 24).