DE1512518C3

DE1512518C3 - Binary logic circuit

Info

Publication number: DE1512518C3
Application number: DE19671512518
Authority: DE
Inventors: Franz Dr.-Ing.; Eisner Peter; 8000 München Jenik
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1967-06-22
Filing date: 1967-06-22
Publication date: 1976-03-04

Description

Die Erfindung bezieht sich auf Verknüpfungsschaltungen zur Verarbeitung binärer Signale, insbesondere auf Schaltkreise, die sich für die Herstellung in monolitischer Bauweise eignen und eine hohe Sicherheit gegen Störbeeinflussung bei geringer eigener Störerzeugung aufweisen.The invention relates to logic circuits for processing binary signals, in particular on circuits that are suitable for production in monolithic construction and a high level of security against interference with low own generation of interference.

Es ist bekannt, zur Verminderung der Störerzeugung die Ausgangsimpulse von Schaltkreisen so zu formen, daß ihre ansteigenden und abfallenden Flanken geradlinig und im Rahmen der zulässigen Schaltzeiten bzw. der erforderlichen Schaltgeschwindigkeit möglichst flach verlaufen. Die Ausgangsverstärkerstufen der Verknüpfungsschaltkreise werden daher mit einer kapazitiven Gegenkopplung versehen. Sobald die zu einer derartigen Verstärkerstufe gehörenden Transistoren in den Verstärkungsbereich getrieben werden, wirkt die Schaltung als Miller-Integrator. Die Flanken der Ausgangsimpulse werden dann weitgehend unabhängig von der Stromverstärkung der Transistoren und der Größe und Art der Belastung in definierter Weise abgeflacht (NTZ 18, Heft 12, Dez. 1965, Seiten 689 bis 692).It is known to reduce the generation of interference in the output pulses of circuits shape so that their rising and falling edges are straight and within the permissible switching times or the required switching speed as flat as possible. The output amplifier stages the logic circuits are therefore provided with a capacitive negative feedback. As soon as the transistors belonging to such an amplifier stage are driven into the amplification range the circuit acts as a Miller integrator. The edges of the output pulses are then largely regardless of the current gain of the transistors and the size and type of load flattened in a defined way (NTZ 18, issue 12, Dec. 1965, pages 689 to 692).

Es zeigt sich, daß Verknüpfungsschaltungen mit kapazitiv gegengekoppelten Ausgangsstufen auch eine hohe dynamische Störsicherheit haben. Unter dynamischer Störsicherheit wird hier die Sicherheit gegen die Einwirkungen kurzer Störimpulse, deren Dauer klein gegen die Integrationszeit des Miller-Integrators ist, verstanden. Für Störimpulse, die länger' als die Integrationszeit sind, gilt die statische Störsicherheit. Sie erreicht dann besonders günstige Werte, wennIt turns out that logic circuits with capacitive negative feedback output stages also have a high dynamic immunity to interference. The security is under dynamic interference immunity against the effects of short interference pulses, the duration of which is small compared to the integration time of the Miller integrator is understood. Static interference immunity applies to interference pulses that are longer than the integration time. It then reaches particularly favorable values when

a) der Signalhub, d. h. der Unterschied zwischen 'den Signalwerten, die den beiden binären Zu-a) the signal swing, d. H. the difference between 'the signal values that the two binary inputs

** ständen entsprechen, möglichst groß wird,** correspond to the stands, be as large as possible,

b) der Übergangsbereich, in dem eine Änderung des Eingangssignals eine Änderung des Ausgangssignals hervorruft, möglichst klein ist,b) the transition area in which a change in the input signal changes the output signal causes, is as small as possible,

c) .der Übergangsbereich möglichst genau beim halben Signalhub liegt.c) .the transition area as precisely as possible at half the signal swing.

Bei den bekannten Schaltungsanordnungen, die beispielsweise aus Eingangsstufen, in denen die gewünschten logischen Verknüpfungen vorgenommen werden, und aus zu Miller-Integratoren erweiterten Ausgangsstufen bestehen, werden letztere mit vollem Signalhub angesteuert, um eine starke Übersteuerung zu erzielen. Um eine bestimmte Flankendauer der Ausgangssignale zu erhalten, muß die Gegenkopplungskapazität verhältnismäßig groß gemacht werden. Derartige Schaltungsanordnungen eignen sich daher nur schlecht oder gar nicht zur Herstellung in integrierter Technik. Bei dieser Herstellungsweise, deren Bedeutung ständig zunimmt, werden Kapazitäten imIn the known circuit arrangements, for example, from input stages in which the desired logical connections are made and extended to Miller integrators If there are output stages, the latter are controlled with full signal swing to avoid strong overload to achieve. In order to obtain a certain edge duration of the output signals, the negative feedback capacitance must can be made relatively large. Such circuit arrangements are therefore suitable poorly or not at all for production in integrated technology. In this production method, whose Increases in importance, capacities are in

as allgemeinen durch Sperrschichtkapazitäten realisiert. Mit vertretbarem Aufwand lassen sich hierbei nur kleine Kapazitäten im Wert von mehreren Picofarad erzielen.As is generally realized by junction capacitances. With a reasonable effort, only small capacities worth several picofarads can be achieved achieve.

Es ist die Aufgabe der Erfindung, Maßnahmen vorzusehen, durch welche Verknüpfungsschaltungen unter Verwendung an sich bekannter Eingangs- und Ausgangsstufen so dimensioniert werden können, daß sie auch für die Herstellung in monolithischer Bauweise geeignet sind, insbesondere also nur kleine Gegenkopplungskapazitäten zur Erzeugung einer relativ großen Flankendauer erfordern.It is the object of the invention to provide measures by which logic circuits under Use of known input and output stages can be dimensioned so that they are also suitable for production in a monolithic design, so in particular only small negative feedback capacitances require to generate a relatively long edge duration.

Diese Aufgabe wird dadurch gelöst, daß bei einer Verknüpfungsschaltung zwischen Eingangsstufe und Ausgangsstufe eine Begrenzerstufe angeordnet ist, die den zur Steuerung der Ausgangsstufe verwendeten Spannungssprung (Integrationssprung) auf einen konstanten Wert begrenzt.This object is achieved in that in a logic circuit between the input stage and Output stage a limiter stage is arranged, which is used to control the output stage Voltage jump (integration jump) limited to a constant value.

Die Flankendauer des Integrationssprunges soll im Vergleich zur Flankendauer der Ausgangsimpulse vernachlässigbar klein sein. Das Niveau des Sprunges kann so festgelegt werden, daß die Ausgangsstufe ansteigende und abfallende Flanken von gleicher Dauer erzeugt.The edge duration of the integration jump should be compared to the edge duration of the output pulses be negligibly small. The level of the jump can be set so that the output level increases and falling edges of the same duration are generated.

Am einfachsten lassen sich derartige Spannungs-Sprünge durch Diodenbegrenzer herstellen. Obwohl hierbei der Spannungssprung dieselbe Steilheit wie das Eingangssignal besitzt, wird die Flankendauer des Spannungssprunges infolge der Begrenzung im allgemeinen genügend klein.The easiest way to produce such voltage jumps is through diode limiters. Even though here the voltage jump has the same steepness as the input signal, the edge duration of the The voltage jump due to the limitation is generally sufficiently small.

Eine erhebliche Versteilerung der Flanken der Spannungssprünge und damit nahezu eine völlige Unabhängigkeit von der Flankendauer der Eingangsimpulse wird durch Vorschalten eines Verstärkers, beispielsweise eines zweistufigen Emitterverstärkers vor den Diodenbegrenzer erreicht. Geeignete Spanhungssprünge mit kurzer, von der Form der Eingangsimpulse praktisch unabhängiger Flankendauer können auch durch den Einsatz von begrenzenden Verstärkern an Stelle der Diodenbegrenzer erzielt werden.A considerable steepening of the flanks of the voltage jumps and thus almost complete independence the edge duration of the input pulses is determined by connecting an amplifier, for example of a two-stage emitter amplifier before the diode limiter. Suitable voltage jumps with a short edge duration that is practically independent of the shape of the input pulses also achieved by using limiting amplifiers instead of diode limiters will.

Nachstehend wird die Erfindung an Hand von Ausführungsbeispielen in Verbindung mit der Zeichnung näher erläutert. Es zeigt:The invention is illustrated below on the basis of exemplary embodiments explained in more detail in connection with the drawing. It shows:

Fig. 1 die vollständige Schaltungsanordnung einer Verknüpfungsschaltung gemäß der Erfindung mit einem Diodenbegrenzer,Fig. 1 shows the complete circuit arrangement of a logic circuit according to the invention with a Diode limiter,

Fig. 2 a bis 2i einige weitere Ausführungsbeispiele von Diodenbegrenzern,2a to 2i show some further exemplary embodiments of diode limiters,

Fig. 3 ein weiteres Ausführungsbeispiel für eine Verknüpfungsschaltung mit einem Diodenbegrenzer,Fig. 3 shows a further embodiment for a Logic circuit with a diode limiter,

Fig. 4 eine Verknüpfungsschaltung mit einem dem Diodenbegrenzer vorgeschalteten zweistufigen Verstärker, 4 shows a logic circuit with a two-stage amplifier connected upstream of the diode limiter,

Fig. 5a bis 5c Ausführungsbeispiele von zweistufigen Verstärkern,5a to 5c exemplary embodiments of two-stage Amplifiers,

Fig. 6a bis 6η Diodenbegrenzer, die sich zusammen mit den Verstärkern nach den Fig. 5a bis 5c verwenden lassen,Fig. 6a to 6η diode limiters, which together with the amplifiers according to FIGS. 5a to 5c let use

Fig. 7 a bis 7 b eine Verknüpfungsschaltung mit einem begrenzenden Verstärker,Fig. 7 a to 7 b a logic circuit with a limiting amplifier,

Fi g. 8 bis 10 aus Verknüpfungsschaltungen gemäß der Erfindung aufgebaute Schaltungsanordnungen zur zeitlichen Beeinflussung von Impulsen.Fi g. 8 to 10 constructed from logic circuits according to the invention for circuit arrangements temporal influence of impulses.

Die Schaltungsanordnung nach Fig. 1 ist durch senkrechte strichpunktierte Linien in drei Abschnitte I bis III unterteilt. Die Eingangsstufe im Abschnitt I mit den Transistoren 1 und 2 dient zur logischen Verknüpfung der an den Klemmen 3 und 4 anliegenden Eingangssignale. Die Ansprechschwelle des Schaltkreises wird durch den Widerstand 5 in Verbindung mit dem nachfolgenden Schaltungsteil gebildet.The circuit arrangement of Fig. 1 is through vertical dash-dotted lines divided into three sections I to III. The entry level in the section I with transistors 1 and 2 is used to logically link the terminals 3 and 4 applied input signals. The response threshold of the circuit is determined by the resistor 5 in Connection with the subsequent circuit part formed.

Die dargestellte Eingangsstufe läßt sich in verschiedener Weise abwandeln oder durch andere bekannte Eingangsstufen ersetzen. Durch Parallelschalten weiterer Verknüpfungstransistoren zu den vorhandenen Transistoren kann die Anzahl der zu verknüpfenden Eingänge vergrößert werden. Es ist ferner bekannt, den Widerstand 5 zur Schwellenbildung durch eine Diode oder durch die Serienschaltung mehrerer Dioden zu ersetzen (deutsche Auslegeschrift 1233 436). An Stelle der Eingangstransistoren können auch Dioden für die logische Verknüpfung Verwendung finden (EEE-Circuit. Design Engineering, August 1956, Seite 42). Im Abschnitt HI der Fig. 1 ist als Beispiel eine im wesentlichen durch die deutsche Patentschrift 1039 570 bekannte Ausgangsschaltung dargestellt. Zwischen der Ausgangsklemme 6 und der Basis des ersten Transistors 7 der Ausgangsstufe ist eine Diode 8 so angeschaltet, daß ihre Polung von der Basis aus gesehen mit der Polung der Basis-Emitterstrecke des Transistors 7 übereinstimmt. Durch die Diode 8 wird eine kleine Integrationskapazität realisiert, die die Ausgangsstufe im Übergangsbereich zwischen den beiden möglichen Signalzuständen zum Miller-Integrator macht. Die Integrationszeitkonstante ist im wesentlichen durch die Sperrschicht-Kapazität der Diode 8 und durch die Parallelschaltung des Widerstandes 9 und des Eingangswiderstandes des Transistors 7 im Übergangsbereich gegeben. Im stationären Zustand wird die Ausgangsklemme 6 je nach dem herrschenden Steuerpotential niederohmig mit dem Bezugspotential 0 oder mit dem freien Pol. U_v der Versorgungsspannungsquelle verbunden.The input stage shown can be modified in various ways or replaced by other known input stages. The number of inputs to be linked can be increased by connecting further linking transistors in parallel with the existing transistors. It is also known to replace the resistor 5 for threshold formation by a diode or by connecting several diodes in series (German Auslegeschrift 1233 436). Instead of the input transistors, diodes can also be used for the logical connection (EEE Circuit. Design Engineering, August 1956, page 42). In section HI of FIG. 1, an output circuit known essentially from German patent specification 1039 570 is shown as an example. A diode 8 is connected between the output terminal 6 and the base of the first transistor 7 of the output stage so that its polarity, as seen from the base, corresponds to the polarity of the base-emitter path of the transistor 7. The diode 8 realizes a small integration capacitance which turns the output stage into a Miller integrator in the transition area between the two possible signal states. The integration time constant is essentially given by the junction capacitance of the diode 8 and by the parallel connection of the resistor 9 and the input resistance of the transistor 7 in the transition region. In the stationary state, the output terminal 6 has a low resistance to the reference potential 0 or to the free pole, depending on the prevailing control potential. U _{v connected to} the supply voltage source.

Der Abschnitt II der Schaltungsanordnung in Fig. 1.zeigt eine gemäß der Erfindung zwischen die Eingangsstufe I und die Ausgangsstufe III eingefügte Begrenzerstufe in Form eines Diodenbegrenzers. Der Verbindungspunkt mit der Eingangsstufe ist mit B bezeichnet, der Verbindungspunkt mit der Ausgangsstufe mit E. Section II of the circuit arrangement in FIG. 1 shows a limiter stage in the form of a diode limiter inserted between the input stage I and the output stage III according to the invention. The connection point with the input stage is marked with B , the connection point with the output stage with E.

Die Ausführung der Begrenzerstufe richtet sich hauptsächlich nach dem zur Aussteuerung der Ausgangsstufe erforderlichen Spannungssprung (Amplitude) und dem Niveau des Spannungssprunges. Der in Fig. 1 gezeigte Diodenbegrenzer mit zwei in Serie geschalteten Dioden 10 und 11 liefert Spannungssprünge von 2 Dioden-Durchlaßspannungen, d. h. zwischen V und etwa + 1,4 V gegen das Bezugspotential (bei Silizium als Halbleitermaterial), entsprechend der Ansprechschwelle der Ausgangsstufe von 1 Diodenspannung.The design of the limiter stage is mainly based on the voltage jump (amplitude) required to control the output stage and the level of the voltage jump. The diode limiter shown in Fig. 1 with two series-connected diodes 10 and 11 provides voltage jumps of 2 diode forward voltages, ie between V and about +1.4 V against the reference potential (with silicon as semiconductor material), corresponding to the response threshold of the output stage of 1 diode voltage.

Ein der Serienschaltung der Dioden 10 und 11 parallelgeschalteter Widerstand 12 verhindert, daß sich der als Quellwiderstand für die Steuerung der Ausgangsstufe wirkende Begrenzerwiderstand in zu weiten Grenzen ändert, was eine Krümmung der Flanken der Ausgangsimpulse zur Folge hätte.A resistor 12 connected in parallel to the series connection of the diodes 10 and 11 prevents each other to widen the limiter resistor acting as a source resistor for the control of the output stage Limits changes, which would result in a curvature of the edges of the output pulses.

Weitere Ausführungsbeispiele von Diodenbegrenzern, die an die Stelle des in Fig. 1 gezeigten Dioden-Further exemplary embodiments of diode limiters which take the place of the diode shown in FIG.

ao begrenzers gesetzt werden können, sind in Fig. 2a bis 2 c dargestellt. Die jeweiligen Verbindungspunkte zur Eingangs- und Ausgangsstufe sind wie in Fig. 1 mit B und E bezeichnet.ao limiter can be set are shown in Fig. 2a to 2c. The respective connection points to the input and output stage are designated by B and E as in FIG.

F i g. 2 a zeigt ein Ausführungsbeispiel, bei dem die untere Diode 13 auch im Ruhezustand, d. h. ohne daß von der Eingangsstufe her eine Spannung anliegt, durch ein Vorstrom auf einem Arbeitspunkt in Nähe ihres Kennlinienknicks eingestellt ist. Der auftretende Integrationssprung bewegt sich also zwischen einer Dioden-Durchlaßspannung und 2 Dioden-Durchlaßspannungen. F i g. 2 a shows an embodiment in which the lower diode 13 also in the idle state, d. H. without a voltage being applied from the input stage, is set by a bias current at an operating point near its curve break. The occurring The jump in integration thus moves between a diode forward voltage and 2 diode forward voltages.

Im Ausführungsbeispiel nach Fig. 2 b ist, vom Beispiel nach F i g. 1 ausgehend, die obere Diode durch einen Widerstand 14 ersetzt. Eine andere Gruppe von Diodenbegrenzern zur Erzeugung von Spannungssprüngen bis zur Größe von 3 Dioden-Durchlaßspannungen ist in F i g. 2 d bis 2 i gezeigt. Diese Begrenzer werden vorzugsweise dann eingesetzt, wenn der Schwellwert der Ausgangsstufe bei 2 Dioden-Durchlaßspannungen liegt. Ein Beispiel hierfür gibt Fig. 3, die wieder ein vollständiges Schaltbild einer Verknüpfungsschaltung enthält. Durch die Vorschaltung eines Transistors 15 vor die Ausgangsstufe nach Fi g. 1 wird die Ansprechschwelle erhöht. Dementsprechend müßte sich der Spannungssprung zur Ansteuerung zwischen dem hohen Wert von 3 Dioden-Durchlaßspannungen und dem tiefen Wert von einer Dioden-Durchlaßspannung gegen das Bezugspotential bewegen. In the embodiment according to FIG. 2 b is from the example according to FIG. 1, the upper diode is replaced by a resistor 14. Another group of Diode limiters for generating voltage jumps up to 3 diode forward voltages is in Fig. 2 d to 2 i shown. These limiters are preferably used when the The threshold value of the output stage is 2 diode forward voltages. An example of this is given in Fig. 3, which again contains a complete circuit diagram of a logic circuit. By adding a Transistor 15 before the output stage according to Fi g. 1 the response threshold is increased. Accordingly the voltage jump for control would have to be between the high value of 3 diode forward voltages and move the low value of a diode forward voltage towards the reference potential.

Tatsächlich liegen jedoch bei dem in F i g. 3 eingezeichneten Diodenbegrenzer (entsprechend F i g. 2 d) die beiden Spannungsniveaus im stationären Zustand einerseits bei 3 Dioden-Durchlaßspannungen gegen das Bezugspotential und andererseits beim Bezugspotential selbst. Berücksichtig man aber wiederum, daß die Begrenzerdioden beim hohen Steuerpotential niederohmig, beim niedrigen Steuerpotential dagegen hochohmig sind, so ergibt sich, daß bei geeigneter Bemessung des zur Serienschaltung der Dioden parallelen Widerstandes trotzdem einander völlig entsprechende ansteigende und abfallende Flanken der Ausgangssignale erzielt werden können.In fact, however, in the case of the FIG. 3 shown diode limiter (corresponding to Fig. 2 d) the two voltage levels in the steady state on the one hand with 3 diode forward voltages against the reference potential and, on the other hand, the reference potential itself the limiter diodes have a low resistance at a high control potential, but at a low control potential are high resistance, it follows that with a suitable dimensioning of the parallel to the series connection of the diodes Resistance nevertheless completely corresponding rising and falling edges of the Output signals can be achieved.

Die Ausführungsform von Diodenbegrenzern nach Fig. 2 e bis 2 i unterscheiden sich im wesentlichen von der Ausführungsform nachFig. 2dbzw. Fig. 3 durch die Höhe des niedrigen Potentials. An Hand der vorstehenden Erläuterungen lassen sich Einzelheiten aus der Zeichnung entnehmen.The embodiment of diode limiters according to FIGS. 2 e to 2 i differ essentially from the embodiment according toFig. 2d or Fig. 3 through the level of the low potential. Details can be found on the basis of the explanations given above refer to the drawing.

Bei den meisten der bisher behandelten, sowie bei weiteren im folgenden beschriebenen Ausführungsbeispielen sind besondere Anschlußpunkte D vorgesehen. Wenn bei monolitischer Bauweise mehrere Verknüpfungsschaltungen auf einer gemeinsamen Halbleiterplatte (Chip) sitzen, können jeweils die Dioden zwischen dem Anschlußpunkt D und dem Bezugspotential von allen gemeinsam benützt werden. Dadurch ergibt sich unter Umständen eine merkliche Ersparnis.In most of the exemplary embodiments discussed so far and in other exemplary embodiments described below, special connection points D are provided. If, in the case of a monolithic construction, several logic circuits sit on a common semiconductor plate (chip), the diodes between the connection point D and the reference potential can be shared by all of them. This may result in a noticeable saving.

Wie schon erwähnt, kann eine erhebliche Versteilerung des Integrationssprunges und damit dessen nahezu völlige Unabhängigkeit von der Flankendauer der Eingangsimpulse durch Vorschalten eines zweistufigen Emitterverstärkers vor den Diodenbegrenzer erreicht werden. Ein Ausführungsbeispiel einer Verknüpfungsschaltung mit einer derartigen Begrenzerstufe zeigt Fig. 4.As already mentioned, a considerable steepening of the integration leap and thus its almost Complete independence from the edge duration of the input pulses by connecting a two-stage Emitter amplifier can be achieved in front of the diode limiter. An embodiment of a logic circuit 4 shows such a limiter stage.

Als eine von mehreren möglichen Eingangsstufen wurde in Fig. 4 eine an sich bekannte Eingangsstufe gewählt, bei der die logische Verknüpfung der Eingangssignale mit einer Diodenkombination vorgenommen wird. Als Schwellenteil dient ein Transistor. Die Ausgangsstufe entspricht der Ausgangsstufe nach Fig. 3.An input stage known per se was shown in FIG. 4 as one of several possible input stages selected, in which the logical combination of the input signals is made with a diode combination will. A transistor serves as the threshold part. The output stage corresponds to the output stage after Fig. 3.

Die in Fig. 4 dargestellte Begrenzerstufe liefert in Abhängigkeit von der Kombination der Eingangssignale ein hohes Potential von 3 Dioden-Durchlaßspannungen und ein tiefes Potential von einer Dioden-Durchlaßspannung. In beiden Fällen ist der Ausgangswiderstand der Begrenzerstufe klein.The limiter stage shown in FIG. 4 delivers as a function of the combination of the input signals a high potential of 3 diode forward voltages and a low potential of one diode forward voltage. In both cases the output resistance of the limiter stage is small.

Sowohl der Verstärkerteil als auch der Begrenzerteil der Begrenzerstufe können vielfältig abgewandelt werden. In Fig. 5a ist der nach Fig. 4 verwendete Verstärkerteil der Begrenzerstufe nochmals abgebildet. Die Schnittstellen zum eigentlichen Begrenzerteil (Diodenbegrenzer) sind mit El, E2 und £3 bezeichnet. Dieselben Bezeichnungen sind in den F i g. 6 a bis 6 η enthalten, welche Diodenbegrenzer zeigen, die in Verbindung mit dem Verstärker nach F i g. 5 a eingesetzt werden können. Jeweils gleichbezeichnete Anschlußpunkte sind zu verbinden.Both the amplifier part and the limiter part of the limiter stage can be modified in many ways. The amplifier part of the limiter stage used according to FIG. 4 is shown again in FIG. 5a. The interfaces to the actual limiter part (diode limiter) are labeled El, E2 and £ 3. The same designations are used in FIGS. 6 a to 6 η contain, which show diode limiters, which in connection with the amplifier according to F i g. 5 a can be used. Connection points with the same names are to be connected.

Die verschiedenen Begrenzerstufen, die jeweils aus dem Verstärker nach Fig. 5 a und einem der Diodenbegrenzer nach F i g. 6 a bis 6 η zusammengesetzt sind, unterscheiden sich voneinander durch die Größe des Integrationsspninges und durch dessen Niveau. Weitere Kombinationsmöglichkeiten ergeben sich, wenn die bei den Diodenbegrenzern nach Fig. 6a bis 6η teilweise vorgesehenen Widerstände durch Dioden ersetzt werden.The various limiter stages, each consisting of the amplifier according to FIG. 5 a and one of the diode limiters according to FIG. 6 a to 6 η are composed, differ from each other by the size of the Integration spninges and by its level. Further possible combinations arise if those in the diode limiters according to Fig. 6a to 6η partially provided resistors are replaced by diodes.

An Stelle der Verstärkerstufe nach Fig. 5 a lassen sich auch die Verstärkerstufen nach F i g. 5 b oder 5 c mit den Diodenbegrenzern nach Fi g. 6 a bis 6 η kombinieren. Instead of the amplifier stage according to FIG. 5 a the amplifier stages according to FIG. 5 b or 5 c with the diode limiters according to Fi g. 6 a to 6 η combine.

Die Fi g. 7 a zeigt eine Verknüpfungsschaltung, bei der die Begrenzerstufe durch einen begrenzenden Verstärkertransistor 17 gebildet wird. Die Begrenzung wird durch die entsprechend niedrige Betriebsspannung dieses Transistors erreicht. Zur Stabilisierung dieser Betriebsspannung ist eine an sich bekannte Schaltungsanordnung nach Fig. 7b vorgesehen, die gegebenenfalls auch für mehrere Verknüpfungsschaltungen gemeinsam sein kann. Werden die jeweils mit den gleichen Bezugszeichen F und H des Begrenzerverstärkers nach Fig. 7a und der Stabilisierungseinrichtung nach Fig. 7b bezeichneten Punkte miteinander verbunden, so ergibt sich, wie unmittelbar aus der Zeichnung zu ersehen ist, ein tiefes Ausgangspotential der Begrenzerstufe von einer Dioden-Durchlaßspannung und ein hohes Potential von 3 Dioden-Durchlaßspannungen (4 Dioden in Serie minus 1 Basis-Emitter-Strecke des Transistors 15). Infolge des in der gemeinsamen Emitterzuleitung für die Transistoren 16 und 17 liegenden Durchlaßwiderstandes der Diode zwischen Punkt F und dem Bezugspotential ergibt sich in der Begrenzerstufe neben einer geringenThe Fi g. 7 a shows a logic circuit in which the limiter stage is formed by a limiting amplifier transistor 17. The limitation is achieved by the correspondingly low operating voltage of this transistor. To stabilize this operating voltage, a circuit arrangement according to FIG. 7b, known per se, is provided which, if necessary, can also be common to several logic circuits. If the points designated by the same reference numerals F and H of the limiter amplifier according to FIG. 7a and the stabilization device according to FIG. Forward voltage and a high potential of 3 diode forward voltages (4 diodes in series minus 1 base-emitter path of transistor 15). As a result of the forward resistance of the diode between point F and the reference potential in the common emitter lead for the transistors 16 and 17, this results in a low resistance in the limiter stage

ίο Hysterese ein Kippverhalten. Dies trägt wesentlich zur Versteilerung des Spannungssprunges bei.ίο hysteresis a tilting behavior. This contributes significantly to Steepening of the voltage jump at.

Nachdem die Schaltungsanordnungen nach F i g. 4 einschließlich ihrer Varianten nach den Fig. 5 und 6 und insbesondere nach Fig. 7 Integrationssprünge erzeugen, deren Flankendauer von der Flankendauer der Eingangsimpulse praktisch völlig unabhängig ist, eignen sie sich in besonderer Weise auch für den Aufbau von Einrichtungen, mit denen Impulse verzögert oder in ihrer Dauer verändert werden können. HierzuAfter the circuit arrangements according to FIG. 4 including their variants according to FIGS. 5 and 6 and in particular according to FIG. 7 generate integration jumps, the edge duration of which depends on the edge duration the input impulses is practically completely independent, they are particularly suitable for the construction of devices with which impulses can be delayed or changed in their duration. For this

ao ist es zweckmäßig, jeweils den Basisanschluß des ersten Transistors der Ausgangsstufe, der zugleich einer der Anschlußpunkte der Integrationskapazität ist, auf eine äußere Klemme Z herauszuführen. (Anschluß Z in Fig. 7 a). Zwischen diese Klemme Z und die Ausgangsklemme 6 kann dann parallel zur inneren Integrationskapazität eine Kapazität C geschaltet werden, mit der sich die Flankendauer über das gewöhnliche Maß hinaus verlängern läßt.ao it is expedient to lead the base connection of the first transistor of the output stage, which is at the same time one of the connection points of the integration capacitance, to an external terminal Z. (Connection Z in Fig. 7 a). Between this terminal Z and the output terminal 6, a capacitance C can then be connected in parallel with the internal integration capacitance, with which the edge duration can be extended beyond the usual extent.

An Hand der F i g. 8 bis 10 sollen im folgenden einige Ausführungsbeispiele von Zeitschaltungen beschrieben werden. Die zur Darstellung der Verknüpfungsschaltungen in den Fig. 8 bis 10 verwendeten Symbole gelten unter der Voraussetzung, daß dem Binärzeichen »1« das höhere (positive) Signalpotential und dem Binärzeichen »0« das tiefere Signalpotential zugeordnet ist.On the basis of FIG. 8 to 10 are intended to describe some exemplary embodiments of timing circuits in the following will. Those used to represent the logic circuits in FIGS. 8-10 Symbols apply provided that the binary sign "1" has the higher (positive) signal potential and the lower signal potential is assigned to the binary sign "0".

Die Fig. 8 zeigt eine Serienschaltung von zwei Verknüpfungsschaltungen zur Verzögerung von Signalen. Durch die zusätzliche Kapazität C an der ersten Schaltung wird die Flankendauer des Ausgangssignals dieser Schaltung verlängert und damit der Zeitpunkt hinausgeschoben, in dem die zweite Schaltung anspricht. Die zweite Schaltung regeneriert die Signalflanke wieder.8 shows a series connection of two logic circuits for delaying signals. Due to the additional capacitance C on the first circuit, the edge duration of the output signal of this circuit is lengthened and thus the point in time at which the second circuit responds is postponed. The second circuit regenerates the signal edge again.

Eine Anordnung zur Erzeugung von Impulsen definierter Dauer ist in F i g. 9 gezeigt. Das Eingangssignal liegt gleichzeitig am Eingang des ersten Schaltkreises und an einem der Eingänge des zweiten Schaltkreises an. Im Ruhezustand sei das Signalpotential hoch. Das Potential am Ausgang des zweiten Schaltkreises ist somit tief. Ein Umschlag des Eingangssignals bewirkt einen Anstieg des Ausgangssignals auf den oberen Wert. Nach einer bestimmten, durch die Flankendauer des ersten Schaltkreises gegebenen Verzögerungszeit wird der zweite Schaltkreis wieder gesperrt.An arrangement for generating pulses of defined duration is shown in FIG. 9 shown. The input signal is at the same time at the input of the first circuit and at one of the inputs of the second circuit on. In the idle state, the signal potential is high. The potential at the output of the second circuit is thus deep. A change in the input signal causes the output signal to rise to the upper one Worth. After a certain delay time given by the edge duration of the first circuit the second circuit is blocked again.

Die Dauer der Ausgangsimpulse kann höchstens gleich der kürzesten Zeitdauer gemacht werden, in der das Eingangssignal den Wert »0« annimmt. 'The duration of the output pulses can at most be made equal to the shortest duration in which the input signal takes on the value »0«. '

Eine weitere Anordnung zur Erzeugung von Impulsen definierter Dauer ist in Fig. 10 gezeigt. Im Anfangszustand möge an beiden Eingängen des ersten Schaltkreises ein »O«-Signal anliegen. Infolge der doppelten Inversion führt auch der Ausgang des dritten Schaltkreisesein »0«. Ein »1 «-Impuls am Eingang des ersten Schaltkreises setzt sich auf den Ausgang des dritten Schaltkreises durch. Die Rückführung auf den zweiten Eingang des ersten Schaltkreises bewirkt die Aufrechterhaltung dieses Zustandes, auch wennAnother arrangement for generating pulses of defined duration is shown in FIG. in the Let the initial state be an "O" signal at both inputs of the first circuit. As a result of double inversion, the output of the third circuit also leads to a "0". A "1" pulse at the input of the first circuit asserts itself on the output of the third circuit. The return to the second input of the first circuit maintains this state, even if

der Eingangsimpuls bereits zu Ende ist. Nach der eingestellten Verzögerungszeit geht jedoch der Ausgang des zweiten Schaltkreises in den »1 «-Zustand über und sperrt wie bei der Anordnung nach Fig. 9 den dritten Schaltkreis. Die Dauer der Eingangsimpulsethe input pulse has already ended. After the set delay time, however, the output goes off of the second circuit in the "1" state and blocks as in the arrangement of FIG third circuit. The duration of the input pulses

ist beliebig, jedoch muß er mindestens so lange als die Paarlaufzeit über zwei Schaltkreise ohne zusätzliche Verlängerung der Flankendauer, d. h. etwa länger als die Integrationszeit des ersten bzw. dritten Schaltkreises sein.is arbitrary, but it must be at least as long as the pair running time over two circuits without additional Extension of the edge duration, d. H. about longer than the integration time of the first or third circuit being.

Hierzu 5 Blatt ZeichnungenIn addition 5 sheets of drawings

609 610/415609 610/415

Claims

Patent claims:

1. Binary logic circuit, especially for building in monolithic design, with an input stage for the logical combination of binary input signals and an output stage in the manner of the Miller integrator for the formation of output signals with linearly increasing signals or falling edges of a certain duration, characterized in that between Input stage and output stage a limiter stage is arranged, which is used to control the voltage jump used in the output stage (integration jump) to a constant value limited.

2. Linking circuit according to claim 1, characterized in that the limiter stage consists of diodes connected in series and the applied signal to the sum of the forward voltages these diodes is limited (diode limiter).

3. Linking circuit according to claim 1, characterized in that the limiter stage consists of a two-stage emitter amplifier with a downstream diode limiter.

4. logic circuit according to claim 1, characterized in that the limiter stage consists of a limiting amplifier whose supply voltage is the one to be achieved Voltage jump corresponds.