DE212021000482U1 - Leistungshalbleitermodul - Google Patents

Leistungshalbleitermodul Download PDF

Info

Publication number
DE212021000482U1
DE212021000482U1 DE212021000482.2U DE212021000482U DE212021000482U1 DE 212021000482 U1 DE212021000482 U1 DE 212021000482U1 DE 212021000482 U DE212021000482 U DE 212021000482U DE 212021000482 U1 DE212021000482 U1 DE 212021000482U1
Authority
DE
Germany
Prior art keywords
power semiconductor
conductive
semiconductor devices
spacer layer
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE212021000482.2U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of DE212021000482U1 publication Critical patent/DE212021000482U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Leistungshalbleitermodul (20), das Folgendes umfasst:
wenigstens eine leitfähige Basis (2),
wenigstens einen leitfähigen oberen Teil (6), und
wenigstens zwei Leistungshalbleitervorrichtungen (3), die zwischen der wenigstens einen leitfähigen Basis (2) und dem wenigstens einen leitfähigen oberen Teil (6) angeordnet sind, wobei die Halbleitervorrichtungen (3) jeweils für einen Strom von wenigstens 1 A und/oder für eine Spannung von wenigstens 50 V konfiguriert sind,
eine isolierende Abstandshalterschicht (4), die auf den Leistungshalbleitervorrichtungen (3) und wenigstens teilweise zwischen der wenigstens einen leitfähigen Basis (2) und dem wenigstens einen leitfähigen oberen Teil (6) angeordnet ist,
wenigstens zwei Vertikalverbindungselemente (5), die von den Leistungshalbleitervorrichtungen (3) durch die Abstandshalterschicht (4) verlaufen und den wenigstens einen leitfähigen oberen Teil (6) leitfähig mit jeder der Leistungshalbleitervorrichtungen (3) verbinden,
wobei die Abstandshalterschicht (4) und die Vertikalverbindungselemente (5) zum Kompensieren von Höhenunterschieden der Leistungshalbleitervorrichtungen (3) konfiguriert sind.

Description

  • Die Erfindung betrifft ein Leistungshalbleitermodul. Zudem wird ein Leistungshalbleiterstapel bereitgestellt.
  • Die Dokumente US 9,648,722 B2 und US 9,681,558 B2 Verweisen auf Leistungshalbleiterkomponenten, die eingebettete Halbleiterchips umfassen.
  • Die Dokumente DE 10 2016 125 657 A1 , EP 1 672 692 A1 , US 2011/0266665 A1 , US 2013/0146991 A1 , US 2010/0038774 A1 , US 2016/0111554 A1 und GB 1 353 602 A betreffen Halbleiterbauteile.
  • Daher ist ein zu lösendes Problem das Bereitstellen eines Leistungshalbleitermoduls und eines Leistungshalbleiterstapels, die effizient elektrisch verbunden werden können.
  • Dieses Ziel wird unter anderem durch das Leistungshalbleitermodul und durch den Leistungshalbleiterstapel, wie in den unabhängigen Ansprüchen definiert, erreicht. Beispielhafte weitere Ausführungsformen sind in den abhängigen Ansprüchen ausführlich beschrieben.
  • Zum Beispiel umfasst das Leistungshalbleitermodul mehrere Halbleiterchips zwischen einer leitfähigen Basis und einem leitfähigen oberen Teil. Eine Abstandshalterschicht mit Vertikalverbindungselementen befindet sich auch zwischen der leitfähigen Basis und dem leitfähigen oberen Teil und mittels der Abstandshalterschicht können unterschiedliche Dicken der Halbleitervorrichtungen aufgrund von Herstellungstoleranzen kompensiert werden, so dass das gesamte Leistungshalbleitermodul von einer planparallelen Art sein kann.
  • Bei wenigstens einer Ausführungsform umfasst das Leistungshalbleitermodul Folgendes:
    • wenigstens eine leitfähige Basis, die ein erster Leiterrahmen sein kann,
    • wenigstens zwei Leistungshalbleitervorrichtungen, die leitfähig auf der leitfähigen Basis angeordnet sind, wobei die Halbleitervorrichtungen jeweils für einen Strom von wenigstens 1 A und/oder für eine Spannung von wenigstens 50 V konfiguriert sind,
    • eine isolierende Abstandshalterschicht, die auf den wenigstens zwei Leistungshalbleitervorrichtungen und auf der wenigstens einen Basis angeordnet ist, wobei mögliche Höhenunterschiede der wenigstens zwei Leistungshalbleitervorrichtungen kompensiert werden,
    • einen leitfähigen oberen Teil, der ein zweiter Leiterrahmen sein kann und der auf einer Seite der Abstandshalterschicht fern von der leitfähigen Basis angeordnet ist, und
    • wenigstens zwei Vertikalverbindungselemente, die von den Leistungshalbleitervorrichtungen durch die Abstandshalterschicht verlaufen und den leitfähigen oberen Leiterrahmen leitfähig mit jeder der wenigstens zwei Leistungshalbleitervorrichtung verbinden, so dass die Abstandshalterschicht und die Vertikalverbindungselemente zusammen zum Kompensieren von Höhenunterschieden der Leistungshalbleitervorrichtungen konfiguriert sind.
  • Leistungselektronikanwendungen für Hochspannungsgleichstromübertragung, HGÜ, und/oder flexible Drehstromübertragungssysteme, FACTs (Flexible Alternating Current Transmission Systems), und Hochleistungs-Mittelspannung- bzw. Hochleistungs-MV-Ansteuerungen erfordern diskrete Leistungshalbleiterkomponenten und -module mit hoher Strombelastbarkeit, die in einer Reihenverbindung arbeiten und die in Presspack-Stapeln oder -ventilen angeordnet sein können. Im Gegensatz zu industriellen Leistungsmodulen weisen diese Presspack-Module keine isolierten Leistungsanschlüsse auf, sondern stellen einen vertikalen Stromfluss durch das Modulgehäuse von einer Oberseiten- zu einer Rückseitenelektrode bereit.
  • Die Presspack-Modulgehäuse werden einerseits als starre Presspack-Module basierend auf parallelen Bipolartransistoren mit isoliertem Gate, IGBTs, bereitgestellt, die von der Oberseite über eine federlose Baugruppe kontaktiert werden und oft irgendwelche Puffer für mechanische Spannung oder elastische Merkmale beinhalten, um Höhentoleranzen der Halbleitervorrichtungen zu berücksichtigen. Andererseits kann es federgestützte Ansätze basierend auf einem mechanischen federgestützten Press-Kit geben, das einen zuverlässigen Oberseitenkontakt sicherstellt.
  • Jedoch weisen starre Presspacks ein Problem einer gleichmäßigen Druckverteilung über eine große Anzahl paralleler Halbleitervorrichtungen hinweg auf. Dieses Problem tritt auf, weil Halbleitervorrichtungshöhen und Halbleitervorrichtungslöt-/-montagetoleranzen nicht klein genug gehalten werden können, um einen homogenen Druckkontakt zu ermöglichen. Das Hinzufügen eines Puffers für mechanische Spannung und leitfähiger Membranen sind zur Kompensation erforderlich. Folglich würde eine solche Presspack-Modulbaugruppe kompliziert und teuer werden, viele trockene Kontakte einschließen und würde auch hinsichtlich der Strombelastbarkeit beschränkt sein.
  • Federgestützte Presspacks weisen ein Kostenproblem auf, da jede Halbleitervorrichtung ein eigenes Press-Kit basierend auf einigen Tellerfedern, eine Stromüberbrückung, Puffer für mechanische Spannung und Stützrahmen zum Ausrichten der Federn an den Halbleitervorrichtungen erfordert. Außerdem ist aufgrund der Federkonstruktion darauf ein Wärmetransfer auf hauptsächlich einseitige Kühlung über lediglich die Rückseite der Leistungshalbleiter beschränkt.
  • Schließlich sind beide dieser Modultypen nicht für zukünftige Hochleistung-Presspacks auf Basis von Siliciumcarbid, kurz SiC, oder einem anderen Material mit breiter Bandlücke geeignet, die Parallelisieren von Dutzenden kleiner SiC-Halbleitervorrichtungen erfordern, was entweder zu zu vielen Federn oder zu zu vielen starren Kontakten mit geringer Toleranz in parallel führen würde.
  • Das hier beschriebene Leistungshalbleitermodul wendet im Grunde eine Mehrfachchipeinbettung zum Realisieren eines höhentoleranzkorrigierten Moduls mit großer Größe und niedrigem Profil, zum Beispiel eines Presspackmoduls, mit gleichmäßiger Druckverteilung an, das sandwichartig zwischen einer leitfähigen Basisplatte und einer leitfähigen oberen Platte, die zum Beispiel als Kühler wirken, eingeschlossen sein kann. Obwohl für klassische PCB-Einbettung eine Rückseitenlaminierung der leitfähigen Basis, zum Beispiel einer isolierten Cu-Basisschicht, angewandt wird, kann ein solcher Schritt für das hier beschriebene Leistungshalbleitermodul weggelassen werden und kann möglicherweise nur eine Oberseitenlaminierung des Basisleiterrahmens mit der Abstandshalterschicht durchgeführt werden, gefolgt von einer Bildung der wenigstens zwei Vertikalverbindungselemente durch die Abstandshalterschicht hindurch zum elektrischen Verbinden der Leistungshalbleitervorrichtungen. Aufgrund der Abstandshalterschicht können Höhenunterschiede der Leistungshalbleitervorrichtungen, zum Beispiel zwischen elektrischen Kontakten/Elektroden der Leistungshalbleitervorrichtungen, kompensiert werden, wodurch Tellerfedern oder dergleichen vermieden werden, was zu einem viel einfacheren und günstigeren Aufbau führt, der die zuvor beschriebenen Probleme einer ungleichmäßigen Druckverteilung überwindet.
  • Das Leistungshalbleitermodul kann die leitfähige Basisplatte und die leitfähige obere Platte umfassen, wodurch die leitfähige Basis auf der Basisplatte angeordnet wird und die leitfähige obere Platte leitfähig auf dem leitfähigen oberen Teil angeordnet wird. Die leitfähige Basis kann leitfähig auf der Basisplatte angeordnet sein. Die obere Platte und/oder die Basisplatte kann deckungsgleich mit der wenigstens einen leitfähigen Basis und/oder mit dem wenigstens einen leitfähigen oberen Teil sein.
  • Der leitfähige obere Teil kann als ein Stück mit der oberen Platte gebildet werden. Der leitfähige obere Teil kann als eine obere Schicht, als eine plattierte oder anderweitig abgeschiedene Schicht, zum Beispiel als ein Metall oder eine anderweitige leitfähige Schicht, und/oder als ein Polstück bereitgestellt werden. Die untere Seite von Leistungshalbleitervorrichtungen kann elektrisch und/oder thermisch mit der leitfähigen Basis kontaktiert sein, während die untere Seite der Leistungshalbleitervorrichtungen elektrisch und/oder thermisch mit den wenigstens zwei Vertikalverbindungselementen kontaktiert sein kann.
  • Der leitfähige obere Teil und/oder die leitfähige Basis können als eine Metalllage oder -platte bereitgestellt werden und/oder elektrische Kontaktelemente umfassen. Die leitfähige Basis kann direkt, ohne Spalt und/oder auf eine berührende Weise an den Leistungshalbleitervorrichtungen, der Isolationsschicht und/oder der Abstandshalterschicht zum Beispiel durch Bonden, wie Löten, Sintern, Kleben oder dergleichen, angebracht werden. Der leitfähige obere Teil kann direkt, ohne Spalt und/oder auf eine berührende Weise an der oberen Platte, der Abstandshalterschicht und/oder den wenigstens zwei Vertikalverbindungselementen zum Beispiel durch Bonden oder dergleichen angebracht werden.
  • Die wenigstens zwei Vertikalverbindungselemente können als Vias, Vertical Interconnection Access (Vertikaldurchkontaktierung), oder als Metalleinsätze, wie etwa zum Beispiel Pfosten, Bondabstandshalter und dergleichen, und/oder als elektrische Verbindungen zwischen dem leitfähigen oberen Teil zu jeder der wenigstens zwei Leistungshalbleitervorrichtungen bereitgestellt werden. Die wenigstens zwei Vertikalverbindungselemente können durch zuerst Bohren in die Abstandshalterschicht und danach Einfügen der wenigstens zwei Vertikalverbindungselemente in jeweilige Bohrungen eingefügt werden, bis eine obere Seite der jeweiligen Leistungshalbleitervorrichtung erreicht wird, wodurch jede Leistungshalbleitervorrichtung homogen kontaktiert wird.
  • Eine Tiefe des Vertikalverbindungselements, zum Beispiel eine Oberseitenabstandshalterschichtdicke, kann optimiert werden, um eine ausreichende dielektrische Isolationsentfernung von dem Leistungshalbleiteroberseitenrand zu der oberen Platte zu erhalten. Falls eine Standardrohmaterialschicht für die Abstandshalterschicht nicht dick genug ist, kann zum Beispiel eine Mehrschichtlaminierung aus mehreren laminierten Schichten als die Abstandshalterschicht angewandt werden. Zum Beispiel kann in einem eingebetteten Leistungshalbleitermodul mit einer Leistungsklasse von 1,2 kV eine Tiefe von 0,1 mm verwendet werden. Als ein Beispiel kann, wenn die Isolationsentfernungen linear skaliert werden, eine Tiefe von etwa 0,4 bis 0,5 mm für Leistungshalbleitervorrichtungen mit einer Leistungsklasse von 5,2 kV erforderlich sein.
  • Eine solche Verbindungselementbildung kann entweder durch Laserbohren oder mechanisches Bohren erfolgen. Verbindungselemente mit großem Durchmesser können vorhergesehen werden, welche eine hohe Strombelastbarkeit und einen exzellenten thermischen Puffer für Überlastbedingungen, wie etwa einen verbesserten SOA, Safe Operating Area (sicherer Arbeitsbereich), bereitstellen. Die Vertikalverbindungselemente können Cu umfassen.
  • Die Abstandshalterschicht kann aus Prepreg-Materialien, wie bei der Halbleiterkapselung verwendet, mit einem Füllstoff und einer Matrix gefertigt sein. Das Füllstoffmaterial kann ein Fasermaterial, wie Glasfaser, Cellulosefaser, Baumwollfaser, sein. Typische Matrixmaterialien können Epoxidharz, Phenolharz, Polyester sein. Zum Beispiel kann die Abstandshalterschicht ein Prepreg sein, das aus FR-2 (Phenolharzmatrix mit Baumwollpapierfüllstoff), FR-3 (Epoxidharzmatrix mit Baumwollpapierfüllstoff), FR-4 (Epoxidharzmatrix mit Glasgewebefüllstoff), FR-6 (Polyestermatrix mit mattem Glasfüllstoff), G-10 (Epoxidharz mit Glasgewebefüllstoff), CEM-2 (Epoxidharz mit Glasgewebefüllstoff), CEM-3 (Epoxidharz mit Glasvliesfüllstoff), CEM-4 (Epoxidharzmatrix mit Glasgewebefüllstoff), CEM-5 (Polyestermatrix mit Glasgewebefüllstoff) gefertigt ist. Außerdem können Materialien, die für Flexschichten in Hybridflexleiterplattensubstraten verwendet werden, wie eine Polyimidfilmschicht, für die Abstandshalterschicht verwendet werden.
  • Prepreg bedeutet „vorimprägnierte“ (pre-impregnated) Verbundfasern, wobei ein duroplastisches Polymermatrixmaterial, wie etwa Epoxid, oder ein thermoplastisches Harz bereits vorhanden ist. Die enthaltenen Fasern nehmen oft die Form eines Gewebes an und die Matrix wird verwendet, um sie während der Herstellung aneinander und an andere Komponenten zu bonden. Die duroplastische Matrix wird zuerst nur partiell ausgehärtet, um eine einfache Handhabung zu ermöglichen; dieses Material kann eine kalte Lagerung erfordern, um eine vollständige Aushärtung zu verhindern. Eine vollständige Polymerisation und/oder Aushärtung erfolgt nach der Applikation des Prepreg. Daher werden Verbundstrukturen, die aus Prepregs aufgebaut sind, größtenteils einen Ofen oder einen Autoklav zum Aushärten erfordern. Prepreg ermöglicht, dass die Fasern auf einer flachen bearbeitbaren Oberfläche, oder vielmehr in einem industriellen Prozess, imprägniert werden und dann später die imprägnierten Fasern zu einer Form gebildet werden, was sich für den Heißinjektionsprozess als problematisch erweisen könnte.
  • Die Abstandshalterschicht kann auch als eine Leiterplatte, PCB (Printed Circuit Board), zum Beispiel als ein Kunststoffmaterial oder ein Kunststoff/Faser-Verbund, wie für Substrate von Leiterplatten verwendet, bereitgestellt werden. Dementsprechend kann die Abstandshalterschicht die Leistungshalbleitervorrichtungen von einer oberen Seite einbetten. Das Verwenden eines solchen Ansatzes könnte eine Anwendung von Unterfüllungsmaterialien erfordern, um ein Isolationssystem ohne Lücken zu realisieren. Alternativ zu einer solchen Einbettung können die Leistungshalbleitervorrichtungen durch Spritzpressen oder Formpressen mit Epoxidgussmassematerialien eingebettet werden, die eine bessere Feuchtigkeitsbeständigkeit und Temperaturwiderstandsfähigkeit bieten.
  • Die Abstandshalterschicht kann Umverteilungsschichten umfassen, die zum Beispiel durch Dünnfilmdielektrika und Elektroplattierung aufgebracht werden.
  • Die Abstandshalterschicht kann auch eine konforme Parylenbeschichtung umfassen. Parylen kann zum Beispiel in großem Maßstab aufgedampft werden und stellt eine konforme Beschichtung sicher.
  • Des Weiteren könnte eine Einbettung von Niedertemperatur-Einbrand-Keramiken, wie etwa Aluminiumoxid, oder Sputtern von SiO2 oder anderer anorganischer Dielektrika zum Realisieren der Abstandshalterschicht erfolgen, da vorteilhafterweise eine höhere Wärmeleitfähigkeit bereitgestellt wird, so dass die Chiptemperatur im Betrieb reduziert wird. Diese Verfahren würden vorteilhafterweise die Erfordernis von Unterfüllungsmaterialien und zusätzlichem Herstellungsschritten vermeiden.
  • Gemäß einer beispielhaften Implementierung werden die wenigstens zwei Leistungshalbleitervorrichtungen teilweise oder vollständig in vorgefertigte Hohlräumen der leitfähigen Basis gebondet und/oder gesintert, was den Oberseitenlaminierungsschritt erleichtern kann.
  • Die wenigstens zwei Leistungshalbleitervorrichtungen können als Si-, Leistungshalbleiterchips mit breiter Bandlücke, wie etwa SiC-, GaN- oder andere Leistungshalbleiterchips, bereitgestellt werden.
  • Die Leistungshalbleitervorrichtungen können mit einer Metallisierung, wie einer Cu-Metallisierung obenauf und einer Al-Metallisierung auf den unteren Seiten, versehen werden. Die oberen und gegenüberliegenden, unteren Seiten können als elektrische Kontakte/Elektroden, zum Beispiel als Emitter und Kollektor oder umgekehrt, bereitgestellt werden. Die unteren Seiten können eine bondfähige Metallisierung umfassen. Auf eine solche Weise können die oberen und gegenüberliegenden, unteren Seiten die leitfähige Basis und die Vertikalverbindungselemente elektrisch kontaktieren, so dass in einer Seitenansicht Stromflüsse in vertikaler Richtung durch die Leistungshalbleitervorrichtungen bzw. das Leistungshalbleitermodul möglich werden. Zum Beispiel bedeutet „vertikale” Richtung eine Richtung senkrecht zu der oberen und gegenüberliegenden, unteren Seite der Leistungshalbleitervorrichtung, wobei eine Toleranz von höchstens 15° oder von höchsten 5° oder von höchsten 1° gelten kann. Die unteren Seiten können auch als Rückseiten bezeichnet werden.
  • Jede Leistungshalbleitervorrichtung kann eine(n) Gate-Kontakt/Elektrode umfassen, der/die auf derselben Seite wie der/die Emitter/Source- oder der/die Kollektor/Drain-Kontakt/Elektrode angeordnet ist. Ein, zwei, drei, vier, fünf, sechs, sieben oder sogar mehr Vertikalverbindungselemente können zum Beispiel mit jeder Leistungshalbleitervorrichtung assoziiert sein, die entfernt voneinander angeordnet sind.
  • Die Leistungshalbleitervorrichtungen können aus der folgenden Gruppe ausgewählt werden: ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), ein Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET), ein Bipolartransistor mit isoliertem Gate (IGBT), ein Bipolartransistor (BJT), ein Thyristor, ein Gate-Turn-Off-Thyristor (GTO), ein Gate-Commutated-Thyristor (GCT), ein Sperrschichtfeldeffekttransistor (JFET) und eine Diode. Sämtliche Leistungshalbleitervorrichtungen können vom gleichen Typ sein oder es gibt unterschiedliche Arten von Leistungshalbleitervorrichtungen in dem Leistungshalbleitermodul.
  • Das Leistungshalbleitermodul kann zum Umrichten elektrischer Leistung konfiguriert sein, zum Beispiel als ein Wechselrichter, und kann zwei, vier, sechs, acht oder mehr Leistungshalbleitervorrichtungen umfassen, die zum Beispiel in einem Array von drei mal zwei angeordnet sind und die jeweils voneinander entfernt sind. Die Leistungshalbleitervorrichtungen können eine scheibenartige oder rechteckige Form bei Betrachtung der oberen Seiten aufweisen. Die obere Platte, die Basisplatte, der leitfähige obere Teil und/oder die leitfähige Basis können eine scheibenartige oder rechteckige Form und/oder eine entsprechende Form aufweisen und/oder können vollständig oder teilweise mit allen oder mit manchen der Leistungshalbleitervorrichtungen überlappen.
  • Bei einer anderen beispielhaften Implementierung umfasst das Leistungshalbleitermodul eine elektrische Verdrahtung, wie einen Gate-Leiter, die mit jeweiligen elektrischen Kontakten, wie Gates der wenigstens zwei Leistungshalbleitervorrichtungen, verbunden und innerhalb der Abstandshalterschicht eingebettet ist. Nachfolgend wird die elektrische Verdrahtung beispielhaft als der Gate-Leiter bezeichnet, aber die in Verbindung mit dem Gate-Leiter erklärten Aspekte können natürlich auch auf andere Arten einer elektrischen Verdrahtung außer Gate-Leitern zutreffen.
  • Zudem kann die elektrische Verdrahtung nicht nur den Gate-Leiter umfassen, sondern könnte auch andere Leiter, wie Leiter für Sensoren und/oder andere Steuerschaltungsanordnung, umfassen.
  • Der Gate-Leiter, das heißt die elektrische Verdrahtung, kann als ein Leiter bereitgestellt werden, der sich teilweise oder vollständig parallel und entfernt zu dem leitfähigen oberen Teil durch die Abstandshalterschicht hindurch erstreckt und zum Beispiel mit allen Elektroden, wie Gates sämtlicher Leistungshalbleitervorrichtungen, verbunden ist. Der Gate-Leiter kann auch als ein Paar aus Gate- und Hilfs-Emitter/Source-Leiter für eine Schaltkreisgestaltung mit niedriger Gate-Induktivität bereitgestellt werden. Der Gate-Leiter kann ferner aus der Abstandshalterschicht auf einer lateralen Seite der Abstandshalterschicht herausgeführt werden.
  • Die Abstandshalterschicht des Leistungshalbleitermoduls kann auf eine mehrschichtige Weise konfiguriert sein, die mehrere Unterschichten umfasst, wodurch die elektrische Verdrahtung, wie der Gate-Leiter, sandwichartig zwischen den Unterschichten eingeschlossen sein kann. In dieser Hinsicht umfasst bei einer weiteren beispielhaften Implementierung die Abstandshalterschicht wenigstens zwei Unterschichten, die übereinander angeordnet sind, wodurch die elektrische Verdrahtung zwischen den wenigstens zwei isolierenden Unterschichten bereitgestellt wird. Mit solchen Implementierungen kann die elektrische Verdrahtung einfach innerhalb des Leistungshalbleitermoduls integriert werden, wenn das Modul hergestellt wird.
  • Die elektrische Verdrahtung, wie der Gate-Leiter, kann eine gemeinsame Signalleitung für die wenigstens zwei Halbleitervorrichtungen sein oder kann separate Signalleitungen zum individuellen Steuern der Halbleitervorrichtungen sein.
  • Bei einer weiteren beispielhaften Implementierung umfassen die Basisplatte und/oder die obere Platte einen Kühlungskanal zum Kühlen des Leistungshalbleitermoduls und dementsprechend der wenigstens zwei Leistungshalbleitervorrichtungen. Der Kühlungskanal kann für ein sich bewegendes Fluid, zum Beispiel Luft, ein anderes Kühlungsgas oder eine Flüssigkeit, konfiguriert sein. In einer solchen Hinsicht werden die Basisplatte und/oder die obere Platte auch als Kühler bezeichnet. Dementsprechend kann eine Kühlungsfähigkeit für beide Seiten der Leistungshalbleitervorrichtungen ohne irgendwelche Federn und/oder Puffer für mechanische Spannung bereitgestellt werden, und eine Kühlungseffizienz wird erhöht. Der leitfähige obere Teil kann an die obere Platte gebondet werden, um die Kühlungsfähigkeit weiter zu erhöhen.
  • Bei einer anderen beispielhaften Implementierung umfasst das Leistungshalbleitermodul mehrere leitfähige Basen, wie Leiterrahmen oder Leiterrahmenteile, wenigstens zwei Leistungshalbleitervorrichtungen, Abstandshalterschichten, leitfähige obere Teile, wie Leiterrahmen, und wenigstens zwei Vertikalverbindungselemente, die konsekutiv übereinander angeordnet sind. Auf eine solche Weise können mehrere laminierte Presspack-Einheiten, die jeweils die leitfähige Basis, die wenigstens zwei Leistungshalbleitervorrichtungen, die Abstandshalterschicht, den oberen leitfähigen Teil und die wenigstens zwei Vertikalverbindungselemente umfassen, zwischen die obere Platte und die Basisplatte geklemmt werden, die sämtliche laminierten Presspack-Einheiten kühlen können.
  • Bei einer weiteren beispielhaften Implementierung wird die leitfähige Basis und/oder der leitfähige obere Teil durch einen Leiterrahmen oder durch eine Metallfolie oder durch eine Metallplattierung, die Cu, Mo, Fe, Ni und/oder Co umfasst, gebildet und kann zum Beispiel eine Legierung, wie CuMo, FeNi, das als Invar bezeichnet wird, oder FeNiCo, das als Kovar bezeichnet wird, sein. Die Leistungshalbleitervorrichtungen können an die leitfähige Basis und/oder den leitfähigen oberen Teil gebondet werden. Daher können die leitfähige Basis und/oder der leitfähige obere Teil als dicke Metallleiterrahmen bereitgestellt werden.
  • Die leitfähige Basis und/oder der leitfähige obere Teil können auf Cu basieren und das Bonden kann durch Sintern in Hohlräume des jeweiligen Leiterrahmens oder der jeweiligen Folie durchgeführt werden. Um die Die-Befestigungszuverlässigkeit und/oder die Lichtbogenbeständigkeit der Abstandshalterschicht zu erhöhen, können Mo- oder CuMo-Leiterrahmen und/oder -Lagen für die leitfähige Basis und/oder den leitfähigen oberen Teil verwendet werden.
  • Wenn die leitfähige Basis und die leitfähige Oberseite aus Leiterrahmen gebildet sind, ist es möglich, dass diese Leiterrahmen unterschiedliche Materialzusammensetzungen und/oder unterschiedliche Dicken aufweisen.
  • Bei anderen beispielhaften Implementierungen umfasst das Leistungshalbleitermodul wenigstens zwei leitfähige Basen und/oder wenigstens zwei leitfähige obere Teilen, die voneinander separiert und jeweils mit einer der wenigstens zwei Leistungshalbleitervorrichtungen assoziiert sind. Die wenigstens zwei leitfähigen Basen und/oder die wenigstens zwei leitfähigen oberen Teile können ähnliche oder identische Abmessungen und/oder longitudinale Ausdehnungen aufweisen und/oder überlappen bei Betrachtung in einer Draufsicht der oberen Seiten der Leistungshalbleitervorrichtungen möglicherweise nicht. Die oberen Seiten können auch als Oberseiten bezeichnet werden.
  • Sämtliche Leistungshalbleitervorrichtungen und sämtliche leitfähigen Basen und leitfähigen oberen Teile können mit derselben Abstandshalterschicht verbunden sein. Die leitfähigen Basen und/oder die leitfähigen oberen Teile können in longitudinaler Richtung die Leistungshalbleitervorrichtung überragen und/oder können nebeneinander angeordnet sein. Eine solche Separation einer gemeinsamen leitfähigen Basis und/oder eines leitfähigen oberen Teils in wenigstens zwei leitfähige Basen und/oder der leitfähigen oberen Teile in kleinere Stücke ermöglicht eine Reduzierung möglicher Wölbungsprobleme.
  • Sämtliche einzelnen leitfähigen Basen können in einer gemeinsamen Ebene parallel zu den oberen Seiten der Leistungshalbleitervorrichtung angeordnet sein und sämtliche leitfähigen oberen Teile können in einer anderen gemeinsamen Ebene parallel zu den oberen Seiten der Leistungshalbleitervorrichtung angeordnet sein. Daher können sämtliche leitfähigen Basen und leitfähigen oberen Teile zusammen zwei parallele Montageebenen definieren und die Leistungshalbleitervorrichtungen sind zwischen diesen Ebenen angeordnet.
  • Mit anderen Worten beinhalten die Montageebenen eine obere Fläche und eine untere Fläche eines Kerns der Leistungshalbleitervorrichtung, wobei der Kern durch den leitfähigen oberen Teil, die leitfähige Basis und die Abstandshalterschicht und die darin eingebetteten Komponenten gebildet ist. Der Kern ist dazu konfiguriert, ein Kern zu sein, der dazu konfiguriert ist, elektrisch durch einen trockenen Kontakt kontaktiert zu werden, das heißt durch Pressen elektrisch leitfähiger Oberflächen gegen die Montageebenen. Weil die Montageebenen eine hohe Qualität aufweisen können, kann Druck homogen auf die Montageebenen ausgeübt werden, wobei ein Bruch der Leistungshalbleitervorrichtungen vermieden wird.
  • Zum Beispiel sind die Montageebenen parallel zueinander mit einer Toleranz von höchstens 5 um oder von höchsten 10 µm und/oder von höchsten 0,1° oder von höchstens 0,3°. Alternativ dazu oder zusätzlich kann eine laterale Ausdehnung des Leistungshalbleitermoduls, das heißt in einer Richtung parallel zu den Montageebenen, wenigstens 4 cm oder wenigstens 8 cm betragen und/oder kann höchstens 0,5 m oder höchstens 0,3 m betragen.
  • Bei einer weiteren beispielhaften Implementierung umfasst das Leistungshalbleitermodul wenigstens einen Kriechstreckenvergrößerer, der auf einer lateralen Seite der Abstandshalterschicht angeordnet ist, und/oder wobei die Abstandshalterschicht eine Passivierungsbeschichtung umfasst. Da das Leistungshalbleitermodul, der wenigstens eine leitfähige obere Teil, die wenigstens eine leitfähige Basis und die Abstandshalterschicht ein sehr niedriges Profil aufweisen können, kann der Kriechstreckenvergrößerer zum vorteilhaften Vergrößern von Kriechstrecken erforderlich sein, um einen Oberflächenüberschlag zu vermeiden. Das heißt, mittels des Kriechstreckenvergrößerers können Spannungsfestigkeit und Stehspannung erhöht werden.
  • Zum Beispiel können laterale Ausläufer der Abstandshalterschicht, die sich in einer longitudinalen Richtung des leitfähigen oberen Teils und/oder der leitfähigen Basis erstrecken, mit einem Ring oder einem Rahmen als Kriechstreckenvergrößerer ausgestattet sein, zum Beispiel indem ein kostengünstiges Kunststoffstück an einem Rand der Abstandshalterschicht angeklebt wird. Außerdem können Passivierungsbeschichtungen auf die Abstandshalterschicht auf einer oder auf beiden Seiten der Abstandshalterschicht aufgebracht werden, die sich jenseits der wenigstens einen leitfähigen Basis und/oder des wenigstens einen leitfähigen oberen Teils erstreckt.
  • Bei einer anderen beispielhaften Implementierung umfasst das Leistungshalbleitermodul eine Gate-Ansteuerungslogikkomponente, die mit den Gates der wenigstens zwei Leistungshalbleitervorrichtungen verbunden ist, einen Sensor und/oder eine Kommunikationskomponente, die auf oder innerhalb der Abstandshalterschicht angeordnet sind. Wenn die Gate-Ansteuerungslogikkomponenten direkt auf oder innerhalb der Abstandshalterschicht hinzugefügt werden, kann eine symmetrische Gate-Steuerung mit sehr niedriger Induktivität erzielt werden, was vorteilhaft ist, um schnelle Schaltmodule zu ermöglichen. Der Sensor kann einen Sensor für Temperatur, Magnetfeld, Feuchtigkeit, Vibration, mechanische Spannung und/oder andere Größen von Interesse beinhalten. Die Kommunikationskomponente kann Hochfrequenz-, Infrarotsendeempfänger, optische, induktive und/oder andere Sendeempfänger beinhalten. Dadurch können eingebettete Metallisierungsschichten und -strukturen innerhalb der Abstandshalterschicht als eine Mikropatch- oder Dipolantenne für HF-/Mikrowellenkommunikation wirken.
  • Bei einer weiteren beispielhaften Implementierung umfasst das Leistungshalbleitermodul wenigstens zwei Schalter, die jeweils mit einer der wenigstens zwei Leistungshalbleitervorrichtungen assoziiert und zum Schalten eines Gate der jeweiligen Leistungshalbleitervorrichtung konfiguriert sind. Auf eine solche Weise kann jede Leistungshalbleitervorrichtung einzeln geschaltet werden, zum Beispiel falls ein Kurzschluss detektiert wird, der dann eine Gesamt-Gate-Steuerung der anderen Leistungshalbleitervorrichtungen nicht beeinflusst. Eine solche individuelle Gate-Steuerung kann weitere Vorteile bieten, wie Abbauen mechanischer Spannung einer gealterten oder sich kurz vor dem Ausfall befindlichen Leistungshalbleitervorrichtung, Ausschalten/sicherungsartiges Trennen einer defekten Leistungshalbleitervorrichtung, rechtzeitiges Vermeiden von Kurzschlüssen und Einschalten paralleler Halbleitervorrichtungen, um eine Lichtbogenbildung für in Reihe verbundene Modulanwendungen zu vermeiden.
  • Da die Gate-Steuerung in der Abstandshalterschicht eingebettet ist, kann eine zusätzliche Verdrahtung für die einzelnen Schalter einfach realisiert werden. Auf eine solche Weise kann jede Leistungshalbleitervorrichtung einzeln steuerbar sein, zum Beispiel durch einen elektronischen Schalter, wie etwa einen Halbleiter, oder durch eine Sicherung als ein Schalter. In dieser Hinsicht kann jede Leistungshalbleitervorrichtung ihre eigene Gate-Ansteuerungslogik umfassen, die zum Beispiel innerhalb der Abstandshalterschicht eingebettet ist. Alternativ dazu kann eine einzige Gate-Ansteuerungslogik zum Ansteuern der Leistungshalbleitervorrichtungen bereitgestellt sein. Dementsprechend können Gate-Leitungen, die mit der Gate-Ansteuerungslogik verbunden sind, separiert, zum Beispiel galvanisch isoliert, werden. In einem Szenario kann, falls eine Halbleitervorrichtung ausfällt und dadurch ihr Gate und ihren Emitter permanent kurzschließt, die Leistungshalbleitervorrichtung nicht mehr eingeschaltet werden. Da alle Halbleitervorrichtungen parallel verbunden sein können, wird das gesamte Modul permanent ausgeschaltet. Jedoch muss der Strom fortgeführt werden und könnte zu einer Lichtbogenbildung und zur Explosion führen. Mit dem Schalter können bei Detektion des Ausfalls alle parallelen Halbleiterschalter eingeschaltet werden, um eine Lichtbogenbildung zu vermeiden.
  • Ein Leistungshalbleiterstapel wird außerdem bereitgestellt. Der Leistungshalbleiterstapel kann mehrere der Leistungshalbleitermodule, wie zuvor beschrieben, umfassen. Merkmale des Leistungshalbleitermoduls sind daher auch für den Leistungshalbleiterstapel offenbart und umgekehrt.
  • Bei wenigstens einer Ausführungsform werden die Leistungshalbleitermodule in dem Leistungshalbleiterstapel mit einem Druck von wenigstens 0,5 kN/cm2 oder von wenigstens 0,8 kN/cm2 zusammengepresst. Optional beträgt der Druck höchstens 10 kN/cm2 oder höchstens 5 kN/cm2. Entsprechend gibt es nur einen trockenen Kontakt zwischen angrenzenden Leistungshalbleitermodulen. Es ist möglich, dass die Leistungshalbleitermodule auf eine deckungsgleiche Weise übereinander gestapelt sind.
  • Gemäß wenigstens einer Ausführungsform umfasst der Leistungshalbleiterstapel mehrere der Leistungshalbleitermodule, die übereinander angeordnet sind, wodurch beispielsweise zwischen zwei angrenzenden Leistungshalbleitermodulen die Basisplatte jedes oberen Leistungshalbleitermoduls die obere Platte jedes jeweiligen unteren Leistungshalbleitermoduls bildet. Die Basisplatte jedes oberen Leistungshalbleitermoduls, die die obere Platte jedes jeweiligen unteren Leistungshalbleitermoduls bildet, kann zusätzliche Basisplatten/obere Platten oder andere Platten umfassen, die zwischen dem Leistungshalbleitermodul und dem unteren Leistungshalbleitermodul angeordnet sind, so dass jedes Leistungshalbleitermodul seine eigene obere Platte bzw. Basisplatte umfassen kann.
  • Der Leistungshalbleiterstapel und/oder das Leistungshalbleitermodul kann in einem Gehäuse aufgenommen sein und/oder kann Hochspannungs- bzw. HV(High Voltage)-Anschlüsse umfassen, die mit der obersten oberen Platte und/oder der untersten Basisplatte verbunden sind. Die Anschlüsse können durch das Gehäuse hindurchgeführt werden. Das Gehäuse kann ein Keramikmaterial umfassen, das zum Beispiel als ein runder Hockey-Puck oder ein rechteckiges Gehäuse bereitgestellt ist, wobei eine hermetische Keramik- oder Metallumgebung und ein Explosionsschutz bereitgestellt werden.
  • Alternativ dazu kann das Gehäuse ein Kunststoffleiterrahmengehäuse umfassen, das einen Explosionsschutz bereitstellt. Weiter alternativ dazu kann das Gehäuse als ein explosionssicherer Kasten bereitgestellt werden, wobei eventuell ein Verkapselungsmaterial innerhalb des Kastens hinzugefügt wird. Das Verkapselungsmaterial kann dielektrische Isolation, mechanische und/oder strukturelle Stabilität, thermisches Management durch Wärmeleitung, Ionen- und/oder Feuchtigkeits-Gettern, Stoßabsorption und/oder Lichtbogenabsorption bereitstellen.
  • Des Weiteren wird auch ein Verfahren zum Herstellen eines Leistungshalbleitermoduls bereitgestellt. Der hergestellte Leistungshalbleiterstapel kann wie in Verbindung mit wenigstens einer der zuvor genannten Ausführungsformen angegeben konfiguriert sein und kann mehrere der Leistungshalbleitermodule, wie zuvor beschrieben, umfassen. Merkmale des Verfahrens sind daher auch für das Leistungshalbleitermodul und den Leistungshalbleiterstapel offenbart und umgekehrt.
  • Bei wenigstens einer Ausführungsform umfasst das Verfahren die folgenden Schritte, zum Beispiel in der genannten Reihenfolge:
    • leitfähiges Bonden von wenigstens zwei Leistungshalbleitervorrichtungen auf wenigstens einer leitfähigen Basis,
    • Anordnen einer isolierenden Abstandshalterschicht auf den wenigstens zwei Leistungshalbleitervorrichtungen und auf der wenigstens einen leitfähigen Basis,
    • Durchführen von wenigstens zwei Vertikalverbindungselementen durch die Abstandshalterschicht oder Anbringen, vor dem Erzeugen der Abstandshalterschicht, von Bondabstandshaltern als die wenigstens zwei Vertikalverbindungselemente an den wenigstens zwei Leistungshalbleitervorrichtungen zum leitfähigen Verbinden jeder der wenigstens zwei Leistungshalbleitervorrichtungen, wodurch mögliche Höhenunterschiede der wenigstens zwei Leistungshalbleitervorrichtungen kompensiert werden, und
    • Anordnen von wenigstens einem leitfähigen oberen Teil auf der Abstandshalterschicht und leitfähig auf den wenigstens zwei Vertikalverbindungselementen.
  • Das Verfahren ermöglicht eine vorteilhafte Herstellung eines Leistungshalbleitermoduls, das keinerlei Federn, Puffer für mechanische Spannung und Stützrahmen zum Ausrichten der Federn an den Halbleitervorrichtungen oder dergleichen zum Erzielen einer gleichmäßigen Druckverteilung über eine große Anzahl von elektrisch parallel installierten Halbleitervorrichtungen erfordert. Stattdessen kompensiert die Abstandshalterschicht mögliche Höhentoleranzen, wodurch dementsprechend ein Kontakt mit homogenem Druck ermöglicht wird. Das Anordnen der Isolationsabstandshalterschicht kann Laminieren einer oder mehrerer Prepreg-Schichten umfassen.
  • Bei einer beispielhaften Implementierung umfasst das Verfahren die folgenden Schritte:
    • leitfähiges Anordnen des leitfähigen Basisleiterrahmens mit den wenigstens zwei Leistungshalbleitervorrichtungen, der wenigstens zwei Vertikalverbindungselemente und des leitfähigen oberen Leiterrahmens auf einer leitfähigen Basisplatte, und
    • leitfähiges Anordnen einer leitfähigen oberen Platte auf dem oberen Leiterrahmen.
  • Bei einer beispielhaften Implementierung sind elektrische Kontakte zwischen der Basisplatte und der wenigstens einen leitfähigen Basis und zwischen der oberen Platte und dem wenigstens einen leitfähigen oberen Teil jeweils trockene Kontakte durch Pressen der zuvor genannten Komponenten gegeneinander, zum Beispiel mit einem Druck von wenigstens 0,5 kN/cm2.
  • Bei einer weiteren beispielhaften Implementierung des Verfahrens sind die wenigstens zwei Leistungshalbleitervorrichtungen auf Hohlräumen der wenigstens einen leitfähigen Basis angeordnet und/oder sind wenigstens teilweise darin positioniert.
  • Bei einer anderen beispielhaften Implementierung umfasst das Verfahren die folgenden Schritte:
    • Anordnen eines Gate-Leiters, der mit jeweiligen Gates der wenigstens zwei Leistungshalbleitervorrichtungen verbunden ist, auf der Abstandshalterschicht, und
    • Anordnen einer zweiten isolierenden Abstandshalterschicht auf dem Gate-Leiter und der Abstandshalterschicht.
  • Das heißt, eine elektrische Verdrahtung wird zwischen zwei Unterschichten der Abstandshalterschicht produziert, wobei die Unterschichten Prepregs sein können oder auch anderweitige beschichtete oder gegossene oder gespritzte Unterschichten sein können. Die elektrische Verdrahtung ist dementsprechend zwischen den Unterschichten eingebettet und die elektrische Verdrahtung kann den wenigstens einen Gate-Leiter darstellen.
  • Weitere Implementierungen und Vorteile des Verfahrens werden direkt und eindeutig durch einen Fachmann von dem Modul und dem Stapel, wie zuvor beschrieben, abgeleitet.
  • Diese und andere Aspekte der Erfindung werden aus den nachfolgend beschriebenen Implementierungen ersichtlich und unter Bezugnahme auf diese erläutert.
  • In den Zeichnungen gilt:
    • 1 zeigt ein Leistungshalbleitermodul gemäß einer beispielhaften Implementierung in einer schematischen Schnittansicht,
    • 2 bis 9 zeigen schematische Schnittansichten von Verfahrensschritten eines Ausführungsbeispiels eines Verfahrens zum Herstellen von hier beschriebenen Leistungshalbleitermodulen,
    • 10 zeigt einen Leistungshalbleiterstapel, der mehrere Leistungshalbleitermodule aus 1 umfasst, gemäß einer beispielhaften Implementierung in einer schematischen Schnittansicht, und
    • 11 bis 15 zeigen Leistungshalbleitermodule gemäß weiteren beispielhaften Implementierungen in einer schematischen Schnittansicht.
  • 1 zeigt ein Leistungshalbleitermodul 20 gemäß einer Implementierung in einer schematischen Schnittansicht. Das Leistungshalbleitermodul 20 umfasst in der Reihenfolge von der Unterseite zu der Oberseite eine leitfähige Basisplatte 1, auf der direkt eine leitfähige Basis 2 leitfähig angeordnet ist.
  • Die Leistungshalbleitervorrichtungen 3 sind leitfähig und voneinander entfernt mit ihrer unteren Elektrode/Polseite 32 auf der leitfähigen Basis 2 angeordnet. Eine isolierende Abstandshalterschicht 4 ist direkt auf den zwei Leistungshalbleitervorrichtungen 3 und auf der leitfähigen Basis 2 angeordnet, die sich lateral auf beiden Seiten jenseits der leitfähigen Basis 2 und der Basisplatte 1 erstrecken kann, wie in 1 dargestellt.
  • Für jede Leistungshalbleitervorrichtung 2 sind zum Beispiel fünf Vertikalverbindungselemente 5 durch die Abstandshalterschicht 4 hindurchgeführt, wodurch eine obere Elektrode/Polseite 31 der jeweiligen Leistungshalbleitervorrichtung 2 leitfähig geleitet wird. Direkt auf den Vertikalverbindungselementen 5 und auf der Abstandshalterschicht 4 ist ein leitfähiger oberer Teil 6 angeordnet, der zum Beispiel als eine Metallplatte oder als eine Horizontalumverteilungsschicht bereitgestellt ist. Schließlich ist eine leitfähige obere Platte 7 leitfähig und direkt auf dem leitfähigen oberen Teil 6 angeordnet. Das Leistungshalbleitermodul ermöglicht dementsprechend einen vertikalen Stromfluss zwischen der Basisplatte 1 und der oberen Platte 7.
  • Wie aus 1 zu sehen ist, weist die Leistungshalbleitervorrichtung 3 auf der linken Seite im Vergleich zu der Leistungshalbleitervorrichtung 3 auf der rechten Seite eine geringere vertikale Höhe auf, was durch die Abstandshalterschicht 4 kompensiert wird, die in dem Bereich im Vergleich zu der Rechten vertikal größer ist, indem eine gegebene Viskosität eines Prepreg-Materials ausgenutzt wird, das die Abstandshalterschicht 4 bildet.
  • Als eine Option besteht die Abstandshalterschicht 4 aus mehreren Unterschichten, zum Beispiel aus einer ersten Unterschicht 41 und aus einer zweiten Unterschicht 42. Die Unterschichten 41, 42 sind jeweils Prepregs. Dies ermöglicht das Vorhandensein einer elektrischen Verdrahtung 9 innerhalb der Abstandshalterschicht 4.
  • Anschließend ist die vertikale Länge der Vertikalverbindungselemente 5 für die Leistungshalbleitervorrichtung 3 auf der linken Seite im Vergleich zu der Leistungshalbleitervorrichtung 3 auf der rechten Seite größer. Auf diese Weise sind Federelemente zum Kompensieren vertikaler Höhenunterschiede der Leistungshalbleitervorrichtungen 3 nicht erforderlich.
  • Entsprechend ist eine Form eines Kernmoduls 23 durch die leitfähige Basis 2, den leitfähigen oberen Teil 6 und die Abstandshalterschicht 4 definiert. Das Kernmodul 23 weist eine erste Montageebene 21 und eine zweite Montageebene 22 auf, die mit hoher Genauigkeit parallel zueinander verlaufen. Aufgrund dieses sehr genauen Kernmoduls 23, das eine Höhentoleranz von zum Beispiel 10 um oder weniger aufweisen kann, können die obere Platte 7 und die Basisplatte 1 gegen das Kernmodul 23 gepresst werden. Im Vergleich zu dieser Toleranz des Kernmoduls 23 kann ein Höhenunterschied zwischen den oberen Seiten 31 der Leistungshalbleitervorrichtungen 3 bis zu 0,1 mm aufgrund von Herstellungstoleranzen der Leistungshalbleitervorrichtungen 3 und aufgrund einer Höhenvariation einer nicht gezeigten Lötschicht oder Sinterschicht, und die sich zwischen den Leistungshalbleitervorrichtungen 3 und der leitfähigen Basis 2 befindet, betragen.
  • Die Leistungshalbleitervorrichtungen 3 können teilweise in dem Basisleiterrahmen 2 in Vertiefungen 8 eingebettet sein, wie in 1 gezeigt, und sind an die leitfähige Basis 2 gebondet, die ein Leiterrahmen sein kann. Die leitfähige Basis 2 und der leitfähige obere Teil 6, die auch ein Leiterrahmen sein können, können Cu, Mo, CuMo oder andere mögliche Schaltkreisträgermaterialien umfassen. Die Leistungshalbleitervorrichtungen 3 sind als Si, SiC, GaN oder andere Halbleitersubstratmaterialien, wie zum Beispiel Ga2O3, AlN und/oder Diamant, bereitgestellt. Laterale Abmessungen der Leistungshalbleitervorrichtungen 3 können zum Beispiel von 1 mm bis 3 cm reichen. Eine Dicke der leitfähigen Basis 2 beträgt zum Beispiel wenigstens 0,5 mm und höchstens 10 mm; das gleiche kann für den leitfähigen oberen Teil 6 gelten.
  • Vorrichtungstypen der Leistungshalbleitervorrichtungen 3 können IGBTs, MOSFETs, Thyristoren, Dioden oder andere Leistungshalbleitervorrichtungsgestaltungen sein.
  • Die Vertikalverbindungselemente 5 sind zum Beispiel als Vias in der Abstandshalterschicht 4 bereitgestellt. Die Vias 5 können durch Plattieren oder Füllen von leitfähigem Material, wie etwa Kupfer, in Sacklöcher, die in die Abstandshalterschicht 4 gebohrt werden, gebildet werden. Das Bohren von Sacklöchern für solche Vias kann zum Beispiel durch mechanisches Bohren, wie unter Verwendung von Wolframcarbidbohreinsätzen, oder durch Verwenden einer laserstrahlungsbasierten Bohrtechnologie erfolgen, wie zum Bohren von Löchern für Mikro-Vias, wie Vias mit sehr kleinen Durchmessern in dem Submillimeterbereich, verwendet. Vertikale Zwischenverbindungen, wie Vias 5, können auch als Metalleinsätze, wie Pfosten, Bondabstandshalter oder dergleichen, die an die obere Seite 31 der Leistungshalbleitervorrichtungen 3 gebondet werden, realisiert werden.
  • Insbesondere wird zuerst eine anfängliche Unterschicht 41 über der leitfähigen Basis 2 und den Leistungshalbleitervorrichtungen 3 abgeschieden. Vertikale Gate-Vias 8a und Emitter-Vias 8b werden vertikal in die anfängliche Unterschicht 41 eingefügt, wobei sie das Gate bzw. den Emitter der Leistungshalbleitervorrichtung 3 leitfähig kontaktieren, und mit einem horizontalen Gate-Leiter 9 und einer Emitterschicht verbunden, die zum Beispiel in dem leitfähigen oberen Teil 6 integriert sind, der auf der anfänglichen Unterschicht 41 angeordnet ist. Der horizontale Gate-Leiter 9 erstreckt sich lateral jenseits des leitfähigen oberen Teils 6 und der leitfähigen Basis 2.
  • Eine zweite Unterschicht 42 wird über dann der anfänglichen Unterschicht 41 abgeschieden, so dass die Gate- und Emitterumverteilungsschichten 9a, 9b sandwichartig zwischen den zwei Unterschichten 41, 42 eingeschlossen sind. Weitere Laminierungsunterschichten, die nicht gezeigt sind, können auf die zwei sandwichartig eingeschlossenen laminierten Unterschichten 41, 42 abgeschieden werden, zum Beispiel lateral neben und dementsprechend außerhalb des leitfähigen oberen Teils 6 und der leitfähigen Basis 2, wie in 1 angegeben. Die dementsprechend resultierende Abstandshalterschicht 4 kann aus typischen Prepreg-Materialien, wie sie bei der Halbleiterkapselung verwendet werden, mit einem Füllstoff und einer Matrix, oder aus Formpressen mit Epoxidgussmassematerialien gefertigt werden.
  • Obwohl 1 nur eine Schicht von Leistungshalbleitervorrichtungen 3 parallel zu den Montageebenen 21, 22 zeigt, können mehrere leitfähige Basen 2, wenigstens zwei Leistungshalbleitervorrichtungen 3, Abstandshalterschichten 4, leitfähige obere Teile 6 und wenigstens zwei Vertikalverbindungselemente 5 konsekutiv übereinander entlang einer Richtung senkrecht zu den Montageebenen 21, 22 angeordnet sein, wobei die obere Platte 7 und die Basisplatte 1 einen solchen Stapel einschließen. Die obere Platte 7 und die Basisplatte 1 können jeweils mit einem nicht gezeigten Kühlungskanal zum Kühlen der zwei Leistungshalbleitervorrichtungen 3 ausgestattet sein. Auf eine solche Weise können die Leistungshalbleitervorrichtungen 3 von oberhalb und unterhalb gekühlt werden.
  • In 2 bis 9 ist ein Verfahren zum Produzieren von Leistungshalbleitermodulen 20 veranschaulicht. Gemäß 2 wird die leitfähige Basis 2 bereitgestellt und werden die Leistungshalbleitervorrichtungen 3 zum Beispiel mittels Sintern auf der leitfähigen Basis 2 angeordnet. Die Leistungshalbleitervorrichtungen 3 können unterschiedliche Höhen aufweisen, die zu kompensieren sind. Im Gegensatz zu 1 weist die leitfähige Basis 2 aus 2 keine Vertiefungen für die Leistungshalbleitervorrichtungen auf und ist daher flach. Das gleiche kann für alle anderen Ausführungsbeispiele zutreffen.
  • Gemäß 3 wird die erste Unterschicht 41 als ein Prepreg aufgebracht. Daher ist bei dem Schritt aus 3 die Unterschicht 41 immer noch vergleichsweise weich und wurde noch nicht vollständig ausgehärtet. Außerdem ist es möglich, das Prepreg maschinell vorzubearbeiten, um die Baugruppenhöhenunterschiede für einen besseren planparallelen Laminierungsprozess zu kompensieren. Daher kann es eine maschinell vorbearbeitete Vertiefung für die leitfähige Basis 2 in der Unterschicht 41 geben.
  • In dem Schritt aus 4 wurde die Unterschicht 41 ausgehärtet und durch zum Beispiel Pressen in die gewünschte Form gebracht. Entsprechend kann die Form der Unterschicht 41 auf eine genaue Weise durch Verwenden eines nicht gezeigten Presswerkzeugs definiert werden. Zum Beispiel schließt die Unterschicht 41 dann bündig mit einer Seite der leitfähigen Basis 2 fern von den Halbleitervorrichtungen 3 ab.
  • Dann werden Löcher 50 für die späteren Gate-Vias 8a und Emitter-Vias 8b in der Unterschicht 41 gebildet. Die Löcher 50 verlaufen vollständig durch die Unterschicht 41 herab zu den Leistungshalbleitervorrichtungen 3. Obere Seiten der Leistungshalbleitervorrichtungen 3, die mit wenigstens einer Metallisierung versehen sein können, können dementsprechend als ein Bohrstopp dienen.
  • Dann werden, siehe 5, die Löcher 50 gefüllt, um die Vertikalverbindungselemente 5 zu bilden, die auch als Vias bezeichnet werden. Als eine Option wird eine elektrische Verdrahtung durch Umverteilungsschichten 9a, 9b auf die ausgehärtete erste Unterschicht 41 aufgebracht. Die Umverteilungsschichten 9a für die Gate-Kontakte können als Leiterbahnen geformt sein und die Umverteilungsschichten 9b für die Emitterkontakte können Metallisierungsbereiche von zum Beispiel rechteckiger oder kreisförmiger Form bei Betrachtung auf die Unterschicht 41 sein.
  • In einem nächsten, optionalen Schritt wird, falls erforderlich, die zweite Unterschicht 42 wieder zum Beispiel als ein Prepreg aufgebracht, siehe 6.
  • Gemäß 7 wurde die Unterschicht 42 ausgehärtet und zum Beispiel wieder mittels Pressen geformt. Dann werden die Löcher 50 durch die zweite Unterschicht 42 erzeugt. Die Löcher 50 verlaufen wieder durch die hinzugefügte Unterschicht 42 herab zu den zuvor gefüllten Löchern für die Emitter-Vias 8b. Die optionalen Umverteilungsschichten 9b auf der Unterschicht 41 sind in 7, 8 und 9 nicht gezeigt, können aber auch vorhanden sein, wie in 5 und 6.
  • Als Nächstes werden, siehe 8, sämtliche Vertikalverbindungselemente 5 durch Füllen der Löcher 50 zum Produzieren der Vias 8a, 8b erzeugt.
  • Als eine weitere Option kann, siehe auch 8, eine Deckschicht 91 über den Vertikalverbindungselementen 5 auf der zweiten Unterschicht 42 aufgebracht werden. Die Deckschicht 91 kann eine metallische Schicht sein. Mittels der Deckschicht 91 können eine Dicke und Ebenheit der resultierenden Abstandshalterschicht 4 mit hoher Genauigkeit angepasst werden und daher kann die Abstandshalterschicht 4 einen Planparallelismus sicherstellen.
  • In 9 ist gezeigt, dass der leitfähige obere Teil 6 so aufgebracht ist, dass das Kernmodul 23 und daher das Leistungshalbleitermodul 20 abgeschlossen ist, wobei es die planparallelen Montagebenen 21, 22 aufweist.
  • Ansonsten trifft das gleiche wie für 1 auf das Leistungshalbleitermodul 20 aus 9 zu.
  • 10 zeigt einen Leistungshalbleiterstapel 100, der mehrere der Leistungshalbleitermodule 20 umfasst, wie zuvor in 1 beschrieben, die übereinander angeordnet sind. Zwischen zwei angrenzenden Leistungshalbleitermodulen 20 bildet die Basisplatte 1 jedes oberen Leistungshalbleitermoduls 20 die obere Platte 7 jedes jeweiligen unteren Leistungshalbleitermoduls 20, so dass jedes angrenzende obere Leistungshalbleitermodul 20 und das jeweilige untere Leistungshalbleitermodul 20 eine gemeinsame Basisplatte 1 bzw. eine gemeinsame obere Platte 7 teilen.
  • Die Leistungshalbleitermodule 20 können in einem optionalen gemeinsamen Gehäuse 10 angeordnet sein, das ein inneres Verkapselungsmaterial zur dielektrischen Isolation aufweist und einen Explosionsschutz bereitstellt. Hochspannungs- bzw. HV-Anschlüsse 11 werden durch das Gehäuse 10 hindurchgeführt und werden mit der obersten oberen Platte 7 und mit der untersten Basisplatte 1 der Leistungshalbleitermodule 20 verbunden. Zum Beispiel sind die drei Gate-Leiter 9, die mit den jeweiligen Gates der Leistungshalbleitervorrichtungen 3 verbinden, miteinander verbunden und durch das Gehäuse 10 als ein Steuersignalkontakt 12 hindurchgeführt.
  • Die Abstandshalterschicht 4 kann signifikant jenseits der Platten 1, 7 hervorstehen. Daher kann die Abstandshalterschicht 4 als eine Leiterplatte zum Tragen von Gate-Ansteuerungslogikkomponenten 14 und/oder wenigstens eines Sensors 15 dienen. Zum Anlegen von zum Beispiel Steuersignalen für die Leistungshalbleitermodule 20 kann es einen Steuersignalkontakt 12 geben, der zum Beispiel bei dem leiterplattenartigen Abschnitt der Abstandshalterschicht 4 bereitgestellt ist.
  • Als eine weitere Option kann es eine weitere elektrische Komponente 18, wie einen integrierten Schaltkreis, geben. Das gleiche trifft auf alle anderen Ausführungsbeispiele zu.
  • Ansonsten trifft das gleiche wie für 1 bis 9 auf das Leistungshalbleitermodul 20 aus 10 zu.
  • In 11 ist veranschaulicht, dass es eine Passivierungsbeschichtung 13a um die Abstandshalterschicht 4 herum geben kann, um eine Kriechstrecke der Leistungshalbleitermodule 20 zu vergrößern. Die Passivierungsbeschichtung 13a kann sich zu beiden Hauptseiten der Abstandshalterschicht 4 erstrecken oder kann auf eine einzige Hauptseite der Abstandshalterschicht 4 und/oder auf eine laterale Seite der Abstandshalterschicht 4 beschränkt sein.
  • Zudem kann, wie bei allen anderen Ausführungsbeispielen möglich, gemäß 11 die Deckschicht 91 zum Bilden elektrischer Kontaktbereiche 19 strukturiert sein, die sich zum Beispiel auf der zweiten Unterschicht 42 befinden.
  • Ansonsten trifft das gleiche wie für 1 bis 10 auf das Leistungshalbleitermodul 20 aus 11 zu.
  • 12 zeigt ein Leistungshalbleitermodul 20 gemäß einer weiteren Implementierung in einer schematischen Schnittansicht. Im Unterschied zu dem Leistungshalbleitermodul aus 1 umfasst die Implementierung wenigstens zwei leitfähige Basen 2 und wenigstens zwei leitfähige obere Teile 6, die voneinander separiert sind, um eine Wölbung und thermomechanische Spannungen zu reduzieren. Jede(r) der zwei leitfähigen Basen 2 und leitfähigen oberen Teile 6 ist mit genau einer der Leistungshalbleitervorrichtungen 3 assoziiert. Zum Zusammenbau einer solchen Gestaltung ist es eine Option, die leitfähigen Basen 2 temporär auf einen nicht gezeigten gemeinsamen Träger mit einem Ablösefilm zu bonden und den gemeinsamen Träger zu entfernen, nachdem die Abstandshalterschicht 4 oder wenigstens eine Unterschicht der Abstandshalterschicht 4 abgeschlossen ist.
  • Ansonsten trifft das gleiche wie für 1 bis 11 auf das Leistungshalbleitermodul 20 aus 12 zu.
  • 13 zeigt ein Leistungshalbleitermodul mit einem Kriechstreckenvergrößerer 13, der als eine Ringstruktur bereitgestellt und um laterale Seiten 43 der Abstandshalterschicht 4 herum angeordnet ist. Dementsprechend kann der Kriechstreckenvergrößerer 13 ein geschlossener Ring sein, der die Abstandshalterschicht 4 in einer lateralen Richtung vollständig umgibt, die eine Richtung senkrecht zu der leitfähigen Basis 2 und dem leitfähigen oberen Teil 6 ist. Die Abstandshalterschicht 4 kann alternativ dazu oder zusätzlich eine Passivierungsbeschichtung umfassen, wie in 11 veranschaulicht.
  • Ansonsten trifft das gleiche wie für 1 bis 12 auf das Leistungshalbleitermodul 20 aus 13 zu.
  • 14 und 15 zeigen ein Leistungshalbleitermodul mit Gate-Ansteuerungslogikkomponenten 14, die mit einem Gate der Leistungshalbleitervorrichtungen 3 verbunden sind, einem Sensor 15 und einer Kommunikationskomponente 16, die darauf angeordnet ist, wie in 5 und 2 gezeigt, oder innerhalb der Abstandshalterschicht 4, wie in 6 gezeigt.
  • Die Gate-Ansteuerungslogikkomponente 14, die auf der Abstandshalterschicht 4 angeordnet ist, ist, wie zum Beispiel in 6 gezeigt, mit dem Gate-Leiter 9 verbunden, wobei sich ein vertikaler Teil von diesem vertikal nach oben durch die Abstandshalterschicht 4 hindurch in die Gate-Ansteuerungslogikkomponente 14 hinein erstreckt. Die Gate-Ansteuerungslogikkomponente 14 kann ein elektronischer Schaltkreis sein, der Modulation, Steuerung und Schutz des jeweiligen Gate der Leistungshalbleitervorrichtungen 3 bereitstellt, und kann auch elektrische Verbindungen zu Emitter- und Kollektorpotentialen der Leistungshalbleitervorrichtungen 3 umfassen. Gleichermaßen kann ein zweiter Sensor 15 innerhalb der Abstandshalterschicht 4 angeordnet sein, wie in 6 veranschaulicht, und kann als ein separates Signal mit der Gate-Ansteuerungslogikkomponente 14 verbunden sein.
  • Die Sensoren 15 können Sensoren für Temperatur, Magnetfeld, Feuchtigkeit, Vibration, Dehnung beinhalten und/oder können als ein integrierter Drahtloschip mit eingebetteter HF-Kommunikation bereitgestellt sein. Kommunikationskomponenten 16 können Hochfrequenz- Infrarotsendeempfänger, optische und induktive Sendeempfänger beinhalten, wodurch eingebettete Metallisierungsstrukturen der Kommunikationskomponenten 16 als Mikropatch- oder Dipolantennen für HF-/Mikrowellenkommunikation wirken können.
  • Mehrere Sensoren 15 und/oder Kommunikationskomponenten 16 können bereitgestellt werden, um die Temperatur über das Modul hinweg und über unterschiedliche Module des Stapels hinweg abzubilden. Dadurch kann jede Leistungshalbleitervorrichtung 3 eine eindeutige ID umfassen und kann einzeln adressiert werden. Dadurch können die mehreren Sensoren 15 und/oder Kommunikationskomponenten 16 Energie-Harvesting-Fähigkeiten umfassen und könnten zum Beispiel drahtlos mit Energie versorgt werden. Dementsprechend können in Abhängigkeit von der elektromagnetischen Gestaltung des Leistungshalbleitermoduls 20 zusätzliche Kabel zum Steuern der Leistungshalbleitervorrichtung 3 weggelassen werden.
  • Außerdem können Leistungshalbleitervorrichtungen 3 durch für einen Chip individuelle Gate-Leitungen über Gate-Vias 8a gesteuert werden. Im Fall eines Ausfalls einer Halbleitervorrichtung 3 kann die Gate-Leitung der ausfallenden Halbleitervorrichtung 3 durch Schalter 17 sicherungsartig getrennt werden und von den funktionsfähigen Halbleitervorrichtungen separiert werden. Im Fall eines Ausfall-zu-Kurzschluss (Fail-To-Short) der Halbleitervorrichtung 3 können die verbleibenden Halbleitervorrichtungen eingeschaltet werden, um die Strombelastbarkeit des Leistungsmoduls zu unterstützen, die für Anwendungen in Reihe verbundener Module erforderlich ist. Alternativ dazu können alle Gates aller Halbleitervorrichtungen 3 durch einen einzigen Schalter 17 ausgeschaltet werden.
  • Ansonsten trifft das gleiche wie für 1 bis 13 auf die Leistungshalbleitermodule 20 aus 14 und 15 zu.
  • Obwohl die Erfindung in den Zeichnungen und der vorhergehenden Beschreibung ausführlich veranschaulicht und beschrieben wurde, sind eine solche Veranschaulichung und Beschreibung veranschaulichend oder beispielhaft und nicht beschränkend zu betrachten; die Erfindung ist nicht auf die offenbarten Implementierungen beschränkt. Andere Variationen zu offenbarender Implementierungen können von einem Fachmann, der die beanspruchte Erfindung umsetzt, aus einer Studie der Zeichnungen, der Offenbarung und der angehängten Ansprüche verstanden und bewirkt werden.
  • In den Ansprüchen schließt das Wort „umfassend“ andere Elemente oder Schritte nicht aus und der unbestimmte Artikel „ein“ oder „eine“ schließt eine Mehrzahl nicht aus. Die reine Tatsache, dass gewisse Maßnahmen in jeweils unterschiedlichen abhängigen Ansprüchen genannt sind, gibt nicht an, dass eine Kombination dieser Maßnahmen nicht vorteilhaft verwendet werden kann. Jegliche Bezugszeichen in den Ansprüchen sollten nicht als den Schutzumfang beschränkend ausgelegt werden.
  • Diese Patentanmeldung beansprucht die Priorität der europäischen Patentanmeldung 20202018.6 - 1212, deren Offenbarungsinhalt hiermit durch Bezugnahme aufgenommen wird.
  • Bezugszeichenliste
    • 1
    Basisplatte
    2
    leitfähige Basis
    3
    Leistungshalbleitervorrichtung
    31
    obere Seite der Leistungshalbleitervorrichtung
    32
    untere Seite der Leistungshalbleitervorrichtung
    4
    Abstandshalterschicht
    41
    erste Isolationsunterschicht der Abstandshalterschicht
    42
    zweite Isolationsunterschicht der Abstandshalterschicht
    43
    laterale Seite der Abstandshalterschicht
    44
    maschinell vorbearbeitete Vertiefung
    5
    Vertikalverbindungselement
    50
    Loch
    6
    leitfähiger oberer Teil
    7
    obere Platte
    8
    Vertiefung
    8a
    Gate-Via
    8b
    Emitter-Via
    9a
    Umverteilungsschicht (zum Beispiel für ein Gate)
    9b
    Umverteilungsschicht (zum Beispiel für einen Emitter)
    91
    Deckschicht
    10
    Gehäuse mit Verkapselung
    11
    Anschluss
    12
    Steuersignalkontakt
    13
    Kriechstreckenvergrößerer
    13a
    Passivierungsbeschichtung
    14
    Gate-Ansteuerungslogikkomponente
    15
    Sensor
    16
    Kommunikationskomponente
    17
    Schalter
    18
    weitere elektronische Komponente
    19
    elektrischer Kontaktbereich
    20
    Leistungshalbleitermodul
    21
    erste Montageebene
    22
    zweite Montageebene
    23
    Kernmodul
    100
    Leistungshalbleiterstapel
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 9648722 B2 [0002]
    • US 9681558 B2 [0002]
    • DE 102016125657 A1 [0003]
    • EP 1672692 A1 [0003]
    • US 2011/0266665 A1 [0003]
    • US 2013/0146991 A1 [0003]
    • US 2010/0038774 A1 [0003]
    • US 2016/0111554 A1 [0003]
    • GB 1353602 A [0003]
    • EP 20202018 [0112]

Claims (12)

  1. Leistungshalbleitermodul (20), das Folgendes umfasst: wenigstens eine leitfähige Basis (2), wenigstens einen leitfähigen oberen Teil (6), und wenigstens zwei Leistungshalbleitervorrichtungen (3), die zwischen der wenigstens einen leitfähigen Basis (2) und dem wenigstens einen leitfähigen oberen Teil (6) angeordnet sind, wobei die Halbleitervorrichtungen (3) jeweils für einen Strom von wenigstens 1 A und/oder für eine Spannung von wenigstens 50 V konfiguriert sind, eine isolierende Abstandshalterschicht (4), die auf den Leistungshalbleitervorrichtungen (3) und wenigstens teilweise zwischen der wenigstens einen leitfähigen Basis (2) und dem wenigstens einen leitfähigen oberen Teil (6) angeordnet ist, wenigstens zwei Vertikalverbindungselemente (5), die von den Leistungshalbleitervorrichtungen (3) durch die Abstandshalterschicht (4) verlaufen und den wenigstens einen leitfähigen oberen Teil (6) leitfähig mit jeder der Leistungshalbleitervorrichtungen (3) verbinden, wobei die Abstandshalterschicht (4) und die Vertikalverbindungselemente (5) zum Kompensieren von Höhenunterschieden der Leistungshalbleitervorrichtungen (3) konfiguriert sind.
  2. Leistungshalbleitermodul (20) nach dem vorhergehenden Anspruch, wobei die wenigstens eine leitfähige Basis (2) und der wenigstens eine leitfähige obere Teil (6) jeweils zwei parallele Montageebenen (21, 22) definieren, und wobei die Abstandshalterschicht (4) lateral von der wenigstens einen leitfähigen Basis (2) und dem wenigstens einen leitfähigen oberen Teil (6) hervorsteht und bündig mit den Montageebenen (21, 22) in einer Richtung senkrecht zu den Montageebenen (21, 22) abschließt.
  3. Leistungshalbleitermodul (20) nach einem der vorhergehenden Ansprüche, das einen Gate-Leiter (9) umfasst, der mit jeweiligen Gates der Leistungshalbleitervorrichtungen (3) verbunden und innerhalb der Abstandshalterschicht (4) eingebettet ist.
  4. Leistungshalbleitermodul (20) nach einem der vorhergehenden Ansprüche, wobei die Abstandshalterschicht (4) wenigstens zwei isolierende Unterschichten (41, 42) umfasst, die aufeinander angeordnet sind, und wobei die Unterschichten (41, 42) jeweils Fasern und ein Matrixmaterial beinhalten.
  5. Leistungshalbleitermodul (20) nach einem der vorhergehenden Ansprüche, das eine leitfähige Basisplatte (1) und eine leitfähige obere Platte (7) umfasst, wobei die wenigstens eine leitfähige Basis (2) auf der Basisplatte (1) angeordnet ist und die obere Platte (7) leitfähig auf dem wenigstens einen leitfähigen oberen Teil (6) angeordnet ist, so dass die wenigstens eine leitfähige Basis (2), der wenigstens eine leitfähige obere Teil (6) und die Abstandshalterschicht (4) sandwichartig zwischen der Basisplatte (1) und der oberen Platte (7) eingeschlossen sind.
  6. Leistungshalbleitermodul (20) nach dem vorhergehenden Anspruch, wobei wenigstens eine der Basisplatte (1) und der oberen Platte (7) einen Kühlungskanal zum Kühlen der Leistungshalbleitervorrichtungen (3) umfasst.
  7. Leistungshalbleitermodul (20) nach einem der vorhergehenden Ansprüche, wobei es genau eine leitfähige Basis (2) gibt, die sämtliche Leistungshalbleitervorrichtungen (3) trägt und die leitfähige Basis (2) ein erster Leiterrahmen (2) ist, und wobei es genau einen oberen Teil (6) gibt, der ein zweiter Leiterrahmen, eine Folie oder eine Plattierung ist, wobei wenigstens eines der leitfähigen Basis (2) und des leitfähigen oberen Teils (6) wenigstens eines von Cu, Mo, Fe, Ni, Al und Co umfasst.
  8. Leistungshalbleitermodul (20) nach einem der Ansprüche 1 bis 6, das wenigstens eines von Folgendem umfasst: - wenigstens zwei der leitfähigen Basen (2), und - wenigstens zwei der leitfähigen oberen Teile (6), die voneinander separiert und jeweils mit wenigstens einer der Leistungshalbleitervorrichtungen (3) assoziiert sind, wobei es zwischen angrenzenden leitfähigen Basen (2) und/oder leitfähigen oberen Teilen (6) jeweils entlang einer lateralen Richtung nur die Abstandshalterschicht (4) gibt.
  9. Leistungshalbleitermodul (20) nach einem der vorhergehenden Ansprüche, das wenigstens eines von Folgendem umfasst: - wenigstens einen Kriechstreckenvergrößerer (13), der auf wenigstens einer lateralen Seite (43) der Abstandshalterschicht (4) angeordnet ist, und - die Abstandshalterschicht (4) mit einer Passivierungsbeschichtung (13a).
  10. Leistungshalbleitermodul (20) nach einem der vorhergehenden Ansprüche, wobei die Abstandshalterschicht (4) direkt an die wenigstens eine leitfähige Basis (2), den wenigstens einen leitfähigen oberen Teil (6), jede der Leistungshalbeitervorrichtungen (3) und jedes der Vertikalverbindungselemente (5) angrenzt.
  11. Leistungshalbleitermodul (20) nach einem der vorhergehenden Ansprüche, wobei die wenigstens eine leitfähige Basis (2) wenigstens eine Vertiefung (8) umfasst, wobei es insgesamt mehrere der Vertiefungen (8) gibt, und wobei sich die Leistungshalbleitervorrichtungen (3) jeweils teilweise oder vollständig in einer der Vertiefungen (8) befinden, so dass es eine Eins-zu-Eins-Zuordnung zwischen den Vertiefungen (8) und den Leistungshalbleitervorrichtungen (3) gibt.
  12. Leistungshalbleiterstapel (100), der mehrere der Leistungshalbleitermodule (20) nach einem der vorhergehenden Ansprüche umfasst, die übereinander angeordnet sind, wobei die Leistungshalbleitermodule (20) mit einem Druck von wenigstens 0,5 kN/cm2 zusammengepresst werden.
DE212021000482.2U 2020-10-15 2021-09-23 Leistungshalbleitermodul Active DE212021000482U1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20202018 2020-10-15
EP20202018.6 2020-10-15
PCT/EP2021/076152 WO2022078725A1 (en) 2020-10-15 2021-09-23 Power semiconductor module

Publications (1)

Publication Number Publication Date
DE212021000482U1 true DE212021000482U1 (de) 2023-08-22

Family

ID=72943869

Family Applications (1)

Application Number Title Priority Date Filing Date
DE212021000482.2U Active DE212021000482U1 (de) 2020-10-15 2021-09-23 Leistungshalbleitermodul

Country Status (6)

Country Link
US (1) US20230335472A1 (de)
EP (1) EP4229678A1 (de)
JP (1) JP3243789U (de)
CN (1) CN220796745U (de)
DE (1) DE212021000482U1 (de)
WO (1) WO2022078725A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7380062B2 (ja) * 2019-10-18 2023-11-15 富士電機株式会社 半導体モジュール
WO2024069453A1 (en) * 2022-09-28 2024-04-04 Delphi Technologies Ip Limited Systems and methods for power module for inverter for electric vehicle

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1353602A (en) 1970-04-24 1974-05-22 Int Rectifier Co Great Britain Pressure-assembled diode assemblies diode assemblies and their manufacture
EP1672692A1 (de) 2004-12-16 2006-06-21 ABB Research Ltd Leistungshalbleiter-Modul
US20100038774A1 (en) 2008-08-18 2010-02-18 General Electric Company Advanced and integrated cooling for press-packages
US20110266665A1 (en) 2010-04-30 2011-11-03 General Electric Company Press-pack module with power overlay interconnection
US20130146991A1 (en) 2011-12-08 2013-06-13 Infineon Technologies Ag Device Including Two Power Semiconductor Chips and Manufacturing Thereof
US20160111554A1 (en) 2014-10-17 2016-04-21 Kabushiki Kaisha Toshiba Semiconductor device
US9648722B2 (en) 2014-01-31 2017-05-09 Elektronik Systeme Gmbh PCB embedded power module
US9681558B2 (en) 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
DE102016125657A1 (de) 2016-12-23 2018-06-28 Infineon Technologies Ag Verfahren zur herstellung einer elektronikbaugruppe und elektronikbaugruppe

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10258565B3 (de) * 2002-12-14 2004-08-12 Semikron Elektronik Gmbh Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung
EP3513432B1 (de) * 2016-09-15 2021-04-07 RISE Research Institutes of Sweden AB Presspackleistungsmodul

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1353602A (en) 1970-04-24 1974-05-22 Int Rectifier Co Great Britain Pressure-assembled diode assemblies diode assemblies and their manufacture
EP1672692A1 (de) 2004-12-16 2006-06-21 ABB Research Ltd Leistungshalbleiter-Modul
US20100038774A1 (en) 2008-08-18 2010-02-18 General Electric Company Advanced and integrated cooling for press-packages
US20110266665A1 (en) 2010-04-30 2011-11-03 General Electric Company Press-pack module with power overlay interconnection
US20130146991A1 (en) 2011-12-08 2013-06-13 Infineon Technologies Ag Device Including Two Power Semiconductor Chips and Manufacturing Thereof
US9648722B2 (en) 2014-01-31 2017-05-09 Elektronik Systeme Gmbh PCB embedded power module
US9681558B2 (en) 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
US20160111554A1 (en) 2014-10-17 2016-04-21 Kabushiki Kaisha Toshiba Semiconductor device
DE102016125657A1 (de) 2016-12-23 2018-06-28 Infineon Technologies Ag Verfahren zur herstellung einer elektronikbaugruppe und elektronikbaugruppe

Also Published As

Publication number Publication date
US20230335472A1 (en) 2023-10-19
JP3243789U (ja) 2023-09-21
WO2022078725A1 (en) 2022-04-21
EP4229678A1 (de) 2023-08-23
CN220796745U (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
DE19617055C1 (de) Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
EP0221399B1 (de) Leistungshalbleitermodul
DE19983419B3 (de) Elektrisch isoliertes verpacktes Leistungshalbleiterbauelement und Verfahren zur Herstellung desselben
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE112016001711T5 (de) Leistungselektronikmodul
DE212021000482U1 (de) Leistungshalbleitermodul
DE102008036112A1 (de) Leistungshalbleitermodul
DE102015118633A1 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul
EP2203937B1 (de) Verfahren zur herstellung einer elektronischen schaltung aus teilschaltungen
CN113937086B (zh) 功率半导体器件的嵌入式裸片封装
DE102016106137A1 (de) Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102021100717A1 (de) Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102014107743B4 (de) Leistungsmodul, das zwei Substrate aufweist, und Verfahren zu seiner Herstellung
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal
DE102011078806B4 (de) Herstellungsverfahren für ein leistungselektronisches System mit einer Kühleinrichtung
DE102016211479A1 (de) Leistungsmodul
EP2887392A2 (de) Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
EP4084058A1 (de) Elektronik-baugruppe mit schaltungsträger, halbleiterchip und kühlkörper
DE102014102692A1 (de) Elektronisches Bauelement
DE212020000842U1 (de) Halbleitervorrichtung und Halbleitermodul
DE102023118828A1 (de) Modulares Leistungsvorrichtung-Package eingebettet in einem Schaltkreisträger
DE10049397A1 (de) Aufbau von Leistungshalbleitern mit einer textilen Ausgleichsschicht zum Kühlkörper

Legal Events

Date Code Title Description
R207 Utility model specification