DE2040039A1

DE2040039A1 - Equalizer circuit to eliminate linear distortion

Info

Publication number: DE2040039A1
Application number: DE19702040039
Authority: DE
Inventors: Broder Dr-Ing Wendland
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1968-09-26
Filing date: 1970-08-12
Publication date: 1972-02-17
Also published as: DE2040039B2

Description

"Entzerrerschaltung zur Beseitigung der Linearen Verzerrungen" Zusatz zu Patentanmeldung P 17 91 174.9-35 = W 7766 Die Erfindung betrifft eine Entzerrerschaltung zur Beseitigung der linearen Verzerrungen in den beiden Kanälen eines Systems zur Übertragung amplitudenmodulierter äquidistan-ter Impulsfolgen mit zwei orthogonalen Kanälen und zur Beseitigung der Übersprechverzerrung zwischen beiden Kanälen eines solchen Systems unter Verwendung eines getakteten Schieberegisters mit mehreren Stufen, an deren Ausgängen die dem Schieberegister zugeführte Eingangsfunktion jeweils um ganze-Vielfache der Periodendauer des Schiebetaktes verzögert auftritt, sowie unter Verwendung von Bewertungsgliedern, die an den Ausgängen der Schieberegisterstufen liegen und deren Ausgänge gruppenweise in Summierschaltungen zusammengefaßt werden, mit einer Schaltvorrichtung mit zwei Schaltstellungen, die mit der Frequenz des Schiebetaktes den Eingang des Schieberegisters abwechselnd mit jeweils einer ton zwei ein richtungen verbindet, an deren Ausgängen jeweils die Abtasthaltwerte der verzerrten Impulsfolge des betreffenden Kanals zur Verfügung stehen, durch zwei Gruppen von Bewertungsgliedern, deren Ausgänge jeweils in einer Summierschaltung zusammengefaßt sind, wobei der Eingang Jedes Bewertungsgliedes der einen Gruppe jeweils an den Ausgang einer jeweils anderel der ungeradzahligen Schieberegisterstufen und der Biegang dieses Bewertungsgliedes der anderen Gruppe jeweils an den Ausgang einer jeweils anderen der geradzahligell Schieberegisterstufen geführt ist, mit einer Additionsschal tung, an deren einem Eingang der Ausgang der einen Summierschaltungen liegt, an deren zweiten Eingang iiber eine zweite Schaltvorrichtung alternierend das Ausgangssignal der zweiten Summierschaltung und das invertierte iid um zwei Perioden des Schiebetaktes verzögerte Ausgangssignal der zweiten Summierschaltung gelegt wird, und mit einer dritten Schaltvorrichtung, in die die Ausgangsspannung der Addtionsschaltung alternierend an zwei Ausgangsleitungen liegt, auf denen damit die entzerrten Impulsfolgen zur Verfügung stehen, nach DBP . ... ... (Patentanmeldung P 17 91 174.9-35). "Equalizer circuit to eliminate linear distortion" addendum to patent application P 17 91 174.9-35 = W 7766 The invention relates to an equalization circuit to eliminate the linear distortion in the two channels of a system for Transmission of amplitude-modulated equidistant pulse trains with two orthogonal Channels and to eliminate the crosstalk distortion between both channels one such a system using a clocked shift register with several Stages at whose outputs the input function fed to the shift register occurs delayed by whole multiples of the period of the shift clock, as well as using evaluation elements at the outputs of the shift register stages and the outputs of which are grouped together in summing circuits, with a switching device with two switching positions that correspond to the frequency of the Shift clock the input of the shift register alternating with one tone each connects two directions, at the exits of which the Sample stop values of the distorted pulse train of the relevant channel are available stand by two groups of evaluation elements, whose outputs each in one Summing circuit are combined, the input of each evaluation element of one group to the output of one of the odd-numbered groups Shift register stages and the bending of this evaluation element of the other group each to the output of a respective other of the even-numbered shift register stages is performed, with an addition scarf device, at one input of which the output of a summing circuit is connected to the second input via a second switching device alternately the output signal of the second summing circuit and the inverted one iid output signal of the second summing circuit delayed by two periods of the shift clock is placed, and with a third switching device into which the output voltage the addition circuit is alternating on two output lines on which thus the equalized pulse trains are available, according to DBP. ... ... (patent application P 17 91 174.9-35).

Das Hauptpatent gibt eine besonders günstige Ausgestaltung der an sich bekannten Entzerrerschaltung an, wie sie beispielsweise der deutschen Patentschrift 1 157 677 entnommen werden kann. Der wesentliche Gedanke, der dem Hauptpatent zugrunde liegt, besteht darin, daß dann, wenn ein Nachrichtenübertragungssystem zwei orthogonale Kanäle aufweist, die linearen Verzerrungen der beiden Kanäle einander gleich groß und die tlbersprechverzerrungen von jeweils einen Kanal auf den anderen Kanal bis auf das Vorzeichen gleich groß sind. Infolgedesscn genügt es zur Entzerrung, gesonderte Entzerrungsmittel, im vorliegenden Fall also Sätze von 8ewertungsgliedern, lediglich für die Beseitigung der linearen Verzerrungen einerseits und für die Beseitigung der Übersprechverzerrungen andererseits vorzusehen, wobei im letzteren Falle naturgemäß die Berücksichtigung des Vorzeichens erforderlich ist0 Das Hauptpatent weist allerdings Bewertungsglieder auf, die in ihrem einmal festgelegten Wert konstant gehalten werden, so daß eine Anpassung der Bewertungsfaktoren an sich ändernde Verzerrungsverhältnisse nur mühsam, beispielsweise durch Betätigung von Rand, möglich ist0 Der vorliegenden Erfindung liegt die Aufgabe zugrunde, den Gedanken des Hauptpatentes dahingehend zu erweitern, daß eine Entzerrerschaltung angegeben wird, die sich an sich ändernde Verzerrungen selbsttätig anpaßt. Verzerrungen, die Änderungen unterliegen, treten beispielsweise bei Fernsprechnetzen auf, wenn die tbertraungakanäle entweder selbst im Laufe der Zeit in ihren Ubertraguzgseigenschaften Veränderungen untorliegen, oder wenn durch den Aufbau neuer Verbiadungen schlagartig ganz andere Verzerrungseigenschaften berücksichtigt werden müssen, Die Erfindung besteht darin, daß alle Bewertungsglieder zur Erzielung einer selbständigen Adaptierung an sich ändernde Verzerrungen in der Weise als Multiplikatoren ausgebildet sind, daß die Multiplikatoren jeweils mit einem ihrer Eingänge mit dem Ausgang einer Stufe des Schieberegisters und mit dem anderen Eingang mit einer Rilfsschaltung verbunden ist, die ein von der Größe der Verzerrung abhängiges Kriterium abgibt.The main patent gives a particularly favorable design the per se known equalizer, such as the German patent 1 157 677 can be found. The main idea behind the main patent is that if a communications system has two orthogonal Has channels, the linear distortions of the two channels are equal to each other and the crosstalk distortion from one channel to the other up to are equal to the sign. As a result, it is sufficient for equalization, separate Correction means, in the present case that is, sets of weighting elements, only for the elimination of the linear distortions on the one hand and for the elimination the crosstalk distortion on the other hand, in the latter case naturally the sign must be taken into account0 The main patent, however, indicates Valuation elements, which are kept constant in their once determined value, so that an adaptation of the evaluation factors to changing distortion ratios is only possible with difficulty, for example by operating the edge0 of the present The invention is based on the object the idea of the main patent to the effect that an equalization circuit is specified which is based on automatically adapts to changing distortions. Distortions that are subject to change, occur in telephone networks, for example, when the transmission channels are either Even in the course of time there are no changes in their transmission properties, or if completely different distortion properties suddenly occur due to the build-up of new connections must be taken into account, the invention consists in that all evaluation members to achieve an independent adaptation to changing distortions in the Way are designed as multipliers that the multipliers each with one of its inputs with the output of a stage of the shift register and with the the other input is connected to an auxiliary circuit which is one of the size of the Distortion dependent criterion.

Im folgenden wird die Erfindung anhand von einigen bevorzugten Ausführungsbeispielen unter Zuhilfenahme von Abbildungen näher erläutert. Dabei wird der Einfachheit der Darstellung halber zunächst ein Entzerrer angenommen, der lediglich auf einen einzigen Kanal wirkt.In the following, the invention is illustrated by means of some preferred exemplary embodiments explained in more detail with the aid of illustrations. In doing so, the simplicity of the For the sake of illustration, initially assumed an equalizer that only applies to a single Channel works.

Figur 1 zeigt einen derartigen Entzerrer, der als Transversalfilter ausgebildet ist, wie es schon seit längerem bekannt ist. im folgenden wird mit N die Zahl der Vorläufer und mit n die Zahl der Schleppimpulse bezeichnet, die infolge der aufgetretenen Entzerrungen den eigentlichen Impuls begleiten.Figure 1 shows such an equalizer as a transversal filter is trained, as it has been known for a long time. in the following, with N denotes the number of precursors and n denotes the number of drag pulses resulting from of the equalization that has occurred accompany the actual impulse.

Es ist nun eine Verzögerungsleitung 1 vorgesehen, die im Normalfall beispielsweise als getaktetes Schieberegister ausgebildet ist. in diese Verzögerungsleitung laufen die Abtastwerte xi ein, und im dargestellten Zustand sind alle Werte xi-n bis ni+N-1 in der Verzögerungsleitung enthalten, während der letzte Wert si+g gerade eingeschoben wird. Den einzelnen Stufen der Verzögerungsleitung 1 sind Bewertungsglieder bn - b-N nachgeordnet, die wiederum in einer Summierschaltung 2 zusammengefaßt werden0 Der Einfachheit halber sind in der Darstellung die Bewertungsglieder und die Summierschaltung zusammengefaßt gezeichnet, Wenn die Bewertungsglieder b passend eingestellt sind, ergibt sich als Ausgangsgröße der Summierschaltung 2 ein annähernd entzerrter Impuls yi.There is now a delay line 1 is provided, which in the normal case is designed for example as a clocked shift register. into this delay line the samples xi arrive, and in the state shown, all values are xi-n to ni + N-1 contained in the delay line, while the last value si + g is even is inserted. The individual stages of the delay line 1 are weighting elements bn - b-N, which in turn are combined in a summing circuit 20 For the sake of simplicity, the weighting elements and the summing circuit are shown in the illustration drawn together, If the evaluation elements b are set appropriately, the output variable of the summing circuit 2 is an approximately equalized pulse yi.

Wird nun mit quantisiert gestuften Impulsen gearbeitet, so läßt sich mit Hilfe eines Quantisierers 3, der eine Ausgsngsgröße qi abgibt, durch Vergleich dieser Größe mit der Größe 9i eine Größe hYi feststellen, die ein Maß für die Restverzerrung bildet.If you now work with quantized, stepped pulses, you can with the aid of a quantizer 3, which emits an output quantity qi, by comparison this size with size 9i determine a size hYi that is a Measure for the residual distortion.

Einzelheiten über die zugrunde liegenden Zusammenhänge sind beispielsweise der Dissertation von Broder Wendland, "Abtastsysteme zur Entzerrung von Datenkanälen", Techn.Details about the underlying relationships are for example the dissertation by Broder Wendland, "Sampling systems for equalization of data channels", Techn.

Universität Berlin, 1969, zu entnehmen. Dieser Dissertation kann auch entnommen werden, wie aus der erwähnten Größe #yi ein geeignetes Kriterium für die Nachstellung der Bewertungsglieder gewonnen werden kann.University of Berlin, 1969, can be found. This dissertation can also can be taken from the mentioned size #yi a suitable criterion for the Re-adjustment of the evaluation members can be obtained.

Dies wird so bewirkt, daß die Größe hYi in einem Multiplikator 4 mit der Ausgangsgröße einer Stufe der Verzögerungsleitung 1 multipliziert wird. Das entstehende Produkt wird einem Integrator 5 zugeführt, der über den Zeitraum t integriert. Die Ausgangsgröße dieses Integrators wird nun, wie weiter unten dargestellt, unmittelbar zur Steuerung des Bewertungsgliedes ausgenutzt.This is done so that the quantity hYi in a multiplier 4 with the output of a stage of the delay line 1 is multiplied. That The resulting product is fed to an integrator 5, which integrates over the period t. The output of this integrator is now, as shown below, immediate used to control the evaluation element.

Zeigt Fig. 1 a die Gewinnung des Kriteriums anhand einee als Tranaversalfilter ausgebildeten Entzerrers, so sind in den Figuren Ib und 1c ein ebenfalls bekannter rekurslver Entzerrer und ein Entzerrer mit quantisierter Rückführung dargestellt; der Entzerrer mit quantisierter Rückfuhrung nach Fig. Ic ist beispielsweise der deutschen Offenlegungsschrift 1 791 173.8 zu entnehmen.Fig. 1a shows how the criterion is obtained using a transaversal filter trained equalizer, so are also known in Figures Ib and 1c recursive equalizer and an equalizer with quantized feedback shown; the equalizer with quantized Return to Fig. Ic is for example the German Offenlegungsschrift 1 791 173.8.

Fig. 2 zeigt, wiederum aus Gründen der vereinfachten Darstellung für den einkanaligen Fall, einen adaptierenden Impulsentzerrer, der als Kombination aus einem Transversalfilter und einem rekursiven Entzerrer gemäß Figuren 1a und 1b aufgebaut ist, im übrigen aber die einstellbaren Bewertungsglieder aufweist. Wie sich aus Fig. 2 ergibt, steuert die Ausgangsgröße der Integratoren 5 mit dem Index der zugehörigen Stufe der Verzögerungsleitung weitere Multiplikatoren, die die erwähnte Ausgangsgröße der Integratoren mit der Ausgangsgröße der zugehörigen Stufe der Verzögerungsleitung verknüpfen. Die Wirkungsweise ist dabei die folgende> daß nämlich, je größer die Größe i ist, d.h. je unvollständiger die Entzerrung ist, das jeweilige Bewertungsglied auf einen umso größeren Wert eingestellt wird solange, bis die Entzerrung möglichst vollkommen ist.Fig. 2 shows, again for the sake of simplicity of illustration the single-channel case, an adapting pulse equalizer, which as a combination from a transversal filter and a recursive equalizer according to Figures 1a and 1b is constructed, but otherwise has the adjustable evaluation elements. As can be seen from Fig. 2, controls the output of the integrators 5 with the Index of the associated stage of the delay line further multipliers that the mentioned output variable of the integrators with the output variable of the associated Link the stage of the delay line. The mode of action is as follows> namely that the larger the quantity i, i.e. the more incomplete the equalization, the respective evaluation element is set to a higher value as long as until the equalization is as perfect as possible.

Es sei noch darauf hingewiesen, daß im Falle Fig. 2 die Integratoren mit einem nachgeschalteten Inverter ausgestattet sind, was durch das Minuszeichen angedeutet ist, um zum Jeweils richtigen Vorzeichen zu gelangen, wassich leicht zeigen läßt.It should also be noted that in the case of FIG. 2, the integrators are equipped with a downstream inverter, which is indicated by the minus sign is indicated in order to get to the correct sign in each case, which is easy lets show.

Fig. 3 zeigt nun die erfindungsgemäße Entzerrerschaltung für zwei orthogonale kanäle mit einstellbaren Bewertungsgliedern. Da es sich dabei um eine Ausgestaltung der Schaltung entsprechend Fig. 5 des Hauptpatentes handelt, die lediglich durch die vorgeschriebenen adaptierenden Bewertungsglieder ergänzt ist, erübrigt sich eine nahere Erläuterung, Fig. 4 zeigt noch eine Entzerrerschaltung mit quantisierter Rückführung, die aufgrund des oben Gesagten ohne weiteres verständlich ist. Es muß nur darauf hingewiesen werden, daß für die Einstellung der Bewertung~ glieder b' die Tatsache berücksichtigt werden muß, daß zwischen den Anschlüssen der zugehörigen Stufen der Verzögerungsleitungen Jeweils zwei Zeittakte zu berücksichtigen sind, was auch in dem Vorhandensein entsprechender Verzögerungsglieder 2T seinen Ausdruck findet.3 now shows the equalization circuit according to the invention for two orthogonal channels with adjustable weighting terms. Since this is a Design of the circuit according to FIG. 5 of the main patent is only is supplemented by the prescribed adapting evaluation elements a more detailed explanation, FIG. 4 shows an equalizer circuit with quantized Repatriation, which is easily understandable based on what has been said above. It must only be pointed out that for the setting of the evaluation members b ' the fact must be taken into account that between the connections of the associated Steps of the delay lines Two time cycles must be taken into account each time, which is also expressed in the presence of corresponding delay elements 2T finds.

Entsprechend ist es, wie sich leicht zeigen läßt, notwendig, die Kriterien für die Einstellung der die Bewertungsglieder verkörpernden Multiplikatoren jeweils von einer um zwei Zeittakte weiter liegenden Stufe der Verzö gerungsleitung ab zugreifen, als die Eingangsgröße für den Multiplikator selbst. Um keine Nißverständnisse aufkommen zu lassen, muß darauf hingewiesen werden, daß die Laufrichtung der linken Verzögerungsleitung von links nach rechts, die der rechten von rechts nach links ist.Accordingly, as can be easily shown, the criteria are necessary for the setting of the multipliers embodying the evaluation members access from a stage of the delay line that is two clock cycles further, as the input variable for the multiplier itself. To avoid misunderstandings to let it be noted that the direction of travel of the left delay line from left to right, which is the right from right to left.

Claims

1. Equalizer circuit to eliminate the linear distortion in the two channels of a system for the transmission of amplitude-modulated equidistant Pulse trains with two orthogonal channels and to eliminate crosstalk distortion between both channels of such a system using a clocked Shift register with several stages, at the outputs of which the shift register supplied input function In each case by whole multiples of the period duration of the shift clock occurs with a delay as well as using evaluation tags at the outputs of the shift register stages and their outputs in groups in summing circuits are summarized with a switching device with two switching positions, the the input of the shift register alternates with the frequency of the shift clock connects with one of two facilities, at the outputs of which the Sample hold values of the distorted pulse train of the relevant channel are available stand by two groups of evaluation elements, whose outputs each in one Summing circuit are summarized, with the input of each evaluation element of one group to the output of another of the odd numbers Shift register stages and the input of this evaluation element of the other group each to the output of a respective other of the even-numbered shift register stages is performed, with an adder circuit, at one input of which the output of the a summing circuit is connected to the second input via a second switching device alternately the output signal of the second slmming circuit and the inverted one and output signal of the second measuring circuit delayed by two periods of the shift clock is placed, and with a third switching device into which the output voltage the addition circuit is connected to two output lines on which the equalized Impulse sequences are available, according to DBP. .. O, (patent application P 17 91 174.9-35 ), characterized in that all 3ewertungsgiieder to achieve an independent Adaptation to changing distortions designed as multipliers are that the multipliers each with one of their inputs with the output of a Stage of the shift register and with the other input with an auxiliary circuit connected is, the one dependent on the magnitude of the distortion Eriterium surrenders.

2. Equalizer circuit according to claim 1, characterized in that the auxiliary circuit as a network with a subtracter taking the difference between the approximately equalized signal before the adaptation and a specified comparison value determines, as well as for each stage of the delay line (s) from a multiplier, which links the output variable of the subtracter with the output variable of the stage, as well as an integrator connected downstream of the multiplier.

3. equalizer circuit according to claim 1 or 2, characterized by her training as a transversal filter, as a recursive equalizer, as an equalizer with quantized feedback or as a circuit combined from these.