DE2040039C3

DE2040039C3 - Equalizer circuit for eliminating the linear distortion of a transmission system

Info

Publication number: DE2040039C3
Application number: DE19702040039
Authority: DE
Inventors: Broder Dr.-Ing. 7911 Ay Wendland
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Filing date: 1970-08-12
Publication date: 1977-04-28

Description

Die Erfindung betrifft eine Entzerrerschaltung zur Beseitigung der linearen Verzerrungen in den beiden Kanälen eines Systems zur Übertragung amplitudenmodulierter äquidistanter Impulsfolgen mit zwei orthogonalen Kanälen und zur Beseitigung der Übersprechverzerrung zwischen beiden Kanälen eines solchen Systems unter Verwendung eines getakteten Schieberegisters mit mehreren Stufen, an deren Ausgängen die dem Schieberegister zugeführte Eingangsfunktion jeweils um ganze Vielfache der Periodendauer des Schiebetaktes verzögert auftritt, sowie unter Verwendung von Bewertungsgliedern, die an den Ausgängen der Schieberegisterstufen liegen und deren Ausgänge gruppenweise in Summierschaltungen zusammengefaßt werden, mit einer Schaltvorrichtung mit zwei Schaltstellungen, die mit der Frequenz des Schiebetaktes den Eingang des Schieberegisters abwechselnd mit jeweils einer von zwei Einrichtungen verbindet, an deren Ausgängen jeweils die Abtasthaltwerte der verzerrten Impulsfolge des betreffenden Kanals zui Verfugung stehen, durch zwei Gruppen von Bewertungsgliedern, deren Ausgänge jeweils in einer Summierschaltung zusammengefaßt sind, wobei der Eingang jedes Bewertungsgliedes der einen Gruppe jeweils an den Ausgang einer jeweils anderen der ungeradzahligen Schieberegisterstufen und der Eingang dieses Bewertungsgliedes der anderen Gru{ pe jeweils an den Ausgang einer jeweils anderen der geradzahligen Schieberegisterstufen geführt ist, mit einer Additionsschaltung, an deren einem Eingang der Ausgang der einen Summierschaltung liegt, an deren zweiten Eingang über eine zweite Schaltvorrichtung alternierend das Ausgangssignal der zweiten Summierschaltung und das invertierte und um zwei Perioden des Schiebetaktes verzögerte Ausgangssignal der zweiten Summierschaltung gelegt wird, und mit einer dritten Schaltvorrichtung, in die die Ausgangsspannung der Additionsschaltung alternierend an zwei Ausgangsleitungen liegt, auf denen damit die entzerrten Impulsfolgen zur Verfugung stehen, nach Patent 1791174.The invention relates to an equalization circuit for eliminating the linear distortions in the two Channels of a system for the transmission of amplitude-modulated equidistant pulse trains with two orthogonal Channels and to eliminate crosstalk distortion between the two channels such a system using a clocked shift register with several stages at their outputs the input function fed to the shift register by whole multiples of the period of the shift clock occurs delayed, as well as using evaluation elements that are sent to the The outputs of the shift register stages and their outputs are in groups in summing circuits are summarized, with a switching device with two switching positions, which with the frequency of the Shift clock the input of the shift register alternately with one of two devices connects, at the outputs of which the sample hold values of the distorted pulse train of the relevant Channels are available through two groups of evaluation elements, the outputs of which are in a summing circuit are combined, the input of each evaluation element of the one Group in each case to the output of a respective other of the odd-numbered shift register stages and the Input of this evaluation member of the other group in each case to the output of another the even-numbered shift register stages is performed, with an addition circuit, at one input the output of one summing circuit is connected to its second input via a second switching device alternately the output signal of the second summing circuit and the inverted and by two Periods of the shift clock delayed output signal of the second summing circuit is applied, and with a third switching device in which the output voltage of the addition circuit alternates is on two output lines, on which the equalized pulse trains are available Patent 1791174.

Das Hauptpatent gibt eine besonders günstige Ausgestaltung der an sich bekannten Entzerrerschaltung an, wie sie beispielsweise der deutschen Patentschrift 1157677 entnommen werden kann. Der wesentliche Gedanke, der dem Hauptpatent zugrunde liegt, besteht darin, daß dann, wenn ein Nachrichtenübertragungssystem zwei orthogonale Kanäle aufweist, die linearen Verzerrungen der beiden Kanäle einander gleich groß und die Übersprechverzerrungen von jeweils einem Kanal auf den anderen Kanal bis auf das Vorzeichen gleich groß sind. Infolgedessen genügt es zur Entzerrung, gesonderte Entzerrungsmittel, im vorliegenden Fall also Sätze von Liewertungsgliedern, lediglich für die Beseitigung der linearen Verzerrungen einerseits und für die Beseitigung der Übersprechverzerrungen andererseits vorzusehen, wobei im letzteren Falle naturgemäß die Berücksichtigung des Vorzeichens erforderlich ist.The main patent gives a particularly favorable embodiment of the equalizer circuit known per se as can be found in German patent specification 1157677, for example. The essential one The idea on which the main patent is based is that when a communication system Having two orthogonal channels, the linear distortions of the two channels each other the same size and the crosstalk distortion from one channel to the other except for that Signs are the same. As a result, it is sufficient for equalization, separate equalization means, im In the present case, that is, sets of weighting terms, only for the elimination of the linear distortions on the one hand and for the elimination of the crosstalk distortions on the other hand, in the latter case naturally taking into account of the sign is required.

Das Hauptpatent weist allerdings Bewertungsglieder auf, die in ihrem einmal festgelegten Wert konstL' it gehalten werden, so daß eine Anpassung der Bewertungsfaktoren an sich ändernde Verzerrungsverhältnisse nur mühsam, beispielsweise durch Betätigung von Hand, möglich ist.The main patent, however, has evaluation elements which in their once fixed value constL ' it can be kept so that an adjustment of the evaluation factors to changing distortion ratios only with difficulty, for example by actuation by hand, is possible.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, den Gedanken des Hauptpatents dahingehend zu erweitern, daß eine Entzerrerschaltung angegeben wird, die sich an sich ändernde Verzerrungen selbsttätig anpaßt. Verzerrungen, die Änderungen unterliegen, treten beispielsweise bei Fernsprechnetzen auf, wenn die Übertragungskanäle entweder selbst im Laufe der Zeit in ihren Übertragungseigenschaften Veränderungen unterliegen, oder wenn durch den Aufbau neuer Verbindungen schlagartig ganz andere Verzerrungseigenschaften berücksichtigt werden müssen.The present invention is based on the object of the main patent to that effect to expand that an equalization circuit is specified, the changing distortion adapts automatically. Distortions that are subject to change occur, for example, in telephone networks on if the transmission channels either change their transmission properties over time Subject to changes, or if suddenly completely different due to the establishment of new connections Distortion properties must be taken into account.

Die Erfindung besteht darin, daß alle Bcwertungsglieder zur Erzielung einer selbständigen Adaptierung an sich ändernde Verzerrungen in der Weise als Multiplikatoren ausgebildet sind, daß die Multiplikatoren jeweils mit einem ihrer Eingänge mit dem Ausgang einer Stufe des Schieberegisters und mit dem anderen Eingang mit einer Hilfsschaltung verbunden ist. die ein von der Größe der Verzerrung abhängiges Kriterium abgibt.The invention consists in that all evaluation elements to achieve an independent adaptation to changing distortions in the manner of multipliers are designed that the multipliers each with one of their inputs to the output one stage of the shift register and the other input is connected to an auxiliary circuit. the gives a criterion that depends on the magnitude of the distortion.

Im folgenden wird die Erfindung an Hand von einigen bevorzugten Ausführungsbeispielen unter Zuhilfenahme von Figuren näher erläutert. Dabei wird uer Einfachheit der Darstellung halber zunächst ein Entzerrer angenommen, der lediglich auf einen einzigen Kanal wirkt.In the following, the invention is illustrated with the aid of a few preferred exemplary embodiments explained in more detail by figures. For the sake of simplicity of illustration, an equalizer is used first assumed that only acts on a single channel.

Fig. 1 zeigt einen derartigen Entzerrer, der als Transversalfilter ausgebildet ist, wie es schon seit längerem bekannt ist Im folgenden wird mit N die Zahl der Vorläufer und mit η die Zahl der Schleppimpulse bezeichnet, die infolge der aufgetretenen Entzerrungen den eigentlichen Impuls begleiten.1 shows such an equalizer, which is designed as a transversal filter, as it has been known for a long time. In the following, N denotes the number of precursors and η denotes the number of drag pulses that accompany the actual pulse as a result of the equalization that has occurred.

Es ist nun eine Verzögerungsleitung 1 vorgesehen, die im Normalfall beispielsweise als getaktetes Schieberegister ausgebildet ist. In diese Verzögerungsleitung laufen die Abiastwerte X₁ ein, und im dargestellten Zustand sind alle Werte x_t__n bis x_i^_N__l in der Verzögerungsleitung enthalten, während der letzte Wert X_{1+ N} gerade eingeschoben wird. Den einzelnen Stufen der Verzögerungsleitung 1 sind Bewertungsglieder b_n bis b__v nachgeordnet, die wiederum in einer Summierschaltung 2 zusammengefaßt werden. Der Einfachheit halber sind in der Darstellung die Bcwertungsglieder und die Summierschaltung zusammengefaßt gezeichnet. Wenn die Bewertungsglieder b passend eingestellt sind, ergibt sich als Ausgangsgröße der Summierschaltung 2 ein annähernd entzerrter Impuls y_t. Wird nun mit quantisiert gestuften Impulsen gearbeitet, so läßt sich mit Hilfe eines Quantisierers 3, der eine Ausgangsgröße q_{ abgibt, durch Vergleich dieser Größe q_{ mit der Größe y, eine Größe Δν, feststellen, die ein Maß für die Restverzerrung bildet.A delay line 1 is now provided, which is normally designed, for example, as a clocked shift register. The sample values X ₁ run into this delay line, and in the state shown, all values x _t _ _n to x _i ^ _N _ _{1 are contained} in the delay line, while the last value X _{1+ N is} just being inserted. The individual stages of the delay line 1 are followed by evaluation elements b _n to b_ _v , which in turn are combined in a summing circuit 2. For the sake of simplicity, the evaluation elements and the summing circuit are drawn together in the illustration. If the evaluation elements b are set appropriately, the output variable of the summing circuit 2 is an approximately equalized pulse y _t . Is now working with quantized stepped pulses, it can be with the help of a quantizer 3, which emits an output q _{, by comparing this size q _{the variable y, size Δν notice, which forms a measure of the residual distortion.

Einzelheiten über die zugrunde liegenden Zusammenhänge sind beispielsweise der Dissertation von Broder Wendiand, 'Abtastsysteme zur Entzerrung von Datenkanälen«, Techn. Universität Berlin, IW). zu entnehmen. Dieser Dissertation kann auch entnommen werden, wie aus der erwähnten GmIx- Av ein geeignetes Kriterium für die Nachstellung der Bewertungsglieder gewonnen werden kann.Details of the underlying relationships are, for example, the dissertation by Broder Wendiand, 'Sampling systems for equalization of data channels', Techn. Universität Berlin, IW). refer to. This dissertation also shows how a suitable criterion for adjusting the evaluation elements can be obtained from the aforementioned GmIx-Av.

Dies wird so bewirkt, daß die Größe Ay₁ in einem Multiplikator 4 mit der Ausgangsgröße einer Stufe der Verzögerungsleitung 1 multipliziert wird. Das entstehende Produkt wird einem Integrator 5 zugeführt, der über den Zeitraum / integriert. Die Ausgangsgröße dieses Integrators wird nun, wie weiter unten dargestellt, unmittelbar zur Steuerung des Bewertungsglie- <Jes ausgenutzt.This is effected in such a way that the quantity Ay _{1 is} multiplied by the output quantity of a stage of the delay line 1 in a multiplier 4. The resulting product is fed to an integrator 5, which integrates over the period /. The output variable of this integrator is now, as shown below, used directly to control the evaluation element.

Zeigt Fig. la die Gewinnung des Kriteriums an Hand eines als Transversalfilter ausgebildeten Entzerrers, so sind in den Fig. 1 b und 1 c ein ebenfalls bekannter rekursiver Entzerrer und ein Entzerrer mit quantisierter Rückführung dargestellt; der EntzerrerFig. La shows the extraction of the criterion on the basis of an equalizer designed as a transversal filter, Thus, in FIGS. 1 b and 1 c, a likewise known recursive equalizer and an equalizer with quantized feedback shown; the equalizer

'5 mit quantisierter Rückführung nach Fig. Ic ist beispielsweise der deutschen Offenlegungsschritt 1791173.8 zu entnehmen.'5 with quantized feedback of Figure Ic For example, the German disclosure step 1791173.8 can be found.

Fig. 2 zeigt, wiederum aus Gründen der vereinfachten Darstellung für den einkanaligen Fall, einen adaptierenden impulsentzerrer, der als Kombination aus einem Transversalfilter und einem rekursiven Entzerrer gemäß Fig. 1 a und 1 b aufgebaut ist, im übrigen aber die einstellbaren Bewertungsglieder aufweist. Wie sich aus Fig. 2 ergibt, steuert die Ausgangsgröße der Integratoren 5 mit dem Index der zugehörigen Stufe der Verzögerungsleitung weitere Multiplikatoren, die die erwähnte Ausgangsgröße der Integratoren mit der Ausgangsgröße der zugehörigen Stufe der Verzögerungsleitung verknüpfen. Die- Wirkungsweise ist dabei die folgende, daß nämlich, je großer die Größe Δ\, ist, d.h. je unvollständiger die Entzerrung ist, das jeweilige Bewertungsglied auf einen um so größeren Wert eingestellt wird so lange, bis die Entzerrung möglichst vollkommen ist. Es sei noch darauf hingewiesen,daß im Falle Fig. 2 die Integratoren mit einem nachgeschalteten Inverter ausgestattet sind, was durch das Minuszeichen angedeutet ist, um zum jeweils richtigen Vorzeichen /u gelangen, was sich leicht zeigen läßt.Fig. 2 shows, again for the sake of the simplified representation for the single-channel case, an adapting pulse equalizer, which is constructed as a combination of a transversal filter and a recursive equalizer according to FIGS. 1 a and 1 b, but otherwise has the adjustable evaluation elements. As can be seen from FIG. 2, the output variable of the integrators 5 controls further multipliers with the index of the associated stage of the delay line, which multipliers combine the aforementioned output variable of the integrators with the output variable of the associated stage of the delay line. The mode of operation is as follows, namely, the larger the quantity Δ \, ie the more incomplete the equalization, the greater the value of the respective evaluation element until the equalization is as perfect as possible. It should also be pointed out that in the case of FIG. 2 the integrators are equipped with a downstream inverter, which is indicated by the minus sign, in order to arrive at the correct sign / u in each case, which can easily be shown.

Fig. 3 zeigt nun die erfindungsgemäße Entzerrerschaltung für zwei orthogonale Kanäle mit einstellbaren Bewertungsgliedern. Da es sich dabei um eine Ausgestaltung der Schaltung entsprechend Fig. 5 des Hauptpatents handelt, die lediglich durch die vorgeschriebenen adaptierenden Bewcrtungsglieder ergänzt ist. erübrigt sich eine nähere Erläuterung.3 now shows the equalization circuit according to the invention for two orthogonal channels with adjustable channels Evaluation members. Since this is an embodiment of the circuit according to FIG. 5 of the Main patent, which is only supplemented by the prescribed adapting evaluation terms is. no further explanation is required.

Fig. 4 zeigt noch eine Entzerrerschaltung mit quantisierter Rückführung, die auf Grund des oben Gesagten ohne weiteres verständlich ist. Es muß nur darauf hingewiesen werden, daß für die Einstellung der Bewertungsglieder b' die Tatsache berücksichtigt werden muß, daß zwischen den Anschlüssen der zugehörigen Stufen der Verzögerungsleitungen jeweils zwei Zeittakte zu berücksichtigen sind, was auch in dem Vorhandensein entsprechender Verzögerungsglieder 2 7 seinen Ausdruck findet. Entsprechend ist es, wie sich !eicht zeigen läßt, notwendig, die Kriterien für die Einstellung der die Bewertungsglieder verkörpernden Multiplikatoren jeweils von einer um zweiFIG. 4 shows another equalizer circuit with quantized feedback, which is readily understandable on the basis of what has been said above. It only needs to be pointed out that for the setting of the evaluation elements b ' the fact must be taken into account that two time cycles are to be taken into account between the connections of the associated stages of the delay lines, which is also expressed in the presence of corresponding delay elements 27. Accordingly, as can be easily shown, it is necessary to set the criteria for setting the multipliers embodying the evaluation elements from one by two

6() Zi 'ttakte weiter liegenden Stufe der Verzögerungsleitung abzugreifen, als die Eingangsgröße für den Multiplikator selbst Um keine Mißverständnisse aufkommen zu lassen, muß darauf hingewiesen werdi.;i. daß die Laufrichtung der linken Verzögerungsleitung von iinks nach rechts, die der rechten von rechts nach links ist6 () clocks further lying stage of the delay line as the input variable for the multiplier itself. To avoid misunderstandings to let, must be pointed out; i. that the direction of travel of the left delay line from left to right, that of the right from right to left is

Hierzu 4 Blatt ZeichnunccnFor this purpose 4 sheets of drawings

Claims

Patent claims:

1 equalization circuit to eliminate the linear distortion in the two channels of one System for the transmission of amplitude-modulated equidistant pulse trains with two orthogonal Channels and to eliminate the crosstalk distortion between the two channels of such a channel System using a clocked shift register with several stages, at their Outputs the input function fed to the shift register by whole multiples of Period duration of the shift clock occurs delayed, as well as using evaluation '5 which are at the outputs of the shift register stages and their outputs in groups are summarized in summing circuits, with a switching device with two Switching points that alternate with the frequency of the shift clock at the input of the shift register connects to one of two devices, at the outputs of which the sample and hold values the distorted pulse train of the channel concerned are available through two groups of weighting elements, whose Outputs are each combined in a summing circuit, the input of each evaluation element of one group to the output of another of the odd numbers Shift register stages and the input of this evaluation element of the other group the output of a respective other of the even-numbered shift register pieces is performed, with one Adding circuit, at one input of which the output of one adding circuit is present the second input of which alternates the output signal of the via a second switching device second summing circuit and the inverted and delayed by two periods of the shift clock Output signal of the second summing circuit is applied, and with a third switching device, in which the output voltage of the addition circuit is on two output lines on which so that the equalized pulse trains are available, according to patent 1791174, thereby characterized that all evaluation elements to achieve an independent adaptation to aich changing distortions are designed as multipliers in such a way that the multipliers each with one of their inputs with the output of a stage of the shift register and the other input is connected to an auxiliary circuit which is one of the The size of the distortion is a dependent criterion.

2. Equalizer circuit according to claim 1, characterized in that the auxiliary circuit as Network with a subtractor that approximates the difference between the one before the adaptation equalized signal and a specified comparison value, as well as for each level of the Delay line (s) from a multiplier that compares the output of the subtracter with the Output variable linked to the stage, as well as an integrator connected downstream of the multiplier is constructed.

3. equalizer circuit according to claim 1 or 2,

characterized by their training as a transversal filter, as a recursive equalizer, as an equalizer with quantized feedback or as a circuit combined from these.