DE1487769C

DE1487769C - Method and device for the optimal setting of the multipliers of a transversal equalizer

Info

Publication number: DE1487769C
Authority: DE
Inventors: Robert Wendell Red Bank N.J. Lucky (V.St.A.)
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Publication date: 1972-05-31

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur optimalen Einstellung der Multiplizierglieder eines Transversalentzerrers mit mehreren Abtaststellen zur Kompensation von Verzerrungen eines Nachrichtensignalimpulses beim Durchlauf durch ein Übertragungsmedium, wenn eine Testimpulsquelle an das entfernte Ende des Übertragungsmediums wahlweise angeschlossen ist. The invention relates to a method and a device for optimal setting of the multiplier elements a transversal equalizer with several sampling points to compensate for distortions of a message signal pulse when passing through a transmission medium when a test pulse source is optionally connected to the far end of the transmission medium.

Der hauptsächliche Verzerrungseffekt eines Ubertragungsmediums auf einen praktisch momentanen Signalimpuls, der theoretisch einen unendlich großen Frequenzbereich umfaßt, oder auf ein frequenzbandbegrenztes Signal endlicher Dauer rührt von den ungleichförmigen Verzögerungs- und Amplitudeneigenschaften des Mediums her. Als Folge hiervon unterliegen die verschiedenen Frequenzkomponenten, die ursprünglich zum Zeitpunkt Null oder in einer kurzen endlichen Zeitspanne erzeugt worden sind, mit der Zeit einer starken Dispersion, wodurch Überlappungen zwischen Frequenzkomponenten benachbarter Impulse auftreten. Dieses Auseinanderlaufen der Signalfrequenzkomponenten rührt zum Teil vom sogenannten geschwindigkeitsdispersiven Effekt her. Zusätzlich hierzu unterliegen die verschiedenen Frequenzen unterschiedlicher Dämpfung.The main distortion effect of a transmission medium on a practically momentary one Signal impulse which theoretically covers an infinitely large frequency range or which is limited to a frequency band Finite duration signal arises from the non-uniform delay and amplitude characteristics of the medium. As a result, the various frequency components are subject to which were originally generated at time zero or in a short finite period of time, with time a strong dispersion, creating overlap between frequency components of adjacent ones Impulses occur. This divergence of the signal frequency components is partly due to the so-called velocity dispersive effect. In addition, the various frequencies are subject to this different attenuation.

Betrachtet man die Zeitfunktion der Übertragung, so kann die Verzerrung definiert werden als das Verhältnis des zusammengesetzten Betrages der Verzerrungskomponenten zum Scheitelwert des Eingangssignals. Sind die beiden Beträge gleich, so wird dieser Zustand mit 100%iger Verzerrung bezeichnet.Looking at the time function of the transmission, the distortion can be defined as that Ratio of the composite amount of the distortion components to the peak value of the input signal. If the two amounts are the same, this condition is referred to as 100% distortion.

In der älteren deutschen Auslegeschrift 1 272 978 ist bereits vorgeschlagen worden, einen Transversalentzerrer zur Verminderung von Impulsverzerrungen zu verwenden. Hierzu wird eine mit einer Reihe von Anzapfungen versehene Verzögerungsleitung mit einem Testimpuls beaufschlagt und anschließend das Ausgangssignal an einer der Anzapfstellen mit einem willkürlich festgelegten Einheitsfaktor sowie die Ausgangssignale weiterer Anzapfstellen mit von dem Einheitsfaktor abweichenden Faktoren multipliziert, derart, daß die Verzerrung so weit wie möglich gegen Null verringert wird. Bei der Übertragung eines jeden Impulses über die Verzögerungsleitung werden zahlreiche Stufen eines Schieberegisters entsprechend dem einen oder anderen Vorzeichen gesetzt, das von der Art der erforderlichen Justierung oder Korrektur abhängig ist. Nach Durchlaufen des Testimpulses durch die gesamte Verzögerungsleitung werden die Konstanten des Entzerrers oder "des Multipliziergliedes durch ein Inkrement vergrößert oder verkleinert, das von den in dem Schieberegister gespeicherten Vorzeichen gesteuert wird. Der Vorgang wird für jeden Testimpuls wiederholt, bis der gewünschte Korrekturgrad erreicht ist. Dieses Verfahren zur Einstellung des Transversalentzerrers ist indessen verhältnismäßig langsam, insbesondere wenn hohe Verzerrungsgrade vorhanden sind, da die Einstellungen der Entzerrer nur um einen bestimmten Betrag des Inkrements bei jedem Testimpuls geändert werden.In the older German Auslegeschrift 1 272 978, a transversal equalizer has already been proposed to be used to reduce pulse distortion. This is done using a series of Taps provided delay line with a test pulse applied and then the Output signal at one of the taps with an arbitrarily determined unit factor as well as the Output signals from other tapping points are multiplied by factors that differ from the standard factor, such that the distortion is reduced to zero as much as possible. When transferring everyone Pulse through the delay line are numerous stages of a shift register corresponding to the one or the other sign is set depending on the type of adjustment or correction required is dependent. After the test pulse has passed through the entire delay line, the Constants of the equalizer or "of the multiplier increased or decreased by an increment of those stored in the shift register Sign is controlled. The process is repeated for each test pulse until the desired one Correction level is reached. However, this method of setting the transversal equalizer is proportionate slow, especially if there are high levels of distortion, as the settings the equalizer can only be changed by a certain amount of the increment for each test pulse.

Die Aufgabe der Erfindung besteht darin, den Nachteil des vorgeschlagenen Verfahrens zu beheben.The object of the invention is to eliminate the disadvantage of the proposed method.

Die Aufgabe wird erfindungsgemäß durch ein Verfahren der genannten Art gelöst, das die folgenden, sich wiederholenden Schritte umfaßt:The object is achieved according to the invention by a method of the type mentioned, which the following, repetitive steps include:

Bestimmen und Speichern des Vorzeichens von zeitlich getrennten Proben jedes ungradzahligDetermination and storage of the sign of temporally separated samples each uneven

numerierten, den Transversalentzerrer durchlaufenden Testimpulses,numbered test pulse passing through the transversal equalizer,

Tastung des Betrages von zeitlich getrennten Proben jedes geradzahlig numerierten, den Transversalentzerrer durchlaufenden Testimpulses, Sampling the amount of time-separated samples each even numbered, the Transversal equalizer running test pulse,

Multiplizieren der Beträge von zeitlich getrennten Proben des gradzahlig numerierten Testimpulses mit den Kehrwerten der für jede Abtaststelle gespeicherten Vorzeichen, um eine mit jeder zeitlich getrennten Probe betragsgleiche, inverse Verzerrungskomponente zu bilden, und Einstellen der Multiplizierglieder nach jedem ¹S gradzahlig numerierten Testimpuls entsprechendMultiplying the amount of time-separated samples of the even numbered test pulse with the reciprocals of the data stored for each scanning sign, to form an equal amount to each time separated sample, inverse distortion component, and adjustment of the multiplier after each ¹ S even numbered test pulse corresponding to

dem Vorzeichen und dem Betrag der Verzerrungskomponente zur Kompensation der Impulsverzerrungen. the sign and the amount of the distortion component to compensate for the impulse distortion.

Eine Vorrichtung zur Durchführung des Verfahrens nach der Erfindung enthält eine Testimpulsquelle und einen Transversalentzerrer und besteht erfin-, dungsgemäß darin, daß der Transversalentzerrer die folgenden Schaltungsbestandteile aufweist:An apparatus for carrying out the method according to the invention contains a test pulse source and a transversal equalizer and consists, according to the invention, that the transversal equalizer the has the following circuit components:

einen auf die den Transversalentzerrer durchlaufenden Impulse ansprechenden Detektor zur Bestimmung des Vorzeichens von zeitlich getrennten Proben jedes ungradzahligen, die Multiplizierglieder durchlaufenden Testimpulses, eine Anzahl Inverter, die an eine entsprechende Anzahl Abtaststellen wahlweise anschaltbar sind, eine Einstellschaltung, die unter der Steuerung des Detektors die Inverter so einstellt, daß dem durch die entsprechende Probe dargestellten Verzerrungseffekt entgegengewirkt wird, wobei der Detektor zugleich dahingehend wirksam ist, den Betrag von zeitlich getrennten Proben jedes gradzahlig numerierten Testimpulses, multipliziert mit der Einstellung der Inverter, zu bestimmen, während die Multiplizierglieder aus der Schaltung durch Kurzschluß entfernt sind, und eine von dem Detektor gesteuerte Einrichtung zur Justierung von zumindest zwei Multipliziergliedern entsprechend dem. Vorzeichen und der Phase der betreffenden zeitlich getrennten Probe.a detector responsive to the pulses passing through the transverse equalizer Determination of the sign of temporally separated samples of each odd number, the multipliers running test pulse, a number of inverters that can be optionally connected to a corresponding number of sampling points, a setting circuit which, under the control of the detector, sets the inverter so that the is counteracted by the corresponding sample distortion effect, wherein the detector is also effective to the effect that the amount of temporally separated samples each even numbered test pulse, multiplied by the setting of the inverter, to determine while the multipliers are removed from the circuit by short-circuiting, and a device controlled by the detector for adjusting at least two multipliers according to the. Sign and the phase of the relevant temporally separated sample.

Der Vorteil der Erfindung besteht darin, daß die zur Justierung der Transversalentzerrer erforderliche=.The advantage of the invention is that the = required for adjusting the transversal equalizer.

Zeit weitgehend verringert ist auf Grund der Verwendung der ungradzahlig numerierten Impulse zur Bestimmung des Vorzeichens der erforderlichen Korrektur der Entzerrer, während die geradzahlig numerierten Impulse zur Steuerung des Betrages der Justierung oder Korrektur verwendet werden. Nach jedem geradzahligen Impuls werden die Entzerrer entsprechend dem Vorzeichen und dem Betrag der Korrektur eingestellt.Time is largely reduced due to the use of the odd numbered pulses for the Determining the sign of the required correction of the equalizer while the even number numbered pulses can be used to control the amount of adjustment or correction. To for every even-numbered pulse the equalizers are activated according to the sign and the magnitude of the Correction set.

Im folgenden ist die Erfindung an Hand der Zeichnung beschrieben; es zeigtIn the following the invention is described with reference to the drawing; it shows

Fig. 1 ein Übersichtsblockschaltbild einer Ausführungsform eines automatischen Transversalentzerrers mit einem ausgedehnten Bereich, innerhalb dessen Verzerrungskorrekturvermögen besteht, F i g. 2 ein vereinfachtes Funktions-Blockschaltbild der Anordnung nach Fig. 1, wenn diese sich im Zustand zur Bestimmung der Invertereinstellungen auf einen der alternierenden Testimpulse hin befindet,1 is a high-level block diagram of an embodiment of an automatic transversal equalizer with an extended area within which there is distortion correction capability, F i g. 2 shows a simplified functional block diagram of the arrangement according to FIG. 1 when it is in State for determining the inverter settings in response to one of the alternating test pulses,

F i g. 3 ein vereinfachtes Funktions-Blockschaltbüd der Anordnung nach Fig. 1, wenn diese sich zur Bestimmung der Dämpfer-Einstellungen auf den anderen der alternierenden Testimpulse hin befindet,F i g. 3 a simplified functional block diagram the arrangement of FIG. 1, if this is to determine the damper settings on the to the other of the alternating test pulses,

F i g. 4 ein vereinfachtes Funktions-Blockschaltbüd der Anordnung nach Fig. 1, wenn dieses sich im Zustand für den Empfang von Nachrichtendaten befindet.F i g. 4 shows a simplified functional block diagram of the arrangement according to FIG. 1, when this is in the state for receiving message data.

Zum erleichterten Verständnis der in der Zeichnung benutzten Schaltungselemente sei ausgeführt, daß die Wicklungen und die zugeordneten Kontakte der einzelnen R.elais immer als eine Gruppe durch das gleiche Symbol identifiziert sind, wobei aber jeder Kontakt mit einer zusätzlichen Ziffer versehen ist, um diesen von den anderen Kontakten zu unterscheiden. Ferner sind Ruhekontakte durch einen kurzen, senkrecht zur Leitung verlaufenden Querstrich dargestellt, während Arbeitskontakte durch ein in die Leitung schrägliegend eingezeichnetes Kreuz dargestellt sind. Schließlich ist ein Umschaltkontakt durch Verwendung eines Ruhekontakt- und eines Arbeitskontaktsymbols in der zu unterbrechenden bzw. zu verbindenden Leitung dargestellt, und zwar unter Verwendung eines diesen beiden Kontaktsymbolen gemeinsamen Bezugszeichens. Die übrigen Schaltungselemente sind in der üblichen Form dargestellt. To make it easier to understand the circuit elements used in the drawing, that the windings and the associated contacts of the individual relay relay always through as a group the same symbol are identified, but each contact is provided with an additional number to distinguish it from the other contacts. Furthermore, rest contacts are through a short horizontal line running perpendicular to the line, while normally open contacts are represented by a are shown obliquely drawn cross in the line. Finally, there is a changeover contact by using a normally closed contact and a normally open contact symbol in the symbol to be interrupted or line to be connected, using one of these two contact symbols common reference number. The remaining circuit elements are shown in the usual form.

In der Ausführungsform ist ein sogenanntes Transversalfilter mit einer mit Abgriffen versehenen Verzögerungsleitung verwendet. Hierbei ist ein Bezugsabgriff vorgesehen, ferner sind eine Mehrzahl Abgriffe mit einstellbaren Multipliziergliedern verbunden. Außerdem sind zusätzliche Inspektionsabgriffe vorgesehen, die außerhalb des Bereichs der zu den einstellbaren Multipliziergliedern führenden Abgriffen liegen. Der Ausgang der Multiplizierglieder ebenso der Ausgang des Haupt- oder Bezugsabgriffs liegen an einem gemeinsamen Summieranschluß. Zu Prüfzwecken ist für jeden seitlichen Abgriff einschließlich der Inspektionsabgriffe ein Inverterelement vorgesehen, das zur Multiplizierung einer Verzerrungskomponente mit plus oder minus 1 dient.In the embodiment is a so-called transversal filter used with a tapped delay line. A reference tap is provided here, and there are also a plurality of taps connected to adjustable multipliers. There are also additional inspection taps provided that are outside the range of the taps leading to the adjustable multipliers lie. The output of the multipliers is also the output of the main or reference tap at a common summing connection. For testing purposes is included for each side tap of the inspection taps, an inverter element is provided, which is used to multiply a Distortion component with plus or minus 1 is used.

Ein zwei Impulse umfassender Testzyklus wird wiederholt ausgeführt, und zwar vor der Nachrich- >i tenübertragung auf den Übertragungskanal, der mit dem Transversalentzerrer in Serie liegt. Der erste Impuls jedes Zyklus wird dazu gebracht, über die einstellbaren Dämpfer der inneren Abgriffe zu laufen, also über denjenigen Bereich, der als der Normalbereich des Transversalentzerrers betrachtet werden kann. Aufeinanderfolgend summierte Ausgänge werden, wenn der Impuls den Entzerrer durchläuft, mit dem Ziel unterteilt, die Polaritätsinformation zu erhalten, die zur Einstellung der Polarität der Inverter sämtlicher Abgriffe einschließlich der äußersten nicht einstellbaren Abgriffe verwendet wird. Der zweite Impuls jedes Zyklus wird dann über die Inverter aller Abgriffe mit dem Ergebnis übertragen, daß jede Probe des Testimpulses mit plus oder minus 1 multipliziert wird, und zwar entsprechend der vorausgegangenen Invertereinstellungen. Die Summen der Produkte sind bei jeder Abtastzeit proportional zur Steigung der Verzerrung gegenüber der Abgriffsverstärkungskurve bei jedem Abgriff und werden dazu verwendet, die Dämpfereinstellungen entsprechend weiterzustufen.A two-pulse test cycle is repeated before the message > i ten transmission on the transmission channel that starts with the transversal equalizer is in series. The first pulse of each cycle is made to go over that adjustable damper of the inner taps to run, i.e. over the range that is considered the normal range of the transversal equalizer can be viewed. Consecutive totalized outputs are divided when the pulse passes through the equalizer with the aim of determining the polarity information obtained to set the polarity of the inverters of all taps including the outermost non-adjustable taps is used. The second pulse of each cycle is then sent through the inverter of all taps with the result that each sample of the test pulse with plus or minus 1 is multiplied according to the previous inverter settings. The sums of the products are proportional to the slope of the distortion versus the tap gain curve at each sampling time at each tap and are used to adjust the damper settings accordingly to advance.

Da die Gesamtlänge der Verzögerungsleitung größer ist als ihr variabler Teil, ist die außerhalb des Bereichs des variablen Teils auftretende Verzerrung bei der Einstellung der variablen Dämpfer in Rechnung zu stellen. Jegliche Dämpfung, die über den Abgleichbereich des Transversalentzerrers hinausgeschoben worden ist, wobei ein Einzelimpuls-Testzykius verwendet worden war, ist nunmehr zusammen mit der Dämpfung innerhalb des variablen Bereichs minimalisiert.Since the total length of the delay line is greater than its variable part, it is out of range of the variable part, the distortion that occurs when adjusting the variable dampers is taken into account to deliver. Any attenuation that is pushed beyond the adjustment range of the transversal equalizer using a single pulse test cycle is now associated with the attenuation is minimized within the variable range.

Jeder Zwei-Impuls-Zyklus reduziert die Restverzerrung um einen Inkrementbetrag längs einer KurveEach two-pulse cycle reduces the residual distortion by one incremental amount along a curve

ίο steilster Neigung. Die minimale Dämpfung, die innerhalb des Bereichs eines Entzerrers gegebener Länge korrigierbar ist, wird erreicht, wenn die Restverzerrung innerhalb eines halben Schritts der Inkrementeinstellung liegt, die an den Dämpfern vorgesehen ist. Dieser Schritt kann so gewählt werden, daß er kleiner ist als der Rauschpegel auf dem zu prüfenden Kanal.ίο steepest slope. The minimum attenuation that occurs within of the range of an equalizer of a given length is correctable is achieved when the residual distortion is within half a step of the incremental setting provided on the dampers is. This step can be chosen to be less than the noise level on the approach testing channel.

Es wird angenommen, daß die Amplitude der hauptsächlichen Signalkomponente am Mittel- oder Hauptabgriff des Transversalentzerrers während der Testperiode konstant gehalten wird.It is assumed that the amplitude of the major signal component is at the center or Main tap of the transversal equalizer is kept constant during the test period.

Nach Beendigung der Testperiode verbleiben die variablen Dämpfer im zuletzt hergestellten Zustand, während Nachrichtendaten über die nunmehr abgeglichene Vorrichtung übertragen werden. Weder die äußeren Abgriffe noch die Inverter werden während der Übertragung der Nachrichtendaten verwendet. After the end of the test period, the variable dampers remain in the condition last manufactured, while message data is being transmitted through the now reconciled device. Neither the outer taps and the inverters are used during the transmission of the message data.

In F i g. 1 ist im einzelnen ein Übersichts-Blockschaltbild einer Ausführungsform eines über einen ausgedehnten Bereich wirksamen automatischen Transversalentzerrers gemäß der Erfindung dargestellt. Diese Ausführungsform eignet sich für Kanalabgleichung am Ende des Übertragungskanals von Grundbandübertragungsvorrichtungen für synchrone Daten. Ein durch einen solchen Entzerrer abgeglichener Kanal kann ohne weiteres Mehrfachniveau-Signale übertragen und dadurch die äquivalente binäre Übertragungsgeschwindigkeit eines frequenzbandbegrenzten Kanals bis zum Vierfachen desjenigen Werts erhöhen, der im nicht abgeglichenen Kanal erhältlich ist. Mit einem entsprechend der erfindungsgemäßen Methode eingestellten Transversalentzerrer kann ein Kanal, der im nicht abgeglichenen Zustand nicht einmal fehlerfrei binäre Daten übertragen wird, Mehrfachniveau-Übertragung führen.In Fig. 1 is an overview block diagram in detail an embodiment of an extended area effective automatic Shown transversal equalizer according to the invention. This embodiment is suitable for Channel alignment at the end of the transmission channel of baseband transmission devices for synchronous Data. A channel balanced by such an equalizer can easily receive multi-level signals transmitted and thereby the equivalent binary transmission speed of a frequency band-limited channel up to four times increase the value that is available in the unbalanced channel. With a corresponding to the invention Method set transversal equalizer can be a channel that is not aligned State is not even transmitted error-free binary data, multi-level transmission lead.

Der übliche Filter-Transversalentzerrer kann, wie in F i g. 1 dargestellt ist, eine Verzögerungsleitung 14 mit Abgriffen aufweisen, die um gleiche Inkremente der Verzögerung T voneinander entfernt längs der Verzögerungsleitung liegen, ferner variable Multipliezierglieder C₁, C₀, C₊₁ mit einem Einstellbereich zwischen plus und minus 1 an jedem Abgriff, und eine Summiersammelleitung 16. Der Transversalentzerrer ist im wesentlichen eine Anordnung zum Multiplizieren zeitlich auseinanderliegender Proben eines ankommenden Signals mit variablen, im Bereich zwischen -[-1 und — 1 liegenden Faktoren, und zum Kombinieren der resultierenden Produkte zu einer einzigen Summe.The usual filter transversal equalizer can, as shown in FIG. 1, have a delay line 14 with taps which are spaced apart by equal increments of delay T along the delay line, further variable multipliers C ₁ , C ₀ , C ₊₁ with a setting range between plus and minus 1 at each tap, and a summing bus 16. The transversal equalizer is essentially an arrangement for multiplying temporally spaced samples of an incoming signal by variable factors ranging between - [- 1 and - 1, and combining the resulting products into a single sum.

Der Ausdruck Multiplizierglied wird hierin zur Bezeichnung einer Schaltung verwendet, die einen zwischen 4-1 und —1 liegenden Multiplikationsfaktor liefert. Das Multiplizierglied umfaßt die Kombination eines Inverters mit einem Dämpfer. Ein Inverter ist auf eine Multiplikation mit —1 beschränkt. Ein Dämpfer ist auf die Multiplikation mit einem Bruchteilsfaktor beschränkt, der kleiner als 1 ist.The term multiplier is used herein to refer to a circuit which has an between Gives a multiplication factor lying between 4-1 and -1. The multiplier includes the combination an inverter with a damper. An inverter is limited to multiplying by -1. A Damper is limited to multiplying by a fraction factor that is less than 1.

5 65 6

Ein Übertragungskanal, der für Impulsübertragung Transversalentzerrer endlicher Länge automatisch mit einer Impulsfolgegeschwindigkeit HT ideal aus- und optimal selbst dann eingestellt werden, wenn die gelegt ist, spricht auf einen Einheitsimpuls durch Er- Anfangsverzerrung 100% übersteigt. Würde die zeugen eines neuen Impulses an, der in zeitlicher frühere Methode in Fällen anzuwenden sein, in denen Hinsicht so einer Dispersion unterworfen ist, daß er 5 die Verzerrung 100% überschreitet, so würde innerreguläre Nullachse-Durchgänge bei Γ-Sekunden- halb des Bereichs der Verzögerungsleitung die Verintervallen besitzt. Nur die Spitze dieser erzeugten zerrung in der Tat minimalisiert werden. Jedoch die Impulsfunktion hat eine von Null verschiedene Am- Verzerrung außerhalb des Bereichs der Verzögeplitude in einem geeignet gewählten Abtastmoment. rungsleitung könnte größer werden als die Ariiangs-AIs Folge hiervon wird eine Impulsserie mit zeit- io verzerrung.A transmission channel, which for pulse transmission transversal equalizer of finite length is automatically ideally switched off with a pulse train speed HT and optimally adjusted even when it is set, speaks to a unit pulse due to initial distortion exceeding 100%. If this were to indicate a new impulse that could be used in earlier temporal methods in cases in which respect is so subject to dispersion that it exceeds 100% distortion, then intra-regular zero-axis crossings at Γ-seconds would be half of the range the delay line has the intervals. Only the tip of this distortion generated can in fact be minimized. However, the pulse function has a non-zero Am distortion outside the range of the delay amplitude at an appropriately chosen sampling instant. The transmission line could be larger than the Ariiangs-AIs result of this being a series of pulses with time distortion.

liehen Abständen T ohne störende Zwischensymbol- Es kann gezeigt werden, daß die Ableitung derborrowed distances T without disturbing intermediate symbol- It can be shown that the derivation of the

Interferenz empfangen. Verzerrung hinsichtlich einer inkrementweisen Ein-Received interference. Distortion in terms of an incremental

Praktische Kanäle zeigen unterschiedliche Ver- stellung der Abgriffsverstärkung gleich der Summe zögerungs- und Dämpfungseigenschaften hinsichtlich der Produkte aller der Verzerrungskomponenten der der Frequenz. Daher treten die Nullachse-Durch- 15 Eingangsfolge x„, ausgenommen X₀, mit dem Vorgänge in der erzeugten Impulsfunktion nicht bei zeichen (Polarität) der Verzerrungskomponente H_n gradzahlig auseinanderliegenden Zeitintervallen T der Ausgangsfolge ist. Diese Ableitung führt zu auf. einem Gradienten, der in Richtung auf einen einzel-Practical channels show different adjustments of the tap gain equal to the sum of the delay and attenuation properties with regard to the products of all the distortion components of the frequency. Therefore, the zero axis crossover occurs _{, with the exception of X 0} , with which processes in the generated pulse function do not occur at the sign (polarity) of the distortion component H _n evenly spaced time intervals T of the output sequence. This derivation leads to on. a gradient moving towards a single

Die erzeugte Impulsfunktion eines praktischen nen minimalen Verzerrungswert gerichtet ist. Würde Kanals sei x(t) bezeichnet. Seine Teilstücke oder Pro- 20 die zunächst beschriebene Anordnung verwendet, so ben zu den Zeiten η T werden eine Zeitfolge x„ bil- würde diese Ableitung einfach genommen werden als den, wobei η sowohl negative als auch positive ganz- das Vorzeichen der Verzerrungskomponente h_n, und zahlige Werte annehmen soll. X₀ bezeichnet die zwar unter der Annahme, daß eine jede einzelne Haupt- oder Zentralamplitude der Impulsfunktion, Komponente der x„-Folge vernachlässigbar war von der angenommen wird, daß das auf 1 normiert 25 gegenüber der Mittelkomponente x₀. Bei der vorist. Die absolute Summe aller übrigen Werte von x„ liegenden Erfindung wird diese Annahme nicht mehr ist die Anfangsverzerrung, die von einem Trans- gemacht. Bei der zunächst beschriebenen Anordnung versalentzerrer zu korrigieren ist. könnte ein guter Übertragungskanal auf einen aus-The generated momentum function is directed towards a practical minimal distortion value. Let x (t) be denoted as the channel. Its sections or samples used the arrangement described above, so at times η T a time sequence x "would be formed - this derivation would simply be taken as the, where η is both negative and positive integer - the sign of the distortion component h _n , and should take on numerous values. X ₀ denotes the under the assumption that each individual main or central amplitude of the momentum function, component of the x "sequence was negligible, which is assumed to be normalized to 1 25 compared to the mean component x ₀ . At the vorist. The absolute sum of all the remaining values of x “lying invention is no longer this assumption is the initial distortion made by a trans-. In the case of the arrangement described first, the capitalization equalizer has to be corrected. could a good transmission channel be

Wird die verzerrte Impulsfunktion einem Trans- gezeichneten Kanal abgeglichen werden, während esThe distorted impulse function will be matched to a trans-plotted channel while it is

versalentzerrer eingegeben, so wird die Zeitfolge x_n 30 mit der Anordnung der Erfindung jedoch möglich ist,capitalized equalizer entered, the time sequence x _n 30 is possible with the arrangement of the invention, however,

mit einer Abgriffsverstärkungsfolge C_n entsprechend auch einen schlechten und unüblichen Kanal zuwith a tap gain sequence C _n accordingly also a bad and unusual channel

den Regeln der polynomischen Multiplikation multi- einem guten zu machen.the rules of polynomial multiplication multi- one good.

pliziert. Die Werte C_n sind die Multiplikationsfakto- Die Anordnung nach F i g. 1 ist dafür ausgelegt, ren im Bereich zwischen +1 und — 1, die von den zunächst das Vorzeichen von h„ zu bestimmen, anvariablen Multiplier C _ j, C₀, C₊₁ im Entzerrer nach 35 schließend die Größe der Eingangsverzerrungskom-F i g. 1 geliefert werden. ponente X_n, wonach sich schließlich eine ent-plicated. The values C _n are the multiplication factors - The arrangement according to F i g. 1 is designed to ren in the range between +1 and - 1, the variable multiplier C _ j, C ₀ , C ₊₁ in the equalizer after 35 to determine the sign of h ", then the size of the input distortion factor F i g. 1 can be delivered. component X _n , which ultimately results in a

Das Ergebnis der Multiplikation von der Zeit- sprechende Einstellung der Multiplizierglieder anfolge x_n und der Abgriffsverstärkungsfolge C_n ist eine schließt. Da die x„-Folge unendlich ist, sind zusätzneue Zeitfolge h_n, die doppelt soviel Terme wie die liehe Abgriffe außerhalb des normalen Einstell-Eingangsfolge x_n besitzt. Die Endverzerrung ist die 40 bereichs als Inspektionspunkte vorgesehen, und die Summe aller absoluten Werte von h_n, ausgenommen Ausgänge derselben werden in die Bestimmung der des Werts am Hauptabgriff der Verzögerungsleitung. C„-Korrekturen eingegeben. Eine unendliche Anzahl Die Abgriffsverstärkungsfolge C_n ist so zu erstellen, von Inspektionsabgriffen ist für einen praktischen daß die Endverzerrung auf ein Minimum reduziert Fall glücklicherweise nicht erforderlich, weil nur etwa wird. Sie kann nur mit Hilfe eines Transversalent- 45 die doppelte Anzahl der Teilstücke oder Proben der zerrers unendlicher Länge auf Null reduziert werden. Ausgangsfunktion, für die die Einstellung direkt vor-Das Einstellen des Mittelabgriff-Multiplizierglie- gesehen ist, bedeutsam sind.The result of the multiplication of the time-speaking setting of the multiplier sequence x _n and the tap gain sequence C _n is a close. Since the x "sequence is infinite, there are additional new time sequences h _n , which have twice as many terms as the borrowed taps outside of the normal setting input sequence x _n . The final distortion is the 40 range provided as inspection points, and the sum of all absolute values of h _n , except outputs thereof, are used in determining the value at the main tap of the delay line. C "corrections entered. An infinite number The tap gain sequence C _n is to be set up in such a way that inspection taps are for a practical case that the final distortion is reduced to a minimum fortunately not required because only about. It can only be reduced to zero with the help of a transversal 45 double the number of sections or samples of the zerrers of infinite length. Output functions for which the setting directly before setting the center tap multiplier is significant.

_L des C₀ wird vorzugsweise durch eine automatische In Fig. 1. ist ein Transversalentzerrer mit einer _{L of} the C ₀ is preferably carried out by an automatic In Fig. 1. is a transversal equalizer with a

Verstärkungssteuerung gesteuert, die dazu vorgesehen Verzögerungsleitung 14 mit fünf Abgriffen dargestellt,Gain control controlled, the delay line 14 provided for this is shown with five taps,

ist, h₀ auf dem Einheitswert zu halten. 5° Die Abgriffe sind mit —2, —1, 0, +1 und + 2'be-is to keep h ₀ at the unit value. 5 ° The taps are with —2, —1, 0, +1 and + 2'be-

Wird die Transversalfilter-Abgriffsverstärkungs- zeichnet und durch Verzögerungseinheiten 14,4 bis folge C_n auf der Basis dahingehend bestimmt, daß 14 D getrennt, die je gleichförmige Verzögerungsalle /i„-Werte, ausgenommen h₀, innerhalb des Ent- zeit T besitzen. Die Verzögerungsleitung ist in der zerrerbereichs auf Null-Werte gleichzeitig gebracht Figur auf der rechten Seite mit ihrer charakteristiwerden, dann würden außerhalb des Entzerrer- 55 sehen Impedanz 15 zur Vermeidung von Reflexionen bereichs gelegene Werte von h_n unkompensiert blei- abgeschlossen. Die Verzögerungszeit T ist das Abben. Zu diesem Zeitpunkt würde die Verzerrung tastintervall für Daten, die hierüber übertragen weroptimal und notwendigerweise minimal sein, wenn den. Der Mittel- oder Hauptabgriff, der mit Null benur vorausgesetzt wird, daß — bei Betrachtung der zeichnet ist, liegt über einen variablen Dämpfer C₀ Länge des verfügbaren Entzerrers — die Anfangs- 60 an der Sammelleitung 16. Die inneren Abgriffe — 1 verzerrung (x„-Folge, χ nicht gleich 0) kleiner als 1 und +1 sind in ähnlicher Weise mit der Summierwar. Wird der Fall, in dem die Absolutwertsummie- Sammelleitung 16 über variable Multiplizierglieder rung χ (χ_ηφ0) gleich X₀ — 1 als gleichbedeutend mit C_-1 und C₊₁, deren Endeinstellungen vorzunehmen 100% Verzerrung gesetzt wird, beschrieben, dann sind, verbunden, ebenso über InVeItCrZ_-1 bzw. /_+r würde die vorstehende Methode eine minimale End- 65 Die dargestellte Anzahl von Abgriffen dient lediglich verzerrung nur dann garantieren, wenn die Anfangs- zu Erläuterungszwecken. Verschiedene weitere Paare verzerrung 100% oder kleiner ist. innerer Abgriffe können in bestimmten Fällen wün-The transversal filter tap gain is drawn and determined by delay units 14, 4 through sequence C _n on the basis that 14 D separated, each having uniform delay all / i n values, with the exception of h ₀ , within the time T. The delay line is brought to zero values in the distortion area at the same time. Figure on the right-hand side with its characteristic, then values of h _n located outside the equalizer area would lead to uncompensated values to avoid reflections. The delay time T is the decay. At this point in time, the sampling interval distortion for data transmitted through it would be optimal and necessarily minimal if the. The middle or main tap, which is only assumed with zero, that - when looking at the drawing, lies over a variable attenuator C ₀ length of the available equalizer - the initial 60 on the bus 16. The inner taps - 1 distortion (x "-Sequence, χ not equal to 0) less than 1 and +1 are similar to the summation war. If the case is described in which the absolute value accumulation manifold 16 via variable multipliers χ (χ _η φ0) equal to X ₀ - 1 as equivalent to C _-1 and C ₊₁ , whose final settings are set to 100% distortion, then are , connected, also via InVeItCrZ _-1 or / _{+ r} , the above method would only guarantee a minimum end 65 The number of taps shown is only used for explanatory purposes. Various other pairs of distortion is 100% or less. internal taps can be desirable in certain cases

Gemäß der vorliegenden Erfindung kann ein sehenswert sein. Die äußeren Abgriffe, die Inspek-According to the present invention, one may be worth seeing. The outer taps, the inspection

tionsabgriffe —2 und +2, die an den Enden der Verzögerungsleitung gelegen sind, sind mit der Summiersammelleitung 16 über Inverter Z_-2 bzw. Z₊₂ verbunden. Für die äußeren Abgriffe sind keine Dämpfer notwendig. In der Praxis sind äußere, nicht einstellbare Abgriffe in der gleichen Anzahl wie die inneren, einstellbaren Abgriffe vorgesehen.tion taps -2 and +2 located at the ends of the delay line are connected to summing bus 16 through inverters Z _-2 and Z ₊₂ , respectively. No dampers are required for the outer taps. In practice, the same number of outer, non-adjustable taps as the inner, adjustable taps are provided.

Der insoweit beschriebene Teil der Schaltung nach Fig. 1 bildet ein übliches Transversalfilter, ausgenommen die nicht einstellbaren äußeren Abgriffe und die gesonderten Inverter, die lediglich zu Testzwecken vorgesehen sind. Zum Betrieb als Entzerrer in Datenübertragungssystemen ist der Eingangsabgriff —2 mit einem Übertragungsmedium 13 und einer Datenquelle 11 verbunden. Vom sendeseitigen Schalter 12 sei angenommen, daß der in der Stellung b geschlossen ist. Die Summiersammelleitung 16 führt zu einem Datenempfänger 17. Der Abgleicher ist in den Zustand, in dem er sich bei der Nachrichtendatenaufnahme befindet, in vereinfachter Form in F i g. 4 dargestellt. Es liegen lediglich der Mittelabgriff 0 und die inneren Abgriffe —1 und +1 über die entsprechenden Dämpfer C₀ und Multiplizierglieder C_-1 und C₊₁ an der Summiersammelleitung 16 und folglich am Datenempfänger 17.The part of the circuit according to FIG. 1 described so far forms a conventional transversal filter, with the exception of the non-adjustable external taps and the separate inverters, which are only provided for test purposes. To operate as an equalizer in data transmission systems, the input tap 2 is connected to a transmission medium 13 and a data source 11. From the transmitter-side switch 12 it is assumed that it is closed in position b. The summing bus 16 leads to a data receiver 17. The comparator is in the state in which it is in the message data recording, in simplified form in FIG. 4 shown. Only the center tap 0 and the inner taps -1 and _{+1 are located} on the summing bus 16 and consequently on the data receiver 17 _{via the corresponding attenuators C 0} and multipliers C _-1 and C +1.

Der Rest der Fig. 1 ist die Schaltung, die zur automatischen Bestimmung der Einstellungen der Dämpfer C_-1 und C₊₁ erforderlich ist. Die Dämpfer C₁ und C₊₁ können zweckmäßig von schrittgesteuerter Art sein, und zwar gesteuert von umkehrbaren Zählern über den Bereich zwischen + und —1. Die Inverter Z_₂ bis Z₊₂ sind lediglich Verstärker mit Verstärkungsfaktor 1, die für Testzwecke vorgesehen sind. Die Kontakte, die von den Betätigungswicklungen des Folgerelais 21 und des Prüfrelais 22 betätigt werden, sind in hiervon gelöster Form dargestellt und liegen in Serie mit und parallel zu den verschiedenen Dämpfern und Invertern.The remainder of Figure 1 is the circuitry required _{to automatically determine the settings of attenuators C -1} and C _+1. The dampers C ₁ and C ₊₁ may suitably be of a step-controlled type, controlled by reversible counters over the range between + and -1. The inverters Z_ ₂ to Z ₊₂ are only amplifiers with a gain factor of 1, which are provided for test purposes. The contacts that are actuated by the actuation windings of the slave relay 21 and the test relay 22 are shown in a detached form and are in series with and parallel to the various dampers and inverters.

Das Prüfrelais 22 versetzt im abgefallenen Zustand, also bei offenem Schaltkontakt 23, die Schaltung in den Datendurchlaufzustand der F i g. 4. Zu diesem Zeitpunkt sind folgende Kontakte offen: der in Serie mit einem zweistufigen Zähler 20 liegende Arbeitskontakt 22-1, die mit den äußeren Abgriffen —2 und +2 in Serie liegenden Arbeitskontakte 22-2 und 22-3, die parallel zu den Multipliziergliedern C_-1 und C₊₁ liegenden Arbeitskontakte 22-3 und 22-6, die parallel zu den Invertern Z_-1 und Z₊₁ liegenden-Arbeitskontakseiten der Umschaltkontakte 22-4 und 22-7 "und die Arbeitskontaktseite der Umschaltkontakte 22-5 und 22-9. Die Ruhekontaktseite der Umschaltkontakte 22-5 und 22-9 verbinden zu diesem Zeitpunkt den Mittelabgriff 0 der Verzögerungsleitung 14 mit der Summiersammelleitung 16 bzw. letztere mit dem Datenempfänger 17. In ähnlicher Weise entfernen die Ruhekontaktseiten der Umschaltkontakte 22-4 und 22-7 die Inverter Z_-1 bzw. Z₊₁ durch Kurzschluß aus der Schaltung. Das Prüfrelais zieht auf das Schließen des Schalters 23 hin an, wobei dies Schließen manuell erfolgt oder das Ergebnis einer bestimmten Codefolge der sendenden Datenquelle ist. Es fließt dann Strom von der Spannungsquelle 24 nach Erde 25 über die Wicklung des Relais 22. Alle vorstehend erwähnten Relaiskontakte schließen sich dann, einschließlich der Arbeitskontaktseite der Umschaltkontakte 22-4,22-5, 22-7 und 22-9.The test relay 22, when it has dropped out, that is to say when the switch contact 23 is open, puts the circuit in the data flow state of FIG. 4. At this point the following contacts are open: the normally open contact 22-1 lying in series with a two-stage counter 20, the normally open contacts 22-2 and 22-3 lying in series with the outer taps -2 and +2, which are parallel to the Multipliers C _-1 and C ₊₁ lying normally open contacts 22-3 and 22-6, the normally open contact sides of the changeover contacts 22-4 and 22-7 "lying _{parallel to the inverters Z -1} and Z _{+1 and the normally open contact side of the changeover contacts 22-} 5 and 22-9. The normally closed contact side of the changeover contacts 22-5 and 22-9 at this point connect the center tap 0 of the delay line 14 to the summing bus 16 and the latter to the data receiver 17. Similarly, the normally closed contact sides remove the changeover contacts 22-4 and 22-7 the inverters Z _-1 or Z ₊₁ by short-circuiting the circuit is the data source. Current then flows from the voltage source 24 to earth 25 via the winding of the relay 22. All of the above-mentioned relay contacts then close, including the normally open contact side of the changeover contacts 22-4, 22-5, 22-7 and 22-9.

Auf das Schließen der Arbeitskontaktseite des Kontakts 22-9 hin ist die Summiersammelleitung 16 mit einer Unterteilungs- oder Schwellwertschaltung 18, dessen binärer Ausgang, der auf dem Leiter 32 erscheint, entweder mit einem Schieberegister 30When the normally open contact side of contact 22-9 is closed, the summing bus 16 is with a subdivision or threshold circuit 18, the binary output of which is on the conductor 32 appears, either with a shift register 30

5 oder mit einem Schieberegister 31 verbindbar ist, und zwar entsprechend der Stellung des Folgerelais 21. Das Schieberegister 30 hat zumindest so viele Stufen, es sind die Stufen SRlA, SRlB, SRlD und SRlE, wie Inverter an die Abgriffe der Verzögerungsleitung5 or can be connected to a shift register 31, according to the position of the slave relay 21. The shift register 30 has at least as many stages, there are the stages SR1A, SR1B, SRID and SRIE, as inverters to the taps of the delay line

ίο 14 angeschaltet sind. Das Schieberegister 31 hat zumindest so viele Stufen, es sind dies die Stufen SR2B und SR2D, wie variable Multiplizierglieder an die inneren Abgriffe der Verzögerungsleitung 14 angeschaltet sind.ίο 14 are switched on. The shift register 31 has at least as many stages, these are the stages SR2B and SR2D, as there are variable multipliers connected to the inner taps of the delay line 14.

Beide Schieberegister werden durch Impulse mit der Impulsfolgegeschwindigkeit l/T des Zählers 29 über einen Leiter 34 weitergestuft. Die Mittelstufen SRIC und SR2B sind leer laufende Stufen, um den Arbeitstakt einzuhalten und um sämtliche Teilstücke oder Proben zu blockieren, und zwar zu dem Zeitpunkt, in dem die Spitze der empfangenen Impulsfunktion sich am Mittel abgriff Null der Verzögerungsleitung 14 befindet, so daß also die Inverter oder Dämpfer nicht beeinflußt werden. Die Stufe SR2A ist gleichfalls eine leer laufende Stufe, um sicherzustellen, daß die richtigen Teilstücke die Multiplizierglieder steuern. Ohne die leer laufenden Stufen würden bestimmte Schiebeimpulse jedes Zyklus zu blockieren sein. Der hierfür erforderliche Aufwand würde die Schaltung unnötigerweise komplizieren. Both shift registers are incremented by pulses with the pulse train speed I / T of the counter 29 via a conductor 34. The middle stages SRIC and SR2B are idle stages in order to maintain the working cycle and to block all parts or samples, namely at the point in time at which the peak of the received pulse function is located at the center tap zero of the delay line 14, so that the Inverter or damper are not affected. The SR2A stage is also an idle stage to ensure that the correct slices control the multipliers. Without the idle stages, certain shift pulses would have to be blocked in each cycle. The effort required for this would unnecessarily complicate the circuit.

Der Zähler 29 wird von einem Taktgeber 26 gesteuert, der seinerseits bei der Nachrichtenbitfolge synchronisiert ist, und zwar auf irgendeine geeignete Weise mit dem sendeseitigen Taktgeber (nicht dargestellt). Der Zähler 29 wird über ein UND-Glied 28 immer dann aktiviert, wenn ein Testimpuls an der Verzögerungsleitung 14 erscheint. Der Zähler 29 ist dafür ausgelegt, daß er einen Ausgang am Leiter 34 mit der Bitfolgegeschwindigkeit liefert, und zwar in Synchronismus mit dem Taktgeber 26, sowie einen weiteren Ausgang auf einem Leiter 33, nach dem eine vorbestimmte Anzahl Zählungen, N, stattgefunden hat, die von der Länge der Verzögerungsleitung 14 bestimmt ist. Der Zähler wird über ein Flipflop 27 dahingehend gesteuert, daß er sich nach der vorbestimmten Zählungsanzahl JV abschaltet. Das Flipflop 27 wird durch einen am Ende des Übertragungsmediums 13 erscheinenden Testimpuls gestellt, wo- durch das UND-Glied 28 aktiviert wird. Das Flipflop 27 wird vom Zähler 29 rückgestellt, und zwar am Ende der vorbestimmten Zählungsanzahl.The counter 29 is controlled by a clock generator 26, which in turn is synchronized with the message bit sequence in any suitable manner with the transmitter-side clock generator (not shown). The counter 29 is activated via an AND element 28 whenever a test pulse appears on the delay line 14. The counter 29 is designed to provide an output on conductor 34 at the bit rate, in synchronism with the clock 26, and another output on conductor 33 after a predetermined number of counts, N, has taken place is determined by the length of the delay line 14. The counter is controlled via a flip-flop 27 to the effect that it switches off after the predetermined number of counts JV. The flip-flop 27 is set by a test pulse appearing at the end of the transmission medium 13, whereby the AND element 28 is activated. The flip-flop 27 is reset by the counter 29 at the end of the predetermined number of counts.

Ein Verknüpfungsglied 19 verbindet die Ausgänge des Schieberegisters 30 mit Relais R_₂ bis R₊₂, derenA logic element 19 connects the outputs of the shift register 30 with relays R_ ₂ to R ₊₂ , their

ähnlich numerierte Arbeitskontakte den Zustand der in Serie mit den Verzögerungsleitungsabgriffen liegenden Inverter steuern. Das Glied wird am Ende der vorbestimmten Anzahl von Zählungen auf dem Leiter 33 aktiviert. Das Glied 19 verbindet das Schieberegister 31 mit den Multipliziergliedern C_-1 und C₊₁ zum entsprechenden Zeitpunkt.similarly numbered normally open contacts control the state of the inverters in series with the delay line taps. The member is activated at the end of the predetermined number of counts on conductor 33. The element 19 connects the shift register 31 to the multipliers C _-1 and C ₊₁ at the appropriate point in time.

Das Folgerelais 21 wird von einem Flipflop 20 gesteuert, das zwei Zählungen in Synchronismus mit den Testimpulsen am Eingang der Verzögerungsleitung in allgemein bekannter Weise durchführt. Das Relais 21 wird vom Ausgang »1« des Flipflops 20 gesteuert. Beim Betrieb wird das Testrelais 22 zuerst beim Beginn beispielsweise eines Datenrufs betätigt.The sequence relay 21 is controlled by a flip-flop 20, the two counts in synchronism with carries out the test pulses at the input of the delay line in a generally known manner. The Relay 21 is controlled by output “1” of flip-flop 20. In operation, the test relay 22 becomes first operated at the beginning of a data call, for example.

9 109 10

Das Übertragungsmedium 13 kann vorteilhafterweise worden sind), und zwar in Serie mit der Summiereine vermittelte oder eine private Telefonleitungsver- Sammelleitung 16 über die Ruhekontakte 21-1 und bindung sein, die notwendigerweise verschiedene 21-7, wodurch Verstärkungsfaktoren von + oder — 1 Übertragungseigenschaften für jeden Ruf haben erzeugt werden. Die Kurzschlüsse über den Invertern würde. Zu diesem Zeitpunkt wird der Schalter 12 in 5 Z_-1 und Z₊₁ sind durch Öffnen der Kontakte 21-9 die Stellung α umgelegt, so daß die Testimpulsquelle und 21-6 entfernt worden. Die Multiplizierglieder C₁ 10 über das Übertragungsmedium 13 einspeist. Die und C₊₁ sind durch das Schließen der Kontakte 21-2 Testimpulse werden unter Impulsfolgegeschwindig- und 21-5 aus der Schaltung durch Kurzschluß entkeiten übertragen, die mehrere Vielfache der Daten- fernt. Der Stromweg zur Summiersärhmelleitung 16 bitfolgegeschwindigkeit ist, so daß keine Impulsfunk- io von Mittelabgriff 0 ist durch den Kontakt 22-5¹ untertionsteilstücke sich auf der Verzögerungsleitung 14 brachen. Das Schieberegister 31 ist mit dem Ausgang überlappen. Auf den ersten Impuls hin wechseln die des Unterteilers 18 über den Ruhekontaktteil des Flipflops 20 und 27 in den Zustand »1«. Das Flipflop Kontakts 21-8 verbunden.The transmission medium 13 can advantageously have been), in series with the summing a switched or a private telephone line trunking 16 via the normally closed contacts 21-1 and connection, necessarily different 21-7, whereby gain factors of + or - 1 transmission properties for every reputation have to be generated. The shorts across the inverters would. At this point in time the switch 12 in FIG. _{5 Z -1} and Z ₊₁ are toggled the position α by opening the contacts 21-9, so that the test pulse source and 21-6 have been removed. The multipliers C ₁ 10 feeds via the transmission medium 13. The and C ₊₁ are due to the closing of the contacts 21-2 test pulses are transmitted under pulse train speed and 21-5 from the circuit by short-circuit entities that remove several multiples of the data. The current path to the summing frame line 16 is bit rate, so that no pulse function from center tap 0 is broken ^{through the contact 22-5 1} sub-sections on the delay line 14. The shift register 31 is overlapped with the output. In response to the first pulse, those of the divider 18 change to the "1" state via the normally closed contact part of the flip-flop 20 and 27. The flip-flop contacts 21-8 connected.

20 bringt das Folgerelais 21 zum anziehen, und das Diese Prüfkonfiguration ist die in F i g. 3 darge-20 brings the sequence relay 21 to pick up, and this test configuration is that in FIG. 3 shown

Flipflop 27 startet den Zähler 29. 15 stellte. In dieser Figur sind die Inverter gestricheltFlip-flop 27 starts the counter 29. 15 set. In this figure the inverters are dashed

Das angezogene Folgerelais 21 entfernt die Inver- gezeichnet, um anzudeuten, daß ihre provisorische terZ_₂ und Z₊₂ aus der Schaltung wegen der Ruhe- Einschaltung von der Polarität der Teilstücke oder kontakte 21-1 und 21-7, öffnet die Nebenschlußwege Proben abhängt, die vom vorausgegangenen Testder Multiplizierglieder C_ j und C₊₁ wegen der impuls abgeleitet worden sind. Wenn der zweite Test-Ruhekontakte 21-2 und 21-5, schließt die Inverter 20 impuls durch die Verzögerungsleitung läuft, werden /_j und Z₊₁ wegen der Kontakte 21-9 und 21-6 kurz die zeitlich auseinanderliegenden aufeinanderfolgen- und schließt einen Stromweg für den Dämpfer C₀ den Proben oder Teilstücke der Eingangsfolge x_n mit ,—> über den Arbeitskontakt 21-4 und verbindet die den Vorzeichen (Polaritätsanzeigen) der Ausgangs- (jj/ Unterteilerschaltung 18 mit dem Schieberegister 30 folge h„ multipliziert, die auf den ersten Testimpuls über den Arbeitskontaktteil des Kontakts 21-8. 25 hin bestimmt worden ist. Die Produkte werden imThe activated sequential relay 21 removes the inversions to indicate that your provisional term Z_ ₂ and Z ₊₂ from the circuit depends on the polarity of the sections or contacts 21-1 and 21-7, opens the shunt paths samples derived from the previous test of multipliers C_ j and C ₊₁ because of the impulses. When the second test break contacts 21-2 and 21-5, the inverter 20 closes a pulse running through the delay line, / _j and Z _{+1 are} due to the contacts 21-9 and 21-6 briefly the temporally spaced apart and closes one Current path for the damper C ₀ the samples or parts of the input sequence x _n with, -> via the normally open contact 21-4 and connects the signs (polarity indicators) of the output (jj / divider circuit 18 with the shift register 30 sequence h " multiplied, the has been determined on the first test pulse via the normally open contact part of contact 21-8.25. The products are in the

Die Testschaltung befindet sich nun in dem in Unterteiler 18 unterteilt und aufeinanderfolgend im Fig. 2 dargestellten Zustand. Nur die inneren ein- Schieberegister 31 gespeichert. Da ein Zwei-Impulsstellbaren Abgriffe und der Mittelabgriff liegen an Zyklus verwendet wird, rührt das unterteilte Produkt, der Summiersammelleitung 16. Während des Durch- das in der am weitesten links gelegenen Stufe gelaufs des Testimpulses durch die Verzögerungsleitung 30 speichert ist, grundsätzlich von einer Multiplikation 14 wird das hauptsächliche Teilstück zu jedem in der Amplitude des letzten Teilstücks des zweiten Imzeitlichem Abstand gelegenen Zeitintervall über den pulses mit der letzten Polaritätsbestimmmung eines Mittelabgriff erhalten, wo der Multiplikationsfaktor Teilstücks des ersten Impulses her. Daher sind alle auf +1 gehalten wird. Es erscheinen deshalb die ein- unterteilten Produkte in der richtigen Reihenfolge um zelnen Verzerrungskomponenten der Eingangsfolge 35 die endgültige Einstellung der Multiplizierglieder zu x_n effektiv auf der Summiersammelleitung 16. Diese bewerkstelligen. Insoweit wie die äußeren Abgriffe Komponenten werden zur Polaritätsbestimmung —2 und +2 in dieser Testkonfiguration liegen, sind unterteilt, und Polaritätsbits werden in binärer Weise Verzerrungskomponenten außerhalb des normalen in den verschiedenen Stufen des Schieberegisters 30 variablen Bereichs der Verzögerungsleitung 14 in gespeichert. Das erste Teilstück, das die Polarität der 40 Rechnung gezogen worden. Das Ergebnis ist das, am frühesten ankommenden Verzerrungskomponente daß die Komponenten der Folge h„ nicht alle auf anzeigt, endet auf der StufeSRlE auf der rechten Null gebracht worden sind, sie sind vielmehr auf Seite, wenn der Zähler 29 stoppt. Nachfolgende Teil- Null-Werte oder auf von Null abweichende Werte _ stücke werden in den Schieberegisterstufen nach links gebracht worden, wie dies im Hinblick auf bedeute ( gespeichert. Nach der vorbestimmten Zahl der Zäh- ₄₅ same Verzerrungskomponenten geeignet ist, die gelungen, N, wird das Gatter 19 aktiviert, und es wird rade außerhalb des Bereichs der normalen, variablen der Inhalt des Schieberegisters 30 den Relais R_₂ Verzögerungsleitung auftreten. Der Inhalt des bis Z? _{+ 2} zugeführt, hierdurch werden die Inverter von Schieberegisters 31 wird an die Multiplizierglieder links nach rechts in Stellungen gebracht, in denen C_-1 und C₊₁ gegeben, die demgemäß entsprechend sie Verzerrungen kompensieren können, die von der 50 in kompensierende Richtung mit Bezug auf die Verzuletzt ankommenden zur am frühesten ankommen- zerrungskomponente gestuft werden,
den Komponente läuft. Die Verbindungen des Relais Nachfolgende Testimpulse sind dahingehend wirksind so, daß eine Anzeige negativer Polarität das ent- sam, daß sie die vorstehend erläuterte Prozedur sprechende Relais zum Anziehen bringt und eine po- wiederholen. Jedes Testimpuls-Paar reduziert die sitive Anzeige nicht. Hierbei wird angenommen, daß ₅₅ Gesamtverzerrung um einen geeigneten Betrag durch Haltestromkreise (nicht dargestellt) in bequemer einen am steilsten abfallenden Weg. Auf alle ungrad-Weise vorzusehen sind. Diese Relais steuern ihre zahlig numerierten Impulse hin befindet sich die gleichnumerierten Kontakte, die parallel zu den ver- Testschaltung im Zustand der F i g. 2, wobei die Testschiedenen Invertern liegen. Eine Anzeige positiver inverter nicht in der Schaltung liegen. Auf alle grad-Polarität entfernt den Kurzschluß, so daß das nächste 60 zahlig numerierten Impulse hin befindet sich die Teilstück durch den zugeordneten Abgriff invertiert Testschaltung im Zustand der F i g. 3, in dem die wird. Multiplizierglieder aus der Schaltung entfernt sind.The test circuit is now in the state divided into sub-dividers 18 and shown one after the other in FIG. 2. Only the inner one shift register 31 is stored. Since a two-pulse variable tap is used and the center tap is on the cycle, the subdivided product, the summing bus 16. While the test pulse is stored in the leftmost stage through the delay line 30, basically from a multiplication 14, the main section is obtained for each time interval located in the amplitude of the last section of the second time interval over the pulses with the last polarity determination of a center tap, where the multiplication factor section of the first pulse comes from. Hence all are kept at +1. The subdivided products therefore appear in the correct order around individual distortion components of the input sequence 35, the final setting of the multipliers to x _n effectively on the summing bus 16. In so far as the outer taps are used to determine polarity, -2 and +2 in this test configuration are subdivided, and polarity bits are stored in a binary manner. The first section that the polarity of 40 has been taken into account. The result is the earliest arriving distortion component that the components of the sequence h " does not all indicate, ends at the level SRIE have been brought to the right zero, they are rather on page when the counter 29 stops. Subsequent partial zero values or to non-zero values _ pieces are brought into the shift register stages to the left as stored this in terms of mean (. After the predetermined number of Zäh- ₄₅ same distortion components is suitable managed, N, the gate 19 is enabled, and it is rade outside the range of normal, the contents of the variable of the shift register 30 the relay R_ ₂ delay line may occur. the content of the _{+ 2} supplied to Z?, thereby, the inverter of the shift register 31 is applied to the multipliers brought left to right in positions in which C _-1 and C _{+1 are} given, which accordingly can compensate for distortions that are graded from the 50 in the compensating direction with reference to the last arriving to the earliest arriving distortion component,
the component is running. The connections of the relay The following test pulses are effective in such a way that a display of negative polarity causes the relay to pick up the procedure explained above and repeat a po-. Each test pulse pair does not reduce the positive display. Here, it is assumed that ₅₅ total harmonic distortion (not shown) by a suitable amount by holding circuits a sloping path at the sharpest in more convenient. To be provided in all odd ways. These relays control their numerous numbered pulses. The contacts with the same number are located in parallel with the test circuit in the state of FIG. 2, with the test different inverters. There is no indication of positive inverters in the circuit. The short circuit is removed on all degree polarity, so that the next 60 numerically numbered pulses are in the state of FIG. 3, in which the will. Multipliers are removed from the circuit.

Der nächste über das Übertragungsmedium 13 Jedes Multiplizierglied, das in seine optimale Einübertragene Prüfimpuls stuft das Flipflop 20 um eine stellung vor das andere gebracht worden ist, wird in Zählung weiter und bringt das Folgerelais zum Ab- 6₅ zufälligem Gang um seinen optimalen Wert vor- oder fallen. Die Inverter Z_„ bis Z₊₂ liegen nun proviso- zurückgestuft.The next via the transmission medium 13 Each multiplier which ranks in its optimal Einübertragene test pulse the flip-flop has been brought to a position in front of the other 20, in counting on and brings the sequence relay for disconnecting 6 ₅ random set at its optimum value pre- or fall. The inverters Z_ "to Z ₊₂ are now provisionally downgraded.

risch in der Schaltung (in Abhängigkeit vom Status Da die Information, die die Richtung der durch-ric in the circuit (depending on the status Since the information indicating the direction of the

der Relais Z? _₂ bis R _{+ 2}, wie diese soeben eingestellt zuführenden Korrektur angibt, von den ungradzahli-the relay Z? _ ₂ to R _{+ 2} , as indicated by the correction that has just been set, from the odd-numbered

gen Impulsen abgeleitet wird, kann die tatsächliche Amplitude der Komponente, die bei den gradzahligen Impulsen auftreten, mit Hilfe einer Substitution des Zwei-Niveau-Unterteilers 18 der F i g. 1 durch einen Mehrfachniveau-Unterteiler bestimmt werden. Zugleich wird das Schieberegister 31 auf entsprechend größere Stufenzahl vergrößert, wobei jede Stufe eine andere Binärziffer speichert, die die Niveaus des Mehrfachunterteilers repräsentieren. Die Dämpfer werden dann um das Vielfache des kleinsten Inkrements gestuft, wodurch die Endeinstellung schneller erhalten wird. In Fällen ernster Verzerrung kann ein Mehrfachniveauunterteiler notwendig sein, um Konvergenz zu erhalten, und zwar durch Schaffung einer genaueren Steigungsmessung.Gen impulses derived can be the actual amplitude of the component that occurs in the even Pulses occur with the help of a substitution of the two-level subdivider 18 of FIG. 1 through a multi-level divider can be determined. At the same time, the shift register 31 is set accordingly larger number of stages increases, with each stage storing a different binary digit representing the Represent levels of the multiple divider. The dampers are then multiples of the smallest Increments, so that the final setting is obtained more quickly. In cases of serious distortion a multi-level divider may be necessary to get convergence, by Creation of a more accurate slope measurement.

Im Hinblick auf optimales Verhalten muß Vorsorge dafür getroffen werden, daß die Hauptkomponente Ji₀ des Ausgangs konstant bleibt. Zu diesem Zweck kann der Dämpfer C₀ steuerbar gemacht werden. Einzelheiten dieser Steuerung sind weggelassen, da sie nicht zum prinzipiellen Verständnis der Erfindung beitragen.With a view to optimal behavior, care must be taken to ensure that the main component Ji _{0 of} the output remains constant. For this purpose, the damper C ₀ can be made controllable. Details of this control are omitted since they do not contribute to the basic understanding of the invention.

Grundsätzlich existiert keine Grenze für die Größe des Verzerrungsgrads, der durch den automatischen Weitbereichsentzerrer nicht abgeglichen werden könnte. Praktische Begrenzungen hängen von der Größe der Inkrementschritte in den einstellbaren Dämpfern ab, ferner von der Anzahl Inspektionsabgriffe außerhalb des einstellbaren Bereichs des Entzerrers und von der Anzahl Unterteilungsniveau, die bei der Messung der Proben oder Teilstücke der gradzahlig numerierten Impulse verwendet werden.In principle, there is no limit to the amount of distortion caused by the automatic Wide-range equalizer could not be adjusted. Practical limitations depend on the size of the incremental steps in the adjustable dampers, and also on the number of inspection taps outside the adjustable range of the equalizer and on the number of subdivision levels used when measuring the samples or parts of the even numbered pulses can be used.

Die erforderliche Zeit, die zur Vervollständigung der automatischen Entzerrung erforderlich ist, und folglich die Anzahl der erforderlichen Testimpulse hängt von der Größe der größten Verzerrungsprobe und von der Größe des Dämpferinkrements ab. Diese Zeit wird die Einstellzeit genannt. Die Gegenwart von Leitungsrauschen kann sich zur Einstellzeit addieren und die Endwerte stören. Im Durchschnitt jedoch wird der zufällige Gang um den optimalen Wert den Rauscheffekt kompensieren.The time required to complete the automatic equalization and consequently the number of test pulses required depends on the size of the largest distortion sample and on the size of the damping increment. This time is called the setting time. The presence line noise can add to the response time and disturb the final values. On average however, the random gait around the optimal value will compensate for the noise effect.

Claims

Patent claims:

1. Method for the optimal setting of the multipliers of a transversal equalizer with several sampling points to compensate for distortions of a message signal pulse when passing through a transmission medium, when a test pulse source is sent to the the remote end of the transmission medium is optionally connected, characterized in that that the process comprises the following repetitive steps:

55

Determination and storage of the sign of temporally separated samples each uneven numbered test impulses running through the transversal equalizer, keying of the amount of temporally separated Samples of each even-numbered test pulse passing through the transversal equalizer,

Multiply the amounts of temporally separated samples of the even numbered ones Test pulse with the reciprocal values of the signs stored for each sampling point, one with each time-separated sample

to form inverse distortion components of the same amount, and

Adjust the multipliers after each even-numbered test pulse according to the sign and the amount of the distortion component for compensation the impulse distortion.

2. Device for performing the method according to claim 1, with a test pulse source and a transversal equalizer, characterized in that the transversal equalizer has the following Circuit components have:

a detector (18) responsive to the pulses passing through the transversal equalizer for determining the sign of temporally separated samples of each odd _{test pulse passing through the multipliers (C -1} , C ₀ , C ₊₁ ), a number of inverters (/ _ ,, I_ _v I ₊₁ , I ₊₂ ), which can be optionally connected to a corresponding number of sampling points (T 2, -1, 0, +1, +2),

an adjustment circuit (30, 19, R_ ₂ , R_ _v R _{+ 1} , R _{+ 2} ) which, under the control of the detector, adjusts the inverters so that the distortion effect represented by the corresponding sample is counteracted, the detector being effective at the same time to determine the amount of temporally separated samples of each even-numbered test pulse, multiplied by the setting of the inverters, while the multipliers are removed from the circuit by short circuit,
and a device controlled by the detector for adjusting at least two multipliers (C ₁ , C ₊₁ ) in accordance with the sign and the phase of the relevant temporally separated sample.

3. Device according to claim 2, characterized in that the temporally separated samples of the odd-numbered test pulses to control the possibly required switching on of at least the first (/ _,) and last (Z ₊₉ ) inverter in series with the corresponding first (- 2) and last (+2) sampling point "of the transversal equalizer are provided, with at least the first and last inverter being located outside of those sampling points to which the multipliers (C _-1 , C ₀ , C ₊₁ ) are connected to ensure that each multiplier setting is made in a direction in which the distortion occurring in the transmission medium (13) is minimized.

4. Apparatus according to claim 2, characterized in that the detector (18) has a bistable zero-level threshold value circuit and that the setting arrangement (30, 19, R_ ₂ , R_ _v R _{+ 1} , R _{+ 2} ) has a shift register (30 ) for storing the sign of individual samples of the test pulses, furthermore switching elements (R _ ₂ , R_ _v R _{+ 1} , R ₊ .,), which effectively connect or disconnect the individual inverters (/ _ ,, I_ _v I ₊₁ , I ₊₂ ) in the transversal equalizer, as well as a gate circuit (19) for switching on the stages (SRlA

SR IB, SRlC, SRlD, SRlE) of the shift register (30) to the switching elements (R_ ₂ , R_ _v R _{+ 1} , R _{+ 2} ) after each test pulse has crossed the transversal equalizer.

5. Apparatus according to claim 2, characterized in that control devices (21) are provided which respond to test pulses arriving at the transversal equalizer in such a way that the multipliers (C _-1 , C ₀ ,

C _{+ 1} ) are alternately removed from the transversal equalizer circuit by short-circuiting and that a clocking circuit (26, 27, 28, 29) is provided which responds to test pulses arriving at the transversal equalizer in such a way that the actuation time of the setting arrangement (30, 19, R_ ₂ , R_ _v R _{+ 1} , R _{+ 2} ) and the adjusting device is controlled with reference to the arrival of the test pulses at the transversal equalizer.

1 sheet of drawings