DE2034849A1 - Ausfallsicheres Steuersystem zur Über tragung von digitalen Informationen - Google Patents

Ausfallsicheres Steuersystem zur Über tragung von digitalen Informationen

Info

Publication number
DE2034849A1
DE2034849A1 DE19702034849 DE2034849A DE2034849A1 DE 2034849 A1 DE2034849 A1 DE 2034849A1 DE 19702034849 DE19702034849 DE 19702034849 DE 2034849 A DE2034849 A DE 2034849A DE 2034849 A1 DE2034849 A1 DE 2034849A1
Authority
DE
Germany
Prior art keywords
input
channels
signal
control system
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702034849
Other languages
English (en)
Inventor
Reinhard 1000 Berlin Muller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19702034869 priority Critical patent/DE2034869A1/de
Priority to DE19702034849 priority patent/DE2034849A1/de
Publication of DE2034849A1 publication Critical patent/DE2034849A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1675Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1687Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00392Modifications for increasing the reliability for protection by circuit redundancy
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007Fail-safe circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Safety Devices In Control Systems (AREA)
  • Hardware Redundancy (AREA)

Description

  • Ausfailsicheres Steuersystem zur Übertragung von digitalen Informationen (Zusatz zu Patentanmeldung P 20 23 117.8 vom 5.5.1970) Gegenstand der Hauptanmeldung P 20 23 117.8 ist ein modular aufgebautes ausfallsicheres Steuersystem zur Übertragung von digitalen Informationen zwischen einem digitalen Rechner und mit diesem im on-line Betrieb gekoppelten Prozeß-Peripheriegeräten innerhalb eines Automatisierungssystems, bei dem das gerätetechnische mehrere Datenverarbeitungsebenen aufweisende Steuersystem, das initiiert vom Rechner den Ablauf der Informationsübertragung in beiden Richtungen steuert, drei identische voneinander unabhängige Informationsverarbeitungskanäle enthält, in denen gleiche Daten taktsynchron verarbeitet werden und innerhalb der Kanäle zwischen den in integrierter Schaltkreistechnik ausgeführten Datenverarbeitungsebenen Majoritäts- und Fahlerüberwachungsschaltungen aus eigensicheren Logikbausteinen zur Regenierierung und Anzeige von fehlerbchafteten Signalen, die durch Fehler innerhalb bzw. außerhalb des Steuersystems auftreten, angeordnet sind.
  • Die gesamte für die Funktion des ausfallsicheren Steuersystems notwendige Signalverarbeitung ist in identischen Kanälen dreifach vorhanden. Jeder Kanal ist für sich allein funktionsfähig, besitzt also neben einer eigenen Stromversorgung auch eine eigene Peripherie, Ob jeder Kanal an einer eigenen Ein- Ausgabe eines einzigen sicheren Rechners (polymorpher Rechner) oder an jeweils einen von drei vor; hendenen Rechnern (Dreifachrechner) angeschlossen wird, ist für das Steuersystem ohne Bedeutung.
  • Innerhalb der Überwachungsebenen, die jeweils zwischen zwei korrespondierenden Datenverarbeitungsebenen liegen, sind dabei für jeden Kanal und für jede Datenrichtung getrennte Majoritäts- und Fehlerüberwachungsschaltungen angeordnet.
  • Aufgabe des Steuersystems ist es , Informationen zwischen dem Prozeßrechner und den Peripheriegeräten wortweise in beiden Richtungen zu transportieren. Zu den Peripheriegeräten werden hierbei alle Einrichtungen gerschnet, die Daten und Meßwerte in einem Prozeß erfassen und die Informationen und Steuerbefehle an den Prozeß bzw. an dessen Überwachungsorgane ausgeben. Nahtstelle zwischen Steuersystem und den Peripheriegeräten des Prozesses sind dabei die Ein/ Ausgabe-Blöcke, zu denen die Analogeingabeblöcke, die Digitaleingabeblöcke (Spontaneingabe) und die Unterbrechungseingabeblöcke gehören.
  • Durch die Unterbrechungseingabeblöcke sollen Signal änderungen beliebiger Richtung, die aneinem oder mehreren ihrer Eingänge auftreten, dem Rechner über einen Sammelunterbrechungseingang unabhängig vom laufenden Programm mitgeteilt werden. Den Unterbrechungseingabeblöcken sind jeweils eine Anzahl von Eingabepunkten zugeordnet, an denen die Signaländerung in Form einer Kontaktstellung oder durch den Wechsel von elektronischen Signalen mit Hilfe eines zu jedem Eingabepunkt gehörenden Signaländerungs-Indikators erfaßt wird.
  • Die Unterbrechungssignale aller Signaländerungs-Indikatoren werden disjunktiv zusammengefaßt und dem Rechner als Sammelunterbrechungssignal zugeführt. Der Rechner erfährt beim Auftreten dieses Sammelunterbrechungssignals eine Unterbrechung des laufenden Programms; in seinem nun beginnenden Unterbrechungsprogramm muß er herausfinden, welcher Unterbrechungseingang einen wirksamen Signalwechsel vorfand. Hierzu wird eine Eingabeoperation durchgeführt, wodurch dem Rechner eine "Ereignis-Nummer" über mittelt ifd, die die Nummer des Signaländerungs-Indikators darstellt, der das Unterbrechungssignal abgegeben hat.
  • Durch den dreikanaligen Aufbau enthält das Steuersystem jeweils drei parallel arbeitende Unterbrechungseingabeblöcke, bei denen jedem Eingabepunkt beispielsweise drei parallel arbeitende Kontakte zugeordnet sind, von denen jeder an einen der drei Unterbrechungseingabekanäle angeschlossen ist. Der Wechsel dieser Kontakte bzw. der entsprechenden elektronischen Unterbrechungssignale erfolgt jedoch technisch bedingt mit einem zeitlichen Versetz untereinander. Da in den parallel arbeitenden Informationsverarbeitungskanälen des ausfallsicheren Steuersystems nur taktsynchrone identische Signale verarbeitet werden können, damit eine Zusammenfassung in Majoritäts- und Fehrlerüberwachungsschaltungen möglich ist, ist es Aufgabe der vorliegenden Erfindung, basierend auf dem Gegenstand der Hauptanmeldung, die zeitlich nacheinander erfolgenden Wechsel der drei Kontakte bzw. der drei Unterbrechungssignale eines Eingabepunktes in synchrone Meldesignale umzusetzen. Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß in allen Informationsverarbeitungskanälen des Steuersystems zur Erfassung von Unterbrechungssignalen des Prozesses, die als wechselnde Binärsignale an Unterbrechungseingabeeingängen anliegen, Schieberegister vorgesehen sind, die durch Steuersignale des den ersten Signalwechselterkennenden Kanals synchron weitergeschaltet und in jeweils der gleichen, dem aktivierten Unterbrechungseingang entsprechenden Stellung stillgesetzt werden und daß nach Ablauf einer durch den erkennenden Kanal in allen Kanälen ausgelösten; Zeitsteuerung Sammelunterbrechungssignale taktsynchron über jeden der drei Informationsverarbeitungskanäle zum Rechner zur Einleitung einer Eingabeoperaw tion übertragen werden.
  • Die Erfindung sei nachstehend an Hand eines in der Figur dargestellten Ausführungsbeispiels näher läutert: Das in der Figur dargestellte Prinzipschaltbild zeigt den Aufbau eines der drei identischen Untrerbrechungseingabeblockkanäle, in diesem Fall den Aufbau des Kanals K 1.
  • Untereinander sind die Eingabeblockkanäle durch die Signalleitungen A, B, C und D, E, F verbundene Der Ausgang A jedes Kanals K 1 - K 3 ist mit dem Eingang B des zweiten und dem Eingang C des dritten Kanals verbunden, d.h. Signalleitung A des Kanals K 1 ist über den Eingang B des Kanals K 2 zum Eingang C des Kanals E 3, Signalleitung A von K 2 ist über Eingang B von K 3 zum Eingang C von K 1 und Signalleitung A von K3 ist über Eingang B von K 1 zum Eingang a von K 2 geschleift. Die Verbindung der Kanäle untereinander durch die Signalleitungen D, E, F erfolgt in der gleichen Weise, d.h. der Ausgang D jedes Kanals ist mit dem Eingang E des zweiten und dem Eingang F des dritten Kanals ver-.
  • bunden.
  • Auf einen Signalwechsel überwacht werden sollen die Eingangsleitungen US 1 - US n. Zu einem Eingabepunkt gehören jeweils drei Eingangsleitungen, dh. zwei weitereü in ihrer Überwachungsfunktion der Eingangs leitung US 1 des Kanals K 1 entsprechende Leitungen sind an die Kanäle K 2 und K 3 angeschlossen.
  • Jeweils aus vier, NAND-Gleidern 23, 24, 25, 26 aufgebaute Signaländerungs-Indikatoren 22, die mit den Eingangsleitungen US 1 - US n verbunden sind, vergleichen in jedem der drei Kanäle K 1 - K 3 den Stand eines Eingaberegisters 31, dessen Speicher entsprechend den letzten eingegebenen Unterbrechungssignalen gesetzt oder gelöscht sind, mit dem Signalzustand der Eingangsleitungen US 1- US n. Im Ruhezustand entspricht der Signalzustand der Eingangsleitungen US 1 -US n der Information im Eingaberegister 31. Alle Ausgänge der Signaländerungs-Indikatoren 22 führen L-Signal. Die Speicher eines den Signaländerungs-Indikatoren 22 nachgeschalteten Zwischenregisters 21 bleiben in der Löschstellung.
  • Ändert sich der Zustand des Unterbrechungssignals eines Eingabepunktes, so wird beispielsweise von den zu einem Eingabepunkt gehörigen drei Signalen in den Kanälen K 1 -K 3 immer eines zuerst seinen Zustand ändern. Tritt ein solcher erster Signalwechsel am Eingang des Kanals K 1 auf, so wird in diosem Kanal über den entsprechenden Signaländerungs-Indikator 22 der zugehörige Speicher des Zwischenregisters 21 gesetzt. Mit dem Ausgangssignal dieses Zwischenregisterspeichers wird über die Verknüpfungsglieder 19, 18, 16, 17 und 13 der am Eingang T zugeführte Takt eines kanaleigenen Schieberegisters 11 freigeschaltet. Weiterhin bewirkt dieses Signal als Ausgangsignal D des Kanals K 1 und damit als entsprechende Eingangs signale E und F in den Kanälen K 2 und K 3 über die dort ebenfalls vorhandenen Verknüpfungsglieder 16, 17 und 13 die Freischaltung des Taktes für die Schieberegister 11 der beiden anderen Kanäle K 2 und K 3. In jedem Unterbrechungseingabek.anal werden die Schieberegister 11 somit synchron weitergeschaltet und tasten im 1 aus n-Code nacheinander fortlaufend mit den Ausgängen der Schieberegister verbundene Gatter 12 (von 1 nach n) in jeden Kanal auf das vorbereitende Signal des gesetzten Zwischenregisterspeichers abe Damit entsteht eine natürliche Rangfolge der Unterbrechungseingänge, da jeder vor einem nachfolgend abgetasteten Unterbrechungseingang automatisch eine höhere Rangfolge und damit Dring lichkeitsstufe einnimt. Während der Weiterschaltung der Schieberegister wird auch der zweite Eingang des durch das Signal des gesetzten Zwishenregisterspeichers vorbereiteten Gatters 12 "O". Die UND-Bedingung für O-Signal ist somit erfüllt; der Ausgang des entsprechenden Gatters 12 erhält L-Signal. Dieses Signal bereitet den an die Ausgänge der Gatter 12 angeschalteten Eingaberegisterspeicher 31 vor und sperrt über Verknüpfungsglieder 349 35, 159 14 und 13 das Taktsignal für das Schieberegister 11 des eigenen Kanals. Weiterhin wird mit dem gleichen Signal über die Glieder 34, 359 39' das Ausgangssignal A des eigenen Kanals auf den Eingang B des zweiten und auf den Eingang C des dritten Kanals geschaltet und dadurch das Taktsignal für die Schieberegister 11 der beiden anderen Kanäle durch Wirkung auf die Vorknüpfungsglieder 15 gesperrte Der zweite Verknüpfungseingang des Gatters 39 ist mit dem Fehlerspeicher FS des Steuersystems verbunden Da die Schicberegister 11 synchron laufen, , haben sie nach einem Sperrsignal aus einem der Eingabekanäle ebenfalls gleiche Stellung und schalten gleiche Gatter 12 anO Gleichzeitig wird in allen drei Kanälen K 1 - K 3 taktsynchron über die Vorknüpfungsglieder 15 und 36 eine Zeitsteuerung 37 gestartet. Während des Ablaufes der Zeitsteuerung 37 wird in den beiden anderen Kanälen des Unterbrechungseingabeblockes, die über das A- Signal des ersten Kanals gesperrt sind, auf den Signalwechsel der anderen beiden zu dem wechselnden Eingabepunkt gehörenden Unterbrechungssignale gewartet. Nach Ablauf der Zeitsteuerung 37 wird gleichzeitig von jedem Kanal É 1 - E 3 ein Sammelunterbrechungssignal SUS erzeugt und über die Verknüpfungsglieder 38 und 40 ausgegeben. Eine mit den Ausgängen der Gatter 12 vorbundene Decodierungsschaltung 32, die ein 1 aus Signal aus den Gattern 12 in eine binäre Zahl wandelt, gibt für ein 1 aus n-Signal aus dem ersten Gatter 12 die kleinste und für ein 1 aus n-Signal aus dem n-ten Gatter 12 die größte Binärzahl ab. Die kleinste Binärzahl ist also dem Unterbrechungseingang mit der höchsten und die größte Binärzahl dem Unterbrechungseingang mit der geringsten Dringlichkeit zugeordnet. Der Rechner startet eine Eingabeoperation über alle drei.
  • Kanäle des ausfallsicheren Steuersystems. Die Bingabesteuerungen 33 in den drei Unterbrechungseingabekanälen K 1 - K 3 geben das binäre Ergebnis der Decodierungsschaltung 32 als Ereignisnummern zum Rechner ab. Danach wird mit einem Taktsignal der Eingabesteuerung 33 in jedem Kanal das Schieberegister 11 und das Zwischenreregister 21 gelöscht sowie der vorbereitete Eingaberegisterspeicher in die dem geänderten Zustand des auslösenden Unterbrechungssignals entsprechende Stellung gebracht. Die Unterbrechungseingabe befindet sich damit in der Ruhestellung, da mit der Löschung des Zwischenregisters 21 das Torsignal für den Schieberegistertakt entfällt. Bei den durch ein schwarzes Dreieck an ihrer unteren Kante gekennzeichneten Verknüpfungsgliedern 15, 16 (ODER-Glieder), 39, 40 (UND-Glieder) handelt es sich um Bausteine einer eigensicheren Wechselstromlogik, bei der in jedem Baustein abhängig von der Eingangslogik durch einen Oszillator eine eigene Wechselspannung erzeugt wird. Einzentraler Takt ist somit für das gesamte System nicht erforderlich. Durch den Einsatz dieser eigensicheren Wechselstrombaustoine wird vermieden, daß durch die notwendigen Querverbindungen zwischen den einzelnen Kanälen (Signalleitungen) beim Auftreten bestimmter Fehler in einem der Kanäle Rückwirkungen auf die anderen beiden Kanäle entstehen.
  • Die logischen Signale L und 0 der eigensicheren Wechselstromlogik sind dabei wie folgt definiert: a) das L-Signal wird durch die Umhüllende einer Wechselspannung dargestellt, b) das O-Signal bedeutet keine Wechselspannung.
  • An das eigensichere Bausteinsystem sind folgende Bedingungen gestellt; 1.) Führt ein Logikbaustein nach seiner logischen Funktion und den anliegenden Eingangssignalen am Ausgang ein O-Signal, so darf beim Auftreten eines internen Fehlers (BauelementeausSall etc.) kein L-Signal am Ausgang erscheinen.
  • 2.) Führt der Baustein am Ausgang ein L-Signal nach seiner logischen Funktion und den anliegenden Eingangssignalen, so muß der Ausgang beim Auftreten eines internen Fehlers nach Signal wechseln und auch, wenn die Eingangssignale erneut wechseln, weiterhin Signal ausgeben.
  • 3.) Bei einer Leitungsunterbrechung oder einem Kurzschluß der Ausgangsleitung eines sicheren Logikbausteines sollen alle angeschlossenen Eingänge O-Signal (keine Wechselspannung) erhalten.
  • Jeder Eingang der sicheren Wechselstrombausteine besteht aus einer potentialfreien Primärwicklung eines Wechselstromübertragers. Die Ausgangsleitung einer Einheit-wird durch alle zu verknüpfenden Eingangswicklungen geschleift, das Ende der letzten Eingangswicklung muß an +-UB (Betriebsspannung) gelegt werden. Diese Art der Verdrahtung gilt für log. Wechselstrom-Bausteine (dyn. Schaltkreise). Sie hat den Vorteil, daß bei einem Drahtbruch der hintereinandergeschalteten Eingangskreise kein Eingang ein L-Signal zur Ansteuerung erhält.
  • Die Glieder 17, 18 und 36 dienen zur Pegelumsetzung von dynamischen in statische Signale, die Glieder 35 und 38 zur Umsetzung von statischen in dynamische Signale.

Claims (1)

  1. P a t e n t a n s p r ü c h
    Modular aufgebautes ausfallsicheres Steuersystem zur Übertragung von digitalen Informationen zwischen einem.
    digitalen Rechner und mit diesem im on-line Betrieb gekoppelten Prozeß-Peripheriegeräten innerhalb eines Automatisierungssystems, bei dem das gerätetechnische mehrere Datenverarbeitungsebenen aufweisende Steuersystem, das initiiert vom Rechner den Ablauf der Informationsübertragung in beiden Richtungen steuert, drei identische voeinander unabhängige Informationsverarbeitungskanäle enthält, in denen gleiche Daten takt synchron verarbeitet werden und innerhalb der Kanäle zwischen den in integrierter Schaltkreistechnik ausgeführten Da'tenverarbeitungsebenen Majoritäts- und Fehlerüberwachungsschaltungen aus eigensicheren Logikbausteinen zur Regenerierung und Anzeige von fehlerbehafteten Signalen, die durch Fehler inerhalb bzw.
    außerhalb des Steuersystems auftreten, angeordnet sind, nach Patentanmeldung P 20 23 117.8, dadurch gekennzeichnet, daß in allen Informationsverarbeitungskanälen des Steuersystems zur Erfassung von Unterbrechungssignalen des Prozesses, die als wechselnde Binärsignale an Unterbrechungseingabeeingängen anliegen, Schieberegister vorgesehen sind, die durch Steuersignale des den ersten Signalwechsel erkennenden Kanals synchron weitergeschaltet und in jeweils der gleichen, dem aktivierten Unterbrechungseingang entsprechenden Stellung stillgesetzt werden und daß nach Ablauf einer durch den erkennenden Kanal in allen Kanälen ausgelösten Zeitsteuerung Sammelunterbrechungssignale takt synchron über jeden der drei Informationsverarbeitungskanäle zum Rechner zur Einleitung einer Eingabeoperation übertragen werden.
    L e e r s e i t e
DE19702034849 1970-07-09 1970-07-09 Ausfallsicheres Steuersystem zur Über tragung von digitalen Informationen Pending DE2034849A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19702034869 DE2034869A1 (de) 1970-07-09 1970-07-09 Ausfallsicheres Steuersystem zur Übertragung von digitalen Informationen
DE19702034849 DE2034849A1 (de) 1970-07-09 1970-07-09 Ausfallsicheres Steuersystem zur Über tragung von digitalen Informationen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19702034869 DE2034869A1 (de) 1970-07-09 1970-07-09 Ausfallsicheres Steuersystem zur Übertragung von digitalen Informationen
DE19702034849 DE2034849A1 (de) 1970-07-09 1970-07-09 Ausfallsicheres Steuersystem zur Über tragung von digitalen Informationen

Publications (1)

Publication Number Publication Date
DE2034849A1 true DE2034849A1 (de) 1972-01-20

Family

ID=25759432

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19702034849 Pending DE2034849A1 (de) 1970-07-09 1970-07-09 Ausfallsicheres Steuersystem zur Über tragung von digitalen Informationen
DE19702034869 Pending DE2034869A1 (de) 1970-07-09 1970-07-09 Ausfallsicheres Steuersystem zur Übertragung von digitalen Informationen

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19702034869 Pending DE2034869A1 (de) 1970-07-09 1970-07-09 Ausfallsicheres Steuersystem zur Übertragung von digitalen Informationen

Country Status (1)

Country Link
DE (2) DE2034849A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2651314C2 (de) * 1976-11-10 1982-03-25 Siemens AG, 1000 Berlin und 8000 München Sicherheits-Ausgabeschaltung für eine Binärsignale abgebende Datenverarbeitungsanlage

Also Published As

Publication number Publication date
DE2034869A1 (de) 1972-01-20

Similar Documents

Publication Publication Date Title
DE3919962C3 (de) Verfahren und Anordnung zur Sicherung der Datenübertragung in einem linearen Rechnernetz
DE2413401B2 (de) Einrichtung zum Synchronisieren dreier Rechner
EP0004909B1 (de) Gefahrenmeldeanlage
DE2749888A1 (de) Einrichtung zur fehlermeldung
DE2729362C2 (de) Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken
EP0770942A2 (de) Anordnung zur Erfassung und/oder Verarbeitung von Signalen elektrischer Bauteile, die sicherheitstechnische Zwecke oder Auflagen für Geräte oder Anlagen erfüllen
EP0009600B1 (de) Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
DE2636352C3 (de) Schutzsystem für einen Kernreaktor
DE2034849A1 (de) Ausfallsicheres Steuersystem zur Über tragung von digitalen Informationen
EP0077450B1 (de) Sicherheits-Ausgabeschaltung für eine Binärsignalpaare abgebende Datenverarbeitungsanlage
DE2621397C2 (de) Sicherheitsschaltung, insbesondere für Aufzugsanlagen
DE2400604B2 (de) Elektronisches Fehleranzeigesystem
DE2023117A1 (de) Ausfallsicheres Steuersystem zur UEbertragung von digitalen Informationen
EP0062768B1 (de) Schaltungsanordnung zur Überwachung von Schaltwerken
DE3239434C1 (de) Einrichtung zum Überwachen der Funktionsfähigkeit eines Mehr-Rechnersystems
DE2415307B2 (de) Einrichtung zur synchronisation der ausgaben von mehreren rechnern
EP0156388A2 (de) Signaltechnisch sichere Datenverarbeitungseinrichtung
DE3510524A1 (de) Vorrichtung zur eigenueberwachung einer schaltungsanordnung mit einem mikrocomputer
DE2758552B2 (de) Fehlersichere Datenübertragungseinrichtung
DE2130917C3 (de) Schaltungsanordnung von Impulszählern zum Prüfen eines Eingabe-Musgabe-Steuerwerks in einem Rechner-Steuersystem
DE1499262C (de) Einrichtung zur Auswahl der richtigen von zwei parallel betriebenen Datenverarbei tungsanlagen
DE1463398C (de) Anordnung zur Signalumsetzung und Fehlerüberwachung fur zweikanalige Steue rungen
DE2350951C3 (de) Verfahren und Schaltungsanordnungen zur Überprüfung einer Information auf Fehler
DE1762905C (de) Schaltungsanordnung zur Überwachung der Schaltfunktion eines Verteilerschalters
DE2934376A1 (de) Steuersystem fuer ein/ausgabegeraete