DE202014010933U1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
DE202014010933U1
DE202014010933U1 DE202014010933.8U DE202014010933U DE202014010933U1 DE 202014010933 U1 DE202014010933 U1 DE 202014010933U1 DE 202014010933 U DE202014010933 U DE 202014010933U DE 202014010933 U1 DE202014010933 U1 DE 202014010933U1
Authority
DE
Germany
Prior art keywords
layer
conductive semiconductor
defects
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE202014010933.8U
Other languages
German (de)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130128589A external-priority patent/KR102131697B1/en
Priority claimed from KR1020140106024A external-priority patent/KR20150120266A/en
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of DE202014010933U1 publication Critical patent/DE202014010933U1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Abstract

Halbleitervorrichtung, umfassend:
eine erste leitfähige Halbleiterschicht, die eine erste untere leitfähige Halbleiterschicht und eine erste obere leitfähige Halbleiterschicht umfasst;
V-Defekte, die sich durch mindestens einen Teil der ersten oberen leitfähigen Halbleiterschicht erstrecken;
eine zweite leitfähige Halbleiterschicht, die über dem ersten leitfähigen Halbleiter aufgebracht ist und die V-Defekte füllt; und
eine aktive Schicht, die zwischen der ersten und der zweiten leitfähigen Halbleiterschicht angeordnet ist, wobei sich die V-Defekte durch die aktive Schicht erstrecken,
wobei die erste obere leitfähige Halbleiterschicht eine höhere Defektdichte aufweist als die erste untere leitfähige Halbleiterschicht und eine V-Defekt-Erzeugungsschicht umfasst, die Ausgangspunkte der V-Defekte umfasst,
wobei die erste obere leitfähige Halbleiterschicht ferner eine Übergitterschicht umfasst, die über der V-Defekt-Erzeugungsschicht aufgebracht ist, und
wobei die erste obere leitfähige Halbleiterschicht ferner eine dotierte Niedertemperaturwachstumsschicht, die zwischen der V-Defekt-Erzeugungsschicht und der Übergitterschicht angeordnet ist, umfasst. A semiconductor device, comprising:
a first conductive semiconductor layer comprising a first lower conductive semiconductor layer and a first upper conductive semiconductor layer;
V defects extending through at least a portion of the first upper conductive semiconductor layer;
a second conductive semiconductor layer deposited over the first conductive semiconductor and filling the V defects; and
an active layer disposed between the first and second conductive semiconductor layers, the V-defects extending through the active layer,
wherein the first upper conductive semiconductor layer has a higher defect density than the first lower conductive semiconductor layer and includes a V-defect generation layer including V-defect origin points;
wherein the first upper conductive semiconductor layer further comprises a superlattice layer deposited over the V-defect generation layer, and
wherein the first upper conductive semiconductor layer further comprises a low-temperature doped growth layer disposed between the V-defect generation layer and the superlattice layer.

Figure DE202014010933U1_0001
Figure DE202014010933U1_0001

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNG CROSS-REFERENCE TO RELATED APPLICATION

Diese Anmeldung beansprucht Priorität und Nutzen aus der koreanischen Patentanmeldung Nr. 10-2013-000000 , eingereicht am 00. AAAA 2013, die hiermit durch Bezugnahme in jeder Hinsicht in diese Schrift aufgenommen wird, als wäre sie hier in vollem Umfang aufgeführt. This application claims priority and use of the Korean Patent Application No. 10-2013-000000 filed on 00. AAAA 2013, which is hereby incorporated by reference in all respects as if fully set forth herein.

HINTERGRUND DER ERFINDUNG BACKGROUND OF THE INVENTION

GEGENSTAND DER ERFINDUNG SCOPE OF THE INVENTION

Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung bei der elektrostatische Entladungseigenschaften verbessert werden können.  The present invention relates to a semiconductor device in which electrostatic discharge characteristics can be improved.

BESCHREIBUNG DES HINTERGRUNDS DESCRIPTION OF THE BACKGROUND

Nitridhalbleiter werden als Lichtquellen für Anzeigevorrichtungen, Signallampen, Beleuchtungsvorrichtungen und optische Kommunikationsvorrichtungen verwendet und können in blauen oder grünen Leuchtdioden und Laserdioden eingesetzt werden. Darüber hinaus können Nitridhalbleiter ferner in Bipolartransistoren mit Heteroübergang (Heterojunction Bipolar Transistors, HBTs), Transistoren mit hoher Elektronenbeweglichkeit (High-Electron-Mobility Transistors, HEMTs) und dergleichen angewandt werden.  Nitride semiconductors are used as light sources for display devices, signal lamps, lighting devices, and optical communication devices, and can be used in blue or green light emitting diodes and laser diodes. In addition, nitride semiconductors may be further applied to heterojunction bipolar transistors (HBTs), high electron mobility transistors (HEMTs), and the like.

Nitridhalbleiter können auf einem solchen Substrat wie etwa einem Saphirsubstrat, einem Siliziumcarbidsubstrat oder einem Siliziumsubstrat aufgewachsen werden, bei dem eine Gitterfehlanpassung vorliegt, da Substrate mit Gitteranpassung nicht einfach zu erhalten sind. Daher verfügen die auf einem derartigen Substrat aufgewachsenen Nitridhalbleiter über eine recht hohe Fadenversetzungsdichte (Threading Dislocation Density, TDD) von etwa 1E9/cm2 (109/cm2) oder mehr. Nitride semiconductors can be grown on such a substrate as a sapphire substrate, a silicon carbide substrate, or a silicon substrate in which a lattice mismatch exists because lattice-matched substrates are not easy to obtain. Therefore, the nitride semiconductor grown on such a substrate has a fairly high Threading Dislocation Density (TDD) of about 1E9 / cm 2 (10 9 / cm 2 ) or more.

Eine derartige Fadenversetzung löst eine strahlungslose Rekombination aus, indem sie eine Elektronenhaftstelle bereitstellt, oder bildet einen Kriechpfad. Wenn Überspannung, wie z. B. statische Elektrizität, an eine Halbleitervorrichtung in einem solchen Zustand angelegt wird, werden Ströme durch die Fadenversetzungen konzentriert, wodurch sie Schäden an der Halbleitervorrichtung aufgrund von elektrostatischer Entladung (ESD) verursachen.  Such a thread offset triggers a non-radiative recombination by providing an electron adhesion site, or forms a creep path. If overvoltage, such. Static electricity applied to a semiconductor device in such a state, currents are concentrated by the thread dislocations, thereby causing damage to the semiconductor device due to electrostatic discharge (ESD).

Es werden mehrere Verfahren zum Ausgleich ungünstige elektrostatischer Eigenschaften von Nitridhalbleitervorrichtungen vorgeschlagen. Für gewöhnlich werden Zener-Dioden in Verbindung mit Nitridhalbleitervorrichtungen verwendet. Die Nitridhalbleitervorrichtungen werden dadurch geschützt, dass die Zener-Dioden mit den Nitridhalbleitervorrichtungen parallelgeschaltet und unerwartete elektrostatische Entladungen auf die Zener-Dioden abgeleitet werden. Jedoch erhöhen sich dadurch die Kosten und die Prozesszeit aufgrund des hohen Preises und zusätzlicher Arbeitsschritte für die Zener-Dioden.  Several methods are proposed for compensating for unfavorable electrostatic properties of nitride semiconductor devices. Usually Zener diodes are used in conjunction with nitride semiconductor devices. The nitride semiconductor devices are protected by connecting the zener diodes in parallel with the nitride semiconductor devices and dissipating unexpected electrostatic discharges to the zener diodes. However, this increases the cost and the process time due to the high price and additional work steps for the Zener diodes.

Ein weiteres Verfahren ist die Verwendung eines Substrats, wie z. B. eines GaN-Substrats, das zu Nitridhalbleitern gitterangepasst ist. Aufgrund der recht hohen Herstellungskosten lässt sich das GaN-Substrat nur schwer bei anderen als spezifischen Vorrichtungen, wie z. B. Lasern, einsetzen.  Another method is the use of a substrate such. B. a GaN substrate, which is lattice matched to nitride semiconductors. Due to the rather high production costs, the GaN substrate is difficult to be used in other than specific devices, such. As lasers, use.

Ein weiteres Verfahren ist das Füllen von V-Defekten (V-förmige Versetzungen; V-Pits) durch das Aufwachsen von Nitridhalbleiterschichten, bei denen sich die V-Defekte in einer aktiven Schicht befinden, mittels Anpassen der Aufwachstemperatur, gefolgt vom Aufwachsen einer p-Typ-Halbleiterschicht bei hoher Temperatur, um die elektrostatischen Entladungseigenschaften einer Nitridhalbleitervorrichtung zu verbessern ( KR-Patent Nr. 10-1026031 ). Bei diesem Verfahren bilden die in der aktiven Schicht entstandenen V-Defekte eine elektrische Potentialbarriere gegen die Injektion von Ladungsträgern, wodurch sich die elektrostatischen Entladungseigenschaften verbessern. Jedoch können sich Kriechströme je nach den Dotierungsbedingungen aufgrund eines engen Spielraums für den Aufwachsprozess der p-Typ-Halbleiterschicht zum Füllen der V-Defekte erhöhen. Another method is to fill V-defects (V-pits) by growing nitride semiconductor layers in which the V-defects are in an active layer by adjusting the growth temperature followed by growing a p-type. Type semiconductor layer at high temperature to improve the electrostatic discharge characteristics of a nitride semiconductor device ( KR Patent No. 10-1026031 ). In this method, the V defects formed in the active layer form an electric potential barrier against the injection of carriers, thereby improving the electrostatic discharge characteristics. However, leakage currents may increase depending on the doping conditions due to a narrow margin for the growth process of the p-type semiconductor layer for filling the V-defects.

ZUSAMMENFASSUNG DER ERFINDUNG SUMMARY OF THE INVENTION

Die Ausführungsformen der vorliegenden Erfindung stellen eine Halbleitervorrichtung mit verbesserten elektrostatischen Entladungseigenschaften bereit.  The embodiments of the present invention provide a semiconductor device having improved electrostatic discharge characteristics.

Gemäß einem Aspekt der vorliegenden Erfindung umfasst eine Halbleitervorrichtung: eine erste leitfähige Halbleiterschicht, einschließlich einer ersten unteren leitfähigen Halbleiterschicht und einer ersten oberen leitfähigen Halbleiterschicht; V-Defekte, die sich durch mindestens einen Teil der ersten oberen leitfähigen Halbleiterschicht erstrecken; eine zweite leitfähige Halbleiterschicht, die über der ersten leitfähigen Halbleiterschicht aufgebracht ist und die V-Defekte füllt; und eine aktive Schicht, die zwischen der ersten und der zweiten leitfähigen Halbleiterschicht angeordnet ist, wobei sich die V-Defekte durch die aktive Schicht erstrecken, wobei die erste obere leitfähige Halbleiterschicht eine höhere Defektdichte aufweist als die erste untere leitfähige Halbleiterschicht und eine V-Defekt-Erzeugungsschicht, einschließlich Ausgangspunkte der V-Defekte, umfasst.  According to one aspect of the present invention, a semiconductor device includes: a first conductive semiconductor layer including a first lower conductive semiconductor layer and a first upper conductive semiconductor layer; V defects extending through at least a portion of the first upper conductive semiconductor layer; a second conductive semiconductor layer deposited over the first conductive semiconductor layer and filling the V defects; and an active layer disposed between the first and second conductive semiconductor layers, the V-type defects extending through the active layer, the first upper conductive semiconductor layer having a higher defect density than the first lower conductive semiconductor layer and a V-type defect Generation layer, including V defect origins.

Die erste obere leitfähige Halbleiterschicht umfasst eine Übergitterschicht, die auf der V-Defekt-Erzeugungsschicht aufgebracht ist. Darüber hinaus umfasst die erste obere leitfähige Halbleiterschicht ferner eine dotierte Niedertemperaturwachstumsschicht, die zwischen der V-Defekt-Erzeugungsschicht und der Übergitterschicht angeordnet ist. The first upper conductive semiconductor layer includes a superlattice layer deposited on the V-defect generation layer. Moreover, the first upper conductive semiconductor layer further includes a low-temperature doped growth layer disposed between the V-defect generation layer and the superlattice layer.

Eine Gitterkonstante der Übergitterschicht kann dabei größer sein als diejenige einer Niedertemperaturwachstumsschicht..  A lattice constant of the superlattice layer can be greater than that of a low-temperature growth layer.

Die V-Defekt-Erzeugungsschicht kann Indium (In) enthalten und die V-Defekt-Erzeugungsschicht können Übergitterschicht können Indium (In) enthalten und ein In-Gehalt der V-Defekt-Erzeugungsschicht kann kleiner sein als derjenige der Übergitterschicht.  The V-defect generation layer may include indium (In), and the V-defect generation layer may include a superlattice layer of indium (In), and an In content of the V-defect generation layer may be smaller than that of the superlattice layer.

Gemäß einem zweiten Aspekt der Erfindung kann die V-Defekt-Erzeugungsschicht eine AlInGaN-basierte Nitridhalbleiterschicht und eine AlGaN-basierte Nitridhalbleiterschicht beinhalten, die abwechselnd gestapelt sind.  According to a second aspect of the invention, the V defect generation layer may include an AlInGaN-based nitride semiconductor layer and an AlGaN-based nitride semiconductor layer that are alternately stacked.

Gemäß einem dritten Aspekt der Erfindung kann die Halbleitervorrichtung ferner Folgendes umfassen: eine niedrigkonzentrierte Dotierschicht, die zwischen der V-Defekt-Erzeugungsschicht und der aktiven Schicht angeordnet ist, und eine hochkonzentrierte Sperrschicht, die zwischen der niedrigkonzentrierten Dotierschicht und der aktiven Schicht angeordnet und mit Si dotiert ist, wobei die erste obere leitfähige Halbleiterschicht eine höhere Defektdichte aufweist als die erste untere leitfähige Halbleiterschicht und eine V-Defekt-Erzeugungsschicht umfasst, die Ausgangspunkte der V-Defekte umfasst. Dabei kann eine Dotierungskonzentration der niedrigkonzentrierten Dotierschicht kleiner als jene der hochkonzentrierten Sperrschicht und der ersten unteren leitfähigen Halbleiterschicht unter Bildung eines Kondensators sein.  According to a third aspect of the invention, the semiconductor device may further include: a low-concentration impurity layer disposed between the V-defect generation layer and the active layer, and a high-concentration barrier layer interposed between the low-concentration impurity layer and the active layer and coated with Si wherein the first upper conductive semiconductor layer has a higher defect density than the first lower conductive semiconductor layer and includes a V-defect generation layer including V-defect origin points. At this time, a doping concentration of the low-concentration doping layer may be smaller than that of the high-concentration barrier layer and the first lower conductive semiconductor layer to form a capacitor.

Gemäß einem weiteren Aspekt kann die Halbleitervorrichtung kann ferner eine hochohmige Füllschicht aufweisen, die zwischen der aktiven Schicht und der zweiten leitfähigen Halbleiterschicht angeordnet ist und die V-Defekte füllt, wobei die hochohmige Füllschicht eine höhere Defektdichte aufweist als die erste untere leitfähige Halbleiterschicht und eine V-Defekt-Erzeugungsschicht umfasst, die Ausgangspunkte der V-Defekte umfasst. Dabei kann die hochohmige Füllschicht eine undotierte Schicht und eine Dotierschicht beinhalten, die abwechselnd gestapelt sind, so dass Löcher in die aktive Schicht durch innere Schrägflächen der V-Defekte injiziert werden.  According to another aspect, the semiconductor device may further include a high-resistance fill layer disposed between the active layer and the second conductive semiconductor layer and filling the V defects, wherein the high-resistance fill layer has a higher defect density than the first lower conductive semiconductor layer and a V Defect generation layer comprising starting points of the V defects. In this case, the high-resistance filling layer may include an undoped layer and a doping layer that are alternately stacked so that holes are injected into the active layer through internal oblique surfaces of the V-defects.

Die undotierte Schicht kann eine uAlGaN-Schicht umfassen und die Dotierschicht kann eine p-Typ-Nitridhalbleiterschicht umfassen. Die undotierte Schicht kann eine uGaN-Schicht sein und die die Dotierschicht kann eine p-Typ-Nitridhalbleiterschicht sein. Die undotierte Schicht und die Dotierschicht können abwechselnd gestapelt sein.  The undoped layer may comprise a uAlGaN layer and the doping layer may comprise a p-type nitride semiconductor layer. The undoped layer may be a uGaN layer and the doping layer may be a p-type nitride semiconductor layer. The undoped layer and the doping layer may be alternately stacked.

Die Halbleitervorrichtung kann ferner eine Elektronenblockierschicht umfassen, die zwischen der aktiven Schicht und der hochohmigen Füllschicht angeordnet ist und zumindest einen Teil der V-Defekte füllt, wobei die hochohmige Füllschicht den Rest der V-Defekte füllen kann.  The semiconductor device may further include an electron-blocking layer disposed between the active layer and the high-resistance fill layer and filling at least a portion of the V-defects, wherein the high-resistance fill layer may fill the remainder of the V-defects.

Wie bereits beschrieben, kann eine Halbleitervorrichtung gemäß der vorliegenden Erfindung V-Defekte mit großer Größe und hoher Dichte umfassen, wodurch Schäden an der Halbleitervorrichtung aufgrund von elektrostatischer Entladung wirksam verhindert werden. Darüber hinaus können Schäden an der Halbleitervorrichtung aufgrund von elektrostatischer Entladung durch eine Struktur von Halbleiterschichten ohne Verwendung von Zener-Dioden verhindert werden, wodurch Kompaktheit und hohe Effizienz der Halbleitervorrichtung erzielt werden. Ferner ist es möglich, eine von elektrostatischer Entladung freie Halbleitervorrichtung durch effektives Ausbilden der V-Defekte herzustellen.  As already described, a semiconductor device according to the present invention may include large-sized, high-density V-defects, thereby effectively preventing damage to the semiconductor device due to electrostatic discharge. Moreover, damage to the semiconductor device due to electrostatic discharge can be prevented by a structure of semiconductor layers without using Zener diodes, thereby achieving compactness and high efficiency of the semiconductor device. Further, it is possible to manufacture an electrostatic discharge-free semiconductor device by effectively forming the V-defects.

Die Größe der V-Defekte kann durch Einsetzen einer Niedertemperaturwachstumsschicht erhöht werden und Elektronen können effizienter in eine aktive Schicht durch eine hochkonzentrierte Sperrschicht injiziert werden, wodurch sich die elektrostatischen Entladungseigenschaften ohne Verschlechterung der Lichtstärke oder der elektrischen Eigenschaften einer Nitridhalbleitervorrichtung verbessern.  The size of the V defects can be increased by employing a low-temperature growth layer, and electrons can be more efficiently injected into an active layer through a high-concentration barrier layer, thereby improving the electrostatic discharge characteristics without deteriorating the light intensity or electrical properties of a nitride semiconductor device.

Die V-Defekte werden mit einer hochohmigen Füllschicht anstelle einer p-Typ-Nitridhalbleiterschicht gefüllt, so dass es kein Problem hinsichtlich einer Erhöhung der Kriechströme in Abhängigkeit der Mg-Dotierungsbedingungen gibt. Darüber hinaus kann verhindert werden, dass eine Fadenversetzung als Kriechpfad fungiert, indem die V-Defekte mit der hochohmigen Füllschicht gefüllt werden, wodurch Schäden an einer Nitridhalbleitervorrichtung aufgrund hoher Fremdspannung verhindert werden.  The V defects are filled with a high-resistance fill layer instead of a p-type nitride semiconductor layer, so that there is no problem in increasing the leakage currents depending on the Mg doping conditions. In addition, a thread offset can be prevented from acting as a creep path by filling the V defects with the high-resistance fill layer, thereby preventing damage to a nitride semiconductor device due to high external voltage.

Eine mit hochkonzentriertem Si dotierte hochkonzentrierte Sperrschicht wird auf eine Anfangsstelle einer aktiven Schicht aufgebracht und eine niedrigkonzentrierte Dotierschicht wird zwischen einer n-Typ-Nitridhalbleiterschicht und der hochkonzentrierten Sperrschicht angeordnet, wodurch die Eigenkapazität einer Nitridhalbleitervorrichtung erhöht wird, so dass sich die elektrostatischen Entladungseigenschaften verbessern. In diesem Fall verhält sich die Eigenkapazität proportional zu einer Fläche der hochkonzentrierten Sperrschicht. Da sich die Fläche der hochkonzentrierten Sperrschicht mit dreidimensionaler Form um Flächen der V-Defekte vergrößert, erhöht sich daher die Eigenkapazität, wodurch sich die elektrostatischen Entladungseigenschaften noch wirksamer verbessern. A highly concentrated Si-doped high-concentration barrier layer is applied to an initial site of an active layer, and a low-concentration doping layer is interposed between an n-type nitride semiconductor layer and the high-concentration barrier layer, thereby increasing the self-capacitance of a nitride semiconductor device so as to improve the electrostatic discharge characteristics. In this case, the self-capacitance is proportional to an area of the high-concentration barrier layer. Since the area of the highly concentrated barrier layer with 3-dimensional shape increases by areas of V-defects, therefore, the self-capacitance increases, thereby improving the electrostatic discharge properties more effectively.

Die in der Nitridhalbleitervorrichtung gebildeten V-Defekte werden mit einer hochohmigen Füllschicht gefüllt, wodurch verhindert wird, dass die V-Defekte als Kriechpfade fungieren.  The V defects formed in the nitride semiconductor device are filled with a high-resistance filling layer, thereby preventing the V defects from acting as creeping paths.

Eine hochohmige Füllschicht wird durch Ändern einer p-Typ-Nitridhalbleiterschicht in eine AlGaN-Schicht aufgewachsen, wodurch eine Nitridhalbleitervorrichtung mit höherer Toleranz als im verwandten Stand der Technik aufgewachsen wird. Darüber hinaus werden Löcher in jede Topfwand in einer aktiven Schicht durch innere Schrägflächen der V-Defekte injiziert, indem eine uAlGaN-Schicht und eine p-Typ-Nitridhalbleiterschicht sowie eine uGaN-Schicht und eine p-Typ-Nitridhalbleiterschicht periodisch aufgewachsen werden, wodurch sich die Löcherinjektionseffizienz verbessert. Weiterhin können Löcher auch wirksam in eine Topfwand injiziert werden, die sich am nächsten zu einer n-Typ-Nitridhalbleiterschicht befindet, in die sich Löcher aufgrund der V-Defekte in der gesamten aktiven Fläche nur schwer injizieren lassen.  A high-resistance filling layer is grown by changing a p-type nitride semiconductor layer into an AlGaN layer, thereby growing a nitride semiconductor device with higher tolerance than in the related art. In addition, holes are injected into each pot wall in an active layer through internal oblique surfaces of the V defects by periodically growing a uAlGaN layer and a p-type nitride semiconductor layer and a uGaN layer and a p-type nitride semiconductor layer Improves the hole injection efficiency. Furthermore, holes can also be effectively injected into a pot wall that is closest to an n-type nitride semiconductor layer into which holes are difficult to inject due to the V defects in the entire active area.

KURZE BESCHREIBUNG DER ZEICHNUNGEN BRIEF DESCRIPTION OF THE DRAWINGS

Die obengenannten und andere Aspekte, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der detaillierten Beschreibung der folgenden Ausführungsformen in Verbindung mit den beigefügten Zeichnungen ersichtlich, von denen:  The above and other aspects, features, and advantages of the present invention will become apparent from the detailed description of the following embodiments, taken in conjunction with the accompanying drawings, in which:

1 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist; 1 FIG. 12 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention; FIG.

2 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ist; 2 Fig. 15 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention;

3 bis 6 Querschnittsansichten sind, in denen ein Verfahren zur Herstellung der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung dargestellt ist; 3 to 6 Are cross-sectional views illustrating a method of manufacturing the semiconductor device according to the second embodiment of the present invention;

7 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung ist; 7 Fig. 12 is a cross-sectional view of a semiconductor device according to a third embodiment of the present invention;

8 eine teilweise Querschnittsansicht der Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung ist; 8th is a partial cross-sectional view of the semiconductor device according to the third embodiment of the present invention;

9 eine teilweise Querschnittsansicht eines modifizierten Beispiels der Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung ist; 9 Fig. 16 is a partial cross-sectional view of a modified example of the semiconductor device according to the third embodiment of the present invention;

10 eine teilweise Querschnittsansicht eines anderen modifizierten Beispiels der Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung ist; 10 Fig. 16 is a partial cross-sectional view of another modified example of the semiconductor device according to the third embodiment of the present invention;

11 eine TEM-Aufnahme der Nitridhalbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung ist; 11 Fig. 10 is a TEM photograph of the nitride semiconductor device according to the third embodiment of the present invention;

12 eine TEM-Aufnahme einer typischen Nitridhalbleitervorrichtung ist, die mit der in 11 abgebildeten TEM-Aufnahme verglichen wird; 12 FIG. 4 is a TEM photograph of a typical nitride semiconductor device that is similar to the one in FIG 11 compared with the TEM image taken;

13 eine teilweise Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung ist; 13 Fig. 16 is a partial cross-sectional view of a semiconductor device according to a fourth embodiment of the present invention;

14 ein Ablaufdiagramm ist, in dem ein Verfahren zur Ausbildung einer hochohmigen Füllschicht in den V-Defekten der Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung dargestellt ist; 14 FIG. 10 is a flowchart illustrating a method of forming a high resistance fill layer in the V defects of the semiconductor device according to the fourth embodiment of the present invention; FIG.

15 eine teilweise Querschnittsansicht ist, in der eine hochohmige Füllschicht in V-Defekten der Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung dargestellt ist; und 15 Fig. 12 is a partial cross-sectional view showing a high-resistance V-defect filling layer of the semiconductor device according to the fourth embodiment of the present invention; and

16 ein Diagramm ist, das elektrostatische Entladungseigenschaften der Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt. 16 FIG. 12 is a diagram showing electrostatic discharge characteristics of the semiconductor device according to the fourth embodiment of the present invention. FIG.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG DETAILED DESCRIPTION OF THE INVENTION

Beispielhafte Ausführungsformen der vorliegenden Erfindung werden unter Bezugnahme auf die beigefügten Zeichnungen näher beschrieben.  Exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

1 ist eine Querschnittsansicht einer Nitridhalbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. 1 FIG. 10 is a cross-sectional view of a nitride semiconductor device according to a first embodiment of the present invention. FIG.

Mit Bezug auf 1 umfasst eine Nitridhalbleitervorrichtung eine erste leitfähige Halbleiterschicht, eine zweite leitfähige Nitridhalbleiterschicht, ein Substrat 21 und eine aktive Schicht 33 und wird darin mit einer Mehrzahl von V-Defekten V ausgebildet. Regarding 1 For example, a nitride semiconductor device includes a first conductive semiconductor layer, a second conductive nitride semiconductor layer, a substrate 21 and an active layer 33 and is formed therein with a plurality of V-defects V.

Bei dem Substrat 21 kann es sich um ein Substrat handeln, das zum Aufwachsen der ersten und der zweiten leitfähigen Halbleiterschicht fähig ist, und z. B. um ein Saphirsubstrat, ein Siliziumcarbidsubstrat, ein Siliziumsubstrat, ein Nitridsubstrat oder dergleichen. Darüber hinaus kann das Substrat 21 eine polare, unpolare oder semipolare Wachstumsebene aufweisen. Obwohl es sich bei dem Substrat 21 um ein Saphirsubstrat mit einer c-Ebene als Wachstumsebene (einer polaren Wachstumsebene) in der Ausführungsform der Erfindung handeln kann, versteht sich, dass die vorliegende Erfindung nicht darauf beschränkt ist. At the substrate 21 it may be a substrate capable of growing the first and second conductive semiconductor layers, and e.g. For example, a sapphire substrate, a Siliziumcarbidsubstrat, a silicon substrate, a nitride substrate or like. In addition, the substrate can 21 have a polar, non-polar or semi-polar growth plane. Although it is the substrate 21 to be a sapphire substrate having a c-plane as a growth plane (a polar growth plane) in the embodiment of the invention, it should be understood that the present invention is not limited thereto.

Die Nitridhalbleitervorrichtung kann ferner eine Pufferschicht (nicht dargestellt) umfassen, die zwischen der ersten leitfähigen Halbleiterschicht und dem Substrat 21 angeordnet ist. Die Pufferschicht kann als Keimschicht fungieren, welche das Aufwachsen der ersten leitfähigen Halbleiterschicht ermöglicht. The nitride semiconductor device may further include a buffer layer (not shown) disposed between the first conductive semiconductor layer and the substrate 21 is arranged. The buffer layer can function as a seed layer, which enables the growth of the first conductive semiconductor layer.

Die erste leitfähige Halbleiterschicht kann auf dem Substrat 21 aufgebracht sein. Die erste leitfähige Halbleiterschicht kann eine n-Typ-Nitridhalbleiterschicht 25, d. h. eine erste untere leitfähige Halbleiterschicht, und eine erste obere leitfähige Halbleiterschicht, die auf der n-Typ-Nitridhalbleiterschicht 25 aufgebracht ist, umfassen. Darüber hinaus können eine Niedertemperaturwachstumsschicht 27, eine dotierte Niedertemperaturwachstumsschicht 28, eine Übergitterschicht 29 und eine niedrigkonzentrierte Dotierschicht 30 nacheinander auf der n-Typ-Nitridhalbleiterschicht 25 ausgebildet werden. In diesem Fall werden die Niedertemperaturwachstumsschicht 27, die dotierte Niedertemperaturwachstumsschicht 28, die Übergitterschicht 29 und die niedrigkonzentrierte Dotierschicht 30 als erste obere leitfähige Halbleiterschicht bezeichnet. Die erste obere leitfähige Halbleiterschicht kann eine höhere Defektdichte als die n-Typ-Nitridhalbleiterschicht 25 aufweisen. Zu diesem Zweck können die n-Typ-Nitridhalbleiterschicht 25 und die obere erste leitfähige Halbleiterschicht bei unterschiedlichen Temperaturen aufgewachsen werden. The first conductive semiconductor layer may be on the substrate 21 be upset. The first conductive semiconductor layer may be an n-type nitride semiconductor layer 25 that is, a first lower conductive semiconductor layer, and a first upper conductive semiconductor layer disposed on the n-type nitride semiconductor layer 25 is applied include. In addition, a low-temperature growth layer can be used 27 , a doped low-temperature growth layer 28 , a superlattice layer 29 and a low concentration doping layer 30 successively on the n-type nitride semiconductor layer 25 be formed. In this case, the low-temperature growth layer becomes 27 , the low temperature doped growth layer 28 , the superlattice layer 29 and the low concentration doping layer 30 as the first upper conductive semiconductor layer. The first upper conductive semiconductor layer may have a higher defect density than the n-type nitride semiconductor layer 25 exhibit. For this purpose, the n-type nitride semiconductor layer 25 and the upper first conductive semiconductor layer are grown at different temperatures.

Beispielsweise kann die n-Typ-Nitridhalbleiterschicht 25 bei einer hohen Temperatur von 1000 °C oder mehr aufgewachsen werden und kann die erste obere leitfähige Halbleiterschicht bei einer niedrigen Temperatur von 800 °C bis 900 °C aufgewachsen werden, wodurch die erste obere leitfähige Halbleiterschicht eine höhere Defektdichte aufweisen kann als die n-Typ-Nitridhalbleiterschicht 25. Wenn die erste obere leitfähige Halbleiterschicht so ausgebildet wird, dass sie eine höhere Defektdichte aufweist, können die V-Defekte V so ausgebildet werden, dass sie sich durch mindestens einen Teil der ersten oberen leitfähigen Halbleiterschicht erstrecken. For example, the n-type nitride semiconductor layer 25 grown at a high temperature of 1000 ° C or more, and the first upper conductive semiconductor layer can be grown at a low temperature of 800 ° C to 900 ° C, whereby the first upper conductive semiconductor layer may have a higher defect density than the n-type -Nitridhalbleiterschicht 25 , When the first upper conductive semiconductor layer is formed to have a higher defect density, the V-defects V may be formed to extend through at least a part of the first upper conductive semiconductor layer.

Die n-Typ-Nitridhalbleiterschicht 25 kann einen Nitridhalbleiter, wie z. B. (Al, Ga, In)N, aufweisen und ist mit einer Verunreinigung, wie z. B. Si, unter Ausbildung einer n-Typ-Schicht dotiert. Beispielsweise kann die n-Typ-Nitridhalbleiterschicht 25 n-Typ-GaN umfassen. Darüber hinaus kann die n-Typ-Nitridhalbleiterschicht 25 aus einer einzigen oder aus mehreren Schichten ausgebildet sein. The n-type nitride semiconductor layer 25 may be a nitride semiconductor, such as. B. (Al, Ga, In) N, and is with an impurity such. B. Si doped to form an n-type layer. For example, the n-type nitride semiconductor layer 25 include n-type GaN. In addition, the n-type nitride semiconductor layer 25 be formed of a single or multiple layers.

Die erste obere leitfähige Halbleiterschicht kann einen Nitridhalbleiter, wie z. B. (Al, Ga, In)N, umfassen und kann mit einer Verunreinigung, wie z. B. Si, unter Ausbildung einer n-Typ-Schicht dotiert sein oder kann einen undotierten Nitridhalbleiter umfassen. Darüber hinaus kann die erste obere leitfähige Halbleiterschicht mehrere Schichten umfassen.  The first upper conductive semiconductor layer may include a nitride semiconductor such as a nitride semiconductor. B. (Al, Ga, In) N, and may contain an impurity such. Si, may be doped to form an n-type layer, or may comprise an undoped nitride semiconductor. In addition, the first upper conductive semiconductor layer may include multiple layers.

Wie bereits beschrieben, kann die erste obere leitfähige Halbleiterschicht die Niedertemperaturwachstumsschicht 27 umfassen und kann ferner die Übergitterschicht 29 auf der Niedertemperaturwachstumsschicht 27 umfassen. Darüber hinaus kann die erste obere leitfähige Halbleiterschicht ferner die dotierte Niedertemperaturwachstumsschicht 28, die zwischen der Niedertemperaturwachstumsschicht 27 und der Übergitterschicht 29 angeordnet ist, und/oder die niedrigkonzentrierte Dotierschicht 30, die auf der Übergitterschicht 29 aufgebracht ist, umfassen. As already described, the first upper conductive semiconductor layer may be the low-temperature growth layer 27 and further may comprise the superlattice layer 29 on the low temperature growth layer 27 include. In addition, the first upper conductive semiconductor layer may further include the low-temperature doped growth layer 28 that exist between the low-temperature growth layer 27 and the superlattice layer 29 is arranged, and / or the low-concentration doping layer 30 on the superlattice layer 29 is applied include.

Die Niedertemperaturwachstumsschicht 27 ist eine V-Defekt-Erzeugungsschicht zur Erzeugung der V-Defekte V. Die Niedertemperaturwachstumsschicht 27 kann bei einer niedrigen Temperatur (z. B. 800 °C bis 900 °C) aufgewachsen werden und kann eine undotierte GaN-Schicht umfassen. Daher kann die Niedertemperaturwachstumsschicht 27 eine höhere Defektdichte aufweisen und als Ausgangspunkte dienen, an denen die V-Defekte erzeugt werden. Insbesondere kann die Niedertemperaturwachstumsschicht 27 es ermöglichen, dass die V-Defekte V durch Induzieren eines dreidimensionalen Wachstums unter Kontrolle der Wachstumsbedingungen erzeugt werden. Darüber hinaus können die Größe und Dichte der V-Defekte V je nach der Niedertemperaturwachstumsschicht 27 angepasst werden. The low temperature growth layer 27 is a V-defect generation layer for generating V-defects V. The low-temperature growth layer 27 may be grown at a low temperature (eg, 800 ° C to 900 ° C) and may include an undoped GaN layer. Therefore, the low-temperature growth layer 27 have a higher defect density and serve as starting points at which the V defects are produced. In particular, the low-temperature growth layer 27 allow the V-defects V to be generated by inducing a three-dimensional growth under control of growth conditions. In addition, the size and density of the V defects can vary depending on the low-temperature growth layer 27 be adjusted.

Das bedeutet, dass sich eine obere Breite der V-Defekte V proportional zu einer Dicke der Niedertemperaturwachstumsschicht 27 verhalten kann und sich die Dichte der V-Defekte V je nach einer Defektdichte gemäß einer Wachstumsbedingung der Niedertemperaturwachstumsschicht 27 bestimmen lässt. Daher umfasst die Nitridhalbleitervorrichtung in der ersten Ausführungsform der Erfindung die erste obere leitfähige Halbleiterschicht, einschließlich der Niedertemperaturwachstumsschicht 27, so dass die V-Defekte V mit größerer Größe und höherer Dichte als im verwandten Stand der Technik vorliegen, um Schäden an der Vorrichtung aufgrund von elektrostatischer Entladung (ESD) wirksam zu verhindern. That is, an upper width of the V defects V is proportional to a thickness of the low-temperature growth layer 27 and the density of V-defects V depending on a defect density according to a growth condition of the low-temperature growth layer 27 determine. Therefore, in the first embodiment of the invention, the nitride semiconductor device includes the first upper conductive semiconductor layer including the low-temperature growth layer 27 so that the V-type defects V are larger in size and higher in density than in the related art to effectively prevent damage to the device due to electrostatic discharge (ESD).

Die Übergitterschicht 29 kann auf der Niedertemperaturwachstumsschicht 27 aufgebracht und in dem Temperaturbereich aufgewachsen werden, welcher der Aufwachstemperatur der Niedertemperaturwachstumsschicht 27 ähnelt. Die Übergitterschicht 29 kann eine Struktur umfassen, bei der mindestens zwei aus einer GaN-Schicht, einer InGaN-Schicht, einer AlGaN-Schicht und einer AlInGaN-Schicht gestapelt oder wiederholt gestapelt sind. Die erste obere leitfähige Halbleiterschicht umfasst die Übergitterschicht 29, wodurch die Erhöhung der Defektdichte und Verringerung der Kristallinität aufgrund der niedrigeren Aufwachstemperatur ausgeglichen werden. Somit ist es möglich, eine Verringerung der Kristallinität der aktiven Schicht 33, die auf der leitfähigen Halbleiterschicht aufgewachsen wird, zu verhindern. The superlattice layer 29 can on the low-temperature growth layer 27 grown and grown in the temperature range, which is the growth temperature of the low-temperature growth layer 27 similar. The superlattice layer 29 may include a structure in which at least two of a GaN layer, an InGaN layer, an AlGaN layer and an AlInGaN layer are stacked or repeatedly stacked. The first upper conductive semiconductor layer comprises the superlattice layer 29 , which compensates for the increase in defect density and reduction in crystallinity due to the lower growth temperature. Thus, it is possible to reduce the crystallinity of the active layer 33 which is grown on the conductive semiconductor layer to prevent.

Die dotierte Niedertemperaturwachstumsschicht 28 kann zwischen der Niedertemperaturwachstumsschicht 27 und der Übergitterschicht 29 angeordnet sein und die niedrigkonzentrierte Dotierschicht 30 kann auf der Übergitterschicht 29 aufgebracht sein. Die dotierte Niedertemperaturwachstumsschicht 28 und die niedrigkonzentrierte Dotierschicht 30 können mit einer n-Typ-Verunreinigung dotiert sein und können z. B. eine n-Typ-GaN-Schicht umfassen. The doped low-temperature growth layer 28 can be between the low-temperature growth layer 27 and the superlattice layer 29 be arranged and the low-concentration doping layer 30 can on the superlattice layer 29 be upset. The doped low-temperature growth layer 28 and the low concentration doping layer 30 may be doped with an n-type impurity and may e.g. B. comprise an n-type GaN layer.

Die aktive Schicht 33 kann auf der ersten oberen leitfähigen Halbleiterschicht aufgebracht sein und kann eine Einfachquantentopfstruktur oder eine Mehrfachquantentopfstruktur aufweisen, bei der eine Sperrschicht und eine Quantentopfschicht abwechselnd gestapelt sind. Die Sperrschicht kann aus einer Galliumnitridhalbleiterschicht, z. B. GaN, InGaN, AlGaN oder AlInGaN, mit einer breiteren Bandlücke als bei der Quantentopfschicht ausgebildet sein. Eine gewünschte Lichtwellenlänge kann von der aktiven Schicht 33 durch Anpassen eines Zusammensetzungsverhältnisses des Galliumnitridhalbleiters in der Quantentopfschicht abgegeben werden. Obwohl die Sperrschicht und die Quantentopfschicht der aktiven Schicht 33 aus einer undotierten Schicht ausgebildet sein können, die nicht mit Verunreinigungen dotiert ist, um die Kristallqualität eines aktiven Bereichs zu verbessern, kann der aktive Bereich teilweise oder ganz mit Verunreinigungen dotiert werden, um die Vorwärtsspannung zu verringern. The active layer 33 may be deposited on the first upper conductive semiconductor layer and may have a single quantum well structure or a multiple quantum well structure in which a barrier layer and a quantum well layer are alternately stacked. The barrier layer may be made of a gallium nitride semiconductor layer, e.g. As GaN, InGaN, AlGaN or AlInGaN, be formed with a wider band gap than in the quantum well layer. A desired wavelength of light may be from the active layer 33 by outputting a composition ratio of the gallium nitride semiconductor in the quantum well layer. Although the barrier layer and the quantum well layer of the active layer 33 may be formed of an undoped layer that is not doped with impurities to improve the crystal quality of an active region, the active region may be partially or wholly doped with impurities to reduce the forward voltage.

Die V-Defekte V können sich durch mindestens einen Teil der ersten oberen leitfähigen Halbleiterschicht und die aktive Schicht 33 erstrecken. Die Mehrzahl von V-Defekten V mit einem V-förmigen Querschnitt mit allmählich ansteigender Breite von einem unteren Teil zu einem oberen Teil davon, kann so ausgebildet werden, dass sie voneinander beabstandet sind. Wie bereits beschrieben, lässt sich die obere Breite der V-Defekte V im Verhältnis zur Dicke der Niedertemperaturwachstumsschicht 27 bestimmen und kann z. B. 60 nm bis 220 nm betragen. Als solches können die V-Defekte V gemäß der ersten Ausführungsform der Erfindung über eine viel größere obere Breite als im verwandten Stand der Technik verfügen, wodurch durch elektrostatische Entladung verursachter Rückstrom wirksam blockiert wird. The V defects V may be defined by at least a portion of the first upper conductive semiconductor layer and the active layer 33 extend. The plurality of V-type defects V having a V-shaped cross section gradually increasing in width from a lower part to an upper part thereof may be formed to be spaced from each other. As already described, the upper width of the V-defects V can be compared to the thickness of the low-temperature growth layer 27 determine and can z. B. 60 nm to 220 nm. As such, the V-defects V according to the first embodiment of the invention can have a much larger upper width than in the related art, whereby backflow caused by electrostatic discharge is effectively blocked.

Die zweite leitfähige Halbleiterschicht kann auf der aktiven Schicht 33 aufgebracht sein und die V-Defekte V füllen. Eine Oberseite der zweiten leitfähigen Halbleiterschicht, welche die V-Defekte V auffüllt, kann abgeflacht sein. The second conductive semiconductor layer may be on the active layer 33 be applied and fill the V-Defects V. An upper surface of the second conductive semiconductor layer filling up the V defects V may be flattened.

Die zweite leitfähige Halbleiterschicht kann eine Nitridhalbleiterschicht, wie z. B. (Al, Ga, In)N, umfassen und kann eine p-Typ-Nitridhalbleiterschicht 39 sein, die mit einer Verunreinigung, wie z. B. Mg, unter Bildung einer p-Typ-Schicht dotiert ist. Darüber hinaus kann die zweite leitfähige Halbleiterschicht mehrere Schichten umfassen, z. B. eine plattierte Schicht und eine Kontaktschicht. The second conductive semiconductor layer may include a nitride semiconductor layer, such as a nitride semiconductor layer. B. (Al, Ga, In) N, and may include a p-type nitride semiconductor layer 39 be with an impurity, such. Mg, is doped to form a p-type layer. In addition, the second conductive semiconductor layer may include multiple layers, e.g. B. a plated layer and a contact layer.

Gemäß der ersten Ausführungsform der Erfindung weist die Nitridhalbleiterschicht die V-Defekte V mit einer größeren Größe und höheren Dichte auf, wodurch Schäden an der Vorrichtung aufgrund von elektrostatischer Entladung wirksam verhindert werden. Insbesondere können der Aufbau und die Konfiguration der Nitridhalbleitervorrichtung auf verschiedene Arten von Halbleitervorrichtungen, einschließlich Leuchtdioden, Laserdioden, Transistoren und dergleichen, angewandt werden.  According to the first embodiment of the invention, the nitride semiconductor layer has the V-type defects V of a larger size and higher density, thereby effectively preventing damage to the device due to electrostatic discharge. In particular, the structure and configuration of the nitride semiconductor device can be applied to various types of semiconductor devices including light-emitting diodes, laser diodes, transistors, and the like.

2 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. 2 zeigt ein Beispiel einer Leuchtiode, welche die Nitridhalbleitervorrichtung gemäß der ersten Ausführungsform nutzt, wobei es sich versteht, dass die vorliegende Erfindung nicht darauf beschränkt ist. 2 FIG. 10 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention. FIG. 2 FIG. 15 shows an example of a light emitting diode using the nitride semiconductor device according to the first embodiment, it being understood that the present invention is not limited thereto.

Mit Bezug auf 2 kann eine Nitridhalbleitervorrichtung (d. h. eine Leuchtiode) gemäß der zweiten Ausführungsform der Erfindung eine erste leitfähige Halbleiterschicht, eine aktive Schicht 33 und eine zweite leitfähige Halbleiterschicht umfassen und kann ferner ein Substrat 21, eine erste Elektrode 43 und eine zweite Elektrode 45 umfassen. Regarding 2 For example, a nitride semiconductor device (ie, a light emitting diode) according to the second embodiment of the invention may include a first conductive semiconductor layer, an active layer 33 and a second conductive semiconductor layer, and may further comprise a substrate 21 , a first electrode 43 and a second electrode 45 include.

Auf detaillierte Beschreibungen von Komponenten der in 2 dargestellten Nitridhalbleitervorrichtung, bei denen es sich um die gleichen wie die mit Bezug auf 1 beschriebenen handelt, wird verzichtet und nur ein Unterschied zwischen ihnen beschrieben. On detailed descriptions of components of in 2 shown nitride semiconductor device, which are the same as those with reference to 1 is omitted and is described only a difference between them.

Die Nitridhalbleitervorrichtung kann einen freiliegenden Bereich einer n-Typ-Nitridhalbleiterschicht 25 aufweisen, der durch teilweises Entfernen der ersten leitfähigen Halbleiterschicht, der aktiven Schicht 33 und der zweiten leitfähigen Halbleiterschicht ausgebildet wird. Dies kann mittels Mesa-Ätzen erfolgen. The nitride semiconductor device may include an exposed region of an n-type nitride semiconductor layer 25 by partially removing the first conductive semiconductor layer, the active layer 33 and the second conductive Semiconductor layer is formed. This can be done by means of mesa etching.

Die erste Elektrode 43 kann auf dem freiliegenden Bereich der n-Typ-Nitridhalbleiterschicht 25 angeordnet sein. Daher kann die erste Elektrode 43 die n-Typ-Nitridhalbleiterschicht 25 elektrisch mit einer externen Stromquelle verbinden. Die zweite Elektrode 45 kann auf einer p-Typ-Nitridhalbleiterschicht 39 angeordnet sein, bei der es sich um die zweite leitfähige Halbleiterschicht handelt, und kann die p-Typ-Nitridhalbleiterschicht 39 elektrisch mit der externen Stromquelle verbinden. The first electrode 43 may be on the exposed area of the n-type nitride semiconductor layer 25 be arranged. Therefore, the first electrode 43 the n-type nitride semiconductor layer 25 electrically connect to an external power source. The second electrode 45 may be on a p-type nitride semiconductor layer 39 may be disposed, which is the second conductive semiconductor layer, and may be the p-type nitride semiconductor layer 39 electrically connect to the external power source.

Gemäß der zweiten Ausführungsform der Erfindung kann eine V-Pit-(V-)Struktur auf die Nitridhalbleitervorrichtung, wie z. B. eine Leuchtiode, angewandt werden, wodurch Schänden an der Nitridhalbleitervorrichtung aufgrund von elektrostatischer Entladung verhindert werden. Daher ist es möglich, die Zuverlässigkeit der Nitridhalbleitervorrichtung zu verbessern und Schäden aufgrund von elektrostatischer Entladung ohne Verwendung von Zener-Dioden zu verhindern, so dass Kompaktheit und hohe Effizienz der Nitridhalbleitervorrichtung erzielt werden.  According to the second embodiment of the invention, a V-pit (V) structure may be applied to the nitride semiconductor device, such as a nitride semiconductor device. As a light-emitting diode, are applied, whereby shingles are prevented on the nitride semiconductor device due to electrostatic discharge. Therefore, it is possible to improve the reliability of the nitride semiconductor device and prevent damage due to electrostatic discharge without using Zener diodes, so that compactness and high efficiency of the nitride semiconductor device are achieved.

Die 3 bis 6 sind Querschnittsansichten, in denen ein Verfahren zur Herstellung der Halbleitervorrichtung gemäß der zweiten Ausführungsform der Erfindung dargestellt ist. Im Folgenden wird auf sich wiederholende Beschreibungen von Komponenten mit den gleichen Bezugsnummern wie den mit Bezug auf 1 oder 2 beschriebenen verzichtet oder werden diese nur kurz wiedergegeben und konzentriert sich die folgende Beschreibung auf die Unterschiede zwischen ihnen. The 3 to 6 FIG. 15 are cross-sectional views illustrating a method of manufacturing the semiconductor device according to the second embodiment of the invention. The following is repetitive descriptions of components having the same reference numbers as those described with reference to FIG 1 or 2 described or omitted, and the following description focuses on the differences between them.

Mit Bezug auf 3 wird eine n-Typ-Nitridhalbleiterschicht 25 auf einem Substrat 21 ausgebildet. Das Substrat 21 kann ein Substrat sein, auf dem eine Halbleiterschicht aufgewachsen werden kann, z. B. ein Saphirsubstrat. Regarding 3 becomes an n-type nitride semiconductor layer 25 on a substrate 21 educated. The substrate 21 may be a substrate on which a semiconductor layer can be grown, e.g. A sapphire substrate.

Die n-Typ-Nitridhalbleiterschicht 25 kann einen Nitridhalbleiter, wie z. B. (Al, Ga, In)N, umfassen. Die n-Typ-Nitridhalbleiterschicht 25 kann eine n-Typ-GaN-Schicht umfassen, die mit einer Verunreinigung, wie z. B. Si, unter Bildung einer n-Typ-Schicht dotiert ist. Die n-Typ-Nitridhalbleiterschicht 25 kann auf dem Substrat 21 mittels metallorganischer chemischer Gasphasenabscheidung (Metal-Organic Chemical Vapor Deposition, MOCVD), Molekularstrahlepitaxie (Molecular Beam Epitaxy, MBE) oder Hybridgasphasenepitaxie (Hybrid Vapor Phase Epitaxy, HVPE) aufgewachsen werden. Die n-Typ-Nitridhalbleiterschicht 25 kann bei einer höheren Temperatur, z. B. 1000 °C oder mehr, aufgewachsen werden. The n-type nitride semiconductor layer 25 may be a nitride semiconductor, such as. B. (Al, Ga, In) N include. The n-type nitride semiconductor layer 25 may comprise an n-type GaN layer contaminated with an impurity, such as. B. Si, doped to form an n-type layer. The n-type nitride semiconductor layer 25 can on the substrate 21 by metal-organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE) or hybrid vapor phase epitaxy (HVPE). The n-type nitride semiconductor layer 25 can at a higher temperature, for. B. 1000 ° C or more, to be grown.

Eine Pufferschicht kann ferner auf dem Substrat 21 vor Ausbildung der n-Typ-Nitridhalbleiterschicht 25 ausgebildet werden. Die Pufferschicht kann bei einer niedrigen Temperatur von 400 °C bis 600 °C aufgewachsen werden. A buffer layer may further be on the substrate 21 before formation of the n-type nitride semiconductor layer 25 be formed. The buffer layer can be grown at a low temperature of 400 ° C to 600 ° C.

Als nächstes wird mit Bezug auf die 4 und 5 eine leitfähige Halbleiterschicht auf der n-Typ-Nitridhalbleiterschicht 25 ausgebildet. Darüber hinaus wird eine erste obere leitfähige Halbleiterschicht ausgebildet und werden dann V-Defekte ausgebildet, die sich zumindest teilweise durch die erste obere leitfähige Halbleiterschicht erstrecken. Next, referring to the 4 and 5 a conductive semiconductor layer on the n-type nitride semiconductor layer 25 educated. In addition, a first upper conductive semiconductor layer is formed and then V-defects are formed to extend at least partially through the first upper conductive semiconductor layer.

Mit Bezug auf 4 wird eine Niedertemperaturwachstumsschicht 27 auf der n-Typ-Nitridhalbleiterschicht 25 bei einer niedrigeren Temperatur als die n-Typ-Nitridhalbleiterschicht 25 mittels MOCVD, MBE oder HVPE aufgewachsen. Die Niedertemperaturwachstumsschicht 27 kann einen Galliumnitridhalbleiter umfassen und dotiert sein. Beispielsweise kann die Niedertemperaturwachstumsschicht 27 durch Aufwachsen einer undotierten GaN-Schicht bei einer Temperatur von 800 °C bis 900 °C mittels MOCVD ausgebildet werden. Darüber hinaus kann die Niedertemperaturwachstumsschicht 27 dreidimensional aufgewachsen werden und daher eine unebene Oberfläche aufweisen. Regarding 4 becomes a low-temperature growth layer 27 on the n-type nitride semiconductor layer 25 at a lower temperature than the n-type nitride semiconductor layer 25 grown by MOCVD, MBE or HVPE. The low temperature growth layer 27 may comprise a gallium nitride semiconductor and be doped. For example, the low-temperature growth layer 27 by growing an undoped GaN layer at a temperature of 800 ° C to 900 ° C by means of MOCVD. In addition, the low-temperature growth layer 27 grown three-dimensional and therefore have an uneven surface.

Überdies kann das Ausbilden der ersten oberen leitfähigen Halbleiterschicht ferner eine Wärmebehandlung der Niedertemperaturwachstumsschicht 27 nach deren Ausbildung umfassen. Die Niedertemperaturwachstumsschicht 27 kann bei einer Aufwachstemperatur oder höher unter Verwendung eines Umgebungsgases, einschließlich Wasserstoff, wärmebehandelt werden. Demnach kann ein Bereich mit hoher Defektkonzentration auf einer Oberfläche der Niedertemperaturwachstumsschicht 27 bei der Wärmebehandlung selektiv geätzt und können die V-Defekte V daher einfacher ausgebildet werden. Moreover, forming the first upper conductive semiconductor layer may further include heat treatment of the low-temperature growth layer 27 after their training. The low temperature growth layer 27 can be heat-treated at a growth temperature or higher using an ambient gas including hydrogen. Thus, a high defect concentration region may be formed on a surface of the low-temperature growth layer 27 etched selectively during the heat treatment, and thus the V-defects V can be made simpler.

Die Niedertemperaturwachstumsschicht 27 kann dreidimensional bei einer niedrigeren Temperatur aufgewachsen werden und somit Ausgangspunkte oder Keime bereitstellen, an denen die V-Defekte gebildet werden. Das bedeutet, dass aufgrund einer höheren Dichte und eines Vorherrschens des dreidimensionalen Wachstums die Niedertemperaturwachstumsschicht 27 Ausgangspunkte für die V-Defekte V bereitstellen kann. Wie bereits beschrieben, können die V-Defekte V so ausgebildet werden, dass sie eine größere Größe und höhere Dichte aufweisen, indem die Niedertemperaturwachstumsschicht 27 auf einer Unterseite der ersten oberen leitfähigen Halbleiterschicht ausgebildet wird. Darüber hinaus kann die Niedertemperaturwachstumsschicht 27 mit Ausgangspunkten für die V-Defekte V versehen werden und ist kein gesondertes Ätzen zur Ausbildung der V-Defekte V erforderlich. Daher kann der Prozess zur Herstellung der Nitridhalbleitervorrichtung in situ erfolgen, wodurch sich die Prozesseffizienz verbessert. The low temperature growth layer 27 can be grown three-dimensionally at a lower temperature and thus provide starting points or nuclei at which the V defects are formed. This means that due to a higher density and a prevalence of three-dimensional growth, the low-temperature growth layer 27 Can provide starting points for the V-defects V. As already described, the V-defects V can be formed to have a larger size and higher density by the low-temperature growth layer 27 is formed on a lower surface of the first upper conductive semiconductor layer. In addition, the low-temperature growth layer 27 provided with starting points for the V-defects V and no separate etching to form the V-defects V is required. Therefore, the Process for producing the nitride semiconductor device in situ, thereby improving the process efficiency.

Mit Bezug auf 5 kann eine Übergitterschicht 29 auf der Niedertemperaturwachstumsschicht 27 ausgebildet werden. Darüber hinaus kann eine dotierte Niedertemperaturwachstumsschicht 28 zwischen der Niedertemperaturwachstumsschicht 27 und der Übergitterschicht 29 angeordnet werden und kann ferner eine niedrigkonzentriert Dotierschicht 30 auf der Übergitterschicht 29 ausgebildet werden. Regarding 5 can be a superlattice layer 29 on the low temperature growth layer 27 be formed. In addition, a doped Niedertemperaturwachstumsschicht 28 between the low temperature growth layer 27 and the superlattice layer 29 can be arranged and also a low-concentration doping layer 30 on the superlattice layer 29 be formed.

Die Übergitterschicht 29 kann bei einer niedrigeren Temperatur, z. B. 800 °C bis 900 °C, ausgebildet werden und kann durch Stapeln oder wiederholtes Stapeln von mindestens zwei aus einer GaN-Schicht, einer InGaN-Schicht, einer AlGaN-Schicht und einer AlInGaN-Schicht ausgebildet werden. Beim Aufwachsen der Übergitterschicht 29 können auch die V-Defekte-V aufgewachsen werden, so dass sie eine allmählich zunehmende Breite aufweisen. The superlattice layer 29 can at a lower temperature, for. 800 ° C to 900 ° C, and may be formed by stacking or repeatedly stacking at least two of a GaN layer, an InGaN layer, an AlGaN layer, and an AlInGaN layer. When growing the superlattice layer 29 Also, the V-defects-V can be grown to have a gradually increasing width.

Die dotierte Niedertemperaturwachstumsschicht 28 und die niedrigkonzentrierte Dotierschicht 30 können bei einer niedrigeren Temperatur mittels MOCVD aufgewachsen werden. Die dotierte Niedertemperaturwachstumsschicht 28 und die niedrigkonzentrierte Dotierschicht 30 können mit einer n-Typ-Verunreinigung dotiert sein und können z. B. eine n-Typ-GaN-Schicht umfassen. The doped low-temperature growth layer 28 and the low concentration doping layer 30 can be grown at a lower temperature using MOCVD. The doped low-temperature growth layer 28 and the low concentration doping layer 30 may be doped with an n-type impurity and may e.g. B. comprise an n-type GaN layer.

Mit Bezug auf 6 kann eine aktive Schicht 33 auf der ersten oberen leitfähigen Halbleiterschicht ausgebildet sein. Die aktive Schicht 33 kann Indium (In) enthalten und kann bei einer niedrigeren Temperatur als die erste obere leitfähige Halbleiterschicht aufgewachsen werden. Die aktive Schicht 33 kann von einer Oberfläche der ersten oberen leitfähigen Halbleiterschicht, insbesondere von einer Oberfläche außerhalb der Bereiche, in denen die V-Defekte V ausgebildet werden, aus aufgewachsen werden. Wie in 6 dargestellt ist, können sich beim Aufwachsen der aktiven Schicht 33 die V-Defekte V in einer Wachstumsrichtung der aktiven Schicht 33 erstrecken und durch die aktive Schicht 33 verlaufen. Regarding 6 can be an active layer 33 be formed on the first upper conductive semiconductor layer. The active layer 33 may include indium (In) and may be grown at a lower temperature than the first upper conductive semiconductor layer. The active layer 33 can be grown from a surface of the first upper conductive semiconductor layer, in particular, from a surface outside the regions where the V-defects V are formed. As in 6 may be shown when growing the active layer 33 the V defects V in a growth direction of the active layer 33 extend and through the active layer 33 run.

Eine p-Typ-Nitridhalbleiterschicht 39, bei der es sich um eine zweite leitfähige Halbleiterschicht handelt, kann auf der aktiven Schicht 33 ausgebildet werden, um die V-Defekte V zu füllen, wodurch die in 1 dargestellte Nitridhalbleitervorrichtung bereitgestellt wird. A p-type nitride semiconductor layer 39 , which is a second conductive semiconductor layer, may be formed on the active layer 33 are formed to fill the V-defects V, causing the in 1 illustrated nitride semiconductor device is provided.

Die p-Typ-Nitridhalbleiterschicht 39 kann bei einer höheren Temperatur mittels MOCVD aufgewachsen werden. Darüber hinaus kann die p-Typ-Nitridhalbleiterschicht 39 bei einer Temperatur aufgewachsen werden, bei der eine Oberfläche davon abgeflacht wird, während die V-Defekte V gefüllt werden. The p-type nitride semiconductor layer 39 can be grown at a higher temperature using MOCVD. In addition, the p-type nitride semiconductor layer 39 be grown at a temperature at which a surface thereof is flattened while the V-defects V are filled.

7 ist eine Querschnittsansicht einer Nitridhalbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung und 8 ist eine teilweise Querschnittsansicht der Nitridhalbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung. Die 9 und 10 sind teilweise Querschnittsansichten von modifizierten Beispielen der Nitridhalbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung. In der vorliegenden Erfindung wird eine Nitrid-Leuchtdiode als Beispiel für die Nitridhalbleitervorrichtung beschrieben. 7 FIG. 15 is a cross-sectional view of a nitride semiconductor device according to a third embodiment of the present invention and FIG 8th FIG. 10 is a partial cross-sectional view of the nitride semiconductor device according to the third embodiment of the present invention. FIG. The 9 and 10 FIG. 15 are partial cross-sectional views of modified examples of the nitride semiconductor device according to the third embodiment of the present invention. FIG. In the present invention, a nitride light-emitting diode will be described as an example of the nitride semiconductor device.

Mit Bezug auf 7 umfasst eine Nitridhalbleitervorrichtung ein Substrat 21, eine n-Typ-Nitridhalbleiterschicht 25, eine Niedertemperaturwachstumsschicht 27, eine Übergitterschicht 29, eine aktive Schicht 33, eine Elektronenblockierschicht 35, eine hochohmige Füllschicht 37 und eine p-Typ-Nitridhalbleiterschicht 39. Regarding 7 For example, a nitride semiconductor device includes a substrate 21 , an n-type nitride semiconductor layer 25 , a low-temperature growth layer 27 , a superlattice layer 29 , an active layer 33 , an electron blocking layer 35 , a high-resistance filling layer 37 and a p-type nitride semiconductor layer 39 ,

Das Substrat 21 wird zum Aufwachsen einer Galliumnitridhalbleiterschicht verwendet und kann ein Saphirsubstrat, ein SiC-Substrat, ein Si-Substrat, ein Spinellsubstrat oder dergleichen sein. Darüber hinaus kann eine Pufferschicht 23 aufgewachsen werden, um die Kristallqualität eines auf dem Substrat 21 aufgewachsenen Nitrid-Einkristall-Halbleiters zu verbessern. The substrate 21 is used for growing a gallium nitride semiconductor layer and may be a sapphire substrate, an SiC substrate, an Si substrate, a spinel substrate or the like. In addition, a buffer layer 23 to be grown to the crystal quality of one on the substrate 21 grown nitride single crystal semiconductor to improve.

Die Pufferschicht 23 umfasst für gewöhnlich eine Niedertemperatur-Pufferschicht und eine Hochtemperatur-Pufferschicht. Die Niedertemperatur-Pufferschicht kann aus (Al, Ga)N auf dem Substrat 21 bei einer niedrigen Temperatur von 400 °C bis 600 °C ausgebildet werden und kann z. B. aus GaN oder AlN ausgebildet werden. Die Niedertemperatur-Pufferschicht kann eine Dicke von z. B. etwa 25 nm aufweisen. Die Hochtemperatur-Pufferschicht kann bei einer höheren Temperatur aufgewachsen werden, um Defekte, wie z. B. Versetzungen, zwischen dem Substrat 21 und der n-Typ-Nitridhalbleiterschicht 25 zu vermindern. Die Hochtemperatur-Pufferschicht kann aus undotiertem GaN oder mit einer n-Typ-Verunreinigung dotiertem GaN ausgebildet werden. In diesem Fall werden Fadenversetzungen D zwischen dem Substrat 21 und der Pufferschicht 23 aufgrund von Gitterfehlanpassung erzeugt, während die Pufferschicht 23 ausgebildet wird. The buffer layer 23 usually includes a low temperature buffer layer and a high temperature buffer layer. The low temperature buffer layer may be made of (Al, Ga) N on the substrate 21 be formed at a low temperature of 400 ° C to 600 ° C and z. B. of GaN or AlN are formed. The low temperature buffer layer may have a thickness of e.g. For example 25 nm. The high-temperature buffer layer can be grown at a higher temperature to prevent defects such. B. dislocations, between the substrate 21 and the n-type nitride semiconductor layer 25 to diminish. The high temperature buffer layer may be formed of undoped GaN or n-type impurity doped GaN. In this case, thread dislocations D become between the substrate 21 and the buffer layer 23 generated due to lattice mismatch while the buffer layer 23 is trained.

Die n-Typ-Nitridhalbleiterschicht 25 kann eine mit einer n-Typ-Verunreinigung dotierte Nitridhalbleiterschicht sein und kann z. B. aus einer Si-dotierten Nitridhalbleiterschicht ausgebildet sein. Die Konzentration des in der n-Typ-Nitridhalbleiterschicht 25 dotierten Si kann 5E17/cm2 bis 5E10/cm2 betragen. Die n-Typ-Nitridhalbleiterschicht 25 kann bei einer Temperatur von 1000 °C bis 1200 °C (z. B. 1050 °C bis 1100 °C) und einem Wachstumsdruck von 150 Torr bis 200 Torr aufgewachsen werden, indem ein Metall-Quellgas in eine Kammer mittels MOCVD geleitet wird. In diesem Fall kann die n-Typ-Nitridhalbleiterschicht 25 auf der Pufferschicht 23 kontinuierlich ausgebildet und die in der Pufferschicht 23 entstandenen Fadenversetzungen D auf die n-Typ-Nitridhalbleiterschicht 25 übertragen werden. The n-type nitride semiconductor layer 25 may be a doped with an n-type impurity nitride semiconductor layer and may, for. B. be formed of a Si-doped nitride semiconductor layer. The concentration of in the n-type nitride semiconductor layer 25 doped Si may be 5E17 / cm 2 to 5E10 / cm 2 . The n-type nitride semiconductor layer 25 can at one Temperature of 1000 ° C to 1200 ° C (eg, 1050 ° C to 1100 ° C) and a growth pressure of 150 Torr to 200 Torr are grown by a metal source gas is passed into a chamber by means of MOCVD. In this case, the n-type nitride semiconductor layer 25 on the buffer layer 23 continuously formed and those in the buffer layer 23 resulting thread dislocations D on the n-type nitride semiconductor layer 25 be transmitted.

Die Niedertemperaturwachstumsschicht 27 wird auf der n-Typ-Nitridhalbleiterschicht 25 aufgebracht. In der dritten Ausführungsform der Erfindung kann die Niedertemperaturwachstumsschicht 27 in einer Struktur ausgebildet werden, in der eine oder mehrere AlInGaN-Schichten 27a und AlGaN-Schichten 27b abwechselnd übereinandergestapelt sind. In diesem Fall gilt, dass je höher die Anzahl der Stapel, desto besser. Jedoch werden die AlInGaN-Schichten und die AlGaN-Schichten vorteilhafterweise bis zu einer Höhe gestapelt, bei der die Lichtstärke der Nitrid-Leuchtdiode nicht herabgesetzt wird. The low temperature growth layer 27 becomes on the n-type nitride semiconductor layer 25 applied. In the third embodiment of the invention, the low-temperature growth layer 27 be formed in a structure in which one or more AlInGaN layers 27a and AlGaN layers 27b are alternately stacked. In this case, the higher the number of stacks, the better. However, the AlInGaN layers and the AlGaN layers are advantageously stacked to a level at which the luminous intensity of the nitride light emitting diode is not lowered.

Darüber hinaus kann die Niedertemperaturwachstumsschicht 27 ferner aus einer Übergitterschicht ausgebildet sein, in der eine InGaN-Schicht und eine GaN-Schicht abwechselnd gestapelt sind. In diesem Fall kann die Niedertemperaturwachstumsschicht 27, die aus der die InGaN-Schicht und die GaN-Schicht umfassenden Übergitterschicht ausgebildet ist, zur elektrostatischen Entladung genutzt werden. Die Dotierungskonzentration von Indium (In) kann 4,7 % basierend auf RFA-Kalibrierung betragen. In addition, the low-temperature growth layer 27 Further, it may be formed of a superlattice layer in which an InGaN layer and a GaN layer are alternately stacked. In this case, the low-temperature growth layer 27 formed of the InGaN layer and the GaN layer-comprising superlattice layer formed to be used for electrostatic discharge. The doping concentration of indium (In) may be 4.7% based on RFA calibration.

Die Größe der V-Defekte V kann durch Anpassen eines Stapelzyklus der Niedertemperaturwachstumsschicht 27 reguliert werden. Die InGaN-Schicht kann eine Dicke von etwa 2 nm aufweisen und die GaN-Schicht kann eine Dicke von etwa 6 nm aufweisen. Die Niedertemperaturwachstumsschicht 27 kann durch Stapeln der Übergitterschicht in drei Zyklen ausgebildet werden. Die V-Defekte V können kleiner werden, wenn ein Übergitterzyklus der Niedertemperaturwachstumsschicht 27 verringert wird, und werden größer, wenn der Übergitterzyklus der Niedertemperaturwachstumsschicht 27 erhöht wird. The size of the V defects V can be adjusted by adjusting a stack cycle of the low-temperature growth layer 27 be regulated. The InGaN layer may have a thickness of about 2 nm, and the GaN layer may have a thickness of about 6 nm. The low temperature growth layer 27 can be formed by stacking the superlattice layer in three cycles. The V defects V may become smaller when a superlattice cycle of the low-temperature growth layer 27 is decreased, and becomes larger when the superlattice cycle of the low-temperature growth layer 27 is increased.

Die Niedertemperaturwachstumsschicht 27 kann bei einer niedrigeren Temperatur als die n-Typ-Nitridhalbleiterschicht 25 aufgewachsen werden. In der dritten Ausführungsform der Erfindung kann die Niedertemperaturwachstumsschicht 27 bei einer Temperatur von etwa 900 °C aufgewachsen werden. Wenn sie derart aufgewachsen wurde, kann die Niedertemperaturwachstumsschicht 27 als Keim für die V-Defekte V fungieren, indem die Kristallqualität künstlich verschlechtert und das dreidimensionale Wachstum beschleunigt wird, so dass die Größe der in der aktiven Schicht 33 ausgebildeten V-Defekte V künstlich erhöht wird. The low temperature growth layer 27 can be at a lower temperature than the n-type nitride semiconductor layer 25 to be raised. In the third embodiment of the invention, the low-temperature growth layer 27 be grown at a temperature of about 900 ° C. When so grown, the low temperature growth layer can 27 act as a germ for the V-defects V, by artificially deteriorating the crystal quality and accelerating the three-dimensional growth, so that the size of the active layer 33 trained V defects V artificially increased.

Um die Größe der V-Defekte V effizienter zu erhöhen, kann eine Gitterkonstante der Niedertemperaturwachstumsschicht 27 gegenüber jener der n-Typ-Nitridhalbleiterschicht 25 vergrößert werden. Beispielsweise kann die Niedertemperaturwachstumsschicht 27 Indium (In) enthalten. Deshalb ist die AlInGaN-Schicht 27a in der Niedertemperaturwachstumsschicht 27 enthalten, wie oben beschrieben. Wenn die Niedertemperaturwachstumsschicht 27 Indium (In) enthält, besteht eine Differenz in der Gitterkonstante zwischen der Niedertemperaturwachstumsschicht 27 und der n-Typ-Nitridhalbleiterschicht 25 und breiten sich Stapelfehler der Fadenversetzungen D in einer V-Defekt-Form mit höherer Geschwindigkeit aus, wodurch die V-Defekte über eine klarere Grenzfläche verfügen und größer werden. Zusätzlich zu AlInGaN kann InGaN oder InAlN verwendet werden. In order to more efficiently increase the size of the V-defects V, a lattice constant of the low-temperature growth layer may be used 27 opposite to the n-type nitride semiconductor layer 25 be enlarged. For example, the low-temperature growth layer 27 Indium (In) included. That's why the AlInGaN layer is 27a in the low temperature growth layer 27 included as described above. When the low-temperature growth layer 27 Indium (In) contains, there is a difference in the lattice constant between the low-temperature growth layer 27 and the n-type nitride semiconductor layer 25 and stacking errors of the thread dislocations D in a V-defect shape propagate at a higher speed, whereby the V-defects have a clearer interface and become larger. InGaN or InAlN can be used in addition to AlInGaN.

Die aktive Schicht 33 ist auf der Niedertemperaturwachstumsschicht 27 aufgebracht und die Übergitterschicht 29 kann zwischen der Niedertemperaturwachstumsschicht 27 und der aktiven Schicht 33 in der dritten Ausführungsform der Erfindung ausgebildet sein. Die Übergitterschicht 29 kann aus InGaN/InGaN ausgebildet sein. Die Ausbreitung der V-Defekte wird aufgrund einer Differenz zwischen einer durchschnittlichen Gitterkonstante der Übergitterschicht 29 und Gitterkonstanten der Niedertemperaturwachstumsschicht 27 und der n-Typ-Nitridhalbleiterschicht 25 beschleunigt. The active layer 33 is on the low-temperature growth layer 27 applied and the superlattice layer 29 can be between the low-temperature growth layer 27 and the active layer 33 be formed in the third embodiment of the invention. The superlattice layer 29 can be made of InGaN / InGaN. The propagation of the V defects becomes due to a difference between an average lattice constant of the superlattice layer 29 and lattice constants of the low-temperature growth layer 27 and the n-type nitride semiconductor layer 25 accelerated.

Beispielsweise kann die Niedertemperaturwachstumsschicht 27 die kleinste Gitterkonstante aufweisen, kann die Übergitterschicht 29 eine mittlere durchschnittliche Gitterkonstante aufweisen und kann die aktive Schicht 33 die größte Gitterkonstante aufweisen. Entsprechend sind die V-Defekte V durchgängig einer Stauchung ausgesetzt, was eine Vergrößerung der V-Defekte zur Folge hat. In einem anderen Beispiel kann die Niedertemperaturwachstumsschicht 27 die kleinste Gitterkonstante aufweisen, kann die Übergitterschicht 29 die größte durchschnittliche Gitterkonstante aufweisen und kann die Gitterkonstante der aktiven Schicht 33 eine mittlere Gitterkonstante sein. Da sich die Vergrößerung der V-Defekte V proportional zu einer Differenz der durchschnittlichen Gitterkonstante zwischen der Übergitterschicht 29 und der Niedertemperaturwachstumsschicht 27 und der Dicke der Übergitterschicht 29 verhält, können die V-Defekte V weiter ausgedehnt werden. Wenn jedoch eine große Differenz in der Gitterkonstante zwischen der Übergitterschicht 29 und der aktiven Schicht 33 vorliegt, kann ein piezoelektrisches Feld in einer inneren Quantentopfschicht der aktiven Schicht 33 erhöht werden und kann die innere Quantenausbeute der aktiven Schicht 33 aufgrund eines quantenunterstützten Stark-Effekts gesenkt werden. Daher muss die Übergitterschicht 29 über eine geeignete Dicke und ein geeignetes Zusammensetzungsverhältnis verfügen. In der dritten Ausführungsform der Erfindung kann die Übergitterschicht 29 eine durchschnittliche Dicke von etwa 70 nm bis 100 nm aufweisen und kann eine InGaN-Schicht mit einem In-Verhältnis von 5 % bis 10 % sein. Darüber hinaus kann eine Topfschicht in der aktiven Schicht 33 eine InGaN-Schicht mit einem In-Verhältnis von 10 % bis 20 % sein. Die Niedertemperaturwachstumsschicht 27 kann ein In-Verhältnis von 5 % oder weniger aufweisen. Wenn eine obere Schicht über ein höheres In-Verhältnis als eine untere Schicht verfügt, wird die obere Schicht einer Stauchung ausgesetzt und können sich die V-Defekte V daher kontinuierlich ausbreiten. For example, the low-temperature growth layer 27 have the smallest lattice constant, the superlattice layer 29 have a mean average lattice constant and may be the active layer 33 have the largest lattice constant. Accordingly, the V-defects V are continuously subjected to compression, resulting in an increase in V-defects. In another example, the low temperature growth layer 27 have the smallest lattice constant, the superlattice layer 29 have the largest average lattice constant and can be the lattice constant of the active layer 33 be a mean lattice constant. Since the magnification of the V-defects V is proportional to a difference of the average lattice constant between the superlattice layer 29 and the low temperature growth layer 27 and the thickness of the superlattice layer 29 behaves, the V-defects V can be further extended. However, if there is a large difference in the lattice constant between the superlattice layer 29 and the active layer 33 is present, a piezoelectric field in an inner quantum well layer of the active layer 33 can be increased and the internal quantum efficiency of the active layer 33 by virtue of of a quantum-assisted Stark effect. Therefore, the superlattice layer must 29 have a suitable thickness and a suitable composition ratio. In the third embodiment of the invention, the superlattice layer 29 have an average thickness of about 70 nm to 100 nm, and may be an InGaN layer having an in ratio of 5% to 10%. In addition, a pot layer in the active layer 33 an InGaN layer with an in-ratio of 10% to 20%. The low temperature growth layer 27 may have an in-ratio of 5% or less. If an upper layer has a higher In ratio than a lower layer, the upper layer is subjected to compression, and therefore, the V defects V can continuously propagate.

Die aktive Schicht 33 gibt Licht durch Rekombination von Elektronen und Löchern ab. Die aktive Schicht 33 kann eine Einfachquantentopfstruktur oder eine Mehrfachquantentopf-(MQW-)Struktur aufweisen, bei der eine Quantensperrschicht und eine Quantentopfschicht abwechselnd übereinandergestapelt sind. Die Quantensperrschicht kann aus einer Nitridhalbleiterschicht, wie z. B. GaN, InGaN, AlGaN oder AlInGaN, mit einer breiteren Bandlücke als die Quantentopfschicht ausgebildet sein. In der dritten Ausführungsform kann die Quantensperrschicht aus AlInGaN ausgebildet sein, so dass die Rekombinationseffizienz von Ladungsträgern verbessert wird. The active layer 33 gives off light by recombination of electrons and holes. The active layer 33 may have a single quantum well structure or a multiple quantum well (MQW) structure in which a quantum barrier layer and a quantum well layer are alternately stacked. The quantum barrier layer may be made of a nitride semiconductor layer, such as. GaN, InGaN, AlGaN or AlInGaN, with a wider bandgap than the quantum well layer. In the third embodiment, the quantum barrier layer may be formed of AlInGaN, so that the recombination efficiency of carriers is improved.

Die Quantentopfschicht kann aus einer Nitridhalbleiterschicht, z. B. einer Galliumnitridhalbleiterschicht, wie z. B. InGaN, mit einer schmaleren Bandlücke als die Quantensperrschicht ausgebildet sein. Ein Zusammensetzungsverhältnis zur Regulierung der Bandlücke lässt sich mit einer gewünschten Lichtwellenlänge bestimmen. Die aktive Schicht 33 kann sich mit der Niedertemperaturwachstumsschicht 27 in Kontakt befinden oder die Übergitterschicht 29 kann, wie in der vorliegenden Erfindung, zwischen der aktiven Schicht 33 und der Niedertemperaturwachstumsschicht 27 angeordnet sein. Alternativ dazu kann eine Stromaufweitungsschicht (nicht dargestellt) zwischen der aktiven Schicht 33 und der Niedertemperaturwachstumsschicht 27 angeordnet sein. The quantum well layer may be made of a nitride semiconductor layer, e.g. B. a gallium nitride semiconductor layer, such as. As InGaN, be formed with a narrower band gap than the quantum barrier layer. A composition ratio for regulating the bandgap can be determined with a desired wavelength of light. The active layer 33 can deal with the low-temperature growth layer 27 in contact or the superlattice layer 29 can, as in the present invention, between the active layer 33 and the low temperature growth layer 27 be arranged. Alternatively, a current spreading layer (not shown) may be interposed between the active layer 33 and the low temperature growth layer 27 be arranged.

Obwohl die Quantensperrschicht und die Quantentopfschicht der aktiven Schicht 33 aus einer undotierten Schicht gebildet sein können, die nicht mit Verunreinigungen dotiert ist, um die Kristallqualität der aktiven Schicht 33 zu verbessern, kann die aktive Schicht teilweise oder ganz mit Verunreinigungen dotiert sein, um die Vorwärtsspannung zu verringern. Although the quantum barrier layer and the quantum well layer of the active layer 33 may be formed from an undoped layer that is not doped with impurities to the crystal quality of the active layer 33 In order to improve the forward bias, the active layer may be partially or totally doped with impurities.

Wenn die Quantensperrschicht der aktiven Schicht 33 aus AlInGaN ausgebildet ist, wie oben beschrieben, können die V-Defekte V auf einer Oberseite der aktiven Schicht 33 ausgebildet sein, wobei sich die Fadenversetzungen D in deren Mitte befinden. Die V-Defekte V können in der Form einer umgedrehten Sechseckpyramide ausgebildet und je nach Position der Niedertemperaturwachstumsschicht 27 und dem Zusammensetzungsverhältnis und der Dicke der Übergitterschicht 29 vergrößert werden. In diesem Fall können die V-Defekte V durchgängig mit dem Aufwachsen der Übergitterschicht 29 und der aktiven Schicht 33 unter Einfluss einer durch eine Differenz in der Gitterkonstante zwischen der aus InGaN/InGaN ausgebildeten Übergitterschicht 29 und der aus AlInGaN ausgebildeten aktiven Schicht 33 verursachten Beanspruchung ausgebildet und unter Einfluss der Niedertemperaturwachstumsschicht 27 vergrößert werden. When the quantum barrier layer of the active layer 33 AlInGaN, as described above, the V-defects V may be formed on an upper surface of the active layer 33 be formed, with the thread dislocations D are in the middle. The V defects V may be in the form of an inverted hexagonal pyramid and depending on the position of the low temperature growth layer 27 and the composition ratio and the thickness of the superlattice layer 29 be enlarged. In this case, the V defects V can be continuous with the growth of the superlattice layer 29 and the active layer 33 under the influence of a lattice constant formed by a difference in lattice constant between the InGaN / InGaN formed lattice layer 29 and the active layer formed of AlInGaN 33 caused stress and under the influence of the low-temperature growth layer 27 be enlarged.

Die V-Defekte V können in der aktiven Schicht 33 ausgebildet werden, selbst wenn die Niedertemperaturwachstumsschicht 27 nicht zwischen der n-Typ-Nitridhalbleiterschicht 25 und der Übergitterschicht 29 angeordnet ist. In diesem Fall können die V-Defekte V jedoch eine Größe von 100 nm oder weniger aufweisen. Dahingegen können, wenn die Niedertemperaturwachstumsschicht 27 dazwischen angeordnet ist und ein in der Niedertemperaturwachstumsschicht 27 enthaltener In-Gehalt wie in der dritten Ausführungsform der Erfindung reguliert wird, die V-Defekte V eine Größe von 100 nm bis 200 nm aufweisen. Darüber hinaus kann eine Grenzfläche klarer ausgebildet werden. Hierbei bedeutet die Größe der V-Defekte V die maximale Breite der V-Defekte. The V defects V can be in the active layer 33 be formed even if the low-temperature growth layer 27 not between the n-type nitride semiconductor layer 25 and the superlattice layer 29 is arranged. In this case, however, the V-defects V may have a size of 100 nm or less. On the other hand, if the low-temperature growth layer 27 interposed and one in the low-temperature growth layer 27 contained In content as regulated in the third embodiment of the invention, the V defects have a size of 100 nm to 200 nm. In addition, an interface can be made clearer. Here, the size of the V-defects V means the maximum width of the V-defects.

Die V-Defekte V können in der Übergitterschicht 29 und der aktiven Schicht 33 ausgebildet sein und können in einigen Fällen tief bis zu einem oberen Ende der Niedertemperaturwachstumsschicht 27 ausgebildet sein. The V defects V can be in the superlattice layer 29 and the active layer 33 may be formed, and in some cases deep, to an upper end of the low temperature growth layer 27 be educated.

In der dritten Ausführungsform kann eine mit hochkonzentriertem Si dotierte hochkonzentrierte Sperrschicht 31 an einem Ausgangspunkt aufgebracht sein, an dem die aktive Schicht 22 aufgewachsen wird. Die hochkonzentrierte Sperrschicht 31 kann für eine höhere Si-Dotierung schneller aufgewachsen und mit Si zu 1E19/cm2 bis 5E19/cm2 (1·1019/cm2 bis 5·1019/cm2) dotiert werden. Die hochkonzentrierte Sperrschicht 31 kann In oder Al enthalten, um die horizontale Ausbreitung von Elektronen zu erhöhen. In diesem Fall wird die hochkonzentrierte Sperrschicht 31 vorzugsweise auf eine Dicke von 10 nm oder mehr unter Berücksichtigung eines horizontalen Ausbreitungseffekts von Elektronen ausgebildet. Darüber hinaus kann eine niedrigkonzentrierte Dotierschicht 30 zwischen der hochkonzentrierten Sperrschicht 31 und der n-Typ-Nitridhalbleiterschicht 25 angeordnet sein. Die zwischen der hochkonzentrierten Sperrschicht 31 und der n-Typ-Nitridhalbleiterschicht 25 angeordnete Übergitterschicht 29 kann in geringer Konzentration dotiert sein. Auf diese Weise werden die niedrigkonzentrierten Schichten zwischen den hochkonzentrierten Schichten ausgebildet, so dass ein Kondensator entsteht, wodurch sich die elektrostatischen Entladungseigenschaften verbessern. In diesem Fall kann eine Dotierungskonzentration der Übergitterschicht 29 kleiner gleich jener der niedrigkonzentrierten Dotierschicht 30 sein. In the third embodiment, a highly concentrated Si doped high-concentration barrier layer 31 be applied to a starting point, where the active layer 22 is grown up. The highly concentrated barrier layer 31 can be grown faster for higher Si doping and doped with Si to 1E19 / cm 2 to 5E19 / cm 2 (1 x 10 19 / cm 2 to 5 x 10 19 / cm 2 ). The highly concentrated barrier layer 31 may contain In or Al to increase the horizontal spread of electrons. In this case, the highly concentrated barrier layer 31 preferably formed to a thickness of 10 nm or more in consideration of a horizontal propagation effect of electrons. In addition, a low-concentration doping layer 30 between the highly concentrated barrier layer 31 and the n-type nitride semiconductor layer 25 be arranged. The between the highly concentrated barrier layer 31 and the n-type nitride semiconductor layer 25 arranged superlattice layer 29 can in less Concentration be doped. In this way, the low-concentration layers are formed between the high-concentration layers to form a capacitor, thereby improving the electrostatic discharge characteristics. In this case, a doping concentration of the superlattice layer 29 less than or equal to that of the low concentration dopant layer 30 be.

Obwohl dies in den 7 und 8 nicht dargestellt ist, kann die hochkonzentrierte Sperrschicht 31 zwischen der niedrigkonzentrierten Dotierschicht 30 und der in geringer Konzentration dotierten Übergitterschicht 29 und zwischen der aktiven Schicht 33 und der in geringer Konzentration dotierten Übergitterschicht 29 angeordnet sein, um eine Mehrzahl von inneren Kondensatoren in Reihe zu bilden. Auf diese Weise werden die Kondensatoren in Reihe geschaltet, indem die mehreren niedrigkonzentrierten Schichten zwischen den hochkonzentrierten Schichten ausgebildet werden, wodurch die Injektion von Elektronen in die aktive Schicht 33 erleichtert und die Kapazität beim Anlegen von Vorwärtsspannung erhöht wird. Although this in the 7 and 8th not shown, the highly concentrated barrier layer 31 between the low-concentration doping layer 30 and the low concentration doped superlattice layer 29 and between the active layer 33 and the low concentration doped superlattice layer 29 be arranged to form a plurality of internal capacitors in series. In this way, the capacitors are connected in series by forming the plurality of low-concentration layers between the high-concentration layers, whereby the injection of electrons into the active layer 33 facilitated and the capacity is increased when applying forward voltage.

Die V-Defekte V können von der Niedertemperaturwachstumsschicht 27 aus beginnen und dann die Hochtemperatursperrschicht 31, die niedrigkonzentrierte Dotierschicht 30 und die aktive Schicht 33 queren. Daher wird anders als im verwandten Stand der Technik, bei dem keine V-Defekte oder kleine V-Defekte vorliegen, die hochkonzentrierte Sperrschicht 31 in dreidimensionaler Form mit V-Defekten und nicht mit einer 2D-Schichtstruktur ausgebildet. Da sich die V-Defekte V aufgrund der in dreidimensionaler Form ausgebildeten hochkonzentrierten Sperrschicht 31 vergrößern, wie oben beschrieben, vergrößert sich auch eine horizontale Fläche der hochkonzentrierten Sperrschicht 31, wodurch sich die Kapazität der Kondensatoren erhöht und die elektrostatischen Entladungseigenschaften folglich weiter verbessern. The V defects V may be from the low temperature growth layer 27 start off and then the high temperature barrier 31 , the low concentration dopant layer 30 and the active layer 33 cross. Therefore, unlike the related art which does not have V defects or small V defects, the highly concentrated barrier layer 31 formed in three-dimensional form with V-defects and not with a 2D-layer structure. Because the V-defects V due to the highly concentrated barrier layer formed in three-dimensional form 31 increase, as described above, also increases a horizontal surface of the highly concentrated barrier layer 31 , which increases the capacitance of the capacitors and thus further improves the electrostatic discharge characteristics.

Wenn die mit hochkonzentriertem Si dotierte hochkonzentrierte Sperrschicht 31 ohne die Niedertemperaturwachstumsschicht 27 ausgebildet wird, können die V-Defekte V eine sehr geringe Dichte und kleine Größe aufweisen. Jedoch können sich die elektrostatischen Entladungseigenschaften sogar in diesem Fall verbessern. Aus diesem Grund wird die Niedertemperaturwachstumsschicht 27 zur Vergrößerung der V-Defekte V ausgebildet und wird die hochkonzentrierte Sperrschicht 31 zur wirksamen Blockierung von Kriechströmen durch die Fadenversetzungen D bei einer elektrostatischen Entladung ausgebildet, wodurch sich die elektrostatischen Entladungseigenschaften verbessern. When the highly concentrated Si doped high-concentration barrier layer 31 without the low temperature growth layer 27 is formed, the V-defects V can have a very low density and small size. However, the electrostatic discharge characteristics may improve even in this case. For this reason, the low-temperature growth layer becomes 27 formed to increase the V-defects V and becomes the highly concentrated barrier layer 31 designed to effectively block leakage currents through the thread dislocations D in an electrostatic discharge, thereby improving the electrostatic discharge characteristics.

Ein Ausheilen kann nach dem Aufwachsen der Niedertemperaturwachstumsschicht 27 durchgeführt werden. Das Ausheilen kann durch Erhöhen einer Temperatur auf 1050 °C und Senken der Temperatur nach dem Aufwachsen der Niedertemperaturwachstumsschicht 27 erfolgen. Wird ein Ausheilen durchgeführt, bilden sich Ausgangspunkte für V-Defekte V über der Niedertemperaturwachstumsschicht 27, wie in 8 dargestellt. Wird hingegen das Ausheilen weggelassen, bilden sich Ausgangspunkte für V-Defekte V auf der Niedertemperaturwachstumsschicht 27 wie in einem modifizierten Beispiel der dritten Ausführungsform, das in 9 dargestellt ist. Daher lässt sich die Größe der V-Defekte V im Vergleich zum Regulieren der V-Defekte V mithilfe des Zusammensetzungsverhältnisses oder der Dicke der Übergitterschicht 29 fein steuern, indem man die Höchsttemperatur des Ausheilens und die Temperatursenkungszeit anpasst. Healing may occur after the growth of the low temperature growth layer 27 be performed. The annealing may be accomplished by raising a temperature to 1050 ° C and lowering the temperature after growth of the low temperature growth layer 27 respectively. When annealing is performed, V defect defect starting points V over the low temperature growth layer form 27 , as in 8th shown. On the other hand, if the annealing is omitted, starting points for V defects V on the low-temperature growth layer are formed 27 as in a modified example of the third embodiment disclosed in 9 is shown. Therefore, the size of the V-defects V can be compared with the regulation of the V-defects V by the composition ratio or the thickness of the superlattice layer 29 control by adjusting the maximum temperature of the annealing and the temperature reduction time.

Überdies können die V-Defekte V, wie in 10 dargestellt, an Ausgangspunkten davon auf der Niedertemperaturwachstumsschicht 27 ausgebildet werden. In diesem Fall können die V-Defekte V aufgrund der Niedertemperaturwachstumsschicht 27 eine gleichmäßige Größe aufweisen, wie in 10 dargestellt. Moreover, the V-defects V, as in 10 at the starting points thereof on the low-temperature growth layer 27 be formed. In this case, the V defects V due to the low-temperature growth layer 27 have a uniform size, as in 10 shown.

Ein Ausheilen zum Regulieren der Größe der V-Defekte V kann durchgeführt oder weggelassen werden.  Annealing for regulating the size of the V-defects V may be performed or omitted.

Obwohl die hochohmige Füllschicht 37 direkt auf der aktiven Schicht 33 ausgebildet sein kann, ist die Elektronenblockierschicht (EBS) 35 in der dritten Ausführungsform der Erfindung zwischen der aktiven Schicht 33 und der hochohmigen Füllschicht 37 angeordnet. Die Elektronenblockierschicht 35 kann aus AlGaN oder AlInGaN ausgebildet sein. Beispielsweise kann die Elektronenblockierschicht 35 aus AlInGaN ausgebildet sein, um eine Gitterfehlanpassung bei der aktiven Schicht 33 zu vermindern. Die Elektronenblockierschicht 35 kann etwa 25 % Al enthalten. Obwohl die Elektronenblockierschicht 35 mit einer p-Typ-Verunreinigung, wie z. B. Mg, dotiert sein kann, kann die Elektronenblockierschicht 35 auch bewusst nicht mit einer Verunreinigung dotiert sein. In der dritten Ausführungsform der Erfindung kann die Elektronenblockierschicht 35 eine Dicke von etwa 20 nm bis 25 nm aufweisen. Although the high-resistance filling layer 37 directly on the active layer 33 can be formed, the electron blocking layer (EBS) is 35 in the third embodiment of the invention between the active layer 33 and the high-resistance filling layer 37 arranged. The electron blocking layer 35 can be made of AlGaN or AlInGaN. For example, the electron blocking layer 35 AlInGaN to form a lattice mismatch in the active layer 33 to diminish. The electron blocking layer 35 can contain about 25% Al. Although the electron blocking layer 35 with a p-type impurity such. As Mg, may be doped, the electron blocking layer 35 also deliberately not be doped with an impurity. In the third embodiment of the invention, the electron blocking layer 35 have a thickness of about 20 nm to 25 nm.

Die Elektronenblockierschicht 35 wird auf der aktiven Schicht 33 aufgebracht und füllt einige Bereiche der auf der aktiven Schicht 33 und der Übergitterschicht 29 ausgebildeten V-Defekte. Das bedeutet, dass die Elektronenblockierschicht 35 eine Oberseite der aktiven Schicht 33 und eine Oberfläche der V-Defekte V abdeckt. Da die Elektronenblockierschicht 35 nicht über eine Dicke verfügt, durch welche die V-Defekte V in der aktiven Schicht 33 und der Übergitterschicht 29 vollständig gefüllt werden können, füllt die Elektronenblockierschicht 35 nur einige Bereiche der V-Defekte V. The electron blocking layer 35 will be on the active layer 33 applied and fills some areas of the active layer 33 and the superlattice layer 29 trained V defects. This means that the electron blocking layer 35 a top of the active layer 33 and a surface of the V-defects V covers. Because the electron blocking layer 35 does not have a thickness through which the V defects V in the active layer 33 and the superlattice layer 29 can be completely filled the electron blocking layer 35 only some areas of V-Defects V.

Die hochohmige Füllschicht 37 ist auf der Elektronenblockierschicht 35 angeordnet. Die hochohmige Füllschicht 37 füllt die V-Defekte V, die von der Elektronenblockierschicht 35 nicht gefüllt werden, ganz aus. Die hochohmige Füllschicht 37 kann verhindern, dass die Fadenversetzungen D als Kriechpfad fungieren, wodurch sich die elektrostatischen Entladungseigenschaften der Nitrid-Leuchtdiode gemäß der vorliegenden Erfindung verbessern. The high-resistance filling layer 37 is on the electron blocking layer 35 arranged. The high-resistance filling layer 37 fills the V defects V produced by the electron blocking layer 35 not be filled, completely off. The high-resistance filling layer 37 can prevent the thread dislocations D act as a creep path, thereby improving the electrostatic discharge characteristics of the nitride light emitting diode according to the present invention.

Da die V-Defekte V mit der hochohmigen Füllschicht 37 anstelle der p-Typ-Nitridhalbleiterschicht 39 gefüllt sind, ist der spezifische Widerstand von inneren Bereichen der V-Defekte V höher als jener der p-Typ-Nitridhalbleiterschicht. Since the V-defects V with the high-resistance filling layer 37 instead of the p-type nitride semiconductor layer 39 are filled, the specific resistance of inner regions of the V-defects V is higher than that of the p-type nitride semiconductor layer.

Insbesondere kann die hochohmige Füllschicht 37 aus Al-haltigem AlGaN ausgebildet sein. Der spezifische Widerstand der inneren Bereiche der V-Defekte V kann ferner durch Füllen der V-Defekte V mit der Al enthaltenden hochohmigen Füllschicht 37 weiter verringert werden, so dass verhindert wird, dass sich die Fadenversetzungen D als Kriechpfad verhalten. In particular, the high-resistance filling layer 37 be formed of Al-containing AlGaN. The resistivity of the inner regions of the V-defects V can be further determined by filling the V-defects V with the Al-containing high-resistance filling layer 37 be further reduced, so that it is prevented that the thread dislocations D behave as Kriechpfad.

Die p-Typ-Nitridhalbleiterschicht 39 kann aus einer Halbleiterschicht ausgebildet sein, die mit einer p-Typ-Verunreinigung, wie z. B. Mg, dotiert ist. Die p-Typ-Nitridhalbleiterschicht 39 kann aus einer einzigen Schicht oder aus mehreren Schichten bestehen und kann eine plattiert p-Typ-Schicht und eine p-Typ-Kontaktschicht umfassen. Eine transparente Elektrode 41, wie z. B. Indiumzinnoxid (ITO), kann auf der p-Typ-Nitridhalbleiterschicht 39 aufgebracht sein. Eine Elektrode kann auf einem freiliegenden Bereich der n-Typ-Nitridhalbleiterschicht 25 ausgebildet werden, indem die p-Typ-Nitridhalbleiterschicht 39, die hochohmige Füllschicht 37, die aktive Schicht 33 und die Niedertemperaturwachstumsschicht 27 teilweise entfernt werden. Eine erste Elektrode 43 wird auf der n-Typ-Nitridhalbleiterschicht 25 ausgebildet und eine zweite Elektrode 45 wird auf der auf der n-Typ-Nitridhalbleiterschicht 39 ausgebildeten transparenten Elektrode 41 ausgebildet, wodurch die Leuchtdiode fertiggestellt wird. The p-type nitride semiconductor layer 39 may be formed of a semiconductor layer with a p-type impurity such. As Mg, is doped. The p-type nitride semiconductor layer 39 may consist of a single layer or multiple layers and may include a clad p-type layer and a p-type contact layer. A transparent electrode 41 , such as For example, indium tin oxide (ITO) may be on the p-type nitride semiconductor layer 39 be upset. An electrode may be on an exposed portion of the n-type nitride semiconductor layer 25 be formed by the p-type nitride semiconductor layer 39 , the high-resistance filling layer 37 , the active layer 33 and the low-temperature growth layer 27 partially removed. A first electrode 43 becomes on the n-type nitride semiconductor layer 25 formed and a second electrode 45 is on on the n-type nitride semiconductor layer 39 formed transparent electrode 41 formed, whereby the LED is completed.

11 ist eine TEM-Aufnahme der Nitridhalbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung und 12 ist eine TEM-Aufnahme einer typischen Nitridhalbleitervorrichtung, die mit der in 11 abgebildeten TEM-Aufnahme verglichen wird. 11 is a TEM photograph of the nitride semiconductor device according to the third embodiment of the present invention and 12 FIG. 12 is a TEM photograph of a typical nitride semiconductor device that is identical to the one in FIG 11 compared to the TEM image taken.

Wie in 11 zu sehen ist, kann bestätigt werden, dass sich ein V-Defekt V in der Nitrid-Leuchtdiode gemäß der dritten Ausführungsform der Erfindung mit einer maximalen Breite von etwa 191 nm und einer Tiefe von etwa 153 nm gebildet hat. 12 zeigt einen V-Defekt V, der sich in der typischen Nitrid-Leuchtiode gebildet hat, welche die Niedertemperaturwachstumsschicht 27 nicht umfasst. Es kann bestätigt werden, dass der in der Nitrid-Leuchtiode ausgebildete V-Defekt V, der die Niedertemperaturwachstumsschicht 27 gemäß der vorliegenden Erfindung umfasst, größer als jener der typischen Nitrid-Leuchtiode ist. As in 11 5, it can be confirmed that a V defect V has been formed in the nitride light emitting diode according to the third embodiment of the invention with a maximum width of about 191 nm and a depth of about 153 nm. 12 Figure 4 shows a V defect V formed in the typical nitride LED including the low temperature growth layer 27 not included. It can be confirmed that the V defect V formed in the nitride-emitting diode, which is the low-temperature growth layer 27 according to the present invention is greater than that of the typical nitride LED.

13 ist eine teilweise Querschnittsansicht einer Nitridhalbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. 13 FIG. 10 is a partial cross-sectional view of a nitride semiconductor device according to a fourth embodiment of the present invention. FIG.

Bei der Beschreibung der vierten Ausführungsform der Erfindung werden die gleichen Komponenten wie in der dritten Ausführungsform mit den gleichen Bezugsnummern bezeichnet und wird auf detaillierte Beschreibungen davon verzichtet.  In the description of the fourth embodiment of the invention, the same components as in the third embodiment will be denoted by the same reference numerals and detailed descriptions thereof will be omitted.

In der Nitridhalbleitervorrichtung gemäß der vierten Ausführungsform der Erfindung werden die V-Defekte V nicht mit einer hochohmigen Füllschicht gefüllt und wird eine p-Typ-Nitridhalbleiterschicht in die hochohmige Füllschicht 37 geändert. Al kann der hochohmigen Füllschicht 37 zugegeben werden, um deren Widerstand zu erhöhen. In the nitride semiconductor device according to the fourth embodiment of the invention, the V-type defects V are not filled with a high-resistance filling layer, and a p-type nitride semiconductor layer is formed in the high-resistance filling layer 37 changed. Al may be the high-resistance filling layer 37 be added to increase their resistance.

Im Folgenden wird ein Verfahren zur Verwendung der p-Typ-Nitridhalbleiterschicht zum Füllen der V-Defekte V mit der hochohmigen Füllschicht 37 näher beschrieben. Eine Elektronenblockierschicht 35 wird aufgewachsen, bevor die V-Defekte V unter Verwendung der p-Typ-Nitridhalbleiterschicht gefüllt werden. Anders als bei der dritten Ausführungsform wird in der vierten Ausführungsform der Erfindung die Elektronenblockierschicht 35 nicht in den V-Defekten V ausgebildet und kann entlang des Rands der V-Defekte ausgebildet werden, wie in 13 dargestellt. Das bedeutet, dass die Elektronenblockierschicht 35 in der vierten Ausführungsform der Erfindung auf einer aktiven Schicht 33 entlang des Rands der V-Defekte V ausgebildet werden kann. Hereinafter, a method of using the p-type nitride semiconductor layer to fill the V-type defects V with the high-resistance filling layer will be described 37 described in more detail. An electron blocking layer 35 is grown before the V-defects V are filled using the p-type nitride semiconductor layer. Unlike the third embodiment, in the fourth embodiment of the invention, the electron blocking layer becomes 35 is not formed in the V-defects V and may be formed along the edge of the V-defects as in FIG 13 shown. This means that the electron blocking layer 35 in the fourth embodiment of the invention on an active layer 33 along the edge of the V-defects V can be formed.

Obwohl die aktive Schicht 33 in 13 allein dargestellt ist, können eine Übergitterschicht 29 und eine hochohmige Sperrschicht 31 zusammen mit der aktiven Schicht 33 wie in der dritten Ausführungsform der Erfindung ausgebildet werden. Although the active layer 33 in 13 alone is shown, a superlattice layer 29 and a high resistance barrier 31 together with the active layer 33 as formed in the third embodiment of the invention.

14 ist ein Ablaufdiagramm, in dem ein Verfahren zur Ausbildung einer hochohmigen Füllschicht unter Verwendung von uAlGaN und einer p-Typ-Nitridhalbleiterschicht in den V-Defekten der Nitridhalbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung dargestellt ist. 15 ist eine teilweise Querschnittsansicht, in der eine hochohmige Füllschicht in V-Defekten der Nitridhalbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung dargestellt ist. 14 FIG. 10 is a timing chart showing a method of forming a high-resistance filler layer using uAlGaN and a p-type nitride semiconductor layer in the V-type defects of the nitride semiconductor device according to the fourth embodiment of the present invention. 15 FIG. 12 is a partial cross-sectional view showing a high-resistance V-defect filling layer of the nitride semiconductor device according to the fourth embodiment of the present invention. FIG.

Mit Bezug auf die 14 und 15 wird eine undotierte Schicht 37a mit einer Dicke von 30 nm bis 40 nm aufgewachsen und wird dann eine p-Typ-Nitridhalbleiterschicht 37b mit einer Dicke von 3 nm bis 5 nm aufgewachsen. Anschließend werden die undotierte Schicht 37a und die p-Typ-Nitridhalbleiterschicht 37b, bei der es sich um eine Dotierschicht handelt, erneut nacheinander aufgewachsen. In der vierten Ausführungsform der vorliegenden Erfindung werden die undotierte Schicht 37a und die p-Typ-Nitridhalbleiterschicht 37b nacheinander in drei Zyklen aufgewachsen. Die Löcherinjektion kann durch periodisches Aufwachsen der undotierten Schicht 37a und der p-Typ-Nitridhalbleiterschicht 37b verbessert werden. Nachdem die undotierte Schicht 37a und die p-Typ-Nitridhalbleiterschicht 37b nacheinander in drei Zyklen aufgewachsen wurden, können die V-Defekte mit der hochohmigen Füllschicht 37 gefüllt werden und durch Ausbilden der undotierten Schicht 37a abgeflacht werden. With reference to the 14 and 15 becomes an undoped layer 37a grown with a thickness of 30 nm to 40 nm and then becomes a p-type nitride semiconductor layer 37b grown with a thickness of 3 nm to 5 nm. Subsequently, the undoped layer 37a and the p-type nitride semiconductor layer 37b , which is a doping layer, grown again successively. In the fourth embodiment of the present invention, the undoped layer 37a and the p-type nitride semiconductor layer 37b grown up one after the other in three cycles. The hole injection can be achieved by periodically growing the undoped layer 37a and the p-type nitride semiconductor layer 37b be improved. After the undoped layer 37a and the p-type nitride semiconductor layer 37b grown in succession in three cycles, the V defects can with the high-resistance filling layer 37 be filled and by forming the undoped layer 37a be flattened.

In der vierten Ausführungsform der Erfindung können die V-Defekte V eine Dichte von 1E8cm–1 bis 5E8cm–1 (1·108/cm1 bis 5·108/cm1) und eine Größe von 100 nm bis 200 nm aufweisen. Eine Fläche der V-Defekte, berechnet anhand der Dichte und Größe, kann 2 % bis 23 % der Gesamtfläche betragen und die Löcherinjektionseffizienz kann entsprechend der Fläche der V-Defekte verbessert werden. Die Verbesserung der Löcherinjektionseffizienz kann nicht nur auf die hochohmige Füllschicht 37 angewandt werden, sondern auch auf die hochkonzentrierte Sperrschicht 31. In the fourth embodiment of the invention, the V-defects V may have a density of 1E8cm -1 to 5E8cm -1 (1 × 10 8 / cm 1 to 5 × 10 8 / cm 1 ) and a size of 100 nm to 200 nm. An area of the V defects calculated by density and size may be 2% to 23% of the total area, and the hole injection efficiency may be improved according to the area of the V defects. The improvement of the hole injection efficiency can not be limited to the high-resistance filling layer 37 applied, but also on the highly concentrated barrier layer 31 ,

In 14 bezeichnet TMGa eine Ga-Quelle, bezeichnet TMAl eine Al-Quelle und bezeichnet Cp2Mg eine Mg-Quelle. In 14 TMGa denotes a Ga source, TMAl denotes an Al source, and Cp2Mg denotes a Mg source.

16 ist ein Diagramm, das elektrostatische Entladungseigenschaften der Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt. 16 FIG. 15 is a diagram showing electrostatic discharge characteristics of the semiconductor device according to the fourth embodiment of the present invention. FIG.

Zum Messen der elektrostatischen Entladungseigenschaften wurden dreimal nacheinander Rückwärts- und Vorwärtsspannungen von 3 kV an eine Mehrzahl von Nitridhalbleitervorrichtungen angelegt. Aus der Gesamtzahl von Nitridhalbleitervorrichtungen wurde die Anzahl von Nitridhalbleitervorrichtungen, deren Kriechstrom 1 µA oder weniger bei einer Spannung von –5 V beträgt, als Ausbeute definiert.  For measuring the electrostatic discharge characteristics, reverse and forward voltages of 3 kV were applied to a plurality of nitride semiconductor devices three times in succession. Out of the total number of nitride semiconductor devices, the number of nitride semiconductor devices whose leak current is 1 μA or less at a voltage of -5 V has been defined as a yield.

Gemäß der vierten Ausführungsform der Erfindung wird ersichtlich, dass eine elektrostatische Entladungsleistung gegenüber dem verwandten Stand der Technik weiter verbessert wird. Das bedeutet, dass aufgrund der Tatsache, dass eine Defektrate von elektrostatischer Entladung der Nitridhalbleitervorrichtung im verwandten Stand der Technik bei 1 % bis 3 % liegt, während jene der Nitridhalbleitervorrichtung gemäß der vierten Ausführungsform der Erfindung bei 0 % bis 1,5 % liegt, es bestätigt werden kann, dass die elektrostatische Entladungsleistung gegenüber dem verwandten Stand der Technik weiter verbessert wird. Wenn die Nitridhalbleitervorrichtung über eine hohe Toleranz gegenüber elektrostatischer Entladung verfügt, ist es möglich zu verhindern, dass eine Leuchtdiode durch von Maschinen oder Menschen erzeugte statische Elektrizität beschädigt wird.  According to the fourth embodiment of the invention, it can be seen that electrostatic discharge performance is further improved over the related art. That is, because of the fact that a defect rate of electrostatic discharge of the related art nitride semiconductor device is 1% to 3%, that of the nitride semiconductor device according to the fourth embodiment of the invention is 0% to 1.5% It can be confirmed that the electrostatic discharge performance is further improved over the related art. When the nitride semiconductor device has a high electrostatic discharge tolerance, it is possible to prevent a light emitting diode from being damaged by static electricity generated by machines or humans.

Obwohl die vorliegende Erfindung durch die Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen konkret beschrieben wurde, wurden die obenstehenden Beschreibungen lediglich beispielhaft für die vorliegende Erfindung aufgeführt. Daher darf die vorliegende Erfindung nicht als lediglich auf die Ausführungsformen beschränkt ausgelegt werden und versteht sich, dass der Geltungsbereich der vorliegenden Erfindung durch die folgenden Ansprüche und Äquivalente davon definiert ist.  Although the present invention has been concretely described by the embodiments with reference to the accompanying drawings, the above descriptions have been given by way of example only for the present invention. Therefore, the present invention should not be construed as limited only to the embodiments, and it should be understood that the scope of the present invention is defined by the following claims and equivalents thereof.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

2121
Substrat  substratum
2323
Pufferschicht  buffer layer
2525
n-Typ-Nitridhalbleiterschicht  n-type nitride semiconductor layer
2727
Niedertemperaturwachstumsschicht  Low temperature growth layer
2929
Übergitterschicht  Layer superlattice
2828
Dotierte Niedertemperaturwachstumsschicht  Doped low-temperature growth layer
3030
Niedrigkonzentrierte Dotierschicht  Low concentrated doping layer
3131
Hochkonzentrierte Sperrschicht  Highly concentrated barrier layer
3333
Aktive Schicht  Active shift
3535
Elektronenblockierschicht  Electron blocking layer
3737
Hochohmige Füllschicht  High-resistance filling layer
3939
p-Typ-Nitridhalbleiterschicht  p-type nitride semiconductor layer
4141
Transparente Elektrode  Transparent electrode
4343
Erste Elektrode  First electrode
4545
Zweite Elektrode  Second electrode
DD
Fadenversetzung  threading dislocation
VV
V-Defekt  V-defect

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • KR 10-2013-000000 [0001] KR 10-2013-000000 [0001]
  • KR 10-1026032 [0008] KR 10-1026032 [0008]

Claims (16)

Halbleitervorrichtung, umfassend: eine erste leitfähige Halbleiterschicht, die eine erste untere leitfähige Halbleiterschicht und eine erste obere leitfähige Halbleiterschicht umfasst; V-Defekte, die sich durch mindestens einen Teil der ersten oberen leitfähigen Halbleiterschicht erstrecken; eine zweite leitfähige Halbleiterschicht, die über dem ersten leitfähigen Halbleiter aufgebracht ist und die V-Defekte füllt; und eine aktive Schicht, die zwischen der ersten und der zweiten leitfähigen Halbleiterschicht angeordnet ist, wobei sich die V-Defekte durch die aktive Schicht erstrecken, wobei die erste obere leitfähige Halbleiterschicht eine höhere Defektdichte aufweist als die erste untere leitfähige Halbleiterschicht und eine V-Defekt-Erzeugungsschicht umfasst, die Ausgangspunkte der V-Defekte umfasst, wobei die erste obere leitfähige Halbleiterschicht ferner eine Übergitterschicht umfasst, die über der V-Defekt-Erzeugungsschicht aufgebracht ist, und wobei die erste obere leitfähige Halbleiterschicht ferner eine dotierte Niedertemperaturwachstumsschicht, die zwischen der V-Defekt-Erzeugungsschicht und der Übergitterschicht angeordnet ist, umfasst.  A semiconductor device, comprising: a first conductive semiconductor layer comprising a first lower conductive semiconductor layer and a first upper conductive semiconductor layer; V defects extending through at least a portion of the first upper conductive semiconductor layer; a second conductive semiconductor layer deposited over the first conductive semiconductor and filling the V defects; and an active layer disposed between the first and second conductive semiconductor layers, the V-defects extending through the active layer, wherein the first upper conductive semiconductor layer has a higher defect density than the first lower conductive semiconductor layer and includes a V-defect generation layer including V-defect origin points; wherein the first upper conductive semiconductor layer further comprises a superlattice layer deposited over the V-defect generation layer, and wherein the first upper conductive semiconductor layer further comprises a low-temperature doped growth layer disposed between the V-defect generation layer and the superlattice layer. Halbleitervorrichtung nach Anspruch 1, wobei eine Gitterkonstante der Übergitterschicht größer ist als diejenige einer Niedertemperaturwachstumsschicht. A semiconductor device according to claim 1, wherein a lattice constant of the superlattice layer is larger than that of a low-temperature growth layer. Halbleitervorrichtung nach Anspruch 2, wobei die V-Defekt-Erzeugungsschicht und die Übergitterschicht Indium (In) beinhalten und ein In-Gehalt der V-Defekt-Erzeugungsschicht kleiner ist als derjenige der Übergitterschicht. The semiconductor device according to claim 2, wherein the V-defect generation layer and the superlattice layer include indium (In), and an In content of the V-defect generation layer is smaller than that of the superlattice layer. Halbleitervorrichtung nach Anspruch 1, wobei die V-Defekt-Erzeugungsschicht eine undotierte GaN-Schicht beeinhaltet. The semiconductor device according to claim 1, wherein the V-defect generation layer includes an undoped GaN layer. Halbleitervorrichtung, umfassend: eine erste leitfähige Halbleiterschicht, die eine erste untere leitfähige Halbleiterschicht und eine erste obere leitfähige Halbleiterschicht umfasst; V-Defekte, die sich durch mindestens einen Teil der ersten oberen leitfähigen Halbleiterschicht erstrecken; eine zweite leitfähige Halbleiterschicht, die über dem ersten leitfähigen Halbleiter aufgebracht ist und die V-Defekte füllt; und eine aktive Schicht, die zwischen der ersten und der zweiten leitfähigen Halbleiterschicht angeordnet ist, wobei sich die V-Defekte durch die aktive Schicht erstrecken, wobei die erste obere leitfähige Halbleiterschicht eine höhere Defektdichte aufweist als die erste untere leitfähige Halbleiterschicht und eine V-Defekt-Erzeugungsschicht umfasst, die Ausgangspunkte der V-Defekte umfasst, wobei die V-Defekt-Erzeugungsschicht Indium (In) beinhalten, und wobei die V-Defekt-Erzeugungsschicht eine AlInGaN-basierte Nitridhalbleiterschicht und eine AlGaN-basierte Nitridhalbleiterschicht beinhaltet, die abwechselnd gestapelt sind. A semiconductor device, comprising: a first conductive semiconductor layer comprising a first lower conductive semiconductor layer and a first upper conductive semiconductor layer; V defects extending through at least a portion of the first upper conductive semiconductor layer; a second conductive semiconductor layer deposited over the first conductive semiconductor and filling the V defects; and an active layer disposed between the first and second conductive semiconductor layers, the V-defects extending through the active layer, wherein the first upper conductive semiconductor layer has a higher defect density than the first lower conductive semiconductor layer and includes a V-defect generation layer including V-defect origin points; wherein the V-defect generation layer includes indium (In), and wherein the V-defect generation layer includes an AlInGaN-based nitride semiconductor layer and an AlGaN-based nitride semiconductor layer stacked alternately. Halbleitervorrichtung, umfassend: eine erste leitfähige Halbleiterschicht, die eine erste untere leitfähige Halbleiterschicht und eine erste obere leitfähige Halbleiterschicht umfasst; V-Defekte, die sich durch mindestens einen Teil der ersten oberen leitfähigen Halbleiterschicht erstrecken; eine zweite leitfähige Halbleiterschicht, die über dem ersten leitfähigen Halbleiter aufgebracht ist und die V-Defekte füllt; und eine aktive Schicht, die zwischen der ersten und der zweiten leitfähigen Halbleiterschicht angeordnet ist, wobei sich die V-Defekte durch die aktive Schicht erstrecken, eine niedrigkonzentrierte Dotierschicht, die zwischen der V-Defekt-Erzeugungsschicht und der aktiven Schicht angeordnet ist; und eine hochkonzentrierte Sperrschicht, die zwischen der niedrigkonzentrierten Dotierschicht und der aktiven Schicht angeordnet und mit Si dotiert ist, wobei die erste obere leitfähige Halbleiterschicht eine höhere Defektdichte aufweist als die erste untere leitfähige Halbleiterschicht und eine V-Defekt-Erzeugungsschicht umfasst, die Ausgangspunkte der V-Defekte umfasst. A semiconductor device, comprising: a first conductive semiconductor layer comprising a first lower conductive semiconductor layer and a first upper conductive semiconductor layer; V defects extending through at least a portion of the first upper conductive semiconductor layer; a second conductive semiconductor layer deposited over the first conductive semiconductor and filling the V defects; and an active layer disposed between the first and second conductive semiconductor layers, the V-defects extending through the active layer, a low-concentration doping layer disposed between the V-defect generation layer and the active layer; and a high-concentration barrier layer disposed between the low-concentration doping layer and the active layer and doped with Si, wherein the first upper conductive semiconductor layer has a higher defect density than the first lower conductive semiconductor layer and includes a V-defect generation layer including V-defect origin. Halbleitervorrichtung nach Anspruch 6, wobei eine Dotierungskonzentration der niedrigkonzentrierten Dotierschicht kleiner als jene der hochkonzentrierten Sperrschicht und der ersten unteren leitfähigen Halbleiterschicht, um einen Kondensator zu bilden. The semiconductor device according to claim 6, wherein a doping concentration of the low-concentration doping layer is smaller than that of the high-concentration barrier layer and the first lower conductive semiconductor layer to form a capacitor. Halbleitervorrichtung nach Anspruch 6, ferner umfassend: eine niedrigkonzentrierte Übergitterschicht, die zwischen der niedrigkonzentrierten Dotierschicht und der hochkonzentrierten Sperrschicht angeordnet ist. The semiconductor device according to claim 6, further comprising: a low concentration superlattice layer disposed between the low concentration dopant layer and the high concentration barrier layer. Halbleitervorrichtung nach Anspruch 8, wobei eine Dotierungskonzentration der niedrigkonzentrierten Übergitterschicht kleiner gleich jener der niedrigkonzentrierten Dotierschicht ist. A semiconductor device according to claim 8, wherein a doping concentration of the low-concentration superlattice layer is smaller than that of the low-concentration doping layer. Halbleitervorrichtung nach Anspruch 6, wobei die V-Defekte die hochkonzentrierte Sperrschicht queren, so dass die hochkonzentrierte Sperrschicht eine dreidimensionale Form aufweist. The semiconductor device according to claim 6, wherein the V defects traverse the high-concentration barrier layer so that the high-concentration barrier layer has a three-dimensional shape. Halbleitervorrichtung, umfassend: eine erste leitfähige Halbleiterschicht, die eine erste untere leitfähige Halbleiterschicht und eine erste obere leitfähige Halbleiterschicht umfasst; V-Defekte, die sich durch mindestens einen Teil der ersten oberen leitfähigen Halbleiterschicht erstrecken; eine zweite leitfähige Halbleiterschicht, die über dem ersten leitfähigen Halbleiter aufgebracht ist und die V-Defekte füllt; und eine aktive Schicht, die zwischen der ersten und der zweiten leitfähigen Halbleiterschicht angeordnet ist, wobei sich die V-Defekte durch die aktive Schicht erstrecken, und eine hochohmige Füllschicht, die zwischen der aktiven Schicht und der zweiten leitfähigen Halbleiterschicht angeordnet ist und die V-Defekte füllt, wobei die hochohmige Füllschicht eine höhere Defektdichte aufweist als die erste untere leitfähige Halbleiterschicht und eine V-Defekt-Erzeugungsschicht umfasst, die Ausgangspunkte der V-Defekte umfasst. A semiconductor device, comprising: a first conductive semiconductor layer comprising a first lower conductive semiconductor layer and a first upper conductive semiconductor layer; V defects extending through at least a portion of the first upper conductive semiconductor layer; a second conductive semiconductor layer deposited over the first conductive semiconductor and filling the V defects; and an active layer disposed between the first and second conductive semiconductor layers, wherein the V-type defects extend through the active layer, and a high-resistance filler layer disposed between the active layer and the second conductive semiconductor layer, and the V-type. Defects fill, wherein the high-resistance filling layer has a higher defect density than the first lower conductive semiconductor layer and includes a V-defect generation layer comprising starting points of the V-defects. Halbleitervorrichtung nach Anspruch 11, wobei die hochohmige Füllschicht eine undotierte Schicht und eine Dotierschicht beinhaltet, die abwechselnd gestapelt sind, so dass Löcher in die aktive Schicht durch innere Schrägflächen der V-Defekte injiziert werden. The semiconductor device according to claim 11, wherein the high-resistance filling layer includes an undoped layer and a doping layer which are alternately stacked so that holes are injected into the active layer through inner oblique surfaces of the V-defects. Halbleitervorrichtung nach Anspruch 12, wobei die undotierte Schicht eine uAlGaN-Schicht umfasst und die Dotierschicht eine p-Typ-Nitridhalbleiterschicht umfasst. The semiconductor device of claim 12, wherein the undoped layer comprises a uAlGaN layer and the doping layer comprises a p-type nitride semiconductor layer. Halbleitervorrichtung nach Anspruch 12, wobei die undotierte Schicht eine uGaN-Schicht umfasst und die Dotierschicht eine p-Typ-Nitridhalbleiterschicht umfasst. The semiconductor device of claim 12, wherein the undoped layer comprises a uGaN layer and the doping layer comprises a p-type nitride semiconductor layer. Halbleitervorrichtung nach Anspruch 12, wobei die undotierte Schicht und die Dotierschicht abwechselnd gestapelt sind. The semiconductor device according to claim 12, wherein the undoped layer and the doping layer are alternately stacked. Halbleitervorrichtung nach Anspruch 11, ferner umfassend: eine Elektronenblockierschicht, die zwischen der aktiven Schicht und der hochohmigen Füllschicht angeordnet ist und zumindest einen Teil der V-Defekte füllt, wobei die hochohmige Füllschicht den Rest der V-Defekte füllt.  The semiconductor device according to claim 11, further comprising: an electron blocking layer disposed between the active layer and the high resistance fill layer and filling at least a portion of the V defects; wherein the high-resistance filling layer fills the remainder of the V-defects.
DE202014010933.8U 2013-10-28 2014-10-27 Semiconductor device Active DE202014010933U1 (en)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
KR1020130128589A KR102131697B1 (en) 2013-10-28 2013-10-28 Semiconductor device having enhanced esd characteristics and method of fabricating the same
KR10-2013-0128589 2013-10-28
KR20140045933 2014-04-17
KR10-2014-0045933 2014-04-17
KR10-2014-0106024 2014-08-14
KR1020140106024A KR20150120266A (en) 2014-04-17 2014-08-14 Nitride semiconductor device and manufacturing method thereof
KR1020140106025A KR101722694B1 (en) 2014-04-17 2014-08-14 Nitride semiconductor device and manufacturing method thereof
KR10-2014-0106026 2014-08-14
KR10-2014-0106025 2014-08-14
KR1020140106026A KR20150120268A (en) 2014-04-17 2014-08-14 Nitride semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
DE202014010933U1 true DE202014010933U1 (en) 2017-03-02

Family

ID=58405121

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202014010933.8U Active DE202014010933U1 (en) 2013-10-28 2014-10-27 Semiconductor device

Country Status (1)

Country Link
DE (1) DE202014010933U1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256394A (en) * 2021-12-30 2022-03-29 淮安澳洋顺昌光电技术有限公司 Light emitting diode and preparation method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026032B1 (en) 2009-08-31 2011-03-30 삼성전기주식회사 Motor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101026032B1 (en) 2009-08-31 2011-03-30 삼성전기주식회사 Motor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256394A (en) * 2021-12-30 2022-03-29 淮安澳洋顺昌光电技术有限公司 Light emitting diode and preparation method thereof
CN114256394B (en) * 2021-12-30 2023-09-19 淮安澳洋顺昌光电技术有限公司 Light-emitting diode and preparation method thereof

Similar Documents

Publication Publication Date Title
DE102014115599A1 (en) Semiconductor device and method for its production
DE10392313B4 (en) Gallium nitride based devices and manufacturing processes
DE112004001447B4 (en) Nitride semiconductor light emitting device
DE10223797B4 (en) Low-driving light-emitting III-nitride devices and manufacturing method therefor
DE202004021874U1 (en) A light-emitting device using a nitride semiconductor
DE112006001084B4 (en) Light-emitting devices with active layers that extend into open dimples
DE19725578B4 (en) Reduction of crack formation in the material of III-V nitride semiconductor components while maximizing the electrical doping
DE202005021971U1 (en) Light-emitting nitride semiconductor device
DE112012001920B4 (en) Radiation-emitting semiconductor chip with integrated ESD protection
DE102010012711A1 (en) A radiation-emitting semiconductor component and method for producing a radiation-emitting semiconductor component
DE10330629A1 (en) Epitaxial substrate for light-emitting compound semiconductor device, method for its production and light-emitting device
DE112005002133T5 (en) Layer stack structure with N-type Group III nitride semiconductors
DE102015113670A1 (en) Lighting device and method for its production
DE112011101156T5 (en) Light-emitting diode element and light-emitting diode device
DE112014001423T5 (en) Semiconductor structures with InGaN comprehensive active areas, methods for forming such semiconductor structures and light emitting devices formed from such semiconductor structures
DE112020004592T5 (en) laser diode
DE102012215135A1 (en) A nitride semiconductor light emitting device and method of making the same
DE102007019079A1 (en) Optoelectronic semiconductor chip producing method, involves forming epitaxial covering layer that is downstream of semiconductor section, and electrically activating p-doped region of section before or during formation of covering layer
DE112011105316T5 (en) Semiconductor device and method of making the same
DE112014002691B4 (en) Excitation region comprising nanodots (also referred to as "quantum dots") in a matrix crystal grown on Si substrate and made of AlyInxGa1-y-xN crystal (y ≧ 0, x> 0) with zincblende structure (also called "cubic"). and light-emitting device (LED and LD) obtained by using the same
DE102008034299A1 (en) Nitride based light emitting device
KR102071038B1 (en) Nitride semiconductor device and manufacturing method thereof
DE202014010933U1 (en) Semiconductor device
DE10056475B4 (en) GaN-based radiation-emitting semiconductor device with improved p-type conductivity and method for its production
DE102018101558A1 (en) A method of fabricating a nitride compound semiconductor device

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029205000

Ipc: H01L0029060000

R207 Utility model specification
R150 Utility model maintained after payment of first maintenance fee after three years
R151 Utility model maintained after payment of second maintenance fee after six years
R152 Utility model maintained after payment of third maintenance fee after eight years