DE202011003706U1 - Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung - Google Patents

Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung Download PDF

Info

Publication number
DE202011003706U1
DE202011003706U1 DE202011003706U DE202011003706U DE202011003706U1 DE 202011003706 U1 DE202011003706 U1 DE 202011003706U1 DE 202011003706 U DE202011003706 U DE 202011003706U DE 202011003706 U DE202011003706 U DE 202011003706U DE 202011003706 U1 DE202011003706 U1 DE 202011003706U1
Authority
DE
Germany
Prior art keywords
surface mount
mount power
arrangement
heat dissipation
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202011003706U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE202011003706U priority Critical patent/DE202011003706U1/de
Publication of DE202011003706U1 publication Critical patent/DE202011003706U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/642Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Oberflächenmontierbares Leistungsgehäuse für Halbleiterchips und deren Anordnung zur Wärmeableitung gekennzeichnet dadurch, daß das oberflächenmontierbare Leistungsgehäuse unter Nutzung hoch thermisch leitender und elektrisch isolierenden Materialien aus ein oder mehreren Schichten besteht, die intern eine elektrische Verbindung von der Isolationsschicht (1) über eine Verkappungsschicht (2) zur Justageschicht (3) mittels elektrisch leitende Vertikalverbindungen Via XY (X = A...N; Y = 1...m) besitzt und somit die Oberseite der Isolationsschicht (1) mit der Oberseite der Justageschicht (3) elektrisch verbindet und eine elektrische Verbindung (9) zu einer Verdrahtungsebene (8) ermöglicht und zugleich die Isolationsschicht (1) auf der Unterseite einen vollkommen elektrisch isolierten metallischen thermischen Kontakt (4) besitzt, der eutektische Eigenschaften besitzt und somit über einen thermischen Verbindungswerkstoff (10) die thermische Verbindung zum Kühlmedium (11) herstellt.

Description

  • Im Allgemeinen werden optische Halbleiterbauelemente in oberflächenmontierbare (Surface Mount Technology) und durchsteckbar montierbare Bauformen unterschieden.
  • Oberflächenmontierbare optische Bauteile sind nur begrenzt so auslegbar, daß bestimmte thermische Eigenschaften, insbesondere ein sehr niedriger thermischer Widerstand erreichbar wird. Hauptproblem ist die unterschiedliche Konstruktion von Halbleiterchips und deren Spannungsfestigkeit gegenüber der konstruktiven Umgebung. Um diese Einschränkungen zu beachten, müssen zusätzliche Maßnahmen realisiert werden, die je nach Applikation zu einer Erhöhung des sowieso unerwünschten thermischen Widerstandes zwischen Chip und Kühlmedium führen und so eine Begrenzung der gewünschten Eigenschaften, wie Lebensdauer und Arbeitstemperaturbereich, bewirken.
  • Als Aufgabe steht somit die Schaffung eines automatisch oberflächenmontierbaren Leistungsgehäuses, welches konstruktiv gegenüber den als durchsteckbar und derzeitigen als oberflächenmontierbar bezeichneten optischen Bauteilen, die durch Rückseitenkontakte gekennzeichnet sind, eine weitgehende Eliminierung des thermischen Widerstandes führt.
  • Die Aufgabe wird gemäß 1 (1a, 1b) dadurch gelöst, daß das Gehäuse unter Nutzung hoch thermisch leitender aber elektrisch isolierenden Materialien mit einem Wärmeleitwert, der größer als 3 W/mK ist, aus ein oder mehreren Schichten besteht, die eine interne elektrische Verbindung mittels Via in von der Isolationsschicht (1) über eine Verkappungsschicht (2) zur Justageschicht (3) besitzt und somit die Oberseite der Isolationsschicht (1) mit der Oberseite der Justageschicht (3) elektrisch verbindet.
  • Beispiele solcher thermisch leitenden aber elektrisch isolierenden Materialien sind Aluminium basierende Keramiken, passivierte Substrate aus Silizium oder Ga-Verbindungen oder isolierend oxydierte Metalle.
  • Desweiteren besitzt die Isolationsschicht (1) auf der Unterseite einen vollkommen elektrisch isolierten metallischen thermischen Kontakt (4), der eutektische Eigenschaften zu einem thermischen Verbindungswerkstoff (10) besitzt.
  • Die elektrische Verbindung zwischen der Isolationschicht (1) und der Justageschicht (3) erfolgt mittels elektrisch leitende Vertikalverbindungen Via A1...Via An, Via B1...Via Bn, Via C1...Via Cn, Via D1...Via Dn, Via E1...Via En, Via F1...Via Fn, und folgende, wobei die Anzahl der Vertikalverbindungen von der notwendigen Auslegung der Anzahl der Kontakte und deren Stromtragfähigkeit abhängig ist (2).
  • In 2 ist eine Variante mit 8 Kontaktflächen (IAL, IBL, ICL, IDL, IEL, IFL, IGL, IHL) für Halbleiterchips, zum Beispiel Leuchtdiodenchips, auf der Isolationsschicht (1) und 8 Kontaktflächen (IAH, IBH, ICH, IDH, IEH, IFH, IGH, IHH) auf der Justageschicht (3) zur Realisierung des elektrischen Anschlusses dargestellt. In 3 ist die Ausführung des thermischen Kontaktes (4) dargestellt, der abhängig von der Gehäuseausführung geometrisch optimiert und beliebig ausgeführt werden kann.
  • Die beschriebene Gehäuseausführung wird gemäß in 4 dargestellten Form mit einem Kühlmedium (11), welches den der Applikation genügenden thermischen Anforderungen in Materialauswahl und Konstruktion genügen muß und somit den hohen thermischen Ableiteffekt erreicht, mittels einem thermischen Verbindungswerkstoffes (10) mit hohem thermischen Leitwert durch Klebe- und oder eutektischem Verfahren verbunden ist. Die mit eutektischen Verfahren verbundenen Lote ermöglichen die eutektische Verbindung von zum Beispiel Aluminium als Kühlmedium (11) und Kupfer als thermischer Kontakt (4). Der für die Applikation notwendige thermische Leitwert wird bekanntermaßen in Abhängigkeit von der umgesetzten Verlustleistung und dem Arbeitstemperaturbereich bestimmt.
  • Die elektrische Verdrahtung erfolgt durch die Verdrahtungsebene (8), die auf der Rückseite die elektrische Verbindung (9) zu den Kontaktflächen (IAH, IBH, ICH, IDH, IEH, IFH, IGH, IHH) der Gehäuseoberseite mittels klassischer eutektischer Verbindung herstellt. Zugleich kann die Verdrahtungsebene (8) bei entsprechender Festigkeitsausführung, zum Beispiel in Form von Metallkernleiterplatten, zur mechanischen Anpressung des oberflächenmontierbaren Leistungsgehäuses auf den thermischen Verbindungswerkstoff (10) und damit zu deren reproduzierbarer miminaler Schichtdicke und schließlich einem reproduzierbaren thermischen Widerstand zum Kühlmedium (11) hin genutzt werden. Gleichzeitig kann das thermische Ableitvermögen weiter erhöht werden.
  • In 5 ist eine Ausführungsvariante der Verdrahtungsebene (8) dargestellt, auf der das oberflächenmontierbare Leistungsgehäuse aufgesetzt wird. Dabei wird das Bauteil durch die Verdrahtungsebene (8) gesteckt, welches gleichzeitig zur Justage und Unverschiebbarkeit in Bezug auf die Verdrahtungsebene (8) führt.
  • Im Gegensatz zu den aus technologischen Gründen bevorzugten quadatischen oder rechteckigen Ausführung der Gehäuse, auf die diese Konstruktion eines oberflächenmontierbaren Leistungsgehäuses anwendbar ist, wird speziell auf eine runde Bauform orientiert, die erheblich platzsparender als rechteckig ausgeführte Formen ist. Die runde Bauform ist durch eine optimierte technologische 8-eckige Form realisiert worden, welche in 2 im Detail dargestellt ist. Die runde Ausführung ist dadurch erreicht worden, daß die fertigungsbedingten Aussparungen eine oktale Rundform ergeben, bei der sich die Aussparungen zum Mittelpunkt des Leistungsgehäuses hin richten. Die Form und Anzahl der in 2 dargestellten metallisierten Kontaktflächen (IAL, IBL, ICL, IDL, IEL, IFL, IGL, IHL) für die Platzierung und Kontaktierung der Chips sowie die elektrischen Kontaktflächen (IAH, IBH, ICH, IDH, IEH, IFH, IGH, IHH) zur Herstellung der elektrischen Anschlüsse sind in Ihrer Ausführungform und Zuordnung nur Beispiele.

Claims (9)

  1. Oberflächenmontierbares Leistungsgehäuse für Halbleiterchips und deren Anordnung zur Wärmeableitung gekennzeichnet dadurch, daß das oberflächenmontierbare Leistungsgehäuse unter Nutzung hoch thermisch leitender und elektrisch isolierenden Materialien aus ein oder mehreren Schichten besteht, die intern eine elektrische Verbindung von der Isolationsschicht (1) über eine Verkappungsschicht (2) zur Justageschicht (3) mittels elektrisch leitende Vertikalverbindungen Via XY (X = A...N; Y = 1...m) besitzt und somit die Oberseite der Isolationsschicht (1) mit der Oberseite der Justageschicht (3) elektrisch verbindet und eine elektrische Verbindung (9) zu einer Verdrahtungsebene (8) ermöglicht und zugleich die Isolationsschicht (1) auf der Unterseite einen vollkommen elektrisch isolierten metallischen thermischen Kontakt (4) besitzt, der eutektische Eigenschaften besitzt und somit über einen thermischen Verbindungswerkstoff (10) die thermische Verbindung zum Kühlmedium (11) herstellt.
  2. Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung gekennzeichnet dadurch, daß das oberflächenmontierbare Leistungsgehäuse gemäß Anspruch (1) mittels einem thermischen Verbindungswerkstoffes (10) mit hohem thermischen Leitwert durch Pressverfahren, Klebeverfahren und oder eutektische Verfahren mit einem Kühlmedium (11) verbunden ist.
  3. Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung gekennzeichnet dadurch, daß das oberflächenmontierbare Leistungsgehäuse gemäß Anspruch (1) und Anspruch (2) mittels einer beliebig ausgeführten Linse (6) oder einem optischen Deckel (7) oder einem optisch verwendbaren Verguß, welcher innerhalb des Verkappungsraumes (5), verschlossen wird.
  4. Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung gekennzeichnet dadurch, daß das oberflächenmontierbare Leistungsgehäuse gemäß Ansprüche (1) bis (3) auf einer Verdrahtungsebene (8) elektrisch so verbunden ist, daß die Linse (6) oder der optische Deckel (7) oder der optische Verguß (14) durch die Verdrahtungsebene (8) zeigen.
  5. Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung gekennzeichnet dadurch, daß die Isolationsschicht (1). Die Verkappungsschicht (2) und die Justageschicht (3) des oberflächenmontierbare Leistungsgehäuse gemäß Ansprüche (1) bis (4) aus Keramik und oder Metallen und oder aus Silizium besteht.
  6. Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung gekennzeichnet dadurch, daß das oberflächenmontierbare Leistungsgehäuse gemäß Ansprüche (1) bis (5) mittels thermischen Verbindungswerkstoff (10), welcher als lösbares Auftragsmaterial ausgeführt ist, mit dem Kühlmedium (11) verbindet.
  7. Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung gekennzeichnet dadurch, daß das oberflächenmontierbare Leistungsgehäuse gemäß Ansprüche (1) bis (5) mittels thermischen Verbindungswerkstoff (10), welcher als nichtlösbares und zerstörendes Klebematerial ausgeführt ist, mit dem Kühlmedium (11) verbindet.
  8. Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung gekennzeichnet dadurch, daß das oberflächenmontierbare Leistungsgehäuse gemäß Ansprüche (1) bis (5) mittels thermischen Verbindungswerkstoff (10), welcher als durch Wärme lösbares eutektisches Material ausgeführt ist, mit dem Kühlmedium (11) verbindet.
  9. Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung gekennzeichnet dadurch, daß das oberflächenmontierbare Leistungsgehäuse gemäß Anspruch (1) bis Anspruch (8) eine runde Ausführung dadurch erhält, daß die fertigungsbedingten Aussparungen eine oktale Rundform ergeben, bei der sich die Aussparungen zum Mittelpunkt des Leistungsgehäuses hin richten.
DE202011003706U 2011-03-09 2011-03-09 Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung Expired - Lifetime DE202011003706U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE202011003706U DE202011003706U1 (de) 2011-03-09 2011-03-09 Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE202011003706U DE202011003706U1 (de) 2011-03-09 2011-03-09 Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung

Publications (1)

Publication Number Publication Date
DE202011003706U1 true DE202011003706U1 (de) 2011-09-26

Family

ID=44859990

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202011003706U Expired - Lifetime DE202011003706U1 (de) 2011-03-09 2011-03-09 Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung

Country Status (1)

Country Link
DE (1) DE202011003706U1 (de)

Similar Documents

Publication Publication Date Title
CN110491856B (zh) 基板结构和制造方法
EP1772900B1 (de) Herstellungsverfahren einer Anordnung mit Leistungshalbleiterbauelementen, welches einen Schritt Drucksintern beinhaltet
DE102016218968A1 (de) Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls
CN103828038B (zh) 布线基板、电子装置及电子模块
JP2012515266A (ja) 焼結材料、焼結接合部並びに焼結接合部の製造方法
US10806021B2 (en) Packaged microelectronic component mounting using sinter attachment
SG179333A1 (en) Connector assembly and method of manufacture
DE102008031786A1 (de) LED-Modul mit einem Kühlkörper
TW201331995A (zh) 於微細空間內形成功能部分之方法
KR101172709B1 (ko) 엘이디 어레이 기판 및 이의 제조방법
WO2014072256A1 (de) Optoelektronisches halbleiterbauteil
DE102017212233A1 (de) Elektrische Baugruppe und Verfahren zur Herstellung einer elektrischen Baugruppe
DE102014214784A1 (de) Schaltungsträger, elektronische Baugruppe, Verfahren zum Herstellen eines Schaltungsträgers
CN110520986A (zh) 复合陶瓷多层基板、发热元件安装模块以及复合陶瓷多层基板的制造方法
JP2014179416A (ja) 放熱基板の製造方法、及び当該方法によって製造される放熱基板
DE10010461A1 (de) Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik
JPWO2014073039A1 (ja) 発光ダイオード用基板
EP3203514B1 (de) Substrat für leistungsmodul mit ag-unterschicht und leistungsmodul
KR102380037B1 (ko) Ag 하지층이 형성된 파워 모듈용 기판 및 파워 모듈
DE202011003706U1 (de) Oberflächenmontierbaren Leistungsgehäusen für Halbleiterchips und deren Anordnung zur Wärmeableitung
TW201442582A (zh) 在陶瓷基材上製造多平面鍍金屬層的方法
WO2018025911A1 (ja) SiCヒーター
KR100954722B1 (ko) AlN기판의 전극 재료와 AlN기판에 전극을 형성하는방법 및 AlN기판
JP3737072B2 (ja) アルミニウム−炭化珪素質複合体とその製造方法
JP6784574B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
R086 Non-binding declaration of licensing interest
R207 Utility model specification

Effective date: 20111117

R150 Term of protection extended to 6 years
R150 Term of protection extended to 6 years

Effective date: 20140127

R151 Term of protection extended to 8 years
R158 Lapse of ip right after 8 years