DE19952546A1 - Effektivere Bus-Architektur durch Einführung von Schattenregistern als Ergänzung zu einer RAM-Struktur - Google Patents
Effektivere Bus-Architektur durch Einführung von Schattenregistern als Ergänzung zu einer RAM-StrukturInfo
- Publication number
- DE19952546A1 DE19952546A1 DE1999152546 DE19952546A DE19952546A1 DE 19952546 A1 DE19952546 A1 DE 19952546A1 DE 1999152546 DE1999152546 DE 1999152546 DE 19952546 A DE19952546 A DE 19952546A DE 19952546 A1 DE19952546 A1 DE 19952546A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- storage device
- bus system
- storage
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
Die vorliegende Erfindung betrifft eine Datenverarbeitungsvorrichtung mit einer Zentraleinheit (1a), einer Sende- und Empfangsvorrichtung (2), einer ersten Speichervorrichtung (3a), wobei Zentraleinheit (1a) und Sende- und Empfangsvorrichtung (2) Anwender der Speichervorrichtung sind, einem Bussystem (4) und eine zweite Speichervorrichtung (3b), auf die die Anwender (1a, 2) über eine direkte Verbindung zugreifen, wobei die zweite Speichervorrichtung (3b) eine Kopie der Daten eines bestimmten Speicherbereiches der ersten Speichervorrichtung (3a) enthält, und ein in dieser Datenverarbeitungsvorrichtung angewendetes Verfahren zum Zugreifen auf die erste und zweite Speichervorrichtung (3a, 3b).
Description
Die vorliegende Erfindung betrifft eine Datenverarbeitungs
vorrichtung zum Senden, Empfangen, Verarbeiten und Speichern
von Daten, wie sie im Oberbegriff des beigefügten Anspruches
1 beschrieben ist und ein in dieser Datenverarbeitungsvor
richtung angewendetes Verfahren zum Zugreifen auf Speicher
vorrichtungen, wie es im Oberbegriff des beigefügten Anspru
ches 9 beschrieben ist.
Moderne elektronische Systeme werden aufgrund der technolo
gischen Entwicklung immer kleiner. Bedingt durch diese Ent
wicklung werden inzwischen komplette elektronische Systeme
auf einem Baustein (Chip) als sogenannte System-On-Chip-Lö
sung realisiert. Ein Beispiel hierfür ist ein Computersystem
mit einem oder mehreren Prozessoren, mit einer oder mehreren
Speichereinheiten, Ein- und Ausgabevorrichtungen, externen
Schnittstellen und einem Bussystem zur Datenübertragung zwi
schen den einzelnen Komponenten.
Bei derartigen Computersystemen müssen häufig verschieden
artige Komponenten, wie Zentraleinheiten und Ein- und Ausga
bevorrichtungen, auf gemeinsame interne Datenstrukturen bzw.
Speichervorrichtungen zugreifen.
Die Anforderungen der einzelnen Komponenten zum Zugreifen auf
die Speichervorrichtungen können dabei unterschiedlich sein.
So greifen z. B. die Prozessorkerne (Zentraleinheiten) über
ein Bussystem auf die Speichervorrichtungen zu, um Daten zu
lesen bzw. zu schreiben. Die Zugriffe erfolgen dabei über so
genannte Bus-Zyklen, wobei eine Zentraleinheit über das Bus
system einen Zugriff auf eine bestimmte Speicherstelle in der
Speichereinheit absetzt, und beim nächsten Bus-Zyklus als
Antwort den Inhalt dieser Speicherstelle bekommt. Dieses
wahlfreie Zugreifen, d. h. Zugreifen auf eine beliebige Spei
cherstelle der Speichereinheit, erfordert ein sogenanntes
Random Access Memory (RAM).
Manche Komponenten, wie z. B. Hardware zur Ein- und Ausgabe
von Daten, benötigen Daten, die permanent zur Verfügung ste
hen. Diese Daten werden nicht über das Bussystem, sondern
über eine direkte Leitung ausgelesen. Solche Daten werden in
sogenannten Registern abgelegt.
Es gibt auch Daten, die z. B. den Prozessorkernen über das
Bussystem und auch der Hardware direkt und permanent zur Ver
fügung stehen müssen. Beim Stand der Technik werden dazu die
Register auf einem Adreßbereich abgebildet, d. h. der Inhalt
dieser Register steht direkt über eine eigene Verbindung und
indirekt über das Bussystem zur Verfügung, wobei beim indi
rekten Zugriff auf eine bestimmte Speicherstelle (Adresse)
zugegriffen wird, um den Inhalt des Registers auszulesen.
Die Methode, Register auf einen Adreßbereich abzubilden, hat
jedoch den Nachteil, daß ein hoher Gatteraufwand zur Reali
sierung eines Multiplexers erforderlich ist. Der Multiplexer
ist erforderlich, um den Registerinhalt sowohl über das Bus
system als auch über eine direkte Leitung auslesen zu können.
Die Aufgabe der vorliegenden Erfindung ist somit, eine Daten
verarbeitungsvorrichtung gemäß dem Oberbegriff des beigefüg
ten Anspruches 1 und ein in dieser Datenverarbeitungsvorrich
tung angewendetes Verfahren gemäß dem Oberbegriff des beige
fügten Anspruches 9 bereitzustellen, bei denen sowohl ein di
rekter Zugriff auf Register über eine Verbindung als auch ein
gattersparender indirekter Zugriff über das Bussystem auf
eine Speichervorrichtung auf bestimmte Daten ermöglicht wird.
Diese Aufgabe wird durch eine Datenverarbeitungsvorrichtung
mit den Merkmalen des beigefügten Anspruches 1 und ein in
dieser Datenverarbeitungsvorrichtung angewendetes Verfahren
mit den Merkmalen des beigefügten Anspruches 9 gelöst.
Gemäß der vorliegenden Erfindung werden Daten, die sowohl
über das Bussystem als auch über eine direkte Verbindung als
Register verfügbar sein müssen, parallel in der ersten und in
der zweiten Speichervorrichtung abgelegt.
Die erste Speichervorrichtung ist dabei als sogenanntes Ran
dom Access Memory (RAM) ausgebildet, auf die alle Anwender
über das Bussystem einen wahlfreien Zugriff haben, d. h. die
Anwender können auf beliebige Speicherstellen (Adressen) zu
greifen.
Die zweite Speichervorrichtung ist ein Register, auf das ein
oder mehrere Anwender einen direkten Lesezugriff haben.
Durch die erfindungsgemäße, parallele Abspeicherung der Daten
stehen die Daten sowohl über das Bussystem als auch als per
manente Signale zur Verfügung. Das ist insbesondere für An
wender, wie z. B. Zentraleinheiten, von Bedeutung, die nur
über das Bussystem auf Daten zugreifen können.
Die erfindungsgemäße parallele Abspeicherung der Daten hat
gegenüber der Lösung, in der die entsprechenden Daten nur in
Registern abgelegt werden, den Vorteil, daß der Aufwand zur
Realisierung wesentlich geringer ist. Bei der reinen Regi
sterlösung werden aufwendige Multiplexer benötigt, die die
Daten des Registers sowohl direkt als auch über einen Adreß
bereich zur Verfügung stellen.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Un
teransprüchen 2 bis 8 und 10 bis 12 wiedergegeben.
Der Zugriff auf die erste und zweite Speichervorrichtung wird
vorteilhafterweise durch eine Zugriffssteuerung gesteuert,
die sich zwischen dem Bussystem und den beiden Speichervor
richtungen befindet.
Die Zugriffssteuerung hat u. a. die Aufgabe, die Schreibzu
griffe auf die erste und die zweite Speichervorrichtung zu
organisieren. Die Zugriffssteuerung erkennt anhand der
Adresse, unter denen die Daten abgespeichert werden, ob es
sich um Daten handelt, die sowohl über das Bussystem als auch
permanent über eine eigene Verbindung verfügbar sein müssen.
Ist das der Fall, dann werden die Daten in eine bestimmte
Speicherstelle (Adresse) der ersten Speichervorrichtung und
parallel dazu in die zweite Speichervorrichtung geschrieben.
Gemäß der vorliegenden Erfindung können die Daten, die über
das Bussystem und direkt verfügbar sind, nur über das Bus
system in die Speichervorrichtung geschrieben werden, da die
Zugriffsvorrichtung entscheidet, ob es sich um entsprechende
Daten handelt. Lesezugriffe können dementsprechend sowohl
über das Bussystem als auch über eine direkte Verbindung er
folgen.
Die vorliegende Erfindung kommt vorteilhafterweise in Daten
verarbeitungsvorrichtungen zum Einsatz, die als System-On-
Chip-Lösung realisiert sind. Dabei sind auf einem Baustein
typischerweise mehrere Anwender, wie in Zentraleinheiten
(Prozessorkerne) oder Hardwarekomponenten zum Senden und Emp
fangen von Daten, eine interne und eine oder mehrere externe
Speichereinheiten und ein Bussystem vorhanden sein. Die in
terne Speichereinheit besteht dabei aus der ersten und der
erfindungsgemäßen zweiten Speichervorrichtung.
Die vorliegende Erfindung wird nachfolgend anhand von bevor
zugten Ausführungsbeispielen unter Bezug auf die beigefügten
Zeichnungen näher erläutert, in denen zeigen:
Fig. 1 ein Anwendungsbeispiel der vorliegenden Erfindung,
Fig. 2 im Detail den Zugriff auf die erste und die zweite
Speichervorrichtung.
Fig. 1 zeigt die Anwendung der erfindungsgemäßen zweiten
Speichervorrichtung 3b, dem sogenannte Schattenregister, in
einem Baustein 6 der Firma Siemens AG, dem Protokoll-Copro
zessor ATM300.
Der ATM300-Baustein 6 wird in Vermittlungsknoten von Sprach-
und Datenübertragungsnetzen eingesetzt und dient zum Zerlegen
und Zusammensetzen von Daten. Der Baustein 6 bietet eine Pro
tokollunterstützung an, d. h. die Daten können in der Abhän
gigkeit von ihren Parametern verarbeitet werden.
Wie in Fig. 1 zu sehen ist, greifen mehrere Zentraleinheiten
(Prozessorkerne) 1a. . .1c und die Sende- und Empfangsvorrich
tung 2 über das Bussystem 4 auf die Speichereinheiten 5a. . .5c
zu.
Alle Verbindungen zwischen den Bausteinen sind bidirektional,
d. h. die Daten können in beide Richtungen übertragen werden.
Die Pfeile zeigen dabei die Master/Slave-Beziehung zwischen
den einzelnen Komponenten an, z. B. zwischen den Zentralein
heiten 1a. . .1c (hier: Master) und dem Bussystem (hier:
Slave). Die Ablaufkontrolle liegt in dem Fall bei der ent
sprechenden Zentraleinheit 1a. . .1c, die das Bussystem 4 ver
wendet, um auf eine Speichereinheit 5a. . .5c zuzugreifen.
Die Daten der Anwender 1a. . .1c, 2 werden, je nach Anwendungs
zweck, auf verschiedene Speichereinheiten 5a. . .5c aufgeteilt,
wobei sich die Speichereinheiten 5a. . .5c hinsichtlich Spei
cherkapazität und Verarbeitungsgeschwindigkeit unterscheiden.
So werden z. B. Daten, die in Echtzeit verarbeitet werden
müssen, in der ersten Speichereinheit 5a gespeichert, die
sich auf dem Baustein 6 befindet.
Diese Speichereinheit 5a hat dadurch, daß sie sich direkt auf
dem Baustein 6 befindet, sehr kurze Zugriffszeiten, d. h. sie
ist sehr schnell. Jedoch ist dadurch auch die Speicherkapa
zität relativ klein.
Deshalb werden größere Datenmengen, die eine weniger hohe
Verarbeitungsgeschwindigkeit benötigen, in der Speicherein
heit 5b, die sich außerhalb des Bausteines 6 befindet, abge
speichert. Zum Anschluß der Speichereinheit 5b ist auf dem
Baustein 6 eine Speicherschnittstelle 7 vorhanden.
Im weiteren wird von dem Baustein 6 eine sogenannte Ma
ster/Slave-Schnittstelle 8 (z. B. PCI-Interface, Peripheral
Component Interconnect) unterstützt. Das bedeutet, daß über
diese Schnittstelle 8 sowohl Anwender (z. B. ein Mikropro
zessor 9) auf den Baustein 6 zugreifen, als auch Ressourcen
(z. B. eine weitere Speichereinheit 5c) angesprochen werden
können. Das ist dann sinnvoll, wenn gemeinsame Daten für
Hardware und Software zur Verfügung gestellt werden müssen,
die dann z. B. auf einem zentralen Arbeitsspeicher
(d. h. Speichereinheit 5c an externer Schnittstelle 8, über
die sowohl der ATM300-Baustein 6 als auch ein Mikroprozessor
9 zugreifen) abgelegt werden.
Über die Schnittstelle 8 kann der Baustein 6 z. B. auch auf
einem Mikroprozessorsystem mit einem zentralen Arbeitsspei
cher 5c, einer Zugriffssteuerung 10 und einer Zentraleinheit
9 zugreifen. So kann z. B. beim Einschalten des gesamten Sy
stems ein Betriebssystem oder andere Software in den Baustein
6 geladen werden.
Die erfindungsgemäße zweite Speichervorrichtung 3b (sogenann
tes Schattenregister) ist in dem gezeigten Ausführungsbei
spiel ein Teil der Speichereinheit 5a.
Die Hardware 2 zum Senden und Empfangen von Daten kann dabei
direkt auf den Inhalt der zweiten Speichervorrichtung 3b zu
greifen.
Da sich jedoch erfindungsgemäß die Daten, die in der zweiten
Speichervorrichtung 3b enthalten sind, auch in einem Spei
cherbereich der ersten Speichervorrichtung 3a befinden, kön
nen auch Anwender, die keinen direkten Zugriff auf die zweite
Speichervorrichtung 3b haben, auf die entsprechenden Daten
zugreifen.
Fig. 2 zeigt die Anwendung der Schattenregister im Bau
stein 6 ATM300.
In der internen Speichereinheit 5a, der sogenannten Common
Data Area, kommen drei Arten von Speichern zum Einsatz:
Die erste Speichervorrichtung 3a ist eine Speichervorrichtung mit wahlfreiem Zugriff (Random Access Memory), deren Inhalt nur über das Bussystem 4 ausgelesen werden kann.
Die erste Speichervorrichtung 3a ist eine Speichervorrichtung mit wahlfreiem Zugriff (Random Access Memory), deren Inhalt nur über das Bussystem 4 ausgelesen werden kann.
Die zweite Speichervorrichtung 3b ist das erfindungsgemäße
Schattenregister, dessen Einträge ebenfalls in einem bestimm
ten Speicherbereich der ersten Speichervorrichtung 3a vorhan
den sind. Die entsprechenden Daten können somit sowohl von
jedem Anwender 1a. . .1c, 2 über das Bussystem 4 als auch von
der Hardware 2 direkt als permanente Signale ausgelesen wer
den.
Daneben gibt es auch noch eine dritte Speichervorrichtung 3c,
die eine Speichervorrichtung mit reinen Registereinträgen
ist. Diese Register sind in Ausnahmefällen notwendig, wenn
Register verzögerungsfrei von der Hardware gepflegt werden
müssen (z. B. Zeitangaben); in diese Register kann, im Gegen
satz zum erfindungsgemäßen Schattenregister, ein Anwender
über die direkte Verbindung auch Daten schreiben. Die Daten
dieser dritten Speichervorrichtung 3c sind aber auch über das
Bussystem 4 lesbar, jedoch ist hierfür der schon beschriebene
Multiplexer notwendig. Durch die Schattenregister wird der
Aufwand für diesen Multiplexer jedoch deutlich reduziert.
Der gesamte Datenbereich, d. h. die Daten der ersten, zweiten
und dritten Speichervorrichtung, werden auf einem bestimmten
Adreßbereich abgebildet. In dem gezeigten Beispiel ist die
Zugriffssteuerung Bestandteil des Bussystems 4, somit wird
der gesamte Adreßbereich vom Bussystem 4 verwaltet. Die An
wender 1a. . .1c, 2 können auf diese Weise auf alle Daten der
Speichereinheit 5a über das Bussystem 4 zugreifen, ohne die
Aufteilung des Speicherbereiches kennen zu müssen.
Die eigentliche Datenerhaltung wird in der ersten Speicher
vorrichtung 3a durchgeführt. Über das Bussystem 4 werden ge
nerell diese Einträge ausgelesen. Dadurch ergibt sich eine
klare und überschaubare Anordnung der Datenstrukturen.
Schreibzugriffe erfolgen grundsätzlich auf die erste Spei
chervorrichtung 3a und parallel dazu auf die dazu assoziierte
zweite Speichervorrichtung 3b. Die Organisation dieser
Schreibzugriffe wird von der Zugriffsvorrichtung des Bussy
stems 4 vorgenommen.
Claims (12)
1. Datenverarbeitungsvorrichtung zum Senden, Empfangen, Ver
arbeiten und Speichern von Daten mit
einer Zentraleinheit (1a) zum Verarbeiten der Daten, einer Sende- und Empfangsvorrichtung (2) zum Senden und Emp fangen von Daten,
einer ersten Speichervorrichtung (3a) zum Speichern von Da ten, wobei Zentraleinheit (1a) und Sende- und Empfangsvor richtung (2) Anwender der Speichervorrichtung sind, und
einem Bussystem (4) zur Datenübertragung zwischen den Anwen dern (1a, 2) und der Speichervorrichtung (3a), wobei die An wender zum Lesen und Schreiben von Daten über das Bussystem (4) auf die erste Speichervorrichtung zugreifen,
gekennzeichnet durch eine zweite Speichervorrichtung (3b), auf die die Anwender (1a, 2) über eine direkte Verbindung zugreifen, wobei die zweite Speichervorrichtung (3b) eine Kopie der Daten eines bestimmten Speicherbereiches der ersten Speichervorrichtung (3a) enthält.
einer Zentraleinheit (1a) zum Verarbeiten der Daten, einer Sende- und Empfangsvorrichtung (2) zum Senden und Emp fangen von Daten,
einer ersten Speichervorrichtung (3a) zum Speichern von Da ten, wobei Zentraleinheit (1a) und Sende- und Empfangsvor richtung (2) Anwender der Speichervorrichtung sind, und
einem Bussystem (4) zur Datenübertragung zwischen den Anwen dern (1a, 2) und der Speichervorrichtung (3a), wobei die An wender zum Lesen und Schreiben von Daten über das Bussystem (4) auf die erste Speichervorrichtung zugreifen,
gekennzeichnet durch eine zweite Speichervorrichtung (3b), auf die die Anwender (1a, 2) über eine direkte Verbindung zugreifen, wobei die zweite Speichervorrichtung (3b) eine Kopie der Daten eines bestimmten Speicherbereiches der ersten Speichervorrichtung (3a) enthält.
2. Datenverarbeitungsvorrichtung gemäß Anspruch 1,
gekennzeichnet durch
eine Zugriffssteuerung, die den Speicherzugriff auf die erste
und zweite Speichervorrichtung (3a, 3b) steuert, indem sie
bestimmte Daten, die sowohl über die direkte Verbindung als
auch über das Bussystem (4) verfügbar sein müssen, in einen
bestimmten Speicherbereich der ersten Speichervorrichtung
(3a) und parallel dazu in die zweite Speichervorrichtung (3b)
schreibt.
3. Datenverarbeitungsvorrichtung gemäß Anspruch 2,
dadurch gekennzeichnet,
daß sich die Zugriffsvorrichtung zwischen Bussystem (4) und
erster und zweiter Speichervorrichtung (3a, 3b) befindet.
4. Datenverarbeitungsvorrichtung gemäß Anspruch 2,
dadurch gekennzeichnet,
daß die Zugriffsvorrichtung Bestandteil des Bussystems (4)
ist.
5. Datenverarbeitungsvorrichtung gemäß einem der Ansprüche 1
bis 4,
dadurch gekennzeichnet,
daß Daten nur über das Bussystem (4) in die zweite Speicher
vorrichtung (3b) geschrieben werden.
6. Datenverarbeitungsvorrichtung gemäß einem der Ansprüche 1
bis 5,
dadurch gekennzeichnet,
daß Daten, die in dem bestimmten Bereich der ersten Speicher
vorrichtung (3a) abgelegt sind, sowohl von allen Anwendern
(1a, 2) über das Bussystem (4) als auch direkt von einem oder
mehreren Anwendern (1a, 2) aus der zweiten Speichervorrich
tung (3b) ausgelesen werden können.
7. Datenverarbeitungsvorrichtung gemäß einem der Ansprüche 1
bis 6,
dadurch gekennzeichnet,
daß die erste und zweite Speichervorrichtung (3a, 3b) Be
standteil einer Speichereinheit (5a) ist.
8. Datenverarbeitungsvorrichtung gemäß einem der Ansprüche 1
bis 7,
dadurch gekennzeichnet,
daß sie auf einem Baustein (6) als System-On-Chip-Lösung mit
einer internen und einer oder mehreren externen Speicherein
heiten (5a. . .5c) realisiert wird, wobei die erste und die
zweite Speichervorrichtung (3a, 3b) Bestandteil der internen
Speichereinheit (5a) sind.
9. Verfahren zum Zugreifen auf Speichervorrichtungen in einer
Datenverarbeitungsvorrichtung mit
einer Zentraleinheit (1a) zum Verarbeiten von Daten, einer Sende- und Empfangsvorrichtung (2) zum Senden und Emp fangen von Daten,
einer ersten Speichervorrichtung (3a) zum Speichern von Da ten, wobei Zentraleinheit (1a) und Sende- und Empfangsvor richtung (2) Anwender der Speichervorrichtung (3a) sind, und
einem Bussystem (4) zur Datenübertragung zwischen den Anwen dern (1a, 2) und der Speichervorrichtung (3a), wobei die An wender (1a, 2) zum Lesen und Schreiben von Daten über das Bussystem (4) auf die erste Speichervorrichtung zugreifen,
dadurch gekennzeichnet, daß eine Kopie von Daten, die in einen bestimmten Speicherbe reich der ersten Speichervorrichtung (3a) geschrieben werden, in eine zweite Speichervorrichtung (3b) geschrieben werden, wobei Anwender (1a, 2) über eine direkte Verbindung auf die zweite Speichervorrichtung (3b) zugreifen.
einer Zentraleinheit (1a) zum Verarbeiten von Daten, einer Sende- und Empfangsvorrichtung (2) zum Senden und Emp fangen von Daten,
einer ersten Speichervorrichtung (3a) zum Speichern von Da ten, wobei Zentraleinheit (1a) und Sende- und Empfangsvor richtung (2) Anwender der Speichervorrichtung (3a) sind, und
einem Bussystem (4) zur Datenübertragung zwischen den Anwen dern (1a, 2) und der Speichervorrichtung (3a), wobei die An wender (1a, 2) zum Lesen und Schreiben von Daten über das Bussystem (4) auf die erste Speichervorrichtung zugreifen,
dadurch gekennzeichnet, daß eine Kopie von Daten, die in einen bestimmten Speicherbe reich der ersten Speichervorrichtung (3a) geschrieben werden, in eine zweite Speichervorrichtung (3b) geschrieben werden, wobei Anwender (1a, 2) über eine direkte Verbindung auf die zweite Speichervorrichtung (3b) zugreifen.
10. Verfahren gemäß Anspruch 9,
dadurch gekennzeichnet,
daß bestimmte Daten, die sowohl über eine direkte Verbindung
als auch über das Bussystem (4) verfügbar sein müssen, durch
eine Zugriffssteuerung in einen bestimmten Speicherbereich
der ersten Speichervorrichtung (3a) und parallel dazu in die
zweite Speichervorrichtung (3b) geschrieben werden.
11. Verfahren gemäß Anspruch 9 oder 10,
dadurch gekennzeichnet,
daß Daten nur über das Bussystem (4) in die zweite Speicher
vorrichtung (4) geschrieben werden.
12. Verfahren gemäß Anspruch 9, 10 oder 11,
dadurch gekennzeichnet,
daß Daten, die in dem bestimmten Bereich der ersten Speicher
vorrichtung (3a) abgelegt sind, sowohl von allen Anwendern
(1a, 2) über das Bussystem (4) als auch direkt von einem oder
mehreren Anwendern (1a, 2) aus der zweiten Speichervorrich
tung (3b) ausgelesen werden können.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999152546 DE19952546A1 (de) | 1999-11-02 | 1999-11-02 | Effektivere Bus-Architektur durch Einführung von Schattenregistern als Ergänzung zu einer RAM-Struktur |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999152546 DE19952546A1 (de) | 1999-11-02 | 1999-11-02 | Effektivere Bus-Architektur durch Einführung von Schattenregistern als Ergänzung zu einer RAM-Struktur |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19952546A1 true DE19952546A1 (de) | 2001-05-10 |
Family
ID=7927567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1999152546 Ceased DE19952546A1 (de) | 1999-11-02 | 1999-11-02 | Effektivere Bus-Architektur durch Einführung von Schattenregistern als Ergänzung zu einer RAM-Struktur |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19952546A1 (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4114545C2 (de) * | 1991-05-04 | 1997-04-03 | Heidelberger Druckmasch Ag | Schaltungsanordnung für einen Mikrocomputer |
-
1999
- 1999-11-02 DE DE1999152546 patent/DE19952546A1/de not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4114545C2 (de) * | 1991-05-04 | 1997-04-03 | Heidelberger Druckmasch Ag | Schaltungsanordnung für einen Mikrocomputer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2716051C2 (de) | Datenverarbeitungsanlage mit einem oder mehreren Prozessoren mit mindestem einem Ein-/Ausgabekanal mit mehreren Unterkanälen und mit einer Speicheranordnung, bei der zum Speicherzugriff Schlüssel verwendet werden | |
DE69839374T2 (de) | Multitorspeicher verwendende intelligente datenbusschnittstelle | |
DE60207177T2 (de) | System, welches zwei oder mehr Paketschnittstellen, einen Schalter, einen gemeinsamen Paket-DMA (Direct Memory Access)-Schaltkreis sowie einen L2 (Level 2) Cache aufweist | |
DE60026539T2 (de) | Ein-/ausgabeadressübersetzung in einer brücke in unmittelbarer nähe eines lokalen ein-/ausgabebuses | |
DE102004009497B3 (de) | Chipintegriertes Mehrprozessorsystem und Verfahren zur Kommunikation zwischen mehreren Prozessoren eines chipintegrierten Mehrprozessorsystems | |
DE69629140T2 (de) | Cachefähigkeitsattribut für virtuelle Adressen in Cachespeichern mit sowohl virtuellen als auch physikalischem Index | |
DE69432245T2 (de) | Mikrorechner mit Speicherleseschutz | |
DE112008001679T5 (de) | Cache-Speicher mit konfigurierbarer Assoziativität | |
DE4132833A1 (de) | Hierarchischer schaltungsintegrierter cache-speicher | |
DE2921419A1 (de) | Schaltungsanordnung und verfahren zur uebertragung digitaler information zwischen wenigstens einer ersten und einer zweiten sammelleitung | |
DE102006035870A1 (de) | Halbleiterspeicher mit gemeinsam genutzter Schnittstelle | |
DE69822364T2 (de) | Aufspürung von heissen Stellen in einer Maschine mit nichtuniformen Speicherzugriffen | |
DE69816714T2 (de) | Instrumentationsanordnung für eine Maschine mit nichtuniformen Speicherzugriffen | |
DE3502147A1 (de) | Datenverarbeitungssystem mit verbesserter pufferspeichersteuerung | |
DE112005000996T5 (de) | Mechanismus zum Annullieren von Dateneinträgen eines Umsetzungspuffers in einem Mehrprozessorsystem | |
DE1801620A1 (de) | Verfahren und Anordnung zur Adressierung eines Speichers in einer Datenverarbeitungsanlage | |
DE3911721A1 (de) | Schaltung zur verzoegerten freigabe eines schreibvorganges in einen vorratsspeicher fuer ein zweifachbus-mikrocomputersystem | |
DE60130300T2 (de) | Bus, der auf einer Flanke eines Taktsignals abtastet und auf der anderen Flanke treibt | |
DE3919802A1 (de) | Speicherbaustein mit vektorprozessoren und einem skalarprozessor | |
DE3410497A1 (de) | Rechneranordnung | |
EP0667015B1 (de) | Anordnung mit mehreren aktiven und passiven busteilnehmern | |
DE4135031A1 (de) | Eingabe/ausgabeeinrichtungen | |
DE60122968T2 (de) | Rekonfigurierbare Speicherabbildung für ein System auf einem Chip | |
DE19952546A1 (de) | Effektivere Bus-Architektur durch Einführung von Schattenregistern als Ergänzung zu einer RAM-Struktur | |
DE10306285A1 (de) | Mikrocomputersystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |