DE19948570C2 - Anordnung zur Verdrahtung von Leiterbahnen - Google Patents
Anordnung zur Verdrahtung von LeiterbahnenInfo
- Publication number
- DE19948570C2 DE19948570C2 DE19948570A DE19948570A DE19948570C2 DE 19948570 C2 DE19948570 C2 DE 19948570C2 DE 19948570 A DE19948570 A DE 19948570A DE 19948570 A DE19948570 A DE 19948570A DE 19948570 C2 DE19948570 C2 DE 19948570C2
- Authority
- DE
- Germany
- Prior art keywords
- phase
- conductor tracks
- conductor
- conductor track
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Die Erfindung betrifft eine Anordnung zur Verdrahtung von Leiterbahnen, die unter Verwendung von Phasenmasken mit alternierenden Phasen erzeugt sind. Zur Vermeidung eines Phasenkonfliktes wird die Verbindung zwischen zwei Leiterbahnen mit unterschiedlicher Phase, wie beispielsweise im Bereich eines Bitleitung-Twists, in eine tiefer gelegene Ebene durch einen Verbindungskontakt (7) verlegt.
Description
Die vorliegende Erfindung betrifft eine Anordnung zur Ver
drahtung von Leiterbahnen, die unter Verwendung von Phasen
masken mit alternierenden Phasen auf einer vorgegebenen Me
tallisierungsebene derart erzeugt sind, daß eine mit einer
Phasenmaske einer ersten Phase erzeugte erste Leiterbahn an
eine mit einer Phasenmaske einer zweiten, zur ersten Phase
entgegengesetzten zweiten Phase erzeugte zweite Leiterbahn
angrenzt, so daß an der Verbindungsstelle zwischen der ersten
und der zweiten Leiterbahn eine Unstetigkeit in der aus der
ersten und der zweiten Leiterbahn gebildeten Verdrahtung her
vorrufbar ist.
Phasenmasken werden bekanntlich zur hochfeinen Strukturierung
von Leiterbahnen eingesetzt und verwenden zur Belichtung po
larisiertes Licht, das für benachbarte Leiterbahnen in seiner
Phase um beispielsweise 180° versetzt ist. So wird beispiels
weise für die Strukturierung einer ersten Leiterbahn Licht
mit dem Polarisationswinkel 0° herangezogen, während für eine
zu dieser ersten Leiterbahn benachbarte Leiterbahn Licht mit
dem Polarisationswinkel 180° verwendet wird. Durch diese al
ternierenden Phasen, die einen Phasenversatz zueinander ha
ben, ist es möglich, Strukturierungen mit weitgehend senk
rechten Seitenwänden zu erzeugen und insbesondere "Verwa
schungen" an den Seitenwänden zu verhindern. Der Phasenver
satz wird durch eine Maskenanordnung realisiert, die für be
nachbarte Linien bzw. Leiterbahnen unterschiedliche Phasen
drehungen bei dem einstrahlenden kohärenten Licht verursacht.
Aus EP 535 229 A1 ist die Verwendung von Phasenmasken in der
Fotolithografie bekannt. Diese Phasenmasken bestehen aus
einem auf einem lichtdurchlässigen Substrat vorgesehenen
Muster aus lichtsperrendem Material und aus Phasenschiebern,
die in Zwischenräumen zwischem dem lichtsperrenden Material
gelegen sind.
Die Verwendung von Phasenmasken ist solange unproblematisch,
als nicht Leiterbahnen, die durch Belichtung mit Licht unter
schiedlicher Phase strukturiert sind, aneinander stoßen bzw.
grenzen. Dies gilt nicht, wenn die Leiterbahnen aneinander
stoßen: Zur Realisierung einer Phasendrehung wird die Phasenmaske
in unterschiedlichen Phasenbereichen unterschiedlich
tief geätzt: die verbleibende unterschiedliche Glasrestdicke
der Phasenmaske verursacht dann den Phasenversatz bzw. die
Phasendrehung. Wenn nun zwei Linien, die aufgrund ihrer Nach
barschaft unterschiedliche Phasen aufweisen, aneinandersto
ßen, so kommt es an einer solchen Stelle zu einem Phasen
sprung bzw. Phasenkonflikt. Die dabei aneinander angrenzenden
Belichtungsbereiche unterschiedlicher Polarität erzeugen an
ihrem Übergang eine destruktive Interferenz. Dadurch bildet
sich ein unbelichteter Bereich an der Stoßstelle aus. Dies
führt zu Leiterbahnabrissen, die die Chipfunktion der mit den
Leiterbahnen realisierten Schaltung zerstören.
Ein Beispiel hierfür ist in Fig. 6 dargestellt, welche eine
Draufsicht auf eine Anordnung mit Leiterbahnen 1, 2, 2', 3,
3' und 4 auf einem Halbleiterkörper 5 zeigt. Die Leiterbahnen
1 und 4 sind hier durchgehend gestaltet, während die Leiter
bahn 2 mit der Leiterbahn 3' einen "twist" (Verdrillung) bil
det und die Leiterbahnen 2' und 3 in einer anderen, nicht ge
zeigten Ebene miteinander verbunden sein können. Bei einer
Phasenmaske werden, wie oben erläutert wurde, benachbarte
Leiterbahnen bekanntlich durch Strukturierung mittels Belich
tung mit Licht von alternierend abwechselnden Phasen gebil
det. Das heißt, die Leiterbahnen 1, 3 und 3' sind durch Be
lichtung mit Licht mit der Phase 0° strukturiert, während die
Leiterbahnen 2, 2' und 4 durch Belichtung mit Licht der Phase
180° strukturiert sind. An dem "Twist" oder in einem Bereich
der Kreuzung von Leiterbahnen tritt dann aber ein Phasenkon
flikt auf, wie dies durch eine Strichlinie 6 angedeutet ist.
Solche Phasenkonflikte sind äußerst unerwünscht und sollten
so weit als möglich vermieden werden.
Um Phasenkonflikte auszuschließen, wird bisher daran gedacht,
sogenannte "Mehrphasenmasken" einzusetzen, die bisher aber
noch nicht wirtschaftlich herstellbar sind. Daher wird in der
Praxis ein anderer Weg gewählt, bei dem die Verbindung zwi
schen der Leiterbahn 2 und der Leiterbahn 3' in eine weitere
Lithographieebene abgesenkt oder angehoben wird. Ein derarti
ges Vorgehen ist aber relativ aufwendig, da für diese weitere
Lithographieebene eine zusätzliche Belichtung vorgenommen
werden muß, was den Strukturierungsprozeß für die Leiterbah
nen nicht unerheblich verteuert.
Weitere Lösungen der oben aufgezeigten Problematik sind bis
her nicht bekannt geworden.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Anord
nung zur Verdrahtung von Leiterbahnen unter Verwendung von
Phasenmasken anzugeben, bei der Phasenkonflikte auf einfache
Weise zu vermeiden sind.
Diese Aufgabe wird bei einer Anordnung der eingangs genannten
Art erfindungsgemäß dadurch gelöst, daß die Verbindung zwi
schen der ersten Leiterbahn und der zweiten Leiterbahn durch
einen unterhalb oder oberhalb der vorgegebenen Metallisie
rungsebene eingebrachte Verbindungskontakt erfolgt. Bei die
sem Verbindungskontakt kann es sich beispielsweise um dotier
tes polykristallines Silizium handeln, das im Bereich des
Phasenkonfliktes mittels einer vorangehenden, ohnehin verwen
deten Maske aufgetragen wird und so später die Verbindung
zwischen der ersten und der zweiten Leiterbahn herstellt. In
vorteilhafter Weise kann auch der Bereich zwischen der ersten
und der zweiten Leiterbahn zusätzlich noch mit Metall gefüllt
werden.
Die Erfindung beschreitet damit einen vom bisherigen Stand
der Technik vollkommen abweichenden Weg: anstelle der übli
chen Doppelbelichtung mittels einer zusätzlichen Lithogra
phieebene wird die Verbindung im Bereich des Phasenkonfliktes
zwischen der ersten und der zweiten Leiterbahn auf eine ande
re, schon vorhandene Maske verlagert, so daß der Phasenkon
flikt bzw. dessen Problematik vollständig beseitigt sind. Es
wird also eine geeignete Struktur in der Form des Verbin
dungskontakts beispielsweise bei Kreuzungen zuvor mittels einer
ohnehin vorhandenen Maske aufgetragen. Sodann können über
diesen Verbindungskontakt Leiterbahnen, die durch Belichtung
mit Licht unterschiedlicher Phase strukturiert sind, ohne
weiteres miteinander verbunden werden.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 eine Draufsicht auf die erfindungsgemäße Anord
nung,
Fig. 2 bis 5 schematische Schnittdarstellungen zur Erläute
rung verschiedener Gestaltungsmöglichkeiten für
die Verbindungsstelle zwischen einer ersten Lei
terbahn und einer zweiten Leiterbahn und
Fig. 6 eine Draufsicht auf eine bestehende Anordnung zur
Verdrahtung von Leiterbahnen.
Die Fig. 6 ist bereits eingangs erläutert worden. In den Fig.
1 bis 5 werden für einander entsprechende Bauteile die glei
chen Bezugszeichen wie in Fig. 5 verwendet.
In Fig. 1 sind Leiterbahnen 1, 2, 2', 3, 3' und 4 auf einem
Halbleiterkörper 5 gezeigt, wobei die Leiterbahnen 1, 3 und
3' - wie in dem herkömmlichen Beispiel von Fig. 5 - durch Be
lichtung mit Licht mit 0° und die Leiterbahnen 2, 2' und 4
- ebenfalls wie bei der Anordnung von Fig. 6 - durch Belich
tung mit Licht mit 180° strukturiert sind. Ein Phasenkon
flikt, wie er an der durch die Strichlinie 6 in Fig. 6 ange
deuteten Verbindungsstelle zwischen den Leiterbahnen 2 und 3'
normalerweise auftreten würde, wird erfindungsgemäß dadurch
vermieden, daß die Leiterbahnen 2 und 3' hier durch einen
Verbindungskontakt 7 miteinander verbunden sind, welcher be
reits in einen Bereich unterhalb der durch die Leiterbahnen
1, 2, 2', 3, 3' und 4 gebildeten Metallisierungsebene einge
bracht wurde.
Die Fig. 2 bis 5 veranschaulichen verschiedene Realisierungs
möglichkeiten für diesen Verbindungskontakt 7. Dieser kann
nämlich, wie in Fig. 2 dargestellt ist, aus polykristallinem
Silizium bestehen, das auf dem Halbleiterkörper 5 aus Silizi
um in eine Siliziumdioxidschicht 8 eingebettet ist und so für
eine elektrische Verbindung zwischen den Leiterbahnen 2 und
3' sorgt. Eine andere Variante ist in Fig. 3 dargestellt, in
welcher der Bereich zwischen den Leiterbahnen 2, 3' zusätz
lich durch Metall 7', beispielsweise Aluminium oder Wolfram
oder Kupfer, gefüllt ist. Bei diesem Ausführungsbeispiel
sorgt das Metall 7' für die elektrische Verbindung zwischen
den Leiterbahnen 2 und 3'. In Fig. 4 ist ein Ausführungsbei
spiel gezeigt, bei dem der Verbindungskontakt 7 aus polykri
stallinem Silizium bis zu dem oberen Rand der Leiterbahnen 2
und 3' reicht. Fig. 5 zeigt ein Ausführungsbeispiel, bei dem
der Verbindungskontakt 7 in einer über der Ebene der Leiter
bahnen 2, 3' liegenden Kontaktebene realisiert ist.
Selbstverständlich kann anstelle von polykristallinem Silizi
um für den Verbindungskontakt 7 auch ein anderes Material,
wie beispielsweise Aluminium, Wolfram oder Kupfer, verwendet
werden.
Weiterhin ist es nicht zwingend erforderlich, daß der Verbin
dungskontakt 7 nur eine Metallisierungsebene unterhalb von
der durch die Leiterbahnen 1, 2, 2', 3, 3' und 4 gebildeten
Metallisierungsebene angebracht wird. Gegebenenfalls kann
diese Verbindungsbrücke sogar zwei oder mehr Ebenen unterhalb
(oder oberhalb) der Metallisierungsebene der Leiterbahnen
aufgetragen werden. Es ist aber auch möglich, den Verbin
dungskontakt 7 in eine Ausnehmung einer Isolatorschicht, wie
beispielsweise einer Siliziumdioxidschicht, in der Form von
polykristallinem Silizium einzubringen.
Claims (5)
1. Anordnung zur Verdrahtung von Leiterbahnen (1, 2, 2', 3,
3', 4), die unter Verwendung von Phasenmasken mit alter
nierenden Phasen auf einer vorgegebenen Metallisierungs
ebene derart erzeugt sind, daß eine mit einer Phasenmaske
einer ersten Phase erzeugte erste Leiterbahn (2) an eine
mit einer Phasenmaske einer zweiten, zur ersten Phase
entgegengesetzten zweiten Phase erzeugte zweite Leiter
bahn (3') angrenzt, so daß an der Verbindungsstelle (6)
zwischen der ersten (2) und der zweiten (3') Leiterbahn
eine Unstetigkeit in der aus der ersten und der zweiten
Leiterbahn (2, 3') gebildeten Verdrahtung hervorgerufen
ist,
dadurch gekennzeichnet, daß
die Verbindung zwischen der ersten Leiterbahn (2) und der
zweiten Leiterbahn (3') durch einen unterhalb oder ober
halb der vorgegebenen Metallisierungsebene eingebrachten
Verbindungskontakt (7) erfolgt.
2. Anordnung nach Anspruch 1,
dadurch gekennzeichnet, daß
der Verbindungskontakt aus dotiertem polykristallinem
Silizium besteht.
3. Anordnung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
der Verbindungskontakt auch den Bereich zwischen der er
sten und der zweiten Leiterbahn (2, 3') ausfüllt.
4. Anordnung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
der Bereich zwischen der ersten und der zweiten Leiter
bahn (2, 3') durch Metall (7') ausgefüllt ist.
5. Anordnung nach Anspruch 4,
dadurch gekennzeichnet, daß
das Metall Aluminium oder Wolfram oder Kupfer ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19948570A DE19948570C2 (de) | 1999-10-08 | 1999-10-08 | Anordnung zur Verdrahtung von Leiterbahnen |
US09/685,659 US6492729B1 (en) | 1999-10-08 | 2000-10-10 | Configuration and method for connecting conductor tracks |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19948570A DE19948570C2 (de) | 1999-10-08 | 1999-10-08 | Anordnung zur Verdrahtung von Leiterbahnen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19948570A1 DE19948570A1 (de) | 2001-04-19 |
DE19948570C2 true DE19948570C2 (de) | 2001-07-26 |
Family
ID=7924988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19948570A Expired - Fee Related DE19948570C2 (de) | 1999-10-08 | 1999-10-08 | Anordnung zur Verdrahtung von Leiterbahnen |
Country Status (2)
Country | Link |
---|---|
US (1) | US6492729B1 (de) |
DE (1) | DE19948570C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060222850A1 (en) * | 2005-04-01 | 2006-10-05 | The University Of Chicago | Synthesis of a self assembled hybrid of ultrananocrystalline diamond and carbon nanotubes |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0535229A1 (de) * | 1990-06-21 | 1993-04-07 | Oki Electric Industry Company, Limited | Maske zur phasenverschiebung |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4333099A (en) * | 1978-02-27 | 1982-06-01 | Rca Corporation | Use of silicide to bridge unwanted polycrystalline silicon P-N junction |
US5190893A (en) * | 1991-04-01 | 1993-03-02 | Motorola Inc. | Process for fabricating a local interconnect structure in a semiconductor device |
US5478771A (en) * | 1993-05-28 | 1995-12-26 | Sgs-Thomson Microelectronics, Inc. | Method of forming local interconnect structure without P-N junction between active elements |
KR100240615B1 (ko) * | 1997-03-13 | 2000-01-15 | 김영환 | 반도체장치의제조방법 |
-
1999
- 1999-10-08 DE DE19948570A patent/DE19948570C2/de not_active Expired - Fee Related
-
2000
- 2000-10-10 US US09/685,659 patent/US6492729B1/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0535229A1 (de) * | 1990-06-21 | 1993-04-07 | Oki Electric Industry Company, Limited | Maske zur phasenverschiebung |
Also Published As
Publication number | Publication date |
---|---|
DE19948570A1 (de) | 2001-04-19 |
US6492729B1 (en) | 2002-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2637667C2 (de) | Halbleiteranordnung | |
DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
DE19531691A1 (de) | Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür | |
DE3401181A1 (de) | Vlsi-halbleiterplaettchen mit verringerter taktversetzung | |
DE102005038219B4 (de) | Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben | |
WO2003067646A2 (de) | Halbleitersubstrat mit einem elektrisch isolierten bereich, insbesondere zur vertikalintegration | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE10351028B4 (de) | Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren | |
DE4134172A1 (de) | Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung | |
DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19614584A1 (de) | Verbesserter Luftbrückenverdrahtungsaufbau für integrierte monolithische Mikrowellenschaltungen (MMIC) | |
EP0152557B1 (de) | Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung | |
DE2342923C2 (de) | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung | |
DE3544539A1 (de) | Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung | |
DE19819456B4 (de) | Verfahren zur Herstellung eines mikromechanischen Bauelements | |
EP0167732A1 (de) | Verfahren zur Herstellung eines Basismaterials für eine Hybridschaltung | |
DE19948570C2 (de) | Anordnung zur Verdrahtung von Leiterbahnen | |
DE2823881A1 (de) | Leiterbahnueberkreuzungen fuer integrierte rc-netzwerke | |
EP0090820B1 (de) | Elektronische dünnschichtschaltung und deren herstellungsverfahren | |
DE19907127C1 (de) | Integrierte Halbleiterschaltungsanordnung mit stabilisierten Leiterbahnen | |
EP0931439A1 (de) | Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen | |
DE10220653A1 (de) | Integrierte Leiterbahnanordnung | |
DE1937009A1 (de) | Kontaktfreie UEberkreuzung von Leitbahnen | |
DE3220251C2 (de) | Verfahren zur Herstellung mindestens eines Josephson-Tunnelelementes mit Anschlußleitungen | |
DE19946203B4 (de) | Stützstruktur für eine gestapelte Fuseanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |