DE19943724A1 - Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen - Google Patents

Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen

Info

Publication number
DE19943724A1
DE19943724A1 DE1999143724 DE19943724A DE19943724A1 DE 19943724 A1 DE19943724 A1 DE 19943724A1 DE 1999143724 DE1999143724 DE 1999143724 DE 19943724 A DE19943724 A DE 19943724A DE 19943724 A1 DE19943724 A1 DE 19943724A1
Authority
DE
Germany
Prior art keywords
arrangement
clock generator
slave devices
synchronization
field bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1999143724
Other languages
English (en)
Inventor
Franz Hillenbrand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IMC MESSYSTEME GmbH
Original Assignee
IMC MESSYSTEME GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IMC MESSYSTEME GmbH filed Critical IMC MESSYSTEME GmbH
Priority to DE1999143724 priority Critical patent/DE19943724A1/de
Priority to DE29924855U priority patent/DE29924855U1/de
Publication of DE19943724A1 publication Critical patent/DE19943724A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0664—Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Die Erfindung bezieht sich auf eine Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen mittels über den Feldbus an die Slave-Einrichtungen übermittelter Synchronisationssignale einer Master-Anordnung. DOLLAR A Um die Taktgeber der Slave-Einrichtungen hochgenau mit relativ geringem Aufwand synchronisieren zu können, ist erfindungsgemäß jeder Slave-Einrichtung (3 bis 7) eine Phase-Lock-Loop-Schaltungsanordnung (10) zugeordnet; diese Schaltungsanordnung (10) empfängt einerseits die Synchronisationssignale und ist andererseits mit den Ausgangsimpulsen (T) des Taktgebers (12) der jeweiligen Slave-Einrichtung (3 bis 7) beaufschlagt.

Description

Die Erfindung bezieht sich auf eine Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen, die über den Feldbus mit einer Master-Anordnung verbunden sind, mittels über den Feldbus an die Slave-Einrichtungen übermittelten Synchronisationssignalen.
Eine Anordnung dieser Art ist der Veröffentlichung "CiA CANopen CAL-based Communication Profile for Industrial Systems CiA Draft Standard 301 Version 3.0 October 1996" auf den Seiten 6-1 und 6-2 entnehmbar. Bei dieser bekannten Anordnung wird zum sehr genauen Synchronisieren der Taktgeber der Slave-Einrichtungen von der Master- Anordnung nach dem Absenden eines Synchronisationssignals ein Zeitstempelsignal ausgesendet. In den Slave-Einrichtungen wird beim Eintreffen des Synchronisationssignals jeweils ein örtliches Zeitstempelsignal gebildet und mit dem empfangenen Zeitstempelsignal verglichen. Die Zeitdifferenz zwischen den beiden Zeitstempelsignalen gibt an, in welchem Umfange der Taktgeber jeweils hinsichtlich seiner Taktimpulse zu verändern ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen vorzuschlagen, mit der sich ein Synchronisieren der Taktgeber mit hoher Genauigkeit und mit relativ geringem Aufwand erreichen läßt.
Zur Lösung dieser Aufgabe ist bei einer Anordnung der eingangs angegebenen Art erfindungsgemäß jeder Slave-Einrichtung eine Phase-Lock-Loop-Schaltungsanordnung zugeordnet ist, die einerseits die Synchronisationssignale empfängt und andererseits mit den Ausgangsimpulsen des Taktgebers der jeweiligen Slave-Einrichtung beaufschlagt ist.
Es ist zwar aus der US-Patentschrift 3 983 489 bereits der Einsatz einer Phase-Lock-Loop- Schaltungsanordnung zur Taktwiedergewinnung bekannt, jedoch bezieht sich dieser Einsatz auf Taktgeber in Kommunikationsempfängern, in denen digital codierte Informationen eines Senders mit einem Master-Taktgeber decodiert werden.
Ein wesentlicher Vorteil der erfindungsgemäßen Anordnung besteht darin, daß mit ihr der unvermeidliche Jitter des Synchronisationssignals durch die Phase-Lock-Loop- Schaltungsanordnungen herausgefiltert wird, wodurch eine sehr genaue Synchronisation erreicht wird.
Zur weiteren Erläuterung der Erfindung ist in der Figur schematisch ein Ausführungsbeispiel einer erfindungsgemäßen Anordnung wiedergegeben.
Die dargestellte Anordnung enthält einen Feldbus 1, an den eine Master-Anordnung 2 angeschlossen ist. Ferner sind an den Feldbus 1 Slave-Einrichtungen 3 bis 7 angeschlossen, die im dargestellten Ausführungsbeispiel alle gleich ausgebildet und so ausgeführt sind, wie es bezüglich der Slave-Einrichtung 3 im einzelnen dargestellt ist.
Die Slave-Einrichtung 3 ist über einen Feldbus-Empfänger 8 an den Feldbus 1 angekoppelt. An den Ausgang des Feldbus-Empfängers 8 ist mit einem Eingang 9 eine Phase-Lock-Loop- Schaltungsanordnung 10 angeschlossen, deren anderer Eingang 11 mit dem Ausgang eines Taktgebers 12 der Slave-Einrichtung 3 verbunden ist. Die Phase-Lock-Loop- Schaltungsanordnung 10 kann digital ausgeführt sein, beispielsweise so, wie es in der oben erwähnten US-Patentschrift im einzelnen beschrieben ist.
Am Ausgang 13 der Phase-Lock-Loop-Schaltungsanordnung 10 tritt ein Taktsignal T für einen Analog-Digital-Umsetzer 14 auf, der das Ausgangssignal U eines Sensors 15 in ein digitales Signal D umsetzt, das über einen Sender 15 über den Feldbus 1 der Master- Anordnung 2 zugeleitet wird.
Da in der dargestellten Anordnung alle Slave-Einrichtungen 3 bis 7 mit einer Phase-Lock- Loop-Schaltungsanordnung 10 versehen und von dem Synchronisationssignal der Master- Anordnung 2 beaufschlagt sind, befinden sich die Taktsignale T am Ausgang der Phase-Lock- Loop-Schaltungsanordnung 10 im Takt miteinander, wodurch eine sehr genaue Synchronisierung erreicht ist. Hierbei ist nicht notwendigerweise die Taktfrequenz der Frequenz der Synchronisationssignale gleich, sondern kann um einen Faktor verschieden bzw. übersetzt sein.
Es ist verständlich, daß die Slave-Einrichtungen 3 bis 7 nicht nur Sensoren, sondern auch zusätzlich Aktoren enthalten können. Auch Slave-Einrichtungen ausschließlich mit Aktoren können im Rahmen der Erfindung mit Vorteil zum Einsatz gelangen.

Claims (1)

  1. Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen, die über den Feldbus mit einer Master-Anordnung verbunden sind, mittels über den Feldbus an die Slave-Einrichtungen übermittelten Synchronisationssignalen, dadurch gekennzeichnet, daß jeder Slave-Einrichtung (3 bis 7) eine Phase-Lock-Loop-Schaltungsanordnung (10) zugeordnet ist, die einerseits die Synchronisationssignale empfängt und andererseits mit den Ausgangsimpulsen (T) des Taktgebers (12) der jeweiligen Slave-Einrichtung (3 bis 7) beaufschlagt ist.
DE1999143724 1999-09-04 1999-09-04 Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen Ceased DE19943724A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1999143724 DE19943724A1 (de) 1999-09-04 1999-09-04 Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen
DE29924855U DE29924855U1 (de) 1999-09-04 1999-09-04 Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999143724 DE19943724A1 (de) 1999-09-04 1999-09-04 Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen

Publications (1)

Publication Number Publication Date
DE19943724A1 true DE19943724A1 (de) 2001-03-15

Family

ID=7921792

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999143724 Ceased DE19943724A1 (de) 1999-09-04 1999-09-04 Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen

Country Status (1)

Country Link
DE (1) DE19943724A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1253494A3 (de) * 2001-04-26 2007-05-30 Siemens Aktiengesellschaft Steuer- und/oder Regelungssystem mit Feldbus
WO2010063513A2 (de) * 2008-12-04 2010-06-10 Robert Bosch Gmbh Intelligenter sensor für ein kraftfahrzeug, erfassungssystem und verfahren zum übertragen eines sensorsignals

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1253494A3 (de) * 2001-04-26 2007-05-30 Siemens Aktiengesellschaft Steuer- und/oder Regelungssystem mit Feldbus
WO2010063513A2 (de) * 2008-12-04 2010-06-10 Robert Bosch Gmbh Intelligenter sensor für ein kraftfahrzeug, erfassungssystem und verfahren zum übertragen eines sensorsignals
WO2010063513A3 (de) * 2008-12-04 2011-06-16 Robert Bosch Gmbh Intelligenter sensor für ein kraftfahrzeug, erfassungssystem und verfahren zum übertragen eines sensorsignals

Similar Documents

Publication Publication Date Title
DE102018220301A1 (de) Kommunikationseinheit, Steuergerät, Kommunikationssystem und Verfahren
EP2022206B1 (de) Taktrückgewinnungseinrichtung und verfahren zum taktrückgewinnen
DE2351013B2 (de) Nachrichtenuebermittlungssystem
DE3407436A1 (de) Verfahren zur code-sicherung bei einem elektronischen schluessel
DE19943724A1 (de) Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen
DE19742170A1 (de) Verfahren zur Erzeugung des Arbeitstaktes in einem Modul eines Datenübertragungssystems, und entsprechend ausgestattetes Datenübertragungssystem
DE29924855U1 (de) Anordnung zum Synchronisieren der Taktgeber von mehreren an einen Feldbus angeschlossenen Slave-Einrichtungen
EP0356549A1 (de) Verfahren und Schaltungsanordnung für eine digitale Regelung der Phase von Abtasttaktimpulsen
DE10148878B4 (de) System und Verfahren zum Übertragen digitaler Daten
EP2187560B1 (de) Feldbussystem mit Spread-Spektrum
DE2603524A1 (de) System zur zweiseitigen informationsuebertragung
EP0941591B1 (de) Durchgangsmodulator zum verjittern von signalen
DE3832330C2 (de) Schaltungsanordnung zur Ableitung von horizontalfrequenten und veritikalfrequenten Impulsen
EP1258118B1 (de) Verfahren und anordnung zur daten- und taktrückgewinnung bei einem biphase-codierten datensignal
DE4444654B4 (de) Übertragungssystem zur Übertragung zweier binärer Signale, Multiplexer und Demultiplexer
DE102004007239B4 (de) Schnittstellenvorrichtung und Verfahren zur Datenrückgewinnung und Synchronisation
EP4193263B1 (de) Sensor und sensornetzwerk
DE2106172A1 (de)
DE1943185A1 (de) Verfahren zur Datenuebertragung
DE19825825A1 (de) Verfahren zur Synchronisierung von miteinander über ein Bussystem verbundenen Recheneinheiten
DE19608666A1 (de) Verfahren und Anordnung zur Ableitung von mehreren Taktsignalen
DE102020210045A1 (de) Sensor und Sensornetzwerk
DE102012212552A1 (de) Verfahren und Kommunikationsverbindung zur Datenübertragung zwischen mindestens zwei integrierten Bausteinen
DE102022129341A1 (de) Antriebssystem
DE1287609B (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection