DE19922253A1

DE19922253A1 - Kodiervorrichtung für RAID-6-Systeme und Bandlaufwerke

Info

Publication number: DE19922253A1
Application number: DE19922253A
Authority: DE
Inventors: Lih-Jyh Weng
Original assignee: Quantum Corp
Current assignee: Quantum Corp
Priority date: 1998-05-15
Filing date: 1999-05-14
Publication date: 1999-12-09
Also published as: GB2341464B; US6148430A; JP2000047833A; JP4190658B2; GB9911231D0; GB2341464A

Abstract

Ein Kodier/Dekodier-System für RAID-6- oder Mehrspur-Band-Systeme verwendet einen Wert aus einem ausgewählten Satz von Werten für m, mit m·+1· als Primzahl und das Feld GF(2·m·), das von dem nicht zerlegbaren Polynom: DOLLAR A g(x) = x·m· + x·m-1· +...+ x·2· + x + 1 DOLLAR A erzeugt wird. Das System führt Galois-Feld-Multiplikationen als Kombination aus zyklischen Verschiebungen und Exclusiv-ODER-Operationen aus und bestimmt multiplikative Inverse von (m+1)-Bit-Symbolen mit dem Gewicht Eins, Zwei und Drei dadurch, daß verschiedene (m+1)-Bit-Symbole zu ausgewählten Potenzen von 2 erhoben werden. Bei Verwendung dieses Systems kann der Wert von m so groß wie oder größer als der Sektor oder Bandblock gewählt werden, und die Kodierung und Dekodierung wird je Sektor oder Block einmal durchgeführt.

Description

Hintergrund der Erfindung

Systeme mit mehreren, unabhängigen Platten, die mehr als eine der Platten zum Speichern von redundanten Daten verwenden, werden allgemein als RAID-6-Sy steme bezeichnet, wobei RAID eine Abkürzung für "redundant array of inexpen sive or independent disks" (redundante Anordnung von kostengünstigen oder unabhängigen Platten) ist. Bei einem System mit "k" Datenplatten und "r" redun danten Platten werden die Daten, die auf den r redundanten Platten aufgezeich net werden, dadurch erzeugt, daß die auf den k Datenplatten aufgezeichneten Daten manipuliert werden. Typischerweise sind die Daten auf den r redundanten Platten das Ergebnis einer Fehlerkorrekturkodierung der Daten auf den k Daten platten.

Die Daten auf den k Datenplatten liegen in der Form von Daten-Kodewörtern vor, von denen jedes Datensymbole und zugehörige Fehlerkorrekturkode-Symbole enthält. Die Fehlerkorrekturkode-Symbole werden dadurch erzeugt, daß die Da tensymbole in herkömmlicher Weise in Übereinstimmung mit einem Fehlerkor rekturkode kodierter werden. Die Sektoren auf den r redundanten Platten ent halten redundante Kodewörter. Die Symbole in diesen Kodewörtern werden da durch erzeugt, daß die entsprechenden Symbole von jeder der k Datenplatten kodiert werden. Man kann sich die Codierung so vorstellen, daß eine Abwärtsko dierung einer "Spalte" von k entsprechenden Symbolen erfolgt. Um hier Verwir rungen zu vermeiden, wird der Fehlerkorrekturkode, der verwendet wird, um die Spalte von k Symbolen zu kodieren, als "Spalten-Fehlerkorrekturkode" bezeich net. Typischerweise ist der Spalten-Fehlerkorrekturkode nicht der gleiche wie der Fehlerkorrekturkode, der verwendet wird, um die Daten-Kodewörter für die k Datenplatten zu erzeugen.

Die auf den r Redundanzplatten gespeicherten Symbole werden verwendet, um Fehler in den Daten-Kodewörtern zu korrigieren, die nicht dadurch korrigiert wer den können, daß man die in ihnen enthaltenen Fehlerkorrekturkode-Symbole verwendet. Um einen Fehler zu korrigieren, dekodiert das System entsprechend dem Spalten-Fehlerkorrekturkode die Spalte, welche das fehlerhafte Datensym bol enthält.

Um die Daten für die Redundanzplatten zu erzeugen, segmentiert das System die Daten, die in den k entsprechenden Sektoren gespeichert sind, in m-Bit- Symbole. Dann kodiert das System die entsprechenden m-Bit-Symbole von je dem der k Sektoren entsprechend dem Spalten-Fehlerkorrekturkode, um r ent sprechende in-Bit-Redundanz-Symbole zu erzeugen. Diese r Symbole werden jeweils in dem entsprechenden Sektor auf jeder der r Redundanzplatten aufge zeichnet.

Um die Zeit zu minimieren, die erforderlich ist, um die Spalten zu kodieren und zu dekodieren, würden die System-Konstrukteure gerne eine Symbolgröße wählen, das heißt einen Wert für "m", der relativ groß ist. Dies vermindert die Anzahl von großen Spalten-Kodier/Dekodiervorgängen, die pro Sektor erforderlich sind. Die Kodier- und Dekodiervorgänge erfordern eine Vielzahl von Galois-Feld-Multipli kationen. Bei den herkömmlichen Systemen wächst die Komplexität der Galois- Feld-Multiplikationen beträchtlich, wenn die Größe von m zunimmt. Weiterhin umfaßt jeder Dekodiervorgang die Ermittlung der multiplikativen Inversen von Elementen des Galois-Feldes GF(2^m). Für große m ist der Vorgang des Auffin dens der multiplikativen Inversen zeitraubend und/oder erfordert eine große, 2^m-1 Elemente umfassende Nachschlagetabelle. Demgemäß wird der Wert von m gemäß einem Kompromiß zwischen der Komplexität des Systems und der Ge samtzeit gewählt, die für das Kodieren/Dekodieren erforderlich ist.

Die Spuren eines mehrere Spuren umfassenden Bandsystems können in der gleichen Weise verwendet werden, in der die mehreren Platten bei den RAID-6- Systemen zum Einsatz kommen. Es werden dann Daten-Kodewörter auf k Spu ren gespeichert und die zugehörigen Redundanzsymbole werden auf den ver bleibenden r Spuren gespeichert. Es werden die gleichen Kodier/Dekodier-Tech niken für die k+r Spuren verwendet, die auch für die k+r Platten verwendet wer den. Demgemäß wird bei Auswahl der Größe der m-Bit-Symbole für die Spalten codierung der gleiche Kompromiß geschlossen.

Zusammenfassung der Erfindung

Die Erfindung ist ein Kodier/Dekodier-System für RAID-6- oder Mehrspur- Bandsysteme, das für m einen Wert aus einem ausgewählten Wertesatz ver wendet und Galois-Feld-Multiplikationen als Kombination aus zyklischen Ver schiebe- und Exklusiv-ODER-Operationen durchführt. Das System nimmt auch gewisse Multiplikativ-Invers-Operationen im wesentlichen dadurch vor, daß ver schiedene Elemente des Feldes in ausgewählte Potenzen von 2 erhoben wer den, wie dies weiter unten noch genauer erläutert wird. Bei Verwendung dieses Systems kann der Wert von m beliebig groß gewählt werden, ohne daß die Kom plexität der Multiplikations- oder Invers-Operationen erhöht wird, die vom System durchgeführt werden.

Das System führt die Multiplikations- und Invers-Operationen unter Verwendung von (m+1)-Bit-Symbolen durch, wobei m+1 eine Primzahl ist. Der Wert von m wird so gewählt, daß das Feld GF(2^m) durch das nicht zerlegbare Polynom

g(x) = x^m + x^m-1 + . . . + x² + x + 1

erzeugt werden kann.

Die Multiplikation von zwei Elementen a(x) und b(x) von GF(2^m) kann so durch geführt werden, daß zyklisch verschobene (m+1)-Bit-Versionen des Elementes b(x) Exklusiv-ODER-Operationen unterworfen werden. Außerdem kann, wie weiter unten erläutert wird, das multiplikative Inverse eines Elementes c(x) von GF(2^m) mit dem Gewicht 1, 2 oder 3 ohne weiteres dadurch bestimmt werden, daß unter Verwendung der (m+1)-Bit-Repräsentationen im wesentlichen spezi elle Elemente des Feldes in zugehörige Zweier-Potenzen erhoben werden. Demgemäß sind die Dekodiervorgänge weniger komplex und/oder weniger zeit raubend als die der dem Stand der Technik entsprechenden Systeme.

Bei Verwendung dieses Systems kann der Wert von m beispielsweise so groß wie ein Sektor der Platte oder ein Block des Bandes gewählt werden. Auf diese Weise kann die Spalten-Fehlerkorrektur-Codierung/Decodierung einmal pro Sektor oder Block durchgeführt werden.

Kurze Beschreibung der Zeichnung

Die folgende Beschreibung der Erfindung bezieht sich auf die beigefügte Zeich nung; in dieser zeigen:

Fig. 1A-1C zusammen eine Tabelle von ausgewählten Werten von m;

Fig. 2 ein funktionales Blockdiagramm einer Schaltung zur Erzeugung der Redundanzsymbole c_r;

Fig. 3 ein funktionales Blockdiagramm einer Schaltung zur Erzeugung ei nes Redundanzsymbols c₀;

Fig. 4 ein funktionales Blockdiagramm einer Schaltung zur Erzeugung ei nes Redundanzsymbols c₁;

Fig. 5 ein funktionales Blockdiagramm einer bevorzugten Schaltung zur Erzeugung eines Redundanzsymbols c₂ und

Fig. 6 ein funktionales Blockdiagramm eines Kodier/Dekodier-Systems das die Schaltungen der Fig. 2 bis 5 umfaßt.

Detaillierte Beschreibung eines anschaulichen Ausführungsbeispiels

Die Erfindung wird hier anhand eines mehrere Platten umfassenden Systems mit k Datenplatten und r redundanten Platten erläutert. Die Erfindung kann auch mit Mehrspur-Bandsystemen verwendet werden, die k Datenspuren und r redun dante Spuren aufweisen.

Bei einem herkömmlichen RAID-6-System werden die r Redundanzsymbole, die dem i-ten m-Bit-Symbol in jedem der k Sektoren, das heißt der i-ten Spalte zuge ordnet sind, typischerweise in der Form

c_0i = i₀ + i₁ + i₂ + . . . + i_k-1

c_1i = (α^1_*0)_*i₀ + (α^1_*1)_*i₁ + (α^1_*2)_*i₂ + . . . + (α^1_*(k-1))_*i_k-1

c_2i = (α^2_*0)_*i₀ + (α^2_*1)_*i₁ + (α^2_*2)_*i₂ + . . . + (α^2_*(k-1))_*i_k-1

c_(r-1)i = (α^(r-1)_*0)_*i₀ + (α^(r-1)_*1)i₁ + (α^(r-1)_*2)_*i₂ + . . . + (α^(r-1)_*(k-1)_*i_k-1

erzeugt, wobei c_(r-1)i das redundante Symbol für die i-te Spalte auf der r-ten red undanten Platte und i_j das Symbol , das in der i-ten Spalte auf der j-ten Platte ge speichert ist, bedeuten, die Operatoren "+" und "_*" die Galois-Feld-Addition und -Multiplikation bedeuten und "α" ein Element von GF(2^m) ist. Somit gibt es eine Vielzahl von zeitraubenden Galois-Feld-Multiplikationen, die durchgeführt werden müssen, um die Redundanzsymbole für jede Spalte zu erzeugen.

Das System gemäß der Erfindung verwendet eines aus einer ausgewählten An zahl von Feldern GF(2^m) und vereinfacht die Galois-Feld-Multiplikationen. Für das ausgewählte m, für das m+1 eine Primzahl ist, kann das Galois-Feld GF(2^m) durch das nicht zerlegbare Polynom

g(x) = x^m + x^m-1 + . . . + x² + x + 1

erzeugt werden und das Element 2 ist ein primitives Element des Feldes GF(m+1). Solche Felder werden in einer Veröffentlichung von J.K.Wolf mit dem Titel "Efficient Circuits For Multiplying In GF(2^m) For Certain Values of m" disku tiert, die in Discrete Mathematics 106/107 (1992), Seiten 497-502 erschienen ist und deren Inhalt hier durch Bezugnahme mit aufgenommen wird. Wie unten er läutert, verwendet das System derartige Felder und es ist nicht erforderlich, daß das primitive Element von GF(2^m) bekannt ist. Dies ist wichtig, wenn ein größeres Feld verwendet wird, weil es schwierig sein kann, das primitive Element zu be stimmen. Die Werte von m für m < 32987 sind in Tabelle 1 von Fig. 1 aufgelistet.

Wie in der gleichzeitig anhängigen US-Patentanmeldung mit dem Anmeldeak tenzeichen 08/786,894 und dem Titel "Modified Reed-Solomon Error Correction System Using (w+i+1)-Bit Representations of Symbols of GF(2^w+1)" erläutert wird, können die Elemente von GF(2^m) durch zwei (m+1)-Bit-Symbole a(x) und b(x) dargestellt werden, die zueinander komplementär sind. Somit gilt a(x) + b(x) = 0. Beispielsweise kann ein Element von GF(2⁴) durch eines von zwei 5-Bit-Symbo len dargestellt werden:

Die (m+1)-Bit-Darstellungen der m-Bit-Symbole werden in der Weise erzeugt, daß entweder eine führende 0 oder eine führende 1 hinzugefügt und die verblei benden m Bit komplementiert werden. Es ist klar, daß eine der (m+1)-Bit-Dar stellungen ein geringeres Gewicht, das heißt weniger 1-en besitzt, als die andere (m+1)-Bit-Darstellung.

Die Multiplikation von zwei (m+1)-Bit-Symbolen kann dadurch durchgeführt wer den, daß man Exklusiv-ODER-Operationen auf zyklisch verschobene Kopien des einen der Symbole mit den Koeffizienten oder Bits des anderen Symbols durch führt. Verwendet man beispielsweise Elemente von GF(2⁴), dann wird die Multi plikation der beiden Elemente a(x) und b(x), das heißt a(x) _* b(x), wobei a(x) = a₄a₃a₂a₁a₀ und b(x) = b₄b₃b₂b₁b₀ ist, in folgender Weise berechnet:

b₀ _*(a₄a₃a₂a₁a₀)

+b₁ _*(a₃a₂a₁a₀a₄)

+b₂ _*(a₂a₁a₀a₄a₃)

+b₃ _*(a₁a₀a₄a₃a₂)

+b₄ _*(a₀a₄a₃a₂a₁).

Wenn ein Koeffizient von b(x) eine 0 ist, dann ist das Produkt dieses Koeffizien ten und einer zyklisch verschobenen Version von a(x) gleich 0 und muß daher nicht berechnet werden. Somit kann die Multiplikation dadurch vereinfacht wer den, daß man diejenige der beiden Darstellungen von b(x) auswählt, welche das geringere Gewicht besitzt. Tatsächlich kann die Multiplikation dadurch weiter vereinfacht werden, daß man als b(x) dasjenige der beiden Symbole auswählt, welches das geringere Gewicht besitzt. Für b(x)=00101 ist beispielsweise die Multiplikation a(x)_*b(x) = (a₄a₃a₂a₁a₀)+(a₂a₁a₀a₄a₃). Die einfachste Multiplikation ergibt sich bei einem (m+1)-Bit-Symbol b(x), das einen einzigen Koeffizienten 1 und m Koeffizienten 0 besitzt. Das Produkt ist dann eine zyklisch verschobene Version der (m+1)-Bio-Darstellung von a(x).

Die Komplexität der Multiplikation nimmt nicht zu, wenn die Größe von m steigt. Somit kann m beispielsweise so groß wie die Anzahl von Bits in einem Sektor gewählt werden. Das bedeutet, daß nur eine Spalten-Codier-Operation je Sektor ausgeführt wird.

1. Kodierung

Wie oben erläutert, werden bei einem herkömmlichen RAID-6-System die r Re dundanzsymbole, die dem i-ten m-Bit-Symbol in jedem der k Sektoren, das heißt der i-ten Spalte zugeordnet sind, typischerweise als

c_yi = (α^Y_*0)_*i₀ + (α^Y_*1)_*i₁ + (α^y_*2)_*i₂ + . . . + (α^Y_*(k-1)_*i_k-1

erzeugt, wobei y = 0, 1, . . ., r-1 gilt.

Das gegenwärtige System verwendet vorzugsweise einen Wert von m, der zu mindest so groß wie die Anzahl von Bits im Plattensektor ist. Dann erzeugt eine einzige Kodieroperation sektorgroße Symbole für die entsprechenden Sektoren auf den Redundanzplatten. Das Element α wird als 00000 . . . 10 mit m-1 füh renden Nullen ausgewählt. Wenn die Anzahl der Redundanzplatten kleiner oder gleich m+1 ist, sind die Potenzen von α, die in dem Satz von Gleichungen für die Redundanzsymbole benötigt werden:

α⁰ = 000 . . . 01

α¹ = 000 . . . 10

α² = 000 . . . 100

α^m = 100 . . . 00

und die Multiplikationsoperationen sind zyklische Verschiebungen.

Wie in Fig. 2 gezeigt, wird das k-te Produkt in der Gleichung für c_r in der Schal tung 100 _r dadurch berechnet, daß die (m+1)-Bit-Darstellung der Daten aus dem entsprechenden Sektor der k-ten Platte einem (m+1)-Bit-Schieberegister 110 _r zugeführt und das Symbol um "j" Bits zyklisch nach links verschoben wird, wobei gilt j=r-1, r-2, . . . 1, 0. Als nächstes wird das Produkt in dem Addierer 120 _r zu den Daten von dem entsprechenden Symbol der (k-1)-ten Platte addiert. Das Schie beregister wird wieder um j Bits verschoben und die Daten aus dem entspre chenden Sektor auf der (k-2)-ten Platte werden zum Inhalt des Schieberegisters addiert, usw., um eine (m+1)-Bit-Darstellung von c_r zu erzeugen.

Die Schaltung 100 ₀, die den Ausdruck c₀ = i₀ + (α^0_*1)i₁ + (α^0_*2)i₂ + . . . + (α^0_*(k-1i_k-1 erzeugt, ist im einzelnen in Fig. 3 dargestellt. Die (m+1)-Bit-Darstellung der Daten aus dem Sektor auf der k-ten Platte wird dem Schieberegister 110 ₀ zugeführt und das Schieberegister wird um j=0 Bits verschoben. Die (m+1)-Bit-Darstellung der Sektoreninformation auf der (k-1)-ten Platte wird zum Inhalt des Schieberegisters im Addierer 120 ₀ addiert, der die Addier-Teilschaltungen 121 ₀ - 121 _m umfaßt, welche die entsprechenden Bits kombinieren; das Schieberegister enthält dann den Ausdruck

(α^0_*1) _* i_k-1 + i_k-2

Das Schieberegister wird wieder um j=0 Bits verschoben und die (m+1)-Bit-Dar stellung der Daten aus dem entsprechenden Sektor auf der (k-2)-ten Platte wird dann zum Inhalt des Schieberegisters addiert. Das Schieberegister enthält dann den Ausdruck

α⁰((α^0_*1)i_k-1 + i_k-2) + i_k-3

oder

(α^0_*2)i_k-1 + (α⁰)i_k-2 + i_k-3

Das Schieberegister wird erneut um j=0 Bits verschoben und die (m+1)-Bit- Darstellung der Daten in dem entsprechenden Sektor der (k-3)-ten Platte wird zum Inhalt des Schieberegisters addiert. Das Schieberegister enthält dann

α⁰((α^0_*2)i_k-1 + (α^0_*1)i_k-2 + i_k-3) + i_k-4

oder

(α^0_*3)i_k-1 + (α^0_*2)i_k-2 + (α⁰)i_k-3 + i_k-4

usw., bis die Daten aus den entsprechenden Sektoren auf den übrigen Daten platten in das Schieberegister addiert worden sind. Das Register enthält dann das (m+1)-Bit-Redundanzsymbol c₀.

Die (m+1)-Bit-Darstellung des Redundanzsymbols c₀ wird dann in einem Kon verter 130 in ein m-Bit-Symbol konvertiert. Der Konverter 130 verknüpft über eine Exklusiv-ODER-Operation das führende Bit der (m+1)-Bit-Darstellung mit jedem der verbleibenden m Bits. Wenn das führende Bit eine 0 ist, bleiben die übrigen m Bits unverändert und die Operation erzeugt das gleiche Ergebnis, wie es durch ein Ignorieren des führenden Bits entsteht. Wenn das führende Bit eine 1 ist, dann komplementiert die Exklusiv-ODER-Operation die m Bits und danach wird das führende Bit ignoriert.

Die (m+1)-Bit-Darstellungen der Sektordaten sind der Inhalt des Sektors mit ei nem hinzugefügten führenden 0-Bit. Demgemäß können die m Bits, die aus dem Sektor gelesen werden, direkt an die geeigneten Stellen des Schieberegisters angelegt werden, ohne daß ein gesonderter Umwandlungsschritt der m Bits in die (m+1)-Bit-Darstellung erforderlich ist.

Wie in Fig. 4 gezeigt, umfaßt die Schaltung 100 ₁ zur Erzeugung von c₁ in ähnli cher Weise ein Schieberegister 110 ₁ und einen Addierer 120 ₁. Die Daten aus dem Sektor auf der k-ten Datenplatte werden an das Schieberegister angelegt, das Register wird um j=1 Bit verschoben und die Daten aus dem entsprechenden Sektor auf der (k-1)-ten Platte werden zum Inhalt des Schieberegisters addiert. Das nullte Bit des (k-1)-ten Symbols kombiniert mit dem m-ten Bit des k-ten Symbols, das erste Bit des (k-1)-ten Symbols kombiniert mit dem nullten Bit des k-ten Symbols usw., um den Ausdruck

α^ji_k-1 + i_k-2

zu erzeugen. Der Inhalt des Schieberegisters 110 ₁ wird dann um j=1 Bits ver schoben, und die Daten aus dem entsprechenden Sektor der (k-2)-ten Daten platte werden zum Inhalt des Schieberegisters addiert, um den Ausdruck

α^j(α^ji_k-1 + i_k-2 + i_k-3

oder

(α^j_*2)i_k-1 + (α^j_*1)i_k-2 + i_k-3

usw. zu erzeugen. Nachdem die Daten von allen k Platten in das Schieberegister addiert worden sind, wird der Inhalt an den Konverter 130 angelegt. Der Konver ter konvertiert das (m+1)-Bit-Symbol in das m-Bit-Symbol c₁.

Der Rückkopplungspfad für das Schieberegister 110 _j für j<1 kann so aufgebaut sein, daß es die j-Bit-Verschiebung in einem einzigen Taktzyklus ausführt. Auf diese Weise führt eine einzige Verschiebeoperation die Bit-Manipulation durch, die geeignet ist, den Inhalt des Schieberegisters mit α^j zu multiplizieren. Somit können die Redundanzsymbole c₀ . . . c_r-1 parallel in der gleichen Anzahl von Takt zyklen erzeugt werden.

Wie man der Fig. 5 entnimmt, umfaßt die Schaltung zur Erzeugung von c₂ ein Schieberegister 110 ₂, dessen Rückkopplungspfad so aufgebaut ist, daß in einem Taktzyklus die Ergebnisse einer zyklischen 2-Bit-Verschiebung erzeugt werden. Das Schieberegister 110 ₂ führt das m-te Bit von der Stelle 112 _m zur Stelle 112 ₁, das Bit m-1 von der Stelle 112 _m-1 zur Stelle 112 ₀, und die verbleibenden Bits m-2, . . . 0, jeweils von den Stellen 112 _m-2, . . ., 112 ₀ zu den Stellen 112 _m, . . ., 112 ₂. Die Bits vom entsprechenden Sektor auf der (k-1)-ten Platte werden dann zum Inhalt des Schieberegisters so addiert, daß das nullte Bit des (k-1)-ten Sektors mit dem (m-1)-ten Bit des k-ten Sektors, das erste Bit des (k-1)-ten Sektors mit dem m-ten Bit des k-ten Sektors, das zweite Bit des (k-1)-ten Sektors mit dem nullten Bit des k-ten Sektors kombiniert und so weiter. Das Schieberegister enthält dann den Ausdruck

α^ji_k-1 + i_k-2

wobei j=2 ist. Der Inhalt des Schieberegisters wird dann in geeigneter Weise zu rückgeführt, um den Inhalt mit α^j zu multiplizieren, was das gleiche wie ein zykli sches Verschieben des (m+1)-Bit-Inhalts um j Bits nach links ist. Auch werden die Daten aus dem entsprechenden Sektor der (k-2)-ten Datenplatte in das Regi ster addiert, usw., bis die Daten aus dem entsprechenden Sektor einer jeden Datenplatte in das Schieberegister addiert worden sind. Der Inhalt des Schiebe registers wird dann an den Konverter 130 angelegt, der das m-Bit-Redundanz symbol c₂ erzeugt.

Die Schaltungen für c₃, c₄, . . ., c_r sind vorzugsweise in ähnlicher Weise mit Rückkopplungspfaden aufgebaut, die, wie oben erläutert, die erforderlichen j-Bit- Verschiebungen in einem einzigen Taktzyklus erzeugen.

2. Dekodierung

Wie erläutert, korrigiert das System Fehler, die detektiert werden, aber nicht unter Verwendung der Fehlerkorrekturkode-Symbole in den Daten-Kodewörtern korri giert werden können. Demgemäß sind die Fehlerstellen bekannt. Wie weiter un ten noch mehr im Detail unter Bezugnahme auf Fig. 6 erläutert wird, umfaßt das Korrigieren eines einzelnen oder mehrerer Fehler unter Verwendung des gegen wärtigen Systems im allgemeinen das Auffinden der Inversen der Elemente mit dem Gewicht Eins, Zwei oder Drei.

Ein GF(2^m)-Element mit dem Gewicht Eins, das heißt ein Element mit einem ein zigen von 0 verschiedenen Koeffizienten entspricht (m+1)-Bit-Darstellungen, die entweder eine einzige Eins und m Nullen oder eine einzige Null und m Einsen umfassen. Für ein Element αⁱ = 000 . . . 01 . . . 00, das seinen einzigen 1- Koeffizienten im i-ten Bit besitzt, ist das multiplikative Inverse α^-i das Element, das dann, wenn es mit αⁱ multipliziert wird, den Ausdruck α⁰ = 1 ergibt.

Das Symbol α⁰ ist das gleiche wie das (m+1)-Bit-Symbol α^m+1. Bei der Verwen dung der (m+1)-Bit-Darstellungen ist das multiplikative Inverse von αⁱ das Ele ment, das zyklisch den i-ten Koeffizienten von αⁱ zur (m+1)-ten Position ver schiebt. Das Inverse ist somit α^m+1-i. Für m = 4 hat das Symbol α² = 00100 ein multiplikatives Inverses α^5-2 = α³ Somit gilt α² _* α³ = α⁵ = α⁰. Die Multiplikation von α² mit α³ wird durch eine zyklische Verschiebung um 3 Bits nach links bewerk stelligt.

Für Elemente mit einem Gewicht von Zwei, das heißt mit zwei Koeffizienten, die Einsen sind, und mit m-1 Koeffizienten, die Nullen sind, wird das multiplikative Inverse aus dem Inversen von

0000 . . . 0011 = α¹ + α⁰

bestimmt. Das multiplikative Inverse dieses Symbols ist das Symbol 0101 . . . 1010:

0000 . . . 0011 _* 0101 . . . 1010 =

0101. . .1010 + 1010 . . . 0100 =

1111. . .1110 oder 0000 . . . 0001.

Das Inverse ist somit das Symbol α^m-1 + α^m-3 + α^m-5 + α³ + α¹; und defi niert man dieses Symbol als δ, so ergibt sich

δ _* (α¹ + α⁰) = α⁰.

Erhebt man die Summe α¹ + α⁰ zu Potenzen von Zwei, so erhält man

(α¹ + α⁰)²⁰ = α²⁰ + α⁰ = α¹ + α⁰

(α¹ + α⁰)²¹ = α²¹ + α⁰ = α² + α⁰

(α¹ + α⁰)²² = α²² + α⁰ = α⁴ + α⁰

. . .

(α¹ + α⁰)^2m = α^2m + α⁰ = α^2m + α⁰

Wenn 2 ein primitives Element von GF(m+1) ist, dann kann 2ⁱ modulo (m+1) je der Wert zwischen 1 und m sein, und daher kann jedes Element α^t + α⁰ als (α¹ + α⁰)^t geschrieben werden, wobei t für einen Wert von 0 ≦ n ≦ m gleich 2ⁿ ist. Das In verse von (α¹ + α⁰)^t ist:

[(α¹ + α⁰)^t]^-1 = [α¹ + α⁰]^t_*(-1) = δ^t

oder

(α^m-1)^t + . . . + ( a³)^t + (α¹)^t

wobei die Exponenten modulo m+1 sind. Bei der Verwendung von (m+1)-Bit- Symbolen wird das Erheben von δ zu einer Potenz von Zwei als eine Permuta tion der Bits des (m+1)-Bit-Symbols durchgeführt. Der Koeffizient des i-ten Bits, das heißt xⁱ des zur Potenz t = 2ⁿ erhobenen δ ist x^2n_*i)modm+1.

Um das Inverse irgend eines Elementes A = α^h + α^v mit einem Gewicht von Zwei zu bestimmen, wobei h < v ist, verwendet das System den Ausdruck σ = α⁰ + α^v-h mit α^h _* σ = A. Das Inverse von σ ist dann:

σ^-1 = [α⁰ + α^v-h]^-1

oder

σ^v-h = α^1_*(v-h +α^3_*(v-h) + . . . + α^(m-3)_*(v-h) + α^m-1_*(v-h)

und

A^-1 = (α^h _*σ)^-1 = (α^h)^-1 _*σ^-1

Das Element α^h hat das Gewicht Eins und somit gilt

A^-1 = (α^m+1-h) _* δ^v-h

Die Größe δ^v-h wird als Permutation berechnet und das Produkt ist eine zyklische Verschiebung der permutierten Bits um (m+1-h) Bits nach links.

Beispielsweise gilt dann, wenn m = 4 und A = 10100 oder α² + α⁴ ist, mit h = 2 und v = 4

σ = α⁰ + α^(4-2) = α⁰ + α²

und

σ^-1 = δ²

oder

α^1_*2 + α^3_*2 = α² + α^{6(mod 5)} = α² + α¹

und

A^-1 = (α^5-2) _* (α² + α¹ =
α³ _* (α² + α¹) =
α⁰ + α⁴ = 10001.

Um zu überprüfen, daß es sich hierbei um ein multiplikatives Inverses handelt, kann man berechnen:

A _* A^-1 = 10100 _* 10001 =
10100 + 01010 = 11110 = 00001

Für Elemente mit einem Gewicht Drei verwendet das System eine m-1 Elemente umfassende Nachschlagetabelle der Inversen der Elemente in der Form 000 . . . 000111, 000 . . . 001011, 000 . . . 010011 usw. Um das Inverse irgend eines Elementes A mit dem Gewicht Drei zu finden, wobei A = α^a + α^b + α^c und a < b < c ist, multipliziert das System zunächst A mit α^-c, das heißt α^(m+1-c), um den Aus druck

A _* α^-c = α^a' + α^b' + 1 = γ

zu bilden, wobei a' = a-c und b' = b-c ist. Dies ist das gleiche wie

γ = (α^a'' + α¹ + 1)^b'

wobei a'' _* b' = a' oder a' = a'/b'(mod m+1) gilt.

Als nächstes wird das Inverse von α^a'' + α¹ + 1 aus der Nachschlagetabelle ent nommen. Das Inverse ist ein Element D, und das Inverse von γ ist D^b'. Das In verse von A ist dann:

α^c _* D^b' =
α^c _* D^b-c

wobei D^b-c als Permutation berechnet wird und die Multiplikation mit α^c eine zy klische Verschiebung ist.

3. Das System

Wie man der Fig. 6 entnimmt, kodiert ein Kodierer 610 entsprechende Sektoren von k Datenplatten 612, um r Redundanzsektoren für die Aufzeichnung auf r Redundanzplatten 614 zu erzeugen. Der Kodierer verwendet die oben unter Be zugnahme auf die Fig. 2 bis 5 erläuterten Schaltungen 100 _r, um die Redundanz symbole c₀, c₁ . . ., c_r-1 zu erzeugen.

Ein Dekoder 620 und ein Fehlerkorrekturprozessor 630 korrigieren Fehler in den auf den k Datenplatten gespeicherten Daten. Die Fehler werden auf herkömmli che Weise unter Verwendung der Fehlerkorrekturkodesymbole detektiert, die auf den Datenplatten gespeichert sind.

Der Dekoder 620 dekodiert eine Spalte abwärts unter Verwendung von (m+1)- Bit-Darstellungen der fehlerfreien m-Bit-Sektoren und von m+1 Nullen für die fehlerhaften Sektoren. Die fehlerhaften Sektoren werden somit für die Spaltende kodierung nicht gelesen. Wenn q fehlerhafte Sektoren vorhanden sind, wobei q einen oder mehrere der redundanten Sektoren umfassen kann, löst das System einen Satz von q linearen Gleichungen, um die fehlerhafte Information zurückzu gewinnen.

Der Dekoder verwendet die Schaltungen 100 _r, um die Redundanzsymbole c_r als c'_r zu reproduzieren, wobei

c'_r = i'₀ + (α^r_*1)i'₁ + . . . + α^r_*k-1i'_k-1

gilt, und i'_i, mit irgend einer der Zahlen i = 0, 1, . . ., k-1, die fehlerfreien Daten, die von der i-ten Datenplatte gelesen wurden, darstellt oder völlig aus Nullen besteht, wenn die Daten Fehler enthalten. Der Dekoder ist in herkömmlicher Weise ein Syndromgenerator 621, der Syndrome S_j mit j = 0, 1, . . ., r-1 erzeugt, die den fehlerfreien Redundanzplatten entsprechen.

Um einen einzelnen Fehler zu korrigieren, ist das Syndrom

S_j = (α^j)^p _*i'_p

wobei i'_p das zur p-ten Platte gehörende Fehlermuster ist. Der Fehlerwert wird vom Fehlerwert-Prozessor 622 wiedergewonnen, der die Gleichung

i'_p = S_j _* (α^jp)^-1

löst. Da α^j das Gewicht Eins besitzt, hat α^jp das Gewicht Eins und α^jp)^-1 ist (α^m+1-jp), wie oben erläutert. Der Prozessor bestimmt somit ohne weiteres das multiplikati ve Inverse unter Verwendung des Gewicht-Eins-Subprozessors 624 und multi pliziert das Inverse mit S_j durch eine zyklische Verschiebung.

Um Doppelfehler zu korrigieren sind die Syndrome:

S_j = (α^j)^p _* i'_p + (α^j)^q i'_q

S_j+1 = (α^j+1)^p _* i'_p + (α^j+1)^q i'_q

wobei i'_q das zur q-ten Platte gehörende Fehlermuster ist. Die Fehlerwerte wer den dann bestimmt als

Der Denominator ist die Summe von zwei Produkten von Potenzen von α, das heißt α^a + α^b. Die Summe hat das Gewicht Null wenn a = b ist, und das Gewicht Zwei, wenn a ≠ b ist. Für Denominatoren mit dem Gewicht Zwei kann das Inverse von α^a + α^b durch den Gewicht-Zwei-Subprozessor 625 ohne weiteres bestimmt werden, wie dies oben erläutert wurde.

Um mehr als zwei Fehler zu korrigieren, verwendet das System Syndrome, die konsekutiven, redundanten Platten entsprechen. Um den Satz von Gleichungen zu lösen, bestimmt das System die Inverse der Determinante

oder

wobei J = [(α^j_*e₀ _*(α^j_*e₁)_* . . . _*(α^j_*e₂)] gilt und V die allgemein bekannte Vander monde-Determinante ist.

Der Wert der Vandermonde-Determinante ist gleich dem Produkt der Ausdrücke (α^c_a + α^c_b) für alle e₀ ≦ a ≦ e_z-1 und e₁ ≦ b ≦ e_z. Somit ist der Wert der Determinante D das Inverse von

J _* (a^c₀ + α^e₁) _* (α^e₀ + α^e₂) _* . . . _* (α^e_z-1 + α^e_z)

welches das Produkt von Inversen der Faktoren ist.

Der Faktor J ist ein Produkt einer Folge von Potenzen von α mit dem Gewicht Eins und somit ist J eine Potenz von α mit dem Gewicht Eins. Das Inverse von J kann ohne weiteres als α^m+1-j ermittelt werden. Jeder der Faktoren der Vander monde-Determinante hat das Gewicht Zwei und ihre Inversen werden ohne wei teres von dem Gewicht-Zwei-Subprozessor 625 bestimmt, wie dies oben erläutert wurde.

Die Determinante JV ist der Denominator, der verwendet wird, um die Lösung für die Fehlerwerte zu finden, welche bestimmt werden durch:

wobei Det_j die Determinante D ist, bei der die j-te Spalte durch die geeigneten Syndrome ersetzt wurde. Die Determinante Det_j ist somit gleich der Summe der Ausdrücke

(α^a + α^b)_*S_j

wobei jedes Produkt als die Summe von zwei zyklisch verschobenen Versionen von S_j berechnet wird.

Wenn keine ausreichende Anzahl von aufeinanderfolgenden, fehlerfreien, redun danten Platten vorhanden ist, um z aufeinanderfolgende Syndrome zu erzeugen, dann ist die Determinante im Denominator keine Vandermonde-Determinante. Die erzeugten Faktoren können somit Gewichte größer als Zwei besitzen. Für Faktoren mit dem Gewicht Drei bestimmt ein Gewicht-Drei-Subprozessor 626 die Inversen, wie dies oben beschrieben worden ist. Für Ausdrücke mit Gewichten größer als Drei verwendet ein Gewicht < 3-Subprozessor 627 den Euklidischen Algorithmus um iterativ den Ausdruck a(x)_*b(x) + q(x)_*(x^m + x^m+1+ . . . + x + 1) zu lösen, wobei b(x) das Inverse ist.

Das System kann statt dessen einen nicht-primitiven Reed-Solomon-Kode für den Spalten-Fehlerkorrekturkode verwenden, und der Spaltenkodierer und -De kodierer können eine gemeinsam genutzte Hardware sein, wie dies in einer Ver öffentlichung von Fettweis und Hassner mit dem Titel "A Combined Reed-Solo mon Encoder und Syndrom Generator With Small Hardware Complexity", Proceedings of the 1992 IEEE International Symposium On Circuits and Sy stems, San Diego, Kalifornien, 10 bis 13 Mai 1993, Seiten 1871-1874 beschrie ben wird, die durch Bezugnahme hier mit aufgenommen wird. Beispielsweise können die Kodierer und Dekodierer gemeinsam genutzte Multiplizierer, Schiebe register und Addierer sein. Wenn ein nicht-primitiver Reed-Solomon-Kode ver wendet wird, dann gibt es eine maximale Gesamtzahl m von Platten, das heißt k + r ≦ m.

Ein nicht-primitiver Reed-Solomon-Kode hat ein erzeugendes Polynom

g(x) = (x + α⁰)(x + α¹) . . . (x + α^t)

das t+1 aufeinanderfolgende Wurzeln besitzt. Mit dem nicht-primitiven Reed-So lomon-Kode werden die Syndrome auf der Basis der von sämtlichen Platten und nicht nur den Datenplatten wiedergewonnen Symbole bestimmt. Somit sind die Syndrome

S_j = i'₀ + (α^j_*1)i'₁ + . . . + (α^j_*k+r-2)i'_k+r-2(α^j_*k+r-1)i'_k+r-1

Für j = 0, 1, . . ., t.

Für jede Zahl von Fehlern z ≦ r stehen immer r aufeinanderfolgende Syndrome zur Verfügung. Tatsächlich können die ersten z Syndrome verwendet werden. Die Determinante, für die eine Inverse benötigt wird, um die Lösung für die Fehler werte zu finden, ist somit die Vandermonde-Determinante. Demgemäß wird, wie oben erläutert, die Inverse für die Determinante ohne weiteres dadurch gefun den, daß die Inversen der Faktoren α^a + α^b miteinander multipliziert werden, von denen jeder das Gewicht Zwei besitzt. Die Berechnungen zur Bestimmung der Fehlerwerte sind im wesentlichen die gleichen für jede Zahl von Fehlern. Dem gemäß kann das System ohne weiteres bis zu r Fehler korrigieren, ohne daß das Inverse irgend eines Elementes mit einem Gewicht größer als Zwei gefunden werden muß.

Das oben beschriebene System kodiert Spalten von m-Bit-Symbolen als (m+1)- Bit Symbole, wobei m so gewählt werden kann, daß es ebenso groß oder größer ist als die Anzahl von Bits in einem Plattensektor oder einem Bandblock. Mit be kannten, dem Stand der Technik entsprechenden Systemen zur Spaltenkodie rung wird die Verwendung derart großer m-Bit-Symbole im wesentlichen durch die Komplexität der erforderlichen Galois-Feld-Multiplizierer und der Schaltkreise zum Auffinden der multiplikativen Inversen in GF(2^m) verhindert. Das gegenwär tige System vereinfacht diese Operationen und kann deshalb im wesentlichen beliebig große Werte von m verwenden. Wie oben erläutert, wird der Wert von m aus der Tabelle von Fig. 1 ausgewählt, die, wenn erforderlich, so erweitert wer den kann, daß sie größere Werte für m umfaßt.

Die vorausgehende Beschreibung war auf eine spezielle Ausführungsform der Erfindung beschränkt. Es ist jedoch klar, daß Variationen und Modifikationen, wie z. B. die Verwendung von verschiedenen Konfigurationen von Schieberegistern zur Durchführung der zyklischen Verschiebevorgänge, zur Durchführung von verschiedenen Vorgängen in der Software, Hardware oder Firmware oder die Kombination von verschiedenen, nur einem einzigen Zweck dienenden Prozes soren zu einem oder mehreren Mehrzweck-Prozessoren im Zusammenhang mit der Erfindung durchgeführt werden können, um einige oder alle ihrer Vorteile zu nutzen. Daher ist es ein Ziel der beigefügten Ansprüche, alle diese Variationen und Modifikationen abzudecken, soweit sie unter den tatsächlichen Gedanken und Umfang der Erfindung fallen.

Claims

1. System zum Kodieren von m-Bit-Datensymbolen von k Datenplatten zur Erzeugung von m-Bit-Redundanzsymbolen für r Redundanzplatten durch das Kodieren entspre chender Symbole von jeder der k Datenplatten, wobei das System folgende Be standteile umfaßt:

A. Einrichtungen zum Empfangen von Daten von entsprechenden Sektoren der k Datenplatten,
B. Kodiereinrichtungen zur Erzeugung von (m+1)-Bit-Redundanzsymbolen nach der Gleichung
C_y = α^y_*(k-1)i_k-1 + α^y_*(k-2)i_k-2 + . . . + α^y_*(1)i₁ + i₀
wobei gilt y = 0, 1, . . . r-1 und wobei i_j die Daten von der j-ten Datenplatte darstellt und α eine (m+1)-Bit-Darstellung eines Elementes von GF(2^m) ist, mit m+1 als Primzahl, und wobei diese Einrichtungen für jedes c_y folgendes umfassen:
- i. ein Schieberegister zur Durchführung der Multiplikationen als zyklische y-Bit- Verschiebungen, und
- ii. einen Addierer, der dazu dient, zum Inhalt des Schieberegisters die entspre chenden Daten von einer nächsten Datenplatte zu addieren,
C. Konvertiereinrichtungen, die dazu dienen, die (m+1)-Bit-Redundanzsymbole in m- Bit-Redundanzsymbole zu konvertieren, und
D. Einrichtungen, die dazu dienen, die m-Bit Redundanzsymbole in entsprechenden Sektoren der r Redundanzplatten zu speichern.

2. System nach Anspruch 1, bei dem die Kodiereinrichtung m-Bit-Sektoren kodiert.

3. System nach Anspruch 1, bei dem das Schieberegister ein (m+1)-Bit-Schieberegister ist das einen Rückkopplungspfad umfaßt, der bei einer einzigen Verschiebung die Er gebnisse einer zyklischen y-Bit-Verschiebung erzeugt.

4. Eine System zum Kodieren von m-Bit-Datensymbolen von k Spuren eines Bandes mit k+r Spuren zur Erzeugung von m-Bit-Redundanzsymbolen für r Redundanzspuren durch Kodieren entsprechender Symbole von jeder der k Datenspuren, wobei das Sy stem folgende Bestandteile umfaßt:

A. Einrichtungen zum Empfangen der Daten von entsprechenden Blöcken von den k Datenspuren,
B. Kodiereinrichtungen zur Erzeugung von (m+1)-Bit-Redundanzsymbolen nach der Gleichung
C_y = α^y_*(k-1)i_k-1 + α^y_*(k--2))i_k-2 + . . . + α^y_*(1)i₁ + i₀
wobei gilt y = 0, 1, . . . r-1 und wobei die Daten von der j-ten Datenspur darstellt und α eine (m+1)-Bit-Darstellung eines Elementes von GF(2^m) ist, mit m+1 als Primzahl, und wobei diese Einrichtungen für jedes c_y folgendes umfassen:
- i. ein Schieberegister zur Durchführung der Multiplikationen als zyklische y-Bit- Verschiebungen, und
- ii. einen Addierer, der dazu dient, zum Inhalt des Schieberegisters die entspre chenden Daten von einer nächsten Datenspur zu addieren,
C. Konvertiereinrichtungen, die dazu dienen, die (m+1)-Bit-Redundanzsymbole in m- Bit-Redundanzsymbole zu konvertieren, und
D. Einrichtungen, die dazu dienen, die m-Bit Redundanzsymbole in entsprechenden Blöcken der r Redundanzspuren zu speichern.

5. System nach Anspruch 4, bei dem die Kodiereinrichtungen m-Bit-Blöcke kodieren.

6. System nach Anspruch 4, bei dem das Schieberegister ein (m+1)-Bit-Schieberegister ist, das einen Rückkopplungspfad umfaßt, der mit einer einzigen Verschiebung die Ergebnisse einer zyklischen y-Bit-Verschiebung erzeugt.

7. Dekoder zum Korrigieren von Fehlern in entsprechenden Sektoren von k Datenplatten unter Verwendung von Redundanzsymbolen, die in entsprechenden Sektoren auf r Redundanzplatten gespeichert sind, wobei der Dekoder folgende Bestandteile um faßt:

A Einrichtungen zum Empfangen von Daten von den k Datenplatten,

B. Dekodiereinrichtungen zur Erzeugung von (m+1)-Bit-Redundanzsymbolen nach der Gleichung
C_y = α^y_*(k-1)i_k-1 + α^y_*(k-2))i_k-2 + . . . + α^y_*(1)i₁+ i₀
mit y = 0, 1, . . ., r-1, wobei i_j die fehlerfreien Daten von der j-ten Datenplatte be deutet, oder dann, wenn die Daten auf der j-ten Datenplatte fehlerhaft sind, nur aus Nullen besteht und α eine (m+1)-Bit-Darstellung eines Elementes von GF(2^m) ist, mit m+1 als Primzahl, wobei diese Einrichtungen für jedes c^r folgendes umfas sen:
- i. ein Schieberegister zur Durchführung der Multiplikationen als zyklische y-Bit- Verschiebungen, und
- ii. einen Addierer zum Addieren der Daten von der nächsten Datenplatte zum In halt des Schieberegisters,
C. einen Syndromgenerator zur Erzeugung von Syndromen S_j, S_j+1, . . ., S_j+z-1, wobei z die Anzahl der Platten ist, welche fehlerhafte Daten enthalten, wobei der Syn dromgenerator den Ausdruck
S_j = (α^j)^e₀ _*i'_e₀ + (α^j)^e₁ _*i'_e₁ + . . . + (α^j)^e_z _*i'_{e_z}
erzeugt, mit j = 0, 1, . . . r-1 wobei i'_{e_z} das zur z-ten fehlerhaften Platte gehörende Fehlermuster und S_j das zur j-ten Redundanzplatte gehörende Syndrom ist,
D. Einrichtungen zum Ermitteln der zu den Syndromen gehörenden Fehlerwerte, wo bei diese Einrichtungen Mittel umfassen, die dazu dienen, die multiplikativen In versen von (m+1)-Bit-Symbolen (α^j)^p mit dem Gewicht Eins als α^m+1-jp zu ermitteln,
E. Konvertiereinrichtungen, die dazu dienen, den (m+1)-Bit-Fehlerwert in einen m- Bit-Fehlerwert zu konvertieren, und
F. Einrichtungen zum Korrigieren der fehlerhaften m-Bit-Symbole unter Verwendung des m-Bit-Fehlerwertes.

8. Dekoder nach Anspruch 7, bei dem die Einrichtungen zum Bestimmen der Fehler werte weiterhin Mittel umfassen, die dazu dienen, multiplikative Inverse von A = α^h + α^v zu ermitteln, wobei es sich um ein (m+1)-Bit-Symbol mit dem Gewicht Zwei han delt, mit A^-1 = (α^m+1-h)_*δ^v-h, wobei δ gleich α^m-1 + α^m-3 + . . . + α³ + α¹ ist.

9. Dekoder nach Anspruch 8, bei dem die Mittel zum Bestimmen der Fehlerwerte Mittel umfassen, die dazu dienen, multiplikative Inverse von A = α^a + α^b + α^c zu ermitteln, wobei es sich um ein (m+1)-Bit-Symbol mit dem Gewicht Drei handelt, mit α^c _*D^b-c, wobei D das Inverse von α^a'' + α + 1 ist, und a'' = (a-c)/(b-c) gilt.

10. Dekoder nach Anspruch 9, bei dem die Einrichtungen zum Bestimmen der Fehler werte weiterhin eine m-1 Elemente umfassende Tabelle der multiplikativen Inversen von (m+1)-Bit-Symbolen mit dem Gewicht Drei in der Form . . . 1 . . . 0011 und Mittel zum Zugreifen auf die Tabelle zur Bestimmung des Symbols D umfassen.

11. Dekoder zum Korrigieren von Fehlern in entsprechenden Blöcken von k Datenspuren eines Mehrspur-Bandsystems unter Verwendung von Redundanzymbolen, die in entsprechenden Blöcken auf r Redundanzspuren gespeichert sind, wobei der Deko der folgende Bestandteile umfaßt:

A. Einrichtungen zum Empfangen von Daten von den k Datenspuren,
B. Dekodiereinrichtungen zur Erzeugung von (m+1)-Bit-Redundanzsymbolen nach der Gleichung
C_y = α^y_*(k-1)i_k-1 + α^y_*(k-2)i_k-2 + . . . + α^y_*(1)i₁ + i₀
mit y = 0, 1, . . . r-1, wobei die fehlerfreien Daten von der j-ten Datenspur bedeu tet, oder dann, wenn die Daten auf der j-ten Datenspur fehlerhaft sind, nur aus Nullen besteht und α eine (m+1)-Bit-Darstellung eines Elementes von GF(2^m) ist, mit m+1 als Primzahl, wobei diese Einrichtungen für jedes c_r folgendes umfassen:
- i. ein Schieberegister zur Durchführung der Multiplikationen als zyklische y-Bit- Verschiebungen, und
- ii. einen Addierer zum Addieren der Daten von der nächsten Datenspur zum In halt des Schieberegisters,
C. einen Syndromgenerator zur Erzeugung von Syndromen S_j, S_j+1,. . ., S_j+z-1, wobei z die Anzahl der Spuren ist, welche fehlerhafte Daten enthalten, wobei der Syn dromgenerator den Ausdruck
S_j = (α^j)^e₀ _*i'_e₀ + (α^j)^e₁ _*i'_e₁ + . . . + (α^j)^e_z _*i'_{e_z}
erzeugt, mit j = 0, 1, . . . r-1 wobei i'_{e_z} das zur z-ten fehlerhaften Spur gehörende Fehlermuster und S_j das zur j-ten Redundanzspur gehörende Syndrom ist,
D. Einrichtungen zum Ermitteln der zu den Syndromen gehörenden Fehlerwerte, wo bei diese Einrichtungen Mittel umfassen, die dazu dienen, die multiplikativen In versen von (m+1)-Bit-Symbolen (α^j)^p mit dem Gewicht Eins als α^m+1-jp zu ermitteln,
E. Konvertiereinrichtungen, die dazu dienen, den (m+1)-Bit-Fehlerwert in einen m- Bit-Fehlerwert zu konvertieren, und
F. Einrichtungen zum Korrigieren der fehlerhaften m-Bit-Symbole unter Verwendung des m-Bit-Fehlerwertes.

12. Dekoder nach Anspruch 11, bei dem die Einrichtungen zum Bestimmen der Fehler werte weiterhin Mittel umfassen, die dazu dienen, multiplikative Inverse von A = α^h + α^v zu ermitteln, wobei es sich um ein (m+1)-Bit-Symbol mit dem Gewicht Zwei han delt, mit A^-1 = (α^m+1-h)_*δ^v-h, wobei δ gleich α^m-1 + α^m-3 + . . . + α³ + α¹ ist.

13. Dekoder nach Anspruch 12, bei dem die Mittel zum Bestimmen der Fehlerwerte Mittel umfassen, die dazu dienen, multiplikative Inverse von A = α^a + α^b + α^c zu ermitteln, wobei es sich um ein (m+1)-Bit-Symbol mit dem Gewicht Drei handelt, mit α^c _* D^b-c, wobei D das Inverse von α^a'' + α + 1 ist, und a'' = (a-c)/(b-c) gilt.

14. Dekoder nach Anspruch 13, bei dem die Einrichtungen zum Bestimmen der Fehler werte weiterhin eine m-1 Elemente umfassende Tabelle der multiplikativen Inversen von (m+1)-Bit-Symbolen mit dem Gewicht Drei in der Form . . . 1 . . . 0011 und Mittel zum Zugreifen auf die Tabelle zur Bestimmung des Symbols D umfassen.