DE19847120A1 - Steuerlogik für Atapi-Schnittstelle - Google Patents

Steuerlogik für Atapi-Schnittstelle

Info

Publication number
DE19847120A1
DE19847120A1 DE1998147120 DE19847120A DE19847120A1 DE 19847120 A1 DE19847120 A1 DE 19847120A1 DE 1998147120 DE1998147120 DE 1998147120 DE 19847120 A DE19847120 A DE 19847120A DE 19847120 A1 DE19847120 A1 DE 19847120A1
Authority
DE
Germany
Prior art keywords
mpeg
data
dma
mpeg decoder
dvd reader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1998147120
Other languages
English (en)
Other versions
DE19847120C2 (de
Inventor
Jen-Te Shyu
Tenno Lin
Bruce Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Transpacific Optics Wilmington Del Us LLC
Original Assignee
Mustek Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mustek Systems Inc filed Critical Mustek Systems Inc
Publication of DE19847120A1 publication Critical patent/DE19847120A1/de
Application granted granted Critical
Publication of DE19847120C2 publication Critical patent/DE19847120C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

Es wird eine ATAPI-Schnittstellen-Steuervorrichtung offenbart, die die Datenübertragungszeit verkürzt, die CPU-Leistung verbessert und die Speicherverwaltung der Datenpuffer zum Einsperren von Speicherplatz vereinfacht, wenn ein DVD-Spieler MPEG-Daten verarbeitet, die ein DVD-Leser über eine ATAPI-Schnittstelle an einen MPEG-Decoder überträgt.

Description

Die Erfindung betrifft allgemein eine Schnittstellen- Steuervorrichtung. Sie betrifft insbesondere eine ATAPI-Schnittstellen-Steuervorrichtung in einem DVD-Spieler (DVD = Digital Versatile Disk) die zwischen einem MPEG-Decoder (MPEG = Motion Picture Expert Group) und einem DVD-Leser zum Steuern der Übertragung von MPEG-Daten bereitgestellt ist, die der DVD-Leser über eine ATAPI-Schnittstelle an den Puffer im MPEG-Decoder liefert. Es ist auch ein DVD-Spieler offenbart, in dem die ATAPI-Schnittstellen-Steuervorrichtung verwendet wird.
Im allgemeinen umfaßt ein DVD-Spieler einen DVD-Leser und einen MPEG-Decoder. Fig. 1 zeigt skizzenhaft ein Blockschaltbild eines DVD-Lesers. Eine Lesevorrichtung 2 greift auf Daten zu, die auf einer DVD-Disk 1 gespeichert sind. Die Daten werden in einem Verstärker 3 verstärkt und anschließend in den Datendecoder 4 und Servocontroller 5 eingegeben. Der Servocontroller 5 hält die Drehzahl eines Antriebsmotors 6 dadurch auf einer konstanten Datenübertragungsgeschwindigkeit, daß er nach dem Verarbeiten der Eingabedaten Signale auf den Antriebsmotor 6 zurückkoppelt. Der Datendecoder 4 decodiert die auf der Disk gespeicherten Daten und wandelt sie in MPEG-Daten um. Da ein DVD-Leser stets eine IDE-ATAPI-Schnittstelle enthält, kann man die MPEG-Daten vom Ausgangsanschluß des Datendecoders 4 an einen MPEG-Decoder übertragen oder gesteuert durch eine ATAPI-Schnittstelle 7 über den ATAPI-Bus zum MPEG- Decoder. Eine CPU überwacht und steuert den Datendecoder 4, den Servocontroller 5 und die ATAPI-Schnittstelle 7. Überträgt man die MPEG-Daten direkt vom Ausgangsanschluß des Daten­ decoders 4 zum MPEG-Decoder, so muß der DVD-Hersteller die Schnittstelle verwenden, die die IC-Lieferanten bereitstellen. Dies ist für den Hersteller unwirtschaftlich und schränkt seine Flexibilität ein, da die IC-Lieferanten ihre eigenen Spezifikationen für Schnittstellen-ICs verwenden. Die DVD-Hersteller müßten abhängig von den unterschiedlichen verwendeten Schnittstellen-ICs verschiedene Schnittstel­ lenschaltungen entwerfen. Da die ATAPI-Schnittstelle eine Industriestandard-Schnittstelle ist, tritt dieses Problem nicht auf.
Eine ATAPI-Schnittstelle weist zwei Übertragungsarten auf, nämlich den programmierten Eingabe/Ausgabe-Modus (PIO, PIO = Programmed Input/Out mode) und den direkten Speicher­ zugriffsmodus (DMA; DMA = Direct Memory Access).
Im PIO-Modus überträgt eine Steuereinheit (beispielsweise eine CPU) zuerst über einen Datenbus und einen Steuer­ leitungsbus ein Paketkommando (12 Byte) an eine ATAPI-Schnittstelle. Anschließend erfolgt ein Handshake-Vorgang zwischen der CPU und der ATAPI-Schnittstelle. Nach der Bestätigung werden durch die CPU überwacht und gesteuert Daten über die ATAPI-Schnittstelle an ein Ziel übertragen. Es ist jedoch ziemlich offenkundig, daß das Datenübertragen im PIO-Modus sehr viel CPU-Zeit verbraucht. Damit sinkt die CPU-Leistung und die Datenübertragungsrate nimmt ab. Folglich führt man im PIO-Modus die Datenübertragung nach dem Absetzen von Paketkommandos im DMA-Modus aus.
Während des Laufs eines DVD-Spielers, der beispielsweise einen Film zeigt, ist die Rate des Datenstroms nicht konstant. Setzt man zur Datenübertragung den DMA-Modus ein, so muß der Datenpuffer groß sein, die Schreib/Lese-Verwaltung ist kompliziert, und es entstehen leicht Betriebsprotokollfehler. Folglich ist in einem DVD-Spieler die Datenübertragung im PIO-Modus oder im DMA-Modus durch eine ATAPI-Schnittstelle weder leistungsfähig noch wirtschaftlich.
Eine Aufgabe der Erfindung ist es daher, eine ATAPI-Schnitt­ stellen-Steuervorrichtung bereitzustellen, die die erforderliche CPU-Zeit zum Datenübertragen verringert und dabei ihre Verarbeitungsleistung erhöht. Die Verwaltung des Datenpuffers soll vereinfacht und es soll Speicherplatz eingespart werden, wenn ein DVD-Leser und ein MPEG-Decoder in einem DVD-Spieler Daten im DMA-Modus über eine ATAPI- Schnittstelle übertragen.
Die Erfindung erfüllt die genannten Aufgaben durch das Bereitstellen einer ATAPI-Schnittstellen-Steuervorrichtung, umfassend: eine Steuersignal-Übertragungsvorrichtung zum Übertragen von Steuersignalen aus dem MPEG-Decoder zum DVD-Leser und der Antwortsignale auf die Steuersignale vom DVD-Leser zum MPEG-Decoder; einen DMA-Modus-Signalgenerator zum Erzeugen eines DMA-Freigabesignals für die ATAPI-Schnittstelle, wenn der MPEG-Decoder und der DVD-Leser die Vorbereitungen zum Übertragen der MPEG-Daten abgeschlossen haben, so daß der DVD-Leser mit dem Übertragen der MPEG-Daten an den MPEG-Decoder über die ATAPI-Schnittstelle im DMA-Modus beginnt; und einen Datenstromcontroller, der den DMA-Modus-Signal­ generator auffordert, das DMA-Freigabesignal wegzunehmen, wenn er erkennt, daß die vom MPEG-Decoder empfangenen MPEG- Daten eine vorgeschriebene Menge erreicht haben, so daß der DVD-Leser das Übertragen der MPEG-Daten an den MPEG-Decoder zeitweilig einstellt, und der Datenstromcontroller das Wiederanlegen des DMA-Modus-Signals anfordert, wenn die vom MPEG-Decoder empfangenen MPEG-Daten unter einer bestimmten Byteanzahl liegen oder der DVD-Leser das Übertragen der MPEG-Daten für eine bestimmte Zeitspanne eingestellt hat, so daß die Übertragung der MPEG-Daten über die ATAPI-Schnittstelle wieder aufgenommen wird, und der Vorgang des Wegnehmens und Wiederanlegens des DMA-Modus-Signals wiederholt ausgeführt wird, um das Übertragen der MPEG-Daten abzuschließen.
Die Erfindung wird nun anhand von Beispielen und mit Bezug auf die beiliegenden Zeichnungen näher beschrieben. Es zeigt:
Fig. 1 ein skizzenhaftes Blockschaltbild eines herkömmlichen DVD-Lesers;
Fig. 2 ein skizzenhaftes Blockschaltbild eines erfindungsgemäßen DVD-Lesers;
Fig. 3 ein Blockschaltbild einer erfindungsgemäßen Ausführungsform; und
Fig. 4 eine zeitliche Darstellung der Abläufe in einem DMA-Modus-Signalgenerator.
In Fig. 2 läuft gerade ein DVD-Spieler (und zeigt beispielsweise einen Film). Eine CPU zum Steuern des MPEG-De­ coders 22 liefert über eine Steuersignal-Übertragungsvorrich­ tung 211 Befehle an eine ATAPI-Schnittstelle 202. Die ATAPI-Schnitt­ stelle 202 greift befehlsgemäß auf MPEG-Daten zu, die auf einer Disk gespeichert sind. Zwischenzeitlich sendet die ATAPI-Schnittstelle 202 ein Signal an die CPU zurück und gibt ein DMA-Anforderungssignal (DMA_req) aus, um die Übertragung von MPEG-Daten im DMA-Modus anzustoßen. Anschließend vervollständigen ein DMA-Modus-Signalgenerator 212 und ein DMA-Controller 223 den Handshakevorgang, indem sie das DMA-Anforderungssignal (DMA_req) und ein Steuersignal verwenden, das der DMA-Controller 223 ausgibt. Nun läßt der DMA-Controller 223 die MPEG-Daten über einen FIFO-Puffer 221 in einen Datenpufferspeicher 222 im MPEG-Decoder 22 übertragen. Erkennt er, daß die im Datenpufferspeicher gespeicherten MPEG-Daten eine vorbestimmte Menge erreicht haben, so nimmt ein Datenstromcontroller 213 das Signal weg, das der DMA-Modus- Signalgenerator 212 ausgibt, um das Übertragen der MPEG-Daten in der ATAPI-Schnittstelle zum Datenpufferspeicher zu beenden.
Fig. 3 zeigt ein Blockschaltbild einer erfindungsgemäßen Ausführungsform, wobei zu Fig. 2 ähnliche Einheiten gleich benannt und gleich bezeichnet sind.
Ähnlich wie in Fig. 2 läuft gerade ein DVD-Spieler (und zeigt beispielsweise einen Film). Eine CPU zum Steuern des MPEG-Decoders 22 liefert über eine Steuersignal-Übertragungs­ vorrichtung 211 Befehle an eine ATAPI-Schnittstelle 202. Die ATAPI-Schnittstelle 202 greift befehlsgemäß auf MPEG-Daten zu, die auf einer Disk gespeichert sind. Zwischenzeitlich sendet die ATAPI-Schnittstelle 202 ein Signal an die CPU zurück und gibt ein DMA-Anforderungssignal (DMA_req) aus, um die Übertragung von MPEG-Daten im DMA-Modus anzustoßen. Eine mögliche Umsetzung der Steuersignal-Übertragungsvorrichtung 211 ist in Fig. 3 dargestellt. In dieser Ausführungsform besitzt der MPEG-Decoder 22 eine 8-Bit-CPU, und die ATAPI-Schnittstelle 202 ist eine 16-Bit-Schnittstelle. Daher werden zwei 8-Bit-Befehle, die die CPU über den Datenbus (data_bus) ausgibt, zuerst zu einem 16-Bit-Befehl zusammengefaßt, und zwar in einem ersten Latch 211a und einem ersten Wähler 211b. Anschließend wird der 16-Bit-Befehl zur ATAPI-Schnittstelle 202 übertragen. In ähnlicher Weise wird ein 16-Bit-Antwortsig­ nal, das die ATAPI-Schnittstelle 202 ausgibt, in einem zweiten Latch 211c gespeichert. Ein Multiplexer 211d trennt das 16-Bit- Antwortsignal in zwei 8-Bit-Signale, die zur CPU übertragen werden.
Nachdem die CPU den MPEG-Decoder 22 angewiesen hat, MPEG-Da­ ten zu lesen, arbeiten der MPEG-Decoder 22 und der DVD-Leser 20 mit der ATAPI-Schnittstellen-Steuervorrichtung 21 zusammen und greifen im DMA-Modus auf MPEG-Daten zu. Die Einzelheiten der Abläufe werden im folgenden beschrieben.
Nachdem die ATAPI-Schnittstelle 202 den Lesebefehl von der CPU erhalten hat, aktiviert sie ein DMA-Anforderungssignal (DMA_req) und liefert es an die CPU, die die Übertragung der MPEG-Daten im DMA-Modus anstößt. Zwischenzeitlich legt ein DMA-Modus-Signalgenerator 212 ebenfalls ein DMA_req-Signal an den DMA-Controller 223 im MPEG-Decoder 22 an. Damit wird sichergestellt, daß der DMA-Controller 223 zum Steuern der Übertragung der MPEG-Daten im DMA-Modus bereit ist. Nun gibt der DMA-Modus-Signalgenerator 212 ein DMA-Freigabesignal (DMA_ack) an die ATAPI-Schnittstelle 202 aus, um zu bestätigen, daß der MPEG-Decoder 22 zum Empfangen von MPEG-Daten im DMA-Mo­ dus bereit ist. Nach einer kurzen Zeit aktiviert der DMA-Con­ troller 223 ein DMA-Lesesignal (DMA_read) und sendet es an den DMA-Modus-Signalgenerator 212, um die ATAPI-Schnitt­ stelle 202 anzuweisen, daß sie die MPEG-Daten an den Datenpufferspeicher 222 im MPEG-Decoder 22 überträgt. Anschließend legt die ATAPI-Schnittstelle 202 die MPEG-Daten für Zugriffe auf einen Datenbus (DATA_BUS). Die oben beschriebenen Abläufe sind in Fig. 4 dargestellt. Sind die MPEG-Daten auf dem Datenbus für einen Zugriff verfügbar, so werden sie gelesen und dann gesteuert durch die Anweisung eines MPEG_read-Signals aus dem DMA-Controller 223 über den FIFO-Puffer auf den Datenpufferspeicher 222 geschrieben. Fig. 3 zeigt, daß in einem MPEG-Decoder sowohl ein serieller FIFO-Puffer FIFO(s) als auch ein paralleler FIFO-Puffer FIFO(p) untergebracht sind. Der Hersteller kann einen der beiden Puffer für die I/O-Datenverarbeitung auswählen. Wählt er den seriellen FIFO-Puffer FIFO(s), so muß er vor dem FIFO(s) einen Parallel- Seriell-Umsetzer PISO bereitstellen, um parallele Daten (beispielsweise 16-Bit-Daten) in serielle Daten umzuwandeln. Die seriellen Daten werden dann über FIFO(s) in den Datenpufferspeicher 222 geschrieben.
Nach dem Schreiben der MPEG-Daten in den Datenpuf­ ferspeicher 222 überwacht ein Datenstromcontroller 213 den Einschreibstatus des Datenpufferspeichers 222 über den DMA-Con­ troller 223. Beispielsweise verwendet man einen Zähler im Datenstromcontroller 213 zum Zählen der Menge an MPEG-Daten, die in den Datenpufferspeicher 222 geschrieben sind. Erreicht die Menge der in den Datenpufferspeicher 222 geschriebenen MPEG-Daten einen vorbestimmten Wert, so nimmt der Datenstrom­ controller 213 das DMA-Freigabesignal (DMA_ack) weg, das der DMA-Modus-Signalgenerator 212 ausgibt, und die ATAPI-Schnitt­ stelle 202 beendet das Übertragen der MPEG-Daten. Es wird nun Bezug auf die zeitliche Darstellung in Fig. 4 genommen. Beim Aktivieren des DMA-Freigabesignals (DMA_ack) (auf einen niedrigen Spannungspegel) werden die folgenden Signale, etwa DMA_read usw. nacheinander aktiviert. Hat die Menge der in den Datenpufferspeicher 222 geschriebenen MPEG-Da­ ten einen vorbestimmten Wert erreicht, so weist der Datenstromcontroller 213 den DMA-Modus-Signalgenerator 212 an, das DMA-Freigabesignal (DMA_ack) auf einem hohen Spannungspegel zu halten, so daß die MPEG-Daten in der ATAPI- Schnittstelle 202 gehalten werden und der MPEG-Decoder 22 den Empfang der MPEG-Daten zeitweilig unterbricht. Sind weniger als eine bestimmte Anzahl zu verarbeitender MPEG-Daten im Datenpufferspeicher 222 gespeichert oder hat der MPEG-Decoder 22 den Empfang der MPEG-Daten für eine bestimmte Zeitspanne unterbrochen, so weist der Datenstromcontroller 213 den DMA-Mo­ dus-Signalgenerator 212 an, das DMA-Freigabesignal (DMA_ack) wieder anzulegen (halte DMA_ack auf einen niedrigen Spannungspegel). Damit geht die Datenübertragung zwischen dem DVD-Leser 20 und dem MPEG-Decoder 22 weiter.
Fig. 2 und 3 zeigen, daß ein DVD-Spieler, der die erfindungsgemäße ATAPI-Schnittstellen-Steuervorrichtung verwendet, einen DVD-Leser 20, eine Schnittstellen-Steuervor­ richtung 21 und einen MPEG-Decoder 22 umfaßt. Dabei ist die Schnittstellen-Steuervorrichtung 21 zwischen dem DVD-Leser 20 und dem MPEG-Decoder 22 bereitgestellt. Der DVD-Spieler ist dadurch gekennzeichnet, daß die vom DVD-Leser 20 ausgegebenen MPEG-Daten gesteuert durch die ATAPI-Schnittstel­ len-Steuervorrichtung 21 über eine ATAPI-Schnittstelle im DMA-Modus an den MPEG-Decoder 22 übertragen werden. Die Arbeitsweise und das Prinzip unterscheiden sich nicht vom beschriebenen Fall.
Die Erfindung wurde beispielhaft und anhand der bevorzugten Ausführungsform beschrieben. Es ist jedoch einsichtig, daß die Erfindung nicht auf die offenbarten Ausführungsformen beschränkt ist. Es ist im Gegenteil beabsichtigt, verschiedene Abwandlungen und ähnliche Anordnungen, die für Fachleute naheliegend sind, mit einzuschließen. Damit sollte der Bereich der beigefügten Ansprüche so breit wie möglich interpretiert werden und alle diese Abwandlungen und ähnlichen Anordnungen mit einschließen.

Claims (2)

1. ATAPI-Schnittstellen-Steuervorrichtung (21), die zwischen einer DVD-Lesevorrichtung (20) und einem MPEG-Decoder (22) bereitgestellt ist und die Übertragung von MPEG-Daten steuert, die der DVD-Leser (20) im DMA-Modus über die ATAPI- Schnittstelle (202) an den MPEG-Decoder (22) sendet, umfassend:
eine Steuersignal-Übertragungsvorrichtung (211) zum Übertragen von Steuersignalen aus dem MPEG-Decoder (22) zum DVD-Leser (20) und der Antwortsignale auf die Steuersignale vom DVD-Leser (20) zum MPEG-Decoder (22);
einen DMA-Modus-Signalgenerator (212) zum Erzeugen eines DMA-Freigabesignals für die ATAPI-Schnittstelle (202), wenn der MPEG-Decoder (22) und der DVD-Leser (20) die Vorbereitungen zum Übertragen der MPEG-Daten abgeschlossen haben, so daß der DVD-Leser (20) mit dem Übertragen der MPEG-Daten an den MPEG-Decoder (22) über die ATAPI-Schnittstelle (202) im DMA-Modus beginnt; und
einen Datenstromcontroller (213), der den DMA-Modus- Signalgenerator (212) auffordert, das DMA-Freigabesignal wegzunehmen, wenn er erkennt, daß die vom MPEG-Decoder (22) empfangenen MPEG-Daten eine vorgeschriebene Menge erreicht haben, so daß der DVD-Leser (20) das Übertragen der MPEG-Daten an den MPEG-Decoder (22) einstellt, wobei der Datenstrom­ controller (213) das Wiederanlegen des DMA-Modus-Signals anfordert, wenn die vom MPEG-Decoder (22) empfangenen MPEG-Da­ ten unter einer bestimmten Byteanzahl liegen oder der DVD-Le­ ser (20) das Übertragen der MPEG-Daten für eine bestimmte Zeitspanne eingestellt hat, so daß die Übertragung der MPEG-Da­ ten über die ATAPI-Schnittstelle (202) wieder aufgenommen wird, und der Vorgang des Wegnehmens und Wiederanlegens des DMA-Modus-Signals wiederholt ausgeführt wird, um das Übertragen der MPEG-Daten abzuschließen.
2. DVD-Spieler, umfassend einen DVD-Leser (20), einen MPEG-Decoder (22) und eine ATAPI-Schhittstellen-Steuervorrich­ tung (21), die zwischen der DVD-Lesevorrichtung (20) und dem MPEG-Decoder (22) bereitgestellt ist, wobei die MPEG-Daten, die der DVD-Leser (20) sendet, gesteuert durch die ATAPI- Schnittstellen-Steuervorrichtung (21) im DMA-Modus über eine ATAPI-Schnittstelle (202) an den MPEG-Decoder (22) übertragen werden, und
die Steuervorrichtung umfaßt:
eine Steuersignal-Übertragungsvorrichtung (211) zum Übertragen von Steuersignalen aus dem MPEG-Decoder (22) zum DVD-Leser (20) und der Antwortsignale auf die Steuersignale vom DVD-Leser (20) zum MPEG-Decoder (22);
einen DMA-Modus-Signalgenerator (212) zum Erzeugen eines DMA-Freigabesignals für die ATAPI-Schnittstelle (202), wenn der MPEG-Decoder (22) und der DVD-Leser (20) die Vorbereitungen zum Übertragen der MPEG-Daten abgeschlossen haben, so daß der DVD-Leser (20) mit dem Übertragen der MPEG-Daten an den MPEG-Decoder (22) über die ATAPI-Schnittstelle (202) im DMA-Modus beginnt; und
einen Datenstromcontroller (213), der den DMA-Modus- Signalgenerator (212) auffordert, das DMA-Freigabesignal wegzunehmen, wenn er erkennt, daß die vom MPEG-Decoder (22) empfangenen MPEG-Daten eine vorgeschriebene Menge erreicht haben, so daß der DVD-Leser (20) das Übertragen der MPEG-Daten an den MPEG-Decoder (22) einstellt, wobei der Datenstrom­ controller (213) das Wiederanlegen des DMA-Modus-Signals anfordert, wenn die vom MPEG-Decoder (22) empfangenen MPEG-Da­ ten unter einer bestimmten Byteanzahl liegen oder der DVD-Le­ ser (20) das Übertragen der MPEG-Daten für eine bestimmte Zeitspanne eingestellt hat, so daß die Übertragung der MPEG-Da­ ten über die ATAPI-Schnittstelle (202) wieder aufgenommen wird, und der Vorgang des Wegnehmens und Wiederanlegens des DMA-Modus-Signals wiederholt ausgeführt wird, um das Übertragen der MPEG-Daten abzuschließen.
DE1998147120 1998-05-14 1998-10-13 Steuerlogik für Atapi-Schnittstelle Expired - Fee Related DE19847120C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW87107497A TW394887B (en) 1998-05-14 1998-05-14 ATAPI interface control circuit and DVD player for this interfere control circuit

Publications (2)

Publication Number Publication Date
DE19847120A1 true DE19847120A1 (de) 1999-11-18
DE19847120C2 DE19847120C2 (de) 2003-03-27

Family

ID=21630098

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998147120 Expired - Fee Related DE19847120C2 (de) 1998-05-14 1998-10-13 Steuerlogik für Atapi-Schnittstelle

Country Status (3)

Country Link
JP (1) JP3072559B2 (de)
DE (1) DE19847120C2 (de)
TW (1) TW394887B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1069565A2 (de) * 1999-07-14 2001-01-17 Lg Electronics Inc. Audiodaten-Wiedergabegerät und Audiodaten-Sende-/Empfangsverfahren für dieses Gerät

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7155548B2 (en) * 2003-11-04 2006-12-26 Texas Instruments Incorporated Sequential device control with time-out function
TWI284810B (en) * 2004-08-18 2007-08-01 Via Tech Inc Software communication between MPEG layer and servo layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0720157B1 (de) * 1994-12-29 1999-12-08 Mitsumi Electric Co., Ltd. Antriebsgerät für Video Compact Disc
JP3135808B2 (ja) * 1995-01-24 2001-02-19 株式会社東芝 コンピュータシステムおよびこのコンピュータシステムに適用されるカード
GB2316202A (en) * 1996-08-09 1998-02-18 Shuttle Technology Limited Selectable parallel/pcmcia pc-card port computer interface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1069565A2 (de) * 1999-07-14 2001-01-17 Lg Electronics Inc. Audiodaten-Wiedergabegerät und Audiodaten-Sende-/Empfangsverfahren für dieses Gerät
EP1069565A3 (de) * 1999-07-14 2004-08-18 Lg Electronics Inc. Audiodaten-Wiedergabegerät und Audiodaten-Sende-/Empfangsverfahren für dieses Gerät

Also Published As

Publication number Publication date
DE19847120C2 (de) 2003-03-27
JPH11328842A (ja) 1999-11-30
JP3072559B2 (ja) 2000-07-31
TW394887B (en) 2000-06-21

Similar Documents

Publication Publication Date Title
DE69124946T2 (de) Bidirektionaler FIFO-Puffer zur Schnittstellenbildung zwischen zwei Bussen
DE4426094C2 (de) Datenreduktion für Buskoppler
DE69329607T2 (de) Programmierte Ethernetanpassungseinrichtung mit frühzeitiger Unterbrechung für Beschleunigung von Datenübertragung
DE69323790T2 (de) Verfahren und Vorrichtung für mehreren ausstehende Operationen in einem cachespeicherkohärenten Multiprozessorsystem
DE69225296T2 (de) Datenrekonstruktion in einem Speichergerätanordnungssystem
DE19900369A9 (de) Vorrichtung und Verfahren zur Ausführung einer Steuerübertragung auf einem Universal Serial Bus
EP0772832A1 (de) Arbitrierung bei verzögernder buskopplung
WO2005073865A2 (de) Vorrichtung zur datenübertragung zwischen speichern
DE69520886T2 (de) System und verfahren zur verarbeitung von signaldaten und kommunikationssystem mit system zur verarbeitung von signaldaten
DE69617547T2 (de) Verfahren und Vorrichtung zur Koordination der Datenübertragung zwischen Hardware und Software
EP0895165B1 (de) Kommunikationssystem mit einer DMA-Einheit
DE112006001158T5 (de) DMA mit Neuordnung für den DCA
DE3635394A1 (de) Verfahren zur datenuebertragungssteuerung
DE3688447T2 (de) Magnetbandsystem und methode mit vorauswahlssteuerungsmittel.
DE19847120C2 (de) Steuerlogik für Atapi-Schnittstelle
DE2530599C2 (de) Verfahren und Schaltungsanordnung zur Steuerung von Ein-/Ausgabe-Geräten
DE3787235T2 (de) Übertragungssysteme mit Paketbildung.
DE3936339A1 (de) Controller fuer direkten speicherzugriff
DE69429214T2 (de) Verfahren und Gerät zur Ausführung eines Kommunikationsprotokolls infolge einer Unterbrechung
EP0033469B1 (de) Verfahren und Schaltungsanordnung zum Übertragen von binären Signalen zwischen Anschlussgeräten
DE69021655T2 (de) Datenübertragung in einem Digitaldatenverarbeitungssystem.
EP0566985B1 (de) Verfahren und Vorrichtung zur Übertragung von Datenpaketen
DE60207286T2 (de) Datenverarbeitungsgerät
DE4031662A1 (de) Vorrichtung zum ueberwachen direkten speicherzugriffs fuer einen datenprozessor
EP0108417B1 (de) Verfahren zum Steuern des Datentransfers zwischen einem Datensender und einem Datenempfänger über einen Bus mit Hilfe einer am Bus angeschlossenen Steuereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCHAFT

8327 Change in the person/name/address of the patent owner

Owner name: TRANSPACIFIC OPTICS LLC, WILMINGTON, DEL., US

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501