DE19758825B4

DE19758825B4 - Datenübertragungsvorrichtung für ein KFZ-Steuergerät

Info

Publication number: DE19758825B4
Application number: DE19758825A
Authority: DE
Inventors: Bernd Dittmer; Franz Schwarz
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1997-08-04
Filing date: 1997-08-04
Publication date: 2010-06-24
Anticipated expiration: 2017-08-05

Abstract

Datenübertragungsvorrichtung zur undirektionalen seriellen Datenübertragung von einer Sendeeinrichtung (10) zu einer Empfangseinrichtung (20), insbesondere von einem Mikrocontroller (μC) zu einem Endstufen-IC (ICE) von einem Kraftfahrzeug-Steuergerät, mit:
a) einer in der Sendeeinrichtung (10) vorgesehenen P/S-Umwandlungseinrichtung (100, 105, 110) zum Umwandeln eines in der Sendeeinrichtung (10) bereitgestellten parallelen Datenstroms in einen seriellen Datenstrom (SDATA) mit Übertragungsrahmen (U1, U2, U3) eines vorbestimmten Formats und zum Übertragen des seriellen Datenstroms (SDATA) zur Empfangseinrichtung (20) über einen Datenübertragungskanal (DS);
b) einer in der Empfangseinrichtung (20) vorgesehenen S/P-Umwandlungseinrichtung (200, 205, 210) zum Rückumwandeln des übertragenen seriellen Datenstroms (SDATA) in den parallelen Datenstrom;
c) einer einzelnen Taktsignal-Erzeugungseinrichtung zum Erzeugen eines Taktsignals (CLK) und zum Zuführen des Taktsignals (CLK) an die P/S-Umwandlungseinrichtung (100, 105, 110) und die S/P-Umwandlungseinrichtung (200, 205, 210), um den jeweiligen Umwandlungsbetrieb kontinuierlich und mit phasengleichem Takt durchzuführen; und
d) einer Synchronisationseinrichtung (120) zum Erzeugen eines Synchronisierungssignals (SYNC) entsprechend dem Umwandlungsbetrieb...

Description

STAND DER TECHNIK
Die vorliegende Erfindung betrifft eine Datenübertragungsvorrichtung für ein KFZ-Steuergerät zur unidirektionalen seriellen Datenübertragung von einem Mikrokontroller zu einem Endstufen-IC zur Ansteuerung des Endstufen-IC durch den Mikrokontroller.
Aus der US 4,710,922 ist eine Datenübertragungsvorrichtung zur unidirektionalen seriellen Datenübertragung von einer Sendeeinrichtung zur einer Empfangseinrichtung, mit einer in der Sendeeinrichtung vorgesehenen P/S-Umwandlungseinrichtung zum Umwandeln eines in der Sendeeinrichtung bereitgestellten parallelen Datenstroms in einen seriellen Datenstrom mit Übertragungsrahmen eines vorbestimmten Formats und zum Übertragen des seriellen Datenstroms zur Empfangseinrichtung über einen Datenübertragungskanal; einer in der Empfangseinrichtung vorgesehenen S/P-Umwandlungseinrichtung zum Rückumwandeln des übertragenen seriellen Datenstroms in den parallelen Datenstrom; einer Taktsignal-Erzeugungseinrichtung zum Erzeugen eines Taktsignals und zum Zuführen des Taktsignals an die P/S-Umwandlungseinrichtung und die S/P-Umwandlungseinrichtung, um den jeweiligen Umwandlungsbetrieb kontinuierlich und mit phasengleichem Takt durchzuführen; und einer Synchronisierungseinrichtung zum Erzeugen eines Synchronisierungssignals entsprechend dem Umwandlungsbetrieb der P/S-Umwandlungseinrichtung und zum Zuführen desselben an die S/P-Umwandlungseinrichtung zur Synchronisierung des jeweiligen Umwandlungsbetriebs bekannt.
Die DE 36 88 786 T2 beschreibt einen Apparat und ein Verfahren für das Konvertieren von Signalen mit einem Seriendatenmuster. Das Gerät hat eine erste Speichereinrichtung zum Einfangen synchronübertragener, kodierter Datenmuster von einem Medium. Weiter hat das Gerät eine Datendecodiereinrichtung aufweisende zweite Einrichtung zum Decodieren des durch ein eingefangenes Datenmuster repräsentierten Eingangssignals und zum Erzeugen des dementsprechenden Paralleldatenmusterausgangssignals. Ferner hat das Gerät eine eine Parallelausgangseinrichtung aufweisende dritte Einrichtung zum Freigeben des Ausgangssignals der Parallelausgangseinrichtung zum Freigeben des Ausgangs der Paralleldatenmusterausgangssignale. Dabei ist jede Empfangsvorrichtung derart angeordnet, dass sie Ausgangstaktimpulse zum Synchronisieren der Operation einer externen Vorrichtung mit der Operation dieses Empfängers liefert.
Die US 5,465,079 lehrt die separate Erzeugung eines Taktsignals und eines Synchronisationssignals entsprechend einem vorgegebenen Datenübertragungsrahmenformat bei einer seriellen Datenübertragung innerhalb von einem KFZ-Radarsystem.
Aus U. Tietze, Ch. Schenk, Halbleiterschaltungstechnik, 9. Aufl., Springer 1990, s. 682–685, ist eine serielle Schnittstelle mit synchroner bzw. asynchroner Übertragung und einem Übertragungsrahmen bestehend aus Startbit, Datenbits, Paritätsbit und Stoppbit bekannt.
Die serielle Datenübertragung besitzt gegenüber der parallelen Datenübertragung den wesentlichen Vorteil, daß man weniger Verbindungsleitungen benötigt. Während bei der parallelen Datenübertra gung ein Übertragungskanal für jedes Bit eines zu sendenden Datenworts benötigt wird, werden bei der seriellen Datenübertragung sämtliche Bits eines Datenworts über denselben Übertragungskanal übertragen. Dieser Vorteil ist insbesondere bei der Datenübertragung über große Entfernungen von Bedeutung. Allgemein verwendet man sogar bei kurzen Distanzen die serielle Übertragung, wenn die im Vergleich zur parallelen Datenübertragung reduzierte Informationsübertragungsgeschwindigkeit nicht stört.
Prinzipiell wird bei der seriellen Datenübertragung das zu übertragende Datenwort auf der Senderseite Bit um Bit verschoben und bitweise über den Übertragungskanal übertragen und auf der Empfängerseite durch entsprechende Verschiebung und Zusammensetzung rekonstruiert. Übertragungskanal bedeutet in diesem Zusammenhang eine elektrische, eine optische oder eine drahtlose, z. B. funkartige, Verbindung zur Übermittlung von Information.
Ein zentrales Problem bei der seriellen Datenübertragung ist die Zeitabstimmung zwischen dem Sender und dem Empfänger. Üblicherweise unterteilt man die serielle Bitfolge in einzelne Blöcke (sogenannte Übertragungsrahmen). Bei der synchronen Übertragung fügt man zur Synchronisation eine bestimmte Bitfolge (Synchronisierungswort) ein, die sonst nicht auftreten kann. Auf diese Weise kann der Empfänger den Beginn eines Datenblocks erkennen. Bei der asynchronen Übertragung werden der Sende- und Empfangstakt nicht synchronisiert, sondern nur ungefähr (ca. 3%) auf dieselbe Frequenz eingestellt und für jeden Datenburst ein Start- und ein Stoppsignal als Synchronisationszeichen über den Übertragungskanal gesendet. Daher können bei der asynchronen Übertragung nur kurze Datenblöcke zwischen zwei Synchronisationszeichen übertragen werden.
Im Stand der Technik sind unterschiedliche serielle Schnittstellenformate zum Austausch von Daten zwischen integrierten Bausteinen bekannt, z. B. der I²C-Bus (inter-integrated circuit bus) von IBM, die SPI-Schnittstelle (serial peripheral interface) und der SIOP-Port (simple serial I/O port) von Motorola.
Der I²C-Bus weist geringe Übertragungsraten auf, und zwar kleiner als 100 kbit/s. Die maximale Belastung des Busses ist durch die maximale Buskapazität von 400 pF begrenzt.
Die SPI-Schnittstelle wird üblicherweise asynchron betrieben und kann nur auf kurze Distanzen mit maximal 4 Mbit/s benutzt werden.
Der SIOP-Port ist lediglich eine etwas vereinfachte Form der SPI-Schnittstelle, arbeitet aber nach demselben Prinzip.
Obwohl auf beliebige Datenübertragungsvorrichtungen bzw. Schnittstellenvorrichtungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf die serielle Datenübertragung von einem Mikrokontroller zu einem Endstufen-IC (IC = integrated circuit = integrierte Schaltung), insbesondere von einem KFZ-Steuer-gerät, näher erläutert.
6 zeigt eine übliche parallele Ansteuerung eines Endstufen-IC durch einen Mikrokontroller mit zusätzlicher serieller SPI-Diagnoseschnittstelle.
In 6 bezeichnet 10 eine Sendeeinrichtung in Form eines Mikrokontrollers und 20 eine Empfangseinrichtung in Form eines davon parallel anzusteuernden Endstufen-ICs. Der Mikrokontroller weist acht parallele Ausgangsports P0 bis P7 auf, welche mit einer entsprechenden Datenleitung D0–D7 verbunden sind. Andererseits weist der Endstufen-Ic acht entsprechende Dateneingänge E0 bis E7 auf, welche mit einer entsprechenden Datenleitung D0–D7 verbunden sind. Beispielsweise sind die Dateneingänge E0 bis E7 mit jeweils einem Steueranschluß eines entsprechenden (schematisch dargestellten) Treibers verbunden.
25 bezeichnet eine separate bidirektionale serielle Schnittstelle, z. B. in Form einer üblichen SPI-Schnitt-stelle, für Diagnosezwecke, welche wesentlich geringeren Anforderungen hinsichtlich der Informationsübertragungsgeschwindigkeit unterliegt, aber in Duplexform arbeiten muß.
Das in 6 illustrierte bisher verwendete Ansteuerkonzept sieht also eine parallele Kopplung von Punkt zu Punkt für 8 Bit entsprechend der Datenleitungen D0–D7 vor. Aufgrund der zunehmenden Integration von Funktionen in einem Mikrokontroller steigt zwangsläufig auch die Anzahl der erforderlichen Datenleitungen und Anschlüsse. Dies wirkt sich nachteilig auf die Kosten und die Betriebssicherheit aus.
7 zeigt den Ausgangspunkt für die erfindungsgemäße serielle Ansteuerung eines Endstufen-IC durch einen Mikrokontroller.
In 7 bezeichnen gleiche Bezugszeichen wie in 6 gleiche bzw. funktionsgleiche Komponenten. Zusätzlich weist der Mikrokontroller 10 einen üblichen Parallel-/Seriell-Wandler 12 auf, der auf seiner Paralleleingangsseite mit Datenleitungen D0' bis D7' verbunden ist. Eine serielle Übertragungsleitung DS ist einerseits mit der Seriellausgangsseite des Parallel-/Seriell-Wandlers 12 verbunden. Andererseits weist die Endstufe 20 zusätzlich einen üblichen Seriell-/Parallel-Wandler 22 auf, der auf seiner Seriell-eingangsseite mit der Übertragungsleitung DS und auf seiner Parallelausgangsseite mit Datenleitungen D0'' bis D7'' verbunden ist. Die Datenleitungen D0'' bis D7'' sind mit den entsprechenden Dateneingängen E0 bis E7 des Endstufen-IC 20 verbunden.
Bei diesem Konzept werden also hier die Daten bzw. Ansteuersignale seriell über die einzige Datenleitung DS übertragen.
Die serielle Datenübertragung zur Endstufenansteuerung reduziert die Anschlußzahl (Pin-Zahl) am sendenden Mikrokontroller und am empfangenden Endstufen-IC und die damit verbundenen Gehäusekosten. Eine geringere Pin-Zahl erhöht die Ausfallsicherheit aufgrund reduzierter Kontaktierungsprobleme bei der IC-Fertigung und der Leiterplattenbestückung. Ein einfacherer und günstigerer Fertigungsprozeß kann damit für die Handhabung der entsprechenden Bauteile eingesetzt werden.
Dabei besteht die der vorliegenden Erfindung zugrundeliegende Problematik darin, daß die üblichen synchronen seriellen Datenübertragungsvorrichtungen langsam sind und/oder durch z. B. im Übertragungsrahmen enthaltene Adressierungsteile kompliziert aufgebaut sind. Zur Auswertung bekannter asynchroner serieller Schnittstellen wird stets eine Überabtastung benötigt, die die maximale Übertragungsgeschwindigkeit im Vergleich zu dem aufgeführten synchronen Schnittstellenprotokoll um ein Vielfaches reduziert.
VORTEILE DER ERFINDUNG
Das erfindungsgemäße KFZ-Steuergerät mit den Merkmalen des Anspruchs 1 weist gegenüber den bekannten Lösungsansätzen den Vorteil auf, daß es eine hohe Übertragungsgeschwindigkeit zur Auflösung zeitkritischer Steller, wie z. B. Einspritzventil, Zündung usw., aufweist. Es kann Übertragungsraten (Baudraten) bis fast zur Höhe des verfügbaren Systemtaktes erreichen.
Da keine Mehrfachzuordnung auf der Empfängerseite vorgesehen ist, ist auch kein Adreßteil im Übertragungsrahmen erforderlich, so daß sich der Hardware-Aufwand zur Generierung/Auswertung der Übertragungsrahmen vereinfacht. Auch ist keine Duplexform erforderlich, da die Sendeeinrichtung und die Empfangseinrichtung miteinander nicht auf dem erfindungsgemäßen Kanal bidirektional kommunizieren.
Durch den lückenlosen Betrieb ist keine aufwendige Handshake-Einrichtung erforderlich, wobei mögliche Fehler erkannt und einfach durch ein folgendes Datenwort behoben werden. Generell lassen sich Fehlübertragungen zur Auswertung auf der Empfangsseite speichern und mittels eines Statusflags oder IC-Pins bzw. einer üblichen Diagnoseschnittstelle anzeigen.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht insbesondere darin, daß der jeweilige Umwandlungsbetrieb der P/S-Umwandlungseinrichtung und der S/P-Umwandlungseinrichtung durch das Taktsignal kontinuierlich und mit phasengleichem Takt durchgeführt wird und dabei durch das Synchronisierungssignal entsprechend dem Umwandlungsbetrieb der P/S-Umwandlungseinrichtung synchronisiert wird.
In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen KFZ-Steuergeräts.
Gemäß einer bevorzugten Weiterbildung weist die P/S-Umwandlungseinrichtung ein mit dem Taktsignal getaktetes Eingangsregister zum Empfangen des parallelen Datenstroms an einem parallelen Eingang und zum Ausgeben eines entsprechenden parallelen Ausgangssignals an einem parallelen Ausgang; ein mit dem Taktsignal getaktetes erstes Schieberegister mit einem parallelen Eingang zum Empfangen des parallelen Ausgangssignals und mit einem seriellen Ausgang zum Ausgeben des seriellen Datenstroms an den Datenübertragungskanal; und einen ersten internen Bus zur Verbindung des Ausgangs des Eingangsregisters mit dem Eingang des ersten Schieberegisters auf. Dies ist ein sehr einfach zu realisierender Hardware-Aufbau.
Gemäß einer weiteren bevorzugten Weiterbildung weist die Synchronisierungseinrichtung eine mit dem Taktsignal getaktete Abwärtszähleinrichtung zum Erzeugen eines Synchronisierungsimpulses nach jeweils einem vorbestimmbaren Abwärtszählzyklus auf und ist das erste Schieberegister durch den Synchronisierungsimpuls zum Einlesen des über den ersten internen Bus übertragenen Ausgangssignals des Eingangsregisters steuerbar. Dies ermöglicht, daß erst nach vollständiger Übertragung des Inhalts des ersten Schieberegisters auf den Datenübertragungskanal das Schieberegister neu beschrieben wird. Außerdem ermöglicht der separate Synchronisierungsimpuls, den Umfang des Übertragungsrahmens so gering wie möglich zu halten.
Gemäß einer weiteren bevorzugten Weiterbildung weist die Synchronisierungseinrichtung eine Synchronisierungsrahmen-Erzeugungseinrichtung zum Erzeugen und Einfügen eines vorbestimmten Synchronisierungsrahmens in den seriellen Datenstrom am Ausgang des ersten Schieberegisters auf. Zweckmäßigerweise wird der Synchronisierungsrahmen nicht nach jedem Übertragungsrahmen, sondern in festen oder wählbaren größeren Intervallen in den seriellen Datenstrom eingefügt.
Gemäß einer weiteren bevorzugten Weiterbildung weist die S/P-Umwandlungseinrichtung ein mit dem Taktsignal getaktetes zweites Schieberegister zum Empfangen des seriellen Datenstroms an einem seriellen Eingang und zum Ausgeben eines entsprechenden parallelen Ausgangssignals an einem parallelen Ausgang; ein mit dem Taktsignal getaktetes Ausgangsregister zum Empfangen des parallelen Ausgangssignal des zweiten Schieberegisters an einem parallelen Eingang und zum Ausgeben des parallelen Datenstroms an einem parallelen Ausgang; und einen zweiten internen Bus zur Verbindung des Ausgangs des Schieberegisters mit dem Eingang des Ausgangsregisters auf. Dies ermöglicht eine einfache Synchronisation der S/P-Umwandlungseinrichtung.
Gemäß einer weiteren bevorzugten Weiterbildung weist die Synchronisierungseinrichtung eine mit dem Taktsignal getaktete Abwärtszähleinrichtung zum Erzeugen eines Synchronisierungsimpulses nach jeweils einem vorbestimmbaren Abwärtszählzyklus auf und ist das Ausgangsregister durch den Synchronisierungsimpuls zum Einlesen des über den zweiten internen Bus übertragenen parallelen Ausgangssignals des zweiten Schieberegisters steuerbar. Dies ermöglicht, daß erst nach vollständiger Übertragung des Inhalts eines Übertragungsrahmens in das zweite Schieberegister das Ausgangsregister neu beschrieben wird.
Gemäß einer weiteren bevorzugten Weiterbildung weist die Synchronisierungseinrichtung eine Synchronisierungsrahmen-Erzeugungseinrichtung zum Erzeugen und Einfügen eines vorbestimmten Synchronisierungsrahmens in den seriellen Datenstrom am Ausgang des ersten Schieberegisters auf, weist die S/P-Umwandlungseinrichtung eine Synchronisierungsrahmen-Erkennungseinrichtung zum Erkennen des vorbestimmten Synchronisierungsrahmens in dem zweiten Schieberegister auf und ist das Ausgangsregister durch die Synchronisierungsrahmen-Erkennungseinrichtung zum Einlesen des über den zweiten internen Bus übertragenen parallelen Ausgangssignals des zweiten Schieberegisters steuerbar.
Gemäß einer weiteren bevorzugten Weiterbildung weist das vorbestimmte Format des Übertragungsrahmens ein Startbit, ein aus einer vorbestimmten Anzahl von Bits bestehendes Datenwort, ein Paritätsbit und ein Stoppbit auf und entspricht die Breite des ersten und zweiten Schieberegisters dem vorbestimmten Format. Dieses Format bietet einen großen Datenanteil bei geringem Beiwerk. Insbesondere gleichen das Startbit und das Stoppbit geringe Laufzeiteffekte (Jitter) aus, und das Paritätsbit ermöglicht eine Kontrolle der Korrektheit der Datenübertragung. Eine Adresse ist, wie gesagt, aufgrund der eindeutigen Zuordnung überflüssig.
Gemäß einer weiteren bevorzugten Weiterbildung weist der Synchronisierungsrahmen ein Format auf, bei dem alle Datenbits gesetzt sind und das Paritätsbit nicht der gesetzten Anzahl von Datenbits entspricht. Dies ermöglicht eine Unverwechselbarkeit von Daten und dem Synchronisierungsrahmen, welche ja prinzipiell dieselbe Länge aufweisen. Außerdem gestattet dieses Format es auf einfache Weise zu verhindern, daß der Synchronisierungsrahmen in das Ausgangsregister geschrieben wird.
Gemäß einer weiteren bevorzugten Weiterbildung weist die P/S-Umwandlungseinrichtung einen mit dem ersten internen Bus und dem ersten Schieberegister verbundenen ersten Paritätsgenerator zum Erzeugen des den Datenbits entsprechenden Paritätsbits und Eingeben desselben in das erste Schieberegister auf.
Gemäß einer weiteren bevorzugten Weiterbildung weist die S/P-Umwandlungseinrichtung einen mit dem zweiten internen Bus und dem Ausgangsregister verbundenen zweiten Paritätsgenerator zum Erzeugen des den Datenbits des Übertragungsrahmens entsprechenden Paritätsbits und Eingeben desselben als Ladesignal in das Ausgangsregister auf. Damit ist ein Laden von fehlübertragenen Daten und/oder dem Synchronisierungsrahmen in das Ausgangsregister vermeidbar.
Gemäß einer weiteren bevorzugten Weiterbildung weist die Sendeeinrichtung eine Einrichtung zur Veränderung der Datenwortbreite des parallelen Datenstroms und eine Einrichtung zur entsprechenden Anpassung des Synchronisierungssignals auf. Die erhöht die Flexibilität der erfindungsgemäßen Datenübertragungsvorrichtung.
Gemäß einer weiteren bevorzugten Weiterbildung weist die Empfangseinrichtung ein Status-/Kontrollregister zum Programmieren der Datenwortbreite des parallelen Datenstroms und des Paritätsbits sowie zum Ausgeben des Status der Empfangseinrichtung auf.
Gemäß einer weiteren bevorzugten Weiterbildung weist die Empfangseinrichtung einen Fehlerspeicher zum Speichern von Datenfehlübertragungen auf. Damit lassen sich Übertragungsfehler analysieren.
Gemäß einer weiteren bevorzugten Weiterbildung ist zwischen der Sendeeinrichtung und der Empfangseinrichtung eine separate serielle Schnittstelle, insbesondere eine SPI-Schnittstelle, zur Übertragung von Diagnosefunktionen vorgesehen. Somit besteht eine klare Trennung zwischen funktionaler Ansteuerung und Überwachung bzw. Diagnose.
ZEICHNUNGEN
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
Es zeigen:
1 ein Blockschaltbild zur Veranschaulichung des erfindungsgemäßen KFZ-Steuergeräts;
2 ein Blockschaltbild einer P/S-Umwandlungseinrichtung als Teil der Sendeeinrichtung gemäß einer ersten Ausführungsform des erfindungsgemäßen KFZ-Steuergeräts;
3 ein Zeitablaufdiagramm der Signale der P/S-Umwandlungseinrichtung gemäß der ersten Ausführungsform des erfindungsgemäßen KFZ-Steuergeräts;
4 ein Blockschaltbild einer S/P-Umwandlungseinrichtung als Teil der Empfangseinrichtung gemäß der ersten Ausführungsform des erfindungsgemäßen KFZ-Steuergeräts;
5 ein Zeitablaufdiagramm der Signale der S/P-Umwandlungseinrichtung gemäß der ersten Ausführungsform des erfindungsgemäßen KFZ-Steuergeräts;
6 eine übliche parallele Ansteuerung eines Endstufen-IC durch einen Mikrokontroller mit zusätzlicher serieller SPI-Diagnoseschnittstelle; und
7 den Ausgangspunkt für die erfindungsgemäße serielle Ansteuerung eines Endstufen-IC durch einen Mikrokontroller.
Allgemein bezeichnen in den Figuren gleiche Bezugszeichen gleich oder funktionsgleiche Bestandteile.
BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
1 zeigt ein Blockschaltbild zur Veranschaulichung des erfindungsgemäßen KFZ-Steuergeräts.
In 1 bezeichnet 10 eine Sendeeinrichtung mit einem Mikrokontroller und 20 eine Empfangseinrichtung mit einem vom Mikrokontroller anzusteuernden Endstufen-IC eines KFZ-Steuergeräts. Die Sendeeinrichtung 10 weist einen seriellen Ausgangsport PS auf, der über eine Datenleitung DS mit einem seriellen Eingangsport ES der Empfangseinrichtung 20 verbunden ist.
Neben der Datenleitung DS ist eine Taktleitung 150 zwischen einem Taktausgang ACL der Sendeeinrichtung 10 und einem Takteingang ECL der Empfangseinrichtung 20 vorgesehen.
25 bezeichnet eine separate bidirektionale serielle Schnittstelle in Form einer üblichen SPI-Schnittstelle für Diagnosezwecke, welche zwischen einem Ausgang AD der Sendeeinrichtung 10 und einem Eingang ED der Empfangseinrichtung 20 vorgesehen ist.
Die eigentliche Datenübertragungsvorrichtung zur unidirektionalen seriellen Datenübertragung der Sendeeinrichtung 10 zur Empfangseinrichtung 20 weist eine in der Sendeeinrichtung 10 vorgesehene P/S-Umwandlungseinrichtung, eine in der Empfangseinrichtung 20 vorgesehene S/P-Umwandlungseinrichtung, eine zweckmäßigerweise in der Sendeeinrichtung 10 vorgesehene Taktsignal-Erzeugungseinrichtung zum Erzeugen des Taktsignals, welches auf der Taktleitung 150 übertragen wird, und eine Synchronisierungseinrichtung zum Erzeugen eines Synchronisierungssignals, welches auf einer Synchronisierungsleitung 140 übertragen wird, auf. Die Synchronisierungsleitung 140 ist gestrichelt gezeichnet, da sie entweder als separate Leitung vorliegen kann oder mit der Datenleitung DS identisch sein kann, wie später näher erläutert wird.
Die genannten Komponenten und deren Funktionen werden nachstehend mit Bezug auf 2 bis 5 ausführlich erläutert.
2 zeigt ein Blockschaltbild einer P/S-Umwandlungsein-richtung als Teil der Sendeeinrichtung 10 gemäß einer ersten beispielhaften Ausführungsform des erfindungsgemäßen KFZ-Steuergeräts.
In 2 bezeichnet 50 einen 8 Bit breiten Datenbus, der vom parallelen Ausgangsport des (in 2 nicht gezeigten) Mikrokontrollers kommt. 100 bezeichnet ein Eingangsregister mit einer Breite von 8 Bit, welches einen parallelen Eingang 101, einen parallelen Ausgang 102, einen Takteingang 103 und einen Rücksetzeingang 104 aufweist. 105 bezeichnet einen 8 Bit breiten ersten internen Bus. 110 bezeichnet ein erstes Schieberegister mit einer Breite von 11 Bit, welches einen parallelen Eingang 111, einen mit der Datenleitung DS verbundenen seriellen Ausgang 112, einen Takteingang 113, einen Rücksetzeingang 114, einen Ladesignaleingang 115 und einen Paritätsbiteingang 116 aufweist. 120 bezeichnet einen Abwärtszähler mit einem vorgebbaren Abwärtszählwert von 4 Bit, welcher einen Takteingang 123, einen Rücksetzeingang 124, einen Ladesignaleingang 125 und einen Synchronisierungssignalausgang 126 aufweist. 130 bezeichnet einen Paritätsgenerator, der einen parallelen Eingang 131 und einen Paritätsbitausgang 132 aufweist.
Schließlich bezeichnet 140 eine Synchronisierungssignalleitung zur Übertragung des Synchronisierungsimpulses SYNC, 150 eine Taktsignalleitung zur Übertragung des Taktsignals CLK und 160 eine Rücksetzsignalleitung zur Übertragung des Rücksetzsignals RESET.
3 zeigt ein Zeitablaufdiagramm der Signale der P/S-Umwandlungseinrichtung gemäß der ersten Ausführungsform des erfindungsgemäßen KFZ-Steuergeräts.
In 3 bezeichnet CLK das Taktsignal, SYNC das aus den Synchronisierungsimpulsen bestehende Synchronisierungssignal, E101 die Eingangsdaten am Eingang 101 des Eingangsregisters 100, A102 die Ausgangsdaten am Ausgang 102 des Eingangsregisters 100 und SDATA den seriellen Datenstrom auf der Datenleitung DS. Weiterhin bezeichnen U1–U3 einen ersten bis dritten Übertragungsrahmen, DATA_WORT ein aus acht Datenbits b0–b7 bestehendes Datenwort, SYNC_WORT ungültige Daten bzw. einen Synchronisierungsrahmen, STB ein Startbit, SOB ein Stoppbit und PB ein Paritätsbit. Die Zeitachse verläuft dabei in horizontaler Richtung von links nach rechts.
Mit Bezug auf 2 und 3 wird nun der Betrieb der P/S-Umwandlungseinrichtung gemäß der ersten Ausführungsform des erfindungsgemäßen KFZ-Steuergeräts beschrieben.
Das mit dem Taktsignal CLK getaktete Eingangsregister 100 dient zum Empfangen des parallelen Datenstroms an seinem parallelen Eingang 101 und zum Ausgeben eines entsprechenden parallelen Ausgangssignals an seinem parallelen Ausgang 102 einen Taktzyklus später. Der erste interne Bus 105 dient zur Verbindung des Ausgangs 102 des Eingangsregisters 100 mit dem Eingang 111 des ersten Schieberegisters 110.
Das mit dem Taktsignal CLK getaktete erste Schieberegister 110 dient zum Empfangen des parallelen Ausgangssignals des Eingangsregisters 100 an seinem parallelen Eingang 101 und zum Ausgeben des seriellen Datenstroms SDATA an die Datenübertragungsleitung DS an seinem seriellen Ausgang 112.
Die mit dem Taktsignal CLK getaktete Abwärtszähleinrichtung 120 dient zum Erzeugen des Synchronisierungsimpulses SYNC nach jeweils einem vorbestimmbaren Abwärtszählzyklus. Das erste Schieberegister 110 ist durch den Synchronisierungsimpuls SYNC zum Einlesen des über den ersten internen Bus 105 übertragenen Ausgangssignals des Eingangsregisters 100 steuerbar.
Der mit dem ersten internen Bus 105 und dem ersten Schieberegister 110 verbundene erste Paritätsgenerator 130, zweckmäßigerweise eine XOR-Verknüpfungseinrichtung, dient zum Erzeugen des den Datenbits entsprechenden Paritätsbits PB und Eingeben desselben in das erste Schieberegister 110.
Der Übertragungsrahmen U1, U2 bzw. U3 besteht aus 11 Bits, nämlich aus einem Startbit STB, acht Datenbits b0–b7, einem Paritätsbit PB und einem Stoppbit SOB. Dementsprechend ist der Abwärtszähler 120 so eingestellt, daß er jeweils nach 11 Taktzyklen des Taktsignals CLK einen Synchronisierungsimpuls SYNC erzeugt. Der Synchronisierungsimpuls SYNC veranlaßt das erste Schieberegister 110 die auf dem ersten internen Bus 105 über das Eingangsregister 100 bereitgestellten Datenbits b0 bis b7, das vom ersten Paritätsgenerator 130 bereitgestellte Paritätsbit PB sowie intern das Startbit STB und das Stoppbit SOB zu laden. Dann darf das erste Schieberegister 110 solange nicht neu geladen werden, bis diese 11 Bits auf die Datenleitung DS herausgeschoben sind, also 11 Taktzyklen des Taktsignals CLK lang.
Im in 3 gezeigten Beispiel enthält nur der zweite Übertragungsrahmen U2 gültige Daten, nämlich #08 (hexagonal 08 = binär 00001000). Dahingegen enthalten der erste und der dritte Übertragungsrahmen U1 bzw. U3 keine gültigen Daten, denn das Paritätsbit paßt bei gerader Parität, d. h. das Paritätsbit ist 0, wenn die Anzahl der 1-Bits geradzahlig ist, nicht zu den jeweiligen binären Daten 11111111.
Derartige ungültige Daten, welche in der Praxis nur sehr selten durch externe Störungen auftreten, führen jedoch zu einer zweiten Ausführungsform der P/S-Umwandlungs-einrichtung als Teil der Sendeeinrichtung 10 der erfindungsgemäßen Datenübertragungsvorrichtung.
Bei der zweiten Ausführungsform ist anstelle des Abwärtszählers 120 eine (in 2 nicht dargestellte) Synchronisierungsrahmen-Erzeugungseinrichtung zum Erzeugen und Einfügen eines vorbestimm ten Synchronisierungsrahmens SYNC_WORT in den seriellen Datenstrom, d. h. zwischen die normalen gültigen Übertragungsrahmen, am Ausgang 112 des ersten Schieberegisters 110 vorgesehen. Für den Synchronisierungsrahmen SYNC_WORT wird gerade die Form des in 3 gezeigten ersten und dritten Übertragungsrahmens gewählt, d. h. alle acht Datenbits und das Paritätsbit sind 1.
Obwohl es möglich ist, nach jedem normalen Übertragungsrahmen einen Synchronisierungsrahmen SYNC_WORT einzufügen, ist es bei dieser zweiten Ausführungsform je nach Anwendungsbedingungen möglich, nur nach einem Übertragungsrahmen oder jeweils einer größeren Anzahl von normalen Übertragungsrahmen einen Synchronisierungsrahmen SYNC_WORT einzufügen. Dies muß dann allerdings auf der Empfängerseite entsprechend berücksichtigt werden.
4 zeigt ein Blockschaltbild einer S/P-Umwandlungseinrichtung als Teil der Empfangseinrichtung 20 gemäß der ersten Ausführungsform des erfindungsgemäßen KFZ-Steuergeräts.
In 4 bezeichnet 200 ein zweites Schieberegister mit einer Breite von 11 Bit, welches einen seriellen mit der Datenleitung DS verbundenen Eingang 201, einen parallelen Ausgang 202, einen Takteingang 203 und einen Rücksetzeingang 204 aufweist. 205 bezeichnet einen 11 Bit breiten zweiten internen Bus. 210 bezeichnet ein Ausgangsregister mit einer Breite von 8 Bit, welches einen parallelen Eingang 211, einen parallelen Ausgang 212, einen Takteingang 213, einen Rücksetzeingang 214 und einen Ladesignaleingang 215 aufweist. 230 bezeichnet einen Paritätsgenerator, der einen parallelen Eingang 231 und einen Paritätsbitausgang 232 aufweist. 235 bezeichnet ein UND-Gatter mit einem ersten Eingang 236, einem zweiten Eingang 237 und einem Ausgang 238. 240 bezeichnet ein Status-/Kontrollregister, 250 bezeichnet einen Fehlerspeicher und 260 bezeichnet einen 8 Bit breiten Datenbus, der zum parallelen Eingangsport des (in 4 nicht gezeigten) Endstufen-IC läuft.
5 zeigt einen Zeitablaufdiagramm der Signale der S/P-Umwandlungseinrichtung gemäß der ersten Ausführungsform des erfindungsgemäßen KFZ-Steuergeräts.
In 5 bezeichnet CLK das Taktsignal, SYNC das aus den Synchronisierungsimpulsen bestehende Synchronisierungssignal, SDATA den seriellen Datenstrom auf der Datenleitung DS, LOAD das Ladesignal und A212 die Ausgangsdaten am Ausgang 212 des Ausgangsregisters 210. Weiterhin bezeichnen U1–U3 den ersten bis dritten Übertragungsrahmen, DATA_WORT das aus acht Datenbits b0–b7 bestehende Datenwort, SYNC_WORT ungültige Daten bzw. den Synchronisierungsrahmen, STB das Startbit, SOB das Stoppbit und PB das Paritätsbit. Die Zeitachse verläuft dabei in horizontaler Richtung von links nach rechts.
Mit Bezug auf 4 und 5 wird nun der Betrieb der S/P-Umwandlungseinrichtung gemäß der ersten Ausführungsform des erfindungsgemäßen KFZ-Steuergeräts beschrieben.
Das mit dem Taktsignal CLK getaktete zweite Schieberegister 200 dient zum Empfangen des seriellen Datenstroms SDATA an einem seriellen Eingang 201 und zum Ausgeben eines entsprechenden parallelen Ausgangssignals an einem parallelen Ausgang 202. Der zweite interne Bus 205 dient zur Verbindung des Ausgangs 202 des zweiten Schieberegisters 200 mit dem Eingang 211 des Ausgangsregisters 210.
Das mit dem Taktsignal CLK getaktete Ausgangsregister 210 dient zum Empfangen des parallelen Ausgangssignal des zweiten Schieberegisters 200 an seinem parallelen Eingang 211 und zum Ausgeben des parallelen Datenstroms an seinem parallelen Ausgang 212, der über den Datenbus 260 mit dem Endstufen-IC verbunden ist.
Der mit dem zweiten internen Bus 205 und dem Ausgangsregister 210 verbundene zweite Paritätsgenerator 230 dient zum Erzeugen des den Datenbits des Übertragungsrahmens entsprechenden Paritätsbits PB und Eingeben desselben als Eingangssignal in den Eingang 236 des UND-Gatters 235. In den anderen Eingang 237 des UND-Gatters 235 ist das Synchronisierungssignal SYNC geführt. Das Ausgangssignal des UND-Gatters 235 am Ausgang 238 dient als Ladesignal für das Ausgangsregister 210.
Der serielle Datenstrom wird taktsynchron in das zweite Schieberegister 200 eingelesen. Das Ausgangsregister 210 wird durch den Synchronisierungsimpuls SYNC jeweils nach 11 Taktzyklen zum Einlesen des über den zweiten internen Bus 205 übertragenen parallelen Ausgangssignals des zweiten Schieberegisters 200 gesteuert. Daran ist durch das UND-Gatter 235 die Bedingung geknüpft, daß das vom zweiten Paritätsgenerator 230 gelieferte Paritätsbit PB den Datenbits b0 bis b7 entspricht. Mit anderen Worten werden weder fehlübertragene Daten noch Synchronisierungsrahmen (zweite Ausführungsform) in das Ausgangsregister 210 eingelesen. Am parallelen Ausgang 212 des Ausgangsregisters treten dann nur die relevanten acht Datenbits b0–b7 auf.
Bei der oben beschriebenen zweiten Ausführungsform der P/S-Umwandlungseinrichtung weist die S/P-Umwandlungseinrichtung anstelle des UND-Gatters 235 eine Synchronisierungsrahmen-Erkennungseinrichtung zum Erkennen des vorbestimmten Synchronisierungsrahmens SYNC_WORT in dem zweiten Schieberegister 200 auf. Das Ausgangsregister 210 ist dann durch diese Synchronisie rungsrahmen-Erkennungseinrichtung und das Paritätsbit zum Einlesen des über den zweiten internen Bus 205 übertragenen parallelen Ausgangssignals des zweiten Schieberegisters 200 steuerbar.
Insbesondere wird durch die Synchronisierungsrahmen-Erkennungseinrichtung der serielle Datenstrom im zweiten Schieberegister 200 solange abgetastet, bis ein Synchronisierungsrahmen SYNC_WORT erkannt ist. Daraus resultierend steuert dann die Synchronisierungsrahmen-Erkennungseinrichtung das Ausgangsregister 210 nach 11 Taktzyklen zum Einlesen des über den zweiten internen Bus 205 übertragenen parallelen Ausgangssignals, wenn dessen Paritätsbit korrekt ist.
Allgemein wird im Fall einer Fehlübertragung die Übertragung nicht wiederholt, sondern der letzte Zustand wird beibehalten. Die Übertragung der erfindungsgemäßen Datenübertragungsvorrichtung erfolgt also lückenlos, und auch ohne Änderung der Ausgangszustände im Mikrokontroller werden die Zustände mit der größtmöglichen Wiederholungsrate ständig übertragen.
Das Status-/Kontrollregister 240 in der Empfangseinrichtung 20 ermöglicht ein Programmieren der Datenbitbreite und des Paritätsbits, sowie eine Ausgabe über den Zustand des Endstufen-IC (z. B. aktiv oder nicht aktiv) bzw. des Fehlerspeichers 250 (z. B. Anzahl der Datenfehlübertragungen).
Bei der erfindungsgemäßen P/S-Umwandlungseinrichtung und bei der erfindungsgemäßen S/P-Umwandlungseinrichtung entsteht generell eine gewisse Verzögerung, welche die Schnittstellengeschwindigkeit beeinflußt. Da sich der parallele Datenstrom vom Mikrokontroller asynchron zum Systemtakt ändert, ergeben sich ebenfalls gewisse Verzögerungen.

Die folgende Tabelle I beschreibt die verschiedenen Verzögerungszeiten für die Schaltungen gemäß der oben beschriebenen ersten und zweiten Ausführungsform. Tabelle I

Systemtaktperiode	T_CLK
Verzögerung Eingangsregister	1·T_CLK
Verzögerung Schieberegister	1·T_CLK
Verzögerung Ausgangsregister	1·T_CLK
Verzögerung Daten	8·T_CLK
Verzögerung Startbit, Stoppbit, Paritätsbit	3·T_CLK
Verzögerung Übertragungsrahmen	11·T_CLK
Verzögerung Synchronisierungsrahmen	11·T_CLK
Verzögerung Übertragungsrahmen	11·T_CLK
Verzögerung Synchronisierungsrahmen	11·T_CLK

Daraus ergeben sich für die erste Ausführungsform als minimale Verzögerungszeit 14·T_CLK und als maximale Verzögerungszeit 24·T_CLK sowie eine Aktualisierungszeit von 11·T_CLK für die Ausgangsdaten. Das entspricht bei einer Taktfrequenz f_CLK = 1/T_CLK = 10 MHz einer minimalen Verzögerungszeit von 1,4 μs einer maximalen Verzögerungszeit von 2,4 μs sowie einer Aktualisierungszeit von 1,1 μs für die Ausgangsdaten.
Daraus ergeben sich weiterhin für die zweite Ausführungsform als minimale Verzögerungszeit 14·T_CLK und als maximale Verzögerungszeit 35·T_CLK sowie eine Aktualisierungszeit von 22·T_CLK für die Ausgangsdaten (unter der Annahme, daß jeder zweite Übertragungsrahmen ein Synchronisierungsrahmen ist). Das entspricht bei einer Taktfrequenz f_CLK = 1/T_CLK = 10 MHz einer minimalen Verzögerungszeit von 1,4 μs einer maximalen Verzögerungszeit von 3,5 μs sowie einer Aktualisierungszeit von 2,2 μs für die Ausgangsdaten.
Obwohl die vorliegende Erfindung anhand eines bevorzugten Ausführungsbeispiels vorstehend beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
Die oben beschriebene Ausführungsform der vorliegenden Erfindung ist ein Kraftfahrzeug-Steuergerät, bei dem zwischen Mikrokontroller und Endstufen-IC nur eine geringe Entfernung der Größenordnung einige cm bis einige 10 cm, vorzugsweise 10–20 cm, zu überbrücken ist.
Eine weitere Möglichkeit der Synchronisation der Datenübertragung besteht in der Verwendung eines Startbits, das eine Länge von eineinhalb Datenbits aufweist. Hier wird dann mit jeder Taktflanke (positiv und negativ) der serielle Datenstrom abgetastet. Das Startbit wird demnach über drei Taktflanken erkannt und die Datenbits bzw. das Stoppbit nur von zwei Flanken. Dieses Auswerteverfahren bedient sich nicht der Synchronisation mittels des Synchronwortes, stellt aber höhere Ansprüche an das Timing der Schaltungskomponenten.

Allgemein ist die vorliegende Erfindung nicht nur auf die Umwandlung von 8 Bit breiten parallelen Daten in serielle Daten und zurück geeignet, sondern an dem Mikrokontroller kann ein beliebiger n-Bit (n = natürliche Zahl) breiter paralleler Ausgangsport vorgesehen sein, der mit einem entsprechen den Datenbus zu verbinden ist. Dementsprechend verändert sich dann die Länge des seriellen Übertragungsrahmens, also gemäß dem obigen Beispiel auf n + 3 Bits. BEZUGSZEICHENLISTE:

10	Sendeeinrichtung
20	Empfangseinrichtung
PS	serieller Port
ES	serieller Port
DS	Datenleitung
140	Synchr.leitung
150	Taktleitung
ACL	Taktausgang
ECL	Takteingang
25	Diagnoseschnittstelle
AD	Diagnoseport
ED	Diagnoseport
50	paralleler Datenbus
100	Eingangsregister
101	Eingang von 100
102	Ausgang von 100
103	Takteingang von 100
104	Rücksetzeingang von 100
105	erster interner Bus
110	erstes Schieberegister
111	Eingang von 110
112	Ausgang von 110
113	Takteingang von 110
114	Rücksetzeingang von 110
115	Ladeeingang von 110
116	Paritätsbiteingang von 110
120	Abwärtszähler
123	Takteingang von 120
124	Rücksetzeingang von 120
125	Ladeeingang von 120
126	Synchr.ausgang von 120
130	erster Paritätsgenerator
131	Eingang 130
132	Ausgang 130
160	Rücksetzleitung
CLK	Taktsignal
RESET	Rücksetzsignal
SYNC	Synchronisierungssignal
E101	Signal an 101
A102	Signal an 102
SDATA	serieller Datenstrom
U1, U2, U3	Übertragungsrahmen
DATA_WORT	Datenwort
SYNC_WORT	Synchr.rahmen
STB	Startbit
SOB	Stoppbit
PB	Paritätsbit
b0–b7	Datenbits
200	zweites Schieberegister
201	Eingang von 200
202	Ausgang von 200
203	Takteingang von 200
204	Rücksetzeingang von 200
205	zweiter interner Bus
210	Ausgangsregister
211	Eingang von 210
212	Ausgang von 210
213	Takteingang von 210
214	Rücksetzeingang von 210
215	Ladeeingang von 210
230	zweiter Paritätsgenerator
231	Eingang von 230
232	Ausgang von 230
235	UND-Gatter
236	erster Eingang von 235
237	zweiter Eingang von 235
238	Ausgang von 235
240	Status-/Kontrollregister
250	Fehlerspeicher
260	Datenbus
LOAD	Ladesignal
A212	Signal an 212
P0–P7	parallele Ports
D0–D7, D0'–D7', D0''–D07''	Datenleitungen
E0–E7	Dateneingänge
12	P/S-Wandler
22	S/P-Wandler

Claims

Datenübertragungsvorrichtung zur undirektionalen seriellen Datenübertragung von einer Sendeeinrichtung (10) zu einer Empfangseinrichtung (20), insbesondere von einem Mikrocontroller (μC) zu einem Endstufen-IC (ICE) von einem Kraftfahrzeug-Steuergerät, mit: a) einer in der Sendeeinrichtung (10) vorgesehenen P/S-Umwandlungseinrichtung (100, 105, 110) zum Umwandeln eines in der Sendeeinrichtung (10) bereitgestellten parallelen Datenstroms in einen seriellen Datenstrom (SDATA) mit Übertragungsrahmen (U1, U2, U3) eines vorbestimmten Formats und zum Übertragen des seriellen Datenstroms (SDATA) zur Empfangseinrichtung (20) über einen Datenübertragungskanal (DS); b) einer in der Empfangseinrichtung (20) vorgesehenen S/P-Umwandlungseinrichtung (200, 205, 210) zum Rückumwandeln des übertragenen seriellen Datenstroms (SDATA) in den parallelen Datenstrom; c) einer einzelnen Taktsignal-Erzeugungseinrichtung zum Erzeugen eines Taktsignals (CLK) und zum Zuführen des Taktsignals (CLK) an die P/S-Umwandlungseinrichtung (100, 105, 110) und die S/P-Umwandlungseinrichtung (200, 205, 210), um den jeweiligen Umwandlungsbetrieb kontinuierlich und mit phasengleichem Takt durchzuführen; und d) einer Synchronisationseinrichtung (120) zum Erzeugen eines Synchronisierungssignals (SYNC) entsprechend dem Umwandlungsbetrieb der P/S-Umwandlungseinrichtung (100, 105, 110) und zum Zuführen desselben an die S/P-Umwandlungseinrichtung (200, 205, 210) zur Synchronisierung des jeweiligen Umwandlungsbetriebs; e) wobei die P/S-Umwandlungseinrichtung (100, 105, 110) aufweist: e1) ein mit dem Taktsignal (CLK) getaktetes Eingangsregister (100) zum Empfangen des parallelen Datenstroms an einem parallelen Eingang (101) und zum Ausgeben eines entsprechenden Ausgangssignals an einem parallelen Ausgang (102); e2) ein mit dem Taktsignal (CLK) getaktetes erstes Schieberegister (110) mit einem parallelen Eingang (111) zum Empfangen des parallelen Ausgangssignals und mit einem seriellen Ausgang (112) zum Ausgeben des seriellen Datenstroms an den Datenübertragungskanal (DS); und e3) einen ersten internen Bus (105) zur Verbindung des Ausgangs (102) des Eingangsregisters (100) mit dem Eingang (111) des ersten Schieberegisters (110); f) wobei die S/P-Umwandlungseinrichtung (200, 205, 210) aufweist: f1) ein mit dem Taktsignal (CLK) getaktetes zweites Schieberegister (200) zum Empfangen des seriellen Datenstroms an einem seriellen Eingang (201) und zum Ausgeben eines entsprechenden parallelen Ausgangssignals an einem parallelen Ausgang (202); f2) ein mit dem Taktsignal (CLK) getaktetes Ausgangsregister (210) zum Empfangen des parallelen Ausgangssignals des zweiten Schieberegisters (200) an einem parallelen Eingang (211) und zum Ausgeben des parallelen Datenstroms an einem parallelen Ausgang (212); und f3) einen zweiten internen Bus (205) zur Verbindung des Ausgangs (202) des Schieberegisters (200) mit dem Eingang (211) des Ausgangsregisters (210); g) wobei die Synchronisierungseinrichtung (120) eine einzelne mit dem Taktsignal (CLK) getaktete Abwärtszähleinrichtung (120) zum Erzeugen eines Synchronisierungsimpulses (SYNC) nach jeweils einem vorbestimmbaren Abwärtszählzyklus entsprechend dem vorbestimmten Format des Übertragungsrahmens (U1, U2; U3) aufweist; h) wobei das erste Schieberegister (110) durch den Synchronisierungsimpuls (SYNC) als Ladesignal zum Einlesen des über den ersten internen Bus (105) übertragenen Ausgangssignals des Eingangsregisters (100) steuerbar ist; i) wobei die P/S-Umwandlungseinrichtung (100, 105, 110) einen mit dem ersten internen Bus (105) und dem ersten Schieberegister (110) verbundenen ersten Paritätsgenerator (130) zum Erzeugen des den Datenbits entsprechenden Paritätsbits (PB) und Eingeben desselben in das erste Schieberegister (110) aufweist; j) wobei die S/P-Umwandlungseinrichtung (200, 205, 210) einen mit dem zweiten internen Bus (205) und dem Ausgangsregister (210) verbundenen zweiten Paritätsgenerator (230) zum Erzeugen des den Datenbits des Übertragungsrahmens entsprechenden Paritätsbits (PB) aufweist; k) wobei die S/P Umwandlungseinrichtung (200, 205, 210) ein UND-Gatter (235) aufweist, welches das Paritätsbit (PB) des zweiten Paritätsgenerators (230) und den Synchronisationsimpuls (SYNC) empfängt und abhängig davon ein Ladesignal bereitstellt, welches das Ausgangsregister (210) durch den Synchronisierungsimpuls (SYNC) und das Paritätsbit (PB) zum Einlesen des über den zweiten internen Bus (205) übertragenen parallelen Ausgangssignals des zweiten Schieberegisters (200) steuert, so dass ein Einlesen fehlerübertragener Übertragungsrahmen (U1, U2, U3) in das Ausgangsregister (210) verhindert wird; l) wobei der Synchronisierungsimpuls (SYNC) über eine separate Synchronisierungsleitung (140) an das erste Schieberegister (110) und das Ausgangsregister (210) übertragen wird.
Datenübertragungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Synchronisierungseinrichtung eine mit dem Taktsignal (CLK) getaktete Abwärtszähleinrichtung (120) zum Erzeugen eines Synchronisierungsimpulses (SYNC) nach jeweils einem vorbestimmbaren Abwärtszählzyklus aufweist und daß das erste Schieberegister (110) durch den Synchronisierungsimpuls (SYNC) zum Einlesen des über den ersten internen Bus (105) übertragenen Ausgangssignals des Eingangsregisters (100) steuerbar ist.
Datenübertragungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Synchronisierungseinrichtung eine Synchronisierungsrahmen-Erzeugungseinrichtung zum Erzeugen und Einfügen eines vorbestimmten Synchronisierungsrahmens (SYNC_WORT) in den seriellen Datenstrom am Ausgang (112) des ersten Schieberegisters (110) aufweist.
Datenübertragungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Ausgangsregister (210) durch den Synchronisierungsimpuls (SYNC) zum Einlesen des über den zweiten internen Bus (205) übertragenen parallelen Ausgangssignals des zweiten Schieberegisters (200) steuerbar ist.
Datenübertragungsvorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Synchronisierungseinrichtung eine Synchronisierungsrahmen-Erzeugungseinrichtung zum Erzeugen und Einfügen eines vorbestimmten Synchronisierungsrahmens (SYNC_WORT) in den seriellen Datenstrom am Ausgang (112) des ersten Schieberegisters (110) aufweist, daß die S/P- Umwandlungseinrichtung (200, 205, 210) eine Synchronisierungsrahmen-Erkennungseinrichtung zum Erkennen des vorbestimmten Synchronisierungsrahmens (SYNC_WORT) in dem zweiten Schieberegister (200) aufweist und daß das Ausgangsregister (210) durch die Synchronisierungsrahmen-Erkennungseinrichtung zum Einlesen des über den zweiten internen Bus (205) übertragenen parallelen Ausgangssignals des zweiten Schieberegisters (200) steuerbar ist.
Datenübertragungsvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das vorbestimmte Format des Übertragungsrahmens (U1, U2, U3) ein Startbit (STB), das Datenwort (DATA_WORT; b0–b7), ein Paritätsbit (PB) und ein Stoppbit (SOB) aufweist und daß die Breite des ersten und zweiten Schieberegisters (110; 200) dem vorbestimmten Format entspricht.
Datenübertragungsvorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Synchronisierungsrahmen (SYNC_WORT) ein Format aufweist, bei dem alle Datenbits (b0–b7) gesetzt sind und das Paritätsbit (PB) nicht Parität des Datenworts (DATA_WORT; b0–b7) entspricht.
Datenübertragungsvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Sendeeinrichtung (10) eine Einrichtung zur Veränderung der Datenwortbreite des parallelen Datenstroms und eine Einrichtung zur entsprechenden Anpassung des Synchronisierungssignals (SYNC, SYNC_WORT) aufweist.
Datenübertragungsvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Empfangseinrichtung (20) ein Status-/Kontrollregister (240) zum Programmieren der Datenwortbreite des parallelen Datenstroms und des Paritätsbits sowie zum Ausgeben des Status der Empfangseinrichtung (20) aufweist.
Datenübertragungsvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Empfangseinrichtung (20) einen Fehlerspeicher (250) zum Speichern von Datenfehlübertragungen aufweist.
Datenübertragungsvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen der Sendeeinrichtung (10) und der Empfangseinrichtung (20) eine separate serielle Schnittstelle, insbesondere eine SPI-Schnittstelle (25), zur Übertragung von Diagnosefunktionen vorgesehen ist.