DE19744918A1 - Schaltungsanordnung und Verfahren zur Amplitudenbegrenzung einer Wechselspannung - Google Patents

Description

In der Leistungselektronik werden vorzugsweise MOS-Transisto­ ren als Schaltelemente verwendet. Diese MOS-Transistoren benötigen zum Durchschalten eine definierte Durchschalte­ spannung. Ein Überschreiten einer maximal zulässigen Durch­ schaltespannung führt zu einer Zerstörung des MOS-Transistors.

In vielen Schaltungsanordnungen, insbesondere bei Umrichtern werden MOS-Transistoren über beispielsweise eine zusätzliche Wicklung auf der Sekundärseite eines Übertragers angesteuert. Die Erzeugung einer Durchschaltespannung durch die zusätzli­ che Wicklung an der Sekundärseite des Umrichters bringt je­ doch den Nachteil mit sich, daß die Höhe der Durchschalte­ spannung nicht beliebig dimensionierbar ist, da hierfür nur eine begrenzte Anzahl ganzzahliger Windungszahlen auf der Se­ kundärseite des Übertragers zur Verfügung steht. Eine Erzeugung der Durchschaltespannung mit Hilfe der zusätzlichen Wicklung bringt den weiteren Nachteil mit sich, daß bei höhe­ ren Eingangsspannungen an der Primärseite des Übertragers die Durchschaltespannung überschritten und der damit anzusteuern­ de Transistor zerstört werden kann. Desweiteren bringt diese Ansteuerung den Nachteil mit sich, daß sich der Wirkungsgrad der genannten Ansteuerung bei höheren Durchschaltespannungen aufgrund der entstehenden Verluste verringert.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsan­ ordnung und ein Verfahren zur Amplitudenbegrenzung einer Wechselspannung anzugeben.

Die Lösung der Aufgabe ergibt sich aus den Merkmalen der Pa­ tentansprüche 1 und 9.

Die Erfindung bringt den Vorteil mit sich, daß Durchschalte­ spannungen unverzögert und in beliebiger Höhe erzeugt werden können.

Die Erfindung bringt den weiteren Vorteil mit sich, daß durch die Verwendung von MOSFET-Transistoren eine Amplitudenbegren­ zung von hochfrequenten Wechselspannungen verlustlos durchge­ führt geführt wird.

Weitere Besonderheiten sind in den Unteransprüchen angegeben.

Die Schaltungsanordnung und das Verfahren werden aus der nachfolgenden näheren Erläuterung zu einem Ausführungsbei­ spiel anhand von Zeichnungen ersichtlich.

Es zeigen:

Fig. 1 einen Umrichter mit einer Ansteuerung eines Schalt­ elementes auf der Sekundärseite eines Umrichters nach dem Stand der Technik,

Fig. 2 eine Anordnung einer Begrenzerschaltung vor einem Steuereingang des Schaltelementes,

Fig. 3 eine Schaltungsausgestaltung der Begrenzerschaltung und

Fig. 4 eine weitere Schaltungsausgestaltung der Begrenzer­ schaltung.

Fig. 1 zeigt einen als Eintakt-Durchflußwandler ausgebilde­ ten Umrichter UM. Dieser Eintakt-Durchflußwandler ist im We­ sentlichen aus einem Übertrager UT, der aus einer Primärsei­ tigen Wicklung PN, einer ersten sekundärseitigen Wicklung SN1, einer zu dieser in Serie angeordneten zweiten Wicklung SN2, einem elektronischen Schalter S auf der Primärseite des Übertragers UT, einer parallel zu der ersten sekundärseitigen Wicklung SN1 des Übertragers UT angeordneten Diode DF, einer parallel zum Ausgang des Übertragers UT angeordneten Kapazi­ tät C und einer Längsinduktivität L besteht, die zwischen der Diode DF und der Kapazität C angeordnet ist. Die hier mit un­ terbrochener Linie dargestellte weitere Diode DU ist zwischen einem Abgriffspunkt AP, der zwischen der ersten und zweiten sekundärseitigen Wicklung SN1, SN2 des Übertragers UT ist, und der Kathode der Diode DF angeordnet. Bei niedrigen Aus­ gangsspannungen UA wird die weitere Diode DU aufgrund von ei­ ner geringeren Verlustleistung durch einen über die zweite Wicklung SN2 ansteuerbaren Transistor T ersetzt. Dieser Tran­ sistor T, der vorzugsweise ein MOS-Transistor T ist, wird derart angeordnet, daß der Eingang S der Regelstrecke SD des MOS-Transistors T mit dem Abgriffspunkt AP und der Ausgang D der Regelstrecke SD des MOS-Transistors T mit der Kathode der Diode DF verbunden ist. Der Steuereingang G des MOS-Tran­ sistors T ist über einen Widerstand RT mit dem Anschluß der auf der Sekundärseite des Übertragers UT angeordneten zweiten Wicklung SN2 verbunden.

Wenn der mit hoher Frequenz öffnende und schließende elektro­ nische Schalter S auf der Primärseite des Übertragers UT ge­ schlossen wird, liegt an der Wicklung PN die Eingangsspannung UE an. Die Schaltfrequenz des elektronischen Schalters S kann dabei bis zu einem MHz betragen. An den Wicklungen SN1 und SN2 auf der Sekundärseite des Übertragers UT betragen die Spannungen SN1/PN.UE und SN2/PN.UE. Der MOS-Transistor T schaltet dann durch, wenn an seinem Steuereingang G eine um die Durchschaltespannung höhere Spannung anliegt als an dem Eingang S der Regelstrecke SD des MOS-Transistors T. Beim Einschalten des elektronischen Schalters S ist die Diode DF nicht leitend.

Wäre anstelle des MOS-Transistors T die weitere Diode DU wie eingezeichnet vorhanden, so würde auch diese in Flußrichtung betrieben, da die Spannung an der Wicklung SN1 des Übertra­ gers UT positiv ist.

Nach dem Öffnen des elektronischen Schalters S liegt aufgrund von Ummagnetisierungsvorgängen eine negative Spannung an der ersten und zweiten Wicklung SN1 und SN2 an. Der MOS-Transistor T oder ersatzweise die weitere Diode DU werden ge­ sperrt. Die Diode DF ist in dieser Schaltphase leitend.

In Fig. 2 ist ein Ausschnitt des Umrichters UM aus Fig. 1 dargestellt. Auf der Sekundärseite des Übertragers UT ist zwischen dem Anschluß der zweiten Wicklung SN2 auf der Sekun­ därseite des Übertragers UT und dem Steuereingang G des MOS-Transistors T eine Begrenzereinheit B angeordnet. Ein erster Anschluß A1 der Begrenzereinheit B ist dem Anschluß der zwei­ ten Wicklung SN2 und ein zweiter Anschluß A2 ist mit dem Steuereingang G des MOS-Transistors T verbunden. Ein dritter Anschluß A3 der Begrenzereinheit B ist mit dem Eingang S der Regelstrecke SD des MOS-Transistors T verbunden. Der Übertra­ ger UT, insbesondere die zweite Wicklung SN2 stellt in bezug auf den ersten und dritten Anschluß A1, A3 der Begrenzer­ schaltung B eine Spannungsquelle U dar. Zwischen dem ersten Anschluß A1 und dem dritten Anschluß A3 liegt die von der zweiten Wicklung SN2 des Übertragers UT abgegebene hochfre­ quente Wechselspannung UW an.

In Fig. 3 ist eine Schaltungsausgestaltung der Begrenzerein­ heit B gezeigt. Die wesentlichen Elemente der Begrenzerein­ heit B sind eine erste Referenzspannungsquelle RP, eine zwei­ te Referenzspannungsquelle RN, eine erste Trenneinheit TR1 mit einem ersten Schaltelement T1 und einer ersten Diode D1, eine zweite Trenneinheit TR2 mit einem zweiten Schaltelement T2 und einer zweiten Diode D2. Die ersten und zweiten Schal­ telemente T1 und T2 sind vorzugsweise MOSFET-Transistoren. Der erste Anschluß A1 der Begrenzereinheit B, der mit dem freien Anschluß der zweiten Wicklung SN2 des Übertragers UT verbunden ist, ist über die Anode der ersten Diode D1 mit dem Ausgang D der Regelstrecke SD des ersten MOSFET-Transistors T1 der ersten Trenneinheit TR1 und mit der Kathode der zwei­ ten Diode D2 mit Ausgang D der Regelstrecke SD des zweiten MOSFET-Transistors T2 der zweiten Trenneinheit TR2 verbunden. Der zweite Anschluß A2 der Begrenzereinheit B ist mit dem Eingang S der Regelstrecke SD des ersten und zweiten MOSFET-Transistors T1, T2 verbunden. Zwischen dem zweiten und drit­ ten Anschluß A2, A3 sind eine dritte und fünfte Diode D3, D5 angeordnet, wobei ihre Anoden miteinander und über die erste Referenzspannungsquelle RP mit dem Steuereingang G des ersten MOSFET-Transistors T1 verbunden sind. Zwischen dem zweiten und dritten Anschluß A2, A3 sind eine vierte und sechste Di­ ode D4, D6 angeordnet, wobei die beiden Kathoden der vierten und sechsten Diode D4, D6 verbunden sind und über die zweite Referenzspannungsquelle RN mit dem Steuereingang G des zwei­ ten MOSFET-Transistors T2 verbunden sind. Die dritte und fünfte Diode D3, D5 und die vierte und sechste Diode D4, D6 sind jeweils in vorteilhafter Weise als Doppeldioden D3, D5; D4, D6 ausgebildet.

Liegt am ersten Anschluß A1 bezogen auf den dritten Anschluß A3 eine positive Spannung an, dann begrenzt der erste MOSFET-Transistor T1 diese, wenn die Referenzspannung der ersten Re­ ferenzspannungsquelle RP abzüglich der Durchschaltespannung des ersten MOSFET-Transistors T1 überschritten wird. Die Re­ ferenzspannung der ersten Referenzspannungsquelle RP wird während der positiven Spannung über die fünfte Diode D5 auf das am dritten Anschluß A3 anliegende Potential bezogen. Die dritte Diode D3 ist während der zwischen dem ersten Anschluß A1 und dritten Anschluß A3 anliegenden positiven Spannung nicht leitend. Die zweite und sechste Diode D2, D6 ist ge­ sperrt.

Am Steuereingang G vom zweiten MOSFET-Transistor T2 liegt die Referenzspannung der zweiten Referenzspannungsquelle RN und die an der vierten Diode D4 anliegende Spannung.

Liegt eine am ersten Anschluß A1 bezogen auf den dritten An­ schluß A3 negative Spannung an, so sperrt die erste Diode D1 und die negative Spannung wird über die zweite Diode D2 und der geschlossenen Regelstrecke DS vom zweiten MOSFET-Transistor T2 zum zweiten Anschlußpunkt A2 weitergeleitet.

Die Referenzspannung der zweiten Referenzspannungsquelle RN wird während dem Anliegen der negativen Spannung zwischen dem ersten und dritten Anschluß A1, A3 über die leitende sechste Diode D6 auf das am dritten Anschluß A3 anliegende Potential bezogen. Die fünfte Diode D5 sperrt.

Durch die zwischen dem ersten und dritten Anschluß A1, A3 an­ liegende negative Spannung wird bei Überschreiten der am Steuereingang G des zweiten MOSFET-Transistors T2 anliegenden Referenzspannung der Referenzspannungsquelle RN abzüglich der Durchschaltespannung des zweiten MOSFET-Transistors T2 dieser gesperrt.

Über die leitende dritte Diode D3 liegt am Steuereingang des ersten MOSFET-Transistors T1 die Referenzspannung der ersten Referenzspannungsquelle RP und die an der dritten Diode D3 anliegende Spannung an.

Am ersten Anschluß A1 der Begrenzereinheit B wird die Span­ nung an den freien Anschluß der zweiten Wicklung SN2 und an dem dritten Anschluß A3 wird die an dem Abgriffspunkt AP zwi­ schen der ersten und zweiten Wicklung SN1, SN2 abgreifbare Spannung weitergeleitet.

Die am zweiten Anschluß A2 anliegende Spannung ergibt sich wegen der Kapazität des anzusteuernden MOS-Transistors T aus einem Spannungswert der ersten Referenzspannung minus der Durchschaltespannung des ersten MOSFET-Transistors T1.

Liegt am ersten Anschluß 1 der Begrenzereinheit B eine zum dritten Anschluß A3 positive Spannung von zum Beispiel +20 Volt an, so wird der erste MOSFET-Transistor T1 nicht leitend gesteuert, sobald am Ausgang des zweiten Anschlusses A2 der Begrenzereinheit B die Spannung den positiven Referenzwert minus der Durchschaltespannung des zweiten MOSFET-Transistors T1 überschreitet. Als Folge ergibt sich, daß die Spannung am zweiten Anschluß A2 aufgrund der Kapazität des MOS-Tran­ sistors T in etwa auf diesem Wert bleibt. Für einen Span­ nungswert von +14 Volt der ersten Referenzspannung der ersten Referenzspannungseinheit RP und einer Durchschaltespannung des ersten MOSFET-Transistors T1 von 2 bis 4 Volt ergibt sich eine Begrenzung der am ersten Anschluß A1 der Begrenzerein­ heit B anliegenden Spannung auf 9 bis 11 Volt.

Wenn am Anschluß A1 der Begrenzereinheit B die zum dritten Anschluß A3 negative Spannung anliegt, so wird diese in der­ selben Weise wie oben beschrieben begrenzt. Bei der Referenz­ spannung der zweiten Referenzspannungsquelle RN von beispiels­ weise -14 Volt und einer Durchschaltespannung des zweiten MOSFET-Transistors T2 von 2 bis 4 Volt ergibt sich eine be­ tragsmäßige Begrenzung der am ersten Anschluß A1 der Be­ grenzereinheit B anliegenden Spannung von 9 bis 11 Volt am zweiten Anschluß A2 der Begrenzereinheit B. Der erste MOSFET-Transistor T1 und der zweite MOSFET-Transistor T2 werden nur vernachlässigbar belastet.

Fig. 4 zeigt eine Ausgestaltung der in Fig. 3 gezeigten Be­ grenzereinheit B. Die Ausgestaltung bezieht sich dabei auf die Ausbildung der ersten und zweiten Referenzspannungsquel­ len RP und RN. Die beiden Referenzspannungseinheiten RP und RN unterscheiden sich nur dadurch, daß am Ausgang der ersten Referenzspannungsquelle RP eine positive und am Ausgang der zweiten Referenzspannungsquelle RN eine negative Spannung an­ liegt.

Die erste Referenzspannungsquelle RP ist aus einer ersten Se­ rienschaltung aus einer Diode D7 und einer Kapazität C1 einer parallel zur Kapazität C1 zweiten Serienschaltung aus einem Widerstand R1 und einer Zenerdiode Z1 gebildet. Eine weitere Kapazität C2 ist parallel zur Zenerdiode Z1 angeordnet. Bei einem eingeschwungenen Schaltungszustand kann an der weiteren Kapazität C2 die erste Referenzspannung abgegriffen werden. Der Aufbau der zweiten Referenzspannungsquelle RN entspricht der der ersten Referenzspannungsquelle RN.

Die am Steuereingang G des ersten und zweiten MOSFET-Transistors T1, T2 anliegende Referenzspannung kann durch die in der ersten und zweiten Referenzspannungseinheit RP und RN angeordneten Zenerdioden Z1, Z2 verändert werden.

Claims (9)

1. Schaltungsanordnung zur Amplitudenbegrenzung einer Wech­ selspannung (UW), mit mindestens einer mit einer ersten Refe­ renzspannungsquelle (RP, RN) verbundenen ersten Trenneinheit (TR1, TR2), die zwischen einem Verbraucher (V) mit einem ka­ pazitiven Element und einer die Wechselspannung (UW) abgeben­ den Spannungsquelle (U.) angeordnet ist, wobei der Verbraucher (V) durch die erste Trenneinheit (TR1, TR2) von der Span­ nungsquelle (U) bei Überschreiten einer von der ersten Refe­ renzspannungsquelle (RP, RN) abgegebenen Referenzspannung ge­ trennt wird und die zum Zeitpunkt der Abtrennung von der Spannungsquelle (U) am Verbraucher (V) anliegende Spannung von diesem gehalten wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß in der ersten Trenneinheit (TR1) ein erster MOSFET-Transistor (T1) angeordnet ist,
daß ein Eingang (S) der Regelstrecke (SD) des ersten MOSFET-Transistors (T1) mit dem Verbraucher (V),
daß die Spannungsquelle (U) mit einem Ausgang (D) des ersten MOSFET-Transistors (T1) und
daß der Steuereingang (G) des ersten MOSFET-Transistors (T1) mit der ersten Referenzspannungsquelle (RP) verbunden ist.

3. Schaltungsanordnung nach Anspruch 2 oder 1, dadurch gekennzeichnet,
daß eine zweite Trenneinheit (TR2) einen zweiten MOSFET-Transistor (T2) aufweist,
daß ein Eingang (S) der Regelstrecke (SD) des zweiten MOSFET-Transistors (T2) mit dem Verbraucher (V),
daß die Spannungsquelle (U) über eine zweite Diode (D1) mit einem Ausgang (D) des zweiten MOSFET-Transistors (T2) und
daß der Steuereingang (G) des zweiten MOSFET-Transistors (T2) mit einer zweiten Referenzspannungsquelle (RP) verbunden ist.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen dem Ausgang (D) der Regelstrecke (SD) des ersten MOSFET-Transistors (T1) und der Spannungsquelle (U) eine er­ ste Diode (D1) angeordnet ist, wobei die Kathode der ersten Diode (D1) mit den Ausgang (D) der Regelstrecke (SD) des er­ sten MOSFET-Transistors T1 verbunden ist.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen dem Ausgang (D) der Regelstrecke (SD) des zwei­ ten MOSFET-Transistors (T2) und der Spannungsquelle (U) eine zweite Diode (D1) angeordnet ist, wobei die Kathode der zwei­ ten Diode (D2) mit den Ausgang (D) der Regelstrecke SD des zweiten MOSFET-Transistors (T2) verbunden ist.

6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Referenzspannungsquelle (RP) über eine vierte Diode (D4) mit dem Verbraucher (V) und über eine fünfte Diode (D5) mit einem weiteren Anschluß der Spannungsquelle (U) ver­ bunden ist.

7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Referenzspannungsquelle (RP) über eine vierte Diode (D4) mit dem Verbraucher (V) und über eine sechste Di­ ode (D6) mit einem weiteren Anschluß der Spannungsquelle (U) verbunden ist.

8. Schaltungsanordnung nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die erste oder zweite Referenzspannungsquelle (RN, RP) aus einer ersten Serienschaltung aus einer Diode (D7) und ei­ ner Kapazität (C1) einer parallel zur Kapazität (C1) zweiten Serienschaltung aus einem Widerstand (R1) und einer Zenerdi­ ode (Z1) gebildet gebildet ist.

9. Verfahren zur Amplitudenbegrenzung einer Wechselspannung (UW), demgemäß ein Verbraucher (V) mit einem kapazitiven Element von einer die Wechselspannung (UW) abgebenden Spannungsquelle (U) bei Überschreiten einer von mindestens einer ersten Referenzspan­ nungsquelle (RP, RN) abgegebenen Referenzspannung getrennt wird und die zum Zeitpunkt der Abtrennung von der Spannungsquelle (U) am Verbraucher (V) anliegende Spannung von diesem gehalten wird.