DE19728192A1 - Verfahren und Anordnung zum digitalen Vermitteln von Verbindungen in Zeitmuliplextechnik - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zum digitalen Vermitteln von Verbindungen in Zeitmultiplextechnik zwischen Ursprungs- und Zielleitungen, auf welchen je in Rahmen zusam­ mengefaßte Informationskanäle als Ursprungs- bzw. Ziellagen vorliegen, die zeitlich und räumlich zugeordnet werden, wobei das Koppelfeld aus Teil-Koppelfeldern besteht, bei welchen die Anzahl der Eingänge größer ist, als die Anzahl der Aus­ gänge, den Eingängen Speicherzellen eines Informationsspei­ chers zugeordnet sind und die einzelnen Speicherzellen über Adressen aus einem Steuerspeicher angesteuert werden, sowie auf ein Koppelnetzwerk für digitale Vermittlung in Zeitmulti­ plextechnik zum Durchschalten von Verbindungen zwischen Ur­ sprungsleitungen und Zielleitungen, wobei auf den Ursprungs- bzw. Zielleitungen je in Rahmen zusammengefaßte Informations­ kanäle als Ursprungs- bzw. Zielzeitlagen vorliegen, wobei für die Eingänge Informationsspeicher mit Speicherzellen vorgese­ hen sind, mit einem Steuerspeicher für Adressen zur Ansteue­ rung einzelner Informationsspeicherzellen über diese Adressen und mit einer Steuerlogik zur Steuerung der Verbindungen auf­ grund von Informationen, insbesondere Wahlinformationen.

In der digitalen Vermittlungstechnik liegt die Aufgabe vor, Verbindungen zwischen Teilnehmern herzustellen, die in einer räumlichen und zeitlichen Konstellation an einem Koppelnetz­ werk über Multiplexleitungen anliegen. Beispielsweise sind für ein Koppelnetz "128/128" 128 Ursprungsleitungen und eben­ so viele Zielleitungen vorhanden, wobei jede Leitung 184 Mbits/s übertragen kann. Die Informations(z. B. Sprach-)-Über­ tragung erfolgt üblicherweise in Rahmen von 125 µs Dauer, wobei jeder Rahmen etwa 2000 Zeitschlitze (= Zeitlagen) à (8+2) Bit besitzt, nämlich 8 Bit für das Codewort und 2 Bit als für Überwachungs- und Prüfzwecke.

Soll eine bestimmte Verbindung aufgebaut ("ein Gespräch ver­ mittelt") werden, so muß eine bestimmte Ursprungszeitlage von den 2000 Ursprungszeitlagen einer der 128 Ursprungsleitungen einer bestimmten Zielzeitlage von den 2000 Zielzeitlagen ei­ ner der 128 Zielleitungen zugeordnet werden.

Zu diesem Zweck können in dem Koppelnetzwerk getrennte Zeitstufen und Raumstufen oder auch eine oder mehrere kombi­ nierte Zeit-Raumstufen vorgesehen sein, wobei die Codewörter zwischen Eingang und Ausgang

• - einer Zeitstufe nur ihre Zeitlage wechseln (bei Beibehal­ tung der Multiplexleitung),
• - einer Raumstufe nur die Multiplexleitung wechseln (bei Bei­ behaltung der Zeitlage) oder
• - einer kombinierten Raum- und Zeitstufe Multiplexleitung und Zeitlage wechseln.

Dabei ist volle Erreichbarkeit erforderlich, d. h. jedes auf einer Ursprungsmultiplexleitung (Zubringerleitung) am Eingang des Koppelnetzwerkes ankommende Codewort muß zu jeder belie­ bigen Zeitlage einer Zielmultiplexleitung des Koppelnetzwer­ kes vermittelt werden können.

Aus Gründen des Koppelpunktaufwandes wird üblicherweise das Koppelnetzwerk als Zwischenleitungs-Anordnung konzipiert, wo­ durch zwar die volle Erreichbarkeit grundsätzlich gegeben ist, aber bei starker Verkehrsbelastung und insbesondere "schiefer" Lastverteilung "innere" Blockierungen auftreten können. Durch Anwendung der sogenannten Clos'schen Gruppie­ rung können zwar bestimmte Koppelfeld-Teile blockierungsfrei gehalten werden, bei Koppelnetzwerken der hier betrachteten, großen Dimensionen ist aber eine Blockierungsfreiheit des ge­ samten Koppelnetzwerkes in Hinblick auf eine vertretbare Handhabung der stufenweisen Erweiterung des Koppelnetzwerkes praktisch nicht zu erreichen.

Da die Integrationsdichte der Hardware heute die Kosten für einen Koppelpunkt schon stark gesenkt hat, können die obigen Nachteile, nämlich "innere" Blockierungen und problematische, stufenweise Erweiterung durch die Anwendung eines naturgemäß koppelpunktintensiven Vollkopplers vermieden werden. Die wei­ tere Beschreibung bezieht sich daher auf Vollkoppler (Vollkoppelfelder, Vollkoppelnetzwerke), wobei diese in kon­ zentrierende Teilkoppelfelder unterteilt sein können.

Die Anforderung an die Zuordnung von Zeitlagen im Zeitmulti­ plex erfordert verständlicherweise eine vorübergehende Ab­ speicherung von Information, was zur Einführung sogenannter "Sprachspeicher" geführt hat, die im Zusammenhang mit der Er­ findung im folgenden jedoch Informationsspeicher genannt wer­ den. In dem oben genannten Beispiel eines Vollkoppelfeldes "128/128" ist vorgesehen, für jeden Kreuzungspunkt einer Ein­ gangsleitung mit einer 4er-Gruppe von Ausgangsleitungen einen Informationsspeicher anzuwenden, welcher einen ganzen Rahmen abspeichern kann und in Zellen unterteilt ist. Dies bedeutet, daß für das Koppelnetzwerk 128.32 Informationsspeicher zu je ca. 2 Kbyte (à 10 Bit) erforderlich sind. Die Speicherzel­ len bzw. der Sprachspeicher ist dabei in Bausteinen (ASICS) enthalten, aus welchen das Koppelnetzwerk im Prinzip aufge­ baut ist. In jedem dieser Bausteine ist ein Teilkoppelfeld einschließlich der erforderlichen Steuerelemente enthalten. Von den Kosten abgesehen stellt die Wärmeentwicklung solcher Bausteine oft ein Problem dar, das zum Teil in dem hohen Speicherbedarf begründet ist.

Es ist daher eine Aufgabe der Erfindung, ein Koppelnetzwerk zu schaffen, das als ein in Teilkoppelfelder unterteiltes Vollkoppelfeld arbeitet, jedoch weniger Informationsspeicher­ zellen benötigt.

Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art gelöst, bei welchem erfindungsgemäß die Gesamtspeicherka­ pazität aller Speicherzellen kleiner gewählt wird, als der Speicherbedarf für die an den Eingangsleitungen in Summe ma­ ximal anhängende Informationsmenge, jedoch unabhängig von der Anzahl der Eingangsleitungen zumindest so groß gewählt wird, daß eine Zwischenspeicherung sämtlicher an die Ausgangslei­ tungen zu vermittelnder Information sichergestellt ist, die Gesamtspeicherkapazität in m Informationsspeicherblöcke, je­ der aus einer Anzahl von Speicherzellen bestehend, unterteilt wird, wobei die Speicherkapazität eines Informationsspeicher­ blocks ein Teil der für eine Ausgangsleitung maximal benötig­ ten Speicherkapazität ist, und jeder in Abhängigkeit von den aktuellen Verbindungskonstellationen dynamisch eine Anzahl von Informationsspeicherblöcken und aus diesen 0 bis n Spei­ cherzellen zugeordnet werden, wobei die Kapazität von n Zel­ len zumindest so groß ist, daß die von dieser Eingangsleitung auf die betreffende Ausgangsleitung zu vermittelnde Informa­ tionsmenge zwischengespeichert werden kann.

Bei einer vorteilhaften Weiterbildung der Erfindung ist vor­ gesehen, daß die Zuordnung zwischen Ursprungs- und Ziellagen zumindest zweistufig erfolgt, wobei in ersten Stufen Informa­ tionskanäle bei Weiterleitung zur folgenden Stufe innerhalb des Rahmens gepackt werden und in der letzten (zweiten) Stufe eine Zuordnung der gepackten Informationen auf die gewünsch­ ten Ziel-Zeitlagen erfolgt.

Eine schnellere Funktion bei Änderungen von Verbindungen läßt sich erreichen, falls jedem Eingang ein Informationshilfs­ speicher zugeordnet wird, dem von einer Steuerlogik Informa­ tionen übermittelt werden, welche Zeitlagen dieses Eingangs sequentiell in die durch die Steuerlogik dynamisch zugeordne­ ten Speicherzellen der Informationsspeicherblöcke zu spei­ chern sind und die Steuerlogik diese dynamische Zuordnung der Informationsspeicherblöcke und Zellen durch Einschreiben von Adressen dieser Blöcke und Zellen in einen zweigeteilten Steuerspeicher derart durchführt, daß in den ersten Steuer­ speicher-Teil, welcher von einem, von einem Adressenverglei­ cher gesteuerten Lesezähler gelesen wird, die Nummer des In­ formationsspeicherblocks und die Beginn- und Ende-Adresse der weiterzuleitenden, im Informationsspeicher gespeicherten In­ formation geschrieben wird, und in den anderen Steuerspei­ cher-Teil, der durch einen zeitlagengesteuerten Lesezähler gelesen wird, eine Sprungadresse eingeschrieben wird, welche aussagt, um wie viele Zellen weiterzuspringen ist, um zu ei­ ner Information zu gelangen, die als nächste an die Ziellei­ tung zu legen ist.

Ein jeweils neues Beschreiben des Steuerspeichers läßt sich dabei zur Erhöhung der Bearbeitungsgeschwindigkeit erreichen, wenn bei zweistufiger Zuordnung zwischen Ursprungs- und Ziel­ lagen in der zweiten Stufe eine Steuerlogik Informationsspei­ cherblöcke und Zellen, entsprechend den aktuellen Verbin­ dungskonstellationen den Eingängen dynamisch zuordnet, in welche die gepackte Information eingeschrieben wird, die Steuer-Logik bei jeder Änderung der Zuordnung der Informati­ onsspeicherblöcke und Zellen zu den Eingängen einem Verglei­ cher angibt, welche Adresse hinzugefügt oder entfernt wurde, beim Auslesen des Steuerspeichers, welches durch den Lesezäh­ ler zeitlagensynchron erfolgt, die an den Vergleicher gesen­ dete Adresse mit jener, die aus dem Steuerspeicher durch den Lesezähler gelesen wurde, verglichen wird, und bei Feststel­ lung, daß die aus dem Steuerspeicher gelesene Adresse gleich oder größer ist, als die im Vergleicher stehende, eine Kor­ rektur der Adresse um +/- 1 im Steuerspeicher vorgenommen, und die korrigierte Adresse auch zum Auslesen der Information aus dem Sprachspeicher verwendet wird.

Es ist weiter zweckmäßig, wenn in Teilkoppelfeld-Anordnungen, bei welchen die Informationen an den Eingängen noch nicht zielzeitlagengerecht anliegen, und für die Durchschaltung von Mehrkanalverbindungen ein zusätzlicher Informationsspeicher erforderlich ist, je Eingang ein Informationshilfsspeicher für Mehrkanalverbindungen vorgesehen wird, in welchem die Steuerlogik je Zeitlage dieses Einganges vormerkt, ob die In­ formation dieser Zeitlage um einen Rahmen verzögert weiterzu­ senden ist, und im Falle einer durchzuführenden Rahmen- Verzögerung die Information nicht direkt an die Zielleitung weitergeleitet wird, sondern an einen zusätzlichen Informati­ onsspeicher von der Größe einer Rahmenlänge, der dieser Ziel­ leitung zugeordnet ist und dort in die der Zielzeitlage ent­ sprechende Zelle eingeschrieben wird, aus welcher die Infor­ mation einen Rahmen später zielzeitlagengerecht ausgelesen wird, daß sich durch die Zuordnung der zusätzlichen Speicher an die Zielleitungen Speicherkapazität einsparen läßt.

Ebenso wird die Aufgabe mit einem Koppelnetzwerk der eingangs genannten Art gelöst, bei welchem erfindungsgemäß die Ge­ samtspeicherkapazität aller Speicherzellen unabhängig von der Anzahl der Eingangsleitungen zumindest so groß gewählt ist, daß eine Zwischenspeicherung sämtlicher, an die Ausgangslei­ tungen zu vermittelnder Information sichergestellt ist, die Summe der Gesamtspeicherkapazität auf m Informationsspeicher­ blöcke, bestehend aus einer Anzahl von Speicherzellen, aufge­ teilt ist, die Steuerlogik dazu eingerichtet ist, jeder Lei­ tung über die Adressen aus dem Steuerspeicher 0 bis n Zellen in Abhängigkeit von den aktuellen Verbindungskonstellationen dynamisch zuzuordnen.

Die Erfindung geht von der Überlegung aus, daß ein Koppelfeld ohnedies nur soviel Information, z. B. Sprache, durchschalten kann, wie dies die Anzahl der Ausgänge ermöglicht, auch wenn über die Eingänge ein Vielfaches dieser Informationsmenge eintrifft. Die große Anzahl von Eingängen ist zwar erforder­ lich, um im Bedarfsfall alle Informationsinhalte einer Zeit­ lage parallel aufnehmen zu können, doch kann - in Summe gese­ hen - nie die Kapazität der Ausgänge überschritten werden. In der Praxis lassen sich bei vertretbarem Steueraufwand Ein­ sparungen an Speicherzellen bis zu etwa 50% erzielen.

Es ist zu betonen, daß die Vorteile der Erfindung auch bei Mehrkanalverbindungen, die prinzipiell einen doppelten oder mehrfachen Speicherbedarf aufweisen, voll zum Tragen kommen.

Der Vermittlungsaufwand wird geringer, wenn jeder Steuerspei­ cher (CM1 . . . CM4) durch einen Steuer-Zusatzspeicher (CM'1 . . . CM'4) ergänzt ist, wobei jeder Zusatzspeicher die Infor­ mationsspeicher-Nummer und die Anfangs- und Endadresse der darin enthaltenen Speicherzelle der zu vermittelnden Informa­ tion an die entsprechende Zielleitung enthält, wogegen in je­ dem Steuerspeicher (CM1 . . . CM4) lediglich eine Sprungadresse eingetragen ist, welche angibt, um wieviel weiterzuspringen ist, um zur nächsten Information zu gelangen, die an die sel­ be Zielleitung zu vermitteln ist.

Zur Vermittlung von Mehrkanalverbindungen ist es zweckmäßig, falls jeder Eingangsleitung ein Informations-Hilfsspeicher (SMH1 . . . 32) fest zugeordnet ist, in den für jede Zeitlage der Eingangsleitung (UL) seitens der Steuerlogik (STL) eine Vormerkung eingeschrieben wird, die über das Einschreiben der Information dieser Zeitlage in den Informationsspeicher (SM, SMC) entscheidet.

Die Erfindung samt weiterer Vorteile ist im folgenden an Hand eines Ausführungsbeispiels näher erläutert, das in der Zeich­ nung veranschaulicht ist. In dieser zeigen

Fig. 1 den prinzipiellen schematischen Aufbau eines Vollkop­ pelfeldes,

Fig. 2 einen durch entsprechende Unterteilung praktisch rea­ lisierbaren Aufbau eines digitalen Vollkoppelfeldes,

Fig. 3 den prinzipiellen Aufbau eines Teilkoppelfeld-Bau­ steines, der im wesentlichen zur Ausführung der Raumkopp­ ler-Funktion der Erfindung verwendbar ist, und

Fig. 4 den prinzipiellen Aufbau eines Teilkoppel-Bausteines, der im wesentlichen zur Zusammenfassung der Information auf die Ausgangsleistungen vorgesehen ist.

Fig. 1 zeigt ein Vollkoppelfeld mit 128 Eingängen, an welche die Ursprungsleitungen UL-1 bis UL-128 und 128 Ausgängen, an welche die Zielleitungen ZL-1 bis ZL-128 angeschlossen sind. Bei zunächst eingeschränkter Betrachtung für eine bestimmte Zeitlage kann die an einem Eingang anliegende Information oh­ ne innere Blockierung zu jedem beliebigen Ausgang durchge­ schaltet werden. Eine innere Blockierung ist nicht möglich, weil ein Schalter CPS, rechts oben . . . dargestellt, in einem bestimmten Kreuzungspunkt der Koppelfeld-Matrix ausschließ­ lich von einem Eingang und einem Ausgang benützt wird. Dies im Gegensatz zu einem Koppelfeld in Zwischenleitungs-Technik, wo die Durchschalte-Elemente von mehreren Eingängen bzw. Aus­ gängen benützt werden können.

Für eine bestimmte Zeitlage des in Fig. 1 dargestellten Voll­ koppelfeld können somit, unabhängig davon, welcher Eingang mit welchem Ausgang verbunden wird, gleichzeitig bis zu 128 Verbindungen hergestellt werden. Um in jeder Verbindung In­ formation in beiden Richtungen auf getrennten Wegen übertra­ gen zu können - von A nach B und von B nach A - sind je Ver­ bindung 2 Durchschaltungen erforderlich, wie beispielhaft für die Zeitlage 2000 in Fig. 1 eingezeichnet. Die dafür erfor­ derlichen 2 Koppelpunkte liegen üblicherweise symmetrisch zur Koppelfeld-Diagonale, da im allgemeinen für Sende- und Emp­ fangsrichtung dieselbe Leitungs-Nummer am Koppelfeld verwen­ det wird. Beispielsweise empfängt B am Ausgang 77 des Koppel­ feldes und sendet am Eingang 77 des Koppelfeldes.

Die Übertragung digitaler Information, z. B. digitalisierter Sprache, erfolgt üblicherweise in der Vermittlungstechnik über Zeitmultiplex-Leitungen. Bei der in der Fernsprechtech­ nik üblichen Sprach-Bandbreite ergibt sich eine Rahmendauer von 125 µs, innerhalb der periodisch die aktuellen (Sprach-)Werte aller Zeitlagen über die Zeitmultiplex-Leitung übertra­ gen werden.

Wenn die Zeitmultiplex-Leitung z. B. mit 2000 Zeitlagen arbei­ tet, müssen die Koppelpunkte der in Fig. 1 dargestellten Ma­ trix periodisch innerhalb eines Zeitrahmens von 125 µs 2000- mal jeweils neu, dieser Zeitlage entsprechend, durchgeschal­ tet werden. Wie aus Fig. 1 ersichtlich, ergeben sich hiermit gleichsam 2000 zeitlich versetzt durchschaltende Vollkoppel­ feld-Ebenen mit je 128/128 Eingängen/Ausgängen. Damit könnte allerdings nur jeweils innerhalb einer Vollkoppelfeld-Ebene 128/128 vermittelt werden, d. h., von jedem Eingang zu jedem Ausgang, aber immer nur zwischen gleichen Zeitlagen. Um auch zu anderen Vollkoppelfeld-Ebenen (= Zeitlagen) vermitteln zu können, ist es erforderlich, eine Informationsspeicherzelle SMC ("Sprachspeicher-Zelle") je Koppelfeld-Eingang und Ur­ sprungs-Zeitlage vorzusehen, um die Information dort so lange zwischenzuspeichern, bis die Ziel-Zeitlage erreicht ist, um dann die zwischengespeicherte Information an den Koppelfeld- Ausgang durchzuschalten. Demgemäß werden bei 2000 Zeitlagen und einem Koppelfeld mit 128 Eingängen theoretisch 256 000 Speicherzellen benötigt, nämlich 128 Informationsspeicher- Blöcke zu je 2K. In Fig. 1 symbolisiert eine Verbindung VBI, daß der Inhalt jeder der 2000 Speicherzellen einer bestimmten Ursprungsleitung jeder Ziel-Zeitlage zugeordnet werden kann.

Bei dem in Fig. 2 dargestellten, praktisch realisierbaren Vollkoppelfeld sind 128 Eingangsleitungen UL und 128 Ziellei­ tungen ZL vorgesehen, wobei jede Leitung eine Übertragungsra­ te von beispielsweise 184 Mbits/s aufweisen kann.

Ein solches Vollkoppelfeld ist physikalisch und hardwaremäßig unterteilt, im vorliegenden Fall in acht Baugruppen B1 bis B8. Jede Baugruppe B weist ihrerseits vier Arrays oder Felder auf, so daß insgesamt 32 Arrays AR1 bis AR32 vorhanden sind. Jedes Array besteht wiederum aus fünf ASIC-Bausteinen, von welchen je vier Bausteine AS1 bis AS4 Teilkoppelfelder sind, die durch einen Baustein AS5 über eine Verbindung VER zusam­ mengefaßt werden. Jedes Array kann somit seine 128 Eingänge auf vier Ausgänge schalten.

Ausgehend von der schon erwähnten Notwendigkeit einer rahmen­ periodischen Informationsspeicherung kann man nun vorsehen, daß jeder der 128 Eingangsleitungen je Array ein Informati­ onsspeicher von ca. 2 kB zugeordnet ist. (Anmerkung: Bei der­ zeit ins Auge gefaßten Systemen sind je Speicher genaugenom­ men 120.16=1920 Bytes für "Pay Load", d. h. Sprachvermittlung und ca. 350 Bytes für Steuer- und Überwachungsfunktionen vor­ gesehen). Somit wären für je vier Ausgänge (Zielleitungen) 128 Informationsspeicher zu je 2 kB vorhanden, insgesamt so­ mit 4096 Informationsspeicher zu je 2 kB.

Nach einem derzeitigen Realisierungs-Konzept, das keine Re­ duktion der Informationsspeicher vorsieht, werden in den Bau­ steinen AS1 bis AS4 Raumlage und Zeitlage verändert, wobei bei der Zeitlagen-Veränderung schon auf die Zielzeitlage am Koppelfeld-Ausgang eingestellt wird. In dem Baustein AS5 er­ folgt dann nur mehr eine räumliche Zusammenfassung der schon zeitlagen-richtig angeordneten Informationen von den 16 Ein­ gängen des Bausteins AS5 zu seinen 4 Ausgängen, wobei auch dem Baustein AS5 Eingang ein Informationsspeicher von 2K zugeordnet ist.

Fig. 3 und 4 zeigen nun, wie der Erfindungsgedanke auf die in Fig. 2 dargestellte Realisierung angewendet werden kann, um Informationsspeicher einzusparen. Dabei entspricht Fig. 3 ei­ nem der ASIC-Bausteine AS1 bis AS4 und Fig. 4 dem ASIC- Baustein AS5.

Gemäß Fig. 3 werden in dem dort dargestellten Baustein AS1 zwar auch Raumlage und Zeitlage verändert, doch wird bei der Zeitlagen-Veränderung noch nicht auf die Zielzeitlage am Kop­ pelfeld-Ausgang eingestellt, sondern die Informationen werden "gepackt" angeordnet und zum Baustein AS5 gesendet. In diesem erfolgt eine räumliche Zusammenfassung und zusätzlich werden die "gepackt" eingetroffenen Informationen auf die richtige Ziel-Zeitlage gekoppelt.

Ziel dieser Funktionsverteilung ist die Einsparung von Infor­ mationsspeicher in den Bausteinen AS1 (bis AS4) und AS5 durch Anwendung der dynamischen Speicher-Zuordnung. Dabei wird in Fig. 3 und 4 lediglich eine von mehreren Ausführungs-Möglich­ keiten gezeigt. Andere Möglichkeiten wären z. B., die Informa­ tion von dem Baustein AS1 (bis AS4) zu dem Baustein AS5 nicht am Ausgang des Bausteins AS1 (bis AS4) zu "packen", sondern erst beim Empfang durch den Baustein AS5, oder die Speicher- Einsparung im Baustein AS5 nicht anzuwenden, wodurch sich das "gepackte" Senden zum Baustein AS5 erübrigen würde. Das "Packen" an sich ist erforderlich, um die eintreffende Infor­ mation auf geringstmöglichem Speicherraum zwischenspeichern zu können.

Für das Verständnis der folgenden Detail-Beschreibungen zu Fig. 3 und 4 sei zuvor noch auf die Herstellung und Auslösung von Durchschaltungen eingegangen:
Eine Steuerlogik STL des Koppelfeldes erhält in diesem Bei­ spiel im Normal-Betrieb nur Aufträge zur Herstellung von neu­ en Durchschaltungen, aber nie Aufträge zur Auslösung beste­ hender Durchschaltungen.

Zur Herstellung einer Durchschaltung erhält die Steuer-Logik STL von einer übergeordneten, nicht näher dargestellten Ver­ mittlungstechnik die folgenden 4 Parameter:

Ursprungs-Leitung
Ursprungs-Zeitlage
Ziel-Leitung
Ziel-Zeitlage.

Die Auslösung von Durchschaltungen erfolgt automatisch da­ durch, daß zu einer bestimmten Ziel-Zeitlage auf einer be­ stimmten Ziel-Leitung, die bereits einer bestehenden Durch­ schaltung angehört, eine neue Durchschaltung von einer andern Ursprungs-Zeitlage/Ursprungs-Leitung durchgeführt wird. Da­ durch wird in einem Steuerspeicher CM bzw. CM' die Adresse der durchzuschaltenden (Sprach)Information überschrieben.

Bei dem Konzept mit dynamischer Zuordnung des Informations­ speichers zwecks Reduktion der Speicherkapazität auf ein tat­ sächlich erforderliches Minimum muß darüber hinaus auch die Zuordnung von Informationsspeicher-Kapazität aus einem aus Blöcken SM und Zellen SMC bestehenden Pool-Informationsspei­ cher zu den Eingangs-Leitungen überprüft und gegebenenfalls geändert werden. Solange sich das Koppelfeld noch in einem "Anfangszustand" (nach Inbetriebnahme) befindet und noch nicht zu allen Ziel-Zeitlagen auf allen Ziel-Leitungen zumin­ dest einmal eine Durchschaltung erfolgte, steht noch freie Informationsspeicher-Kapazität zur Verfügung. Für die Her­ stellung einer neuen Durchschaltung kann daher aus dem Pool Speicherkapazität geholt werden, ohne daß belegte, aber nicht mehr genützte Speicher-Kapazität frei gemacht werden muß. Im "eingeschwungenen" Betriebszustand des Koppelfeldes hingegen muß, je nach vorhandenen Reserven, die über das Mindestmaß an erforderlicher Informationsspeicher-Kapazität hinausgehen, immer (oder oft) für eine neu herzustellende Durchschaltung die nicht mehr genutzte Informationsspeicher-Kapazität der nicht mehr genutzten, alten Durchschaltung verwendet werden. Dies bedeutet, daß die Steuerlogik STL vor Herstellung einer neuen Verbindung auf eine Ziel-Zeitlage, zu der bereits eine Durchschaltung besteht, den dafür gebundenen Informations­ speicher freigeben muß.

Die Herstellung einer neuen Durchschaltung ist daher norma­ lerweise mit 2 Einstellvorgängen durch die Steuerlogik ver­ bunden:

Entfernen der alten Speicheradresse aus dem Steuerspei­ cher CM und Freigabe der belegten Speicherzelle im In­ formationsspeicher sowie
Einfügen der neuen Speicheradresse in den Steuerspeicher CM bzw. CM' und Zuordnen einer Speicherzelle SMC im In­ formationsspeicher.
Für die Bemessung der Informationsspeicher-Kapazität und deren Zuteilung gilt:
Alle in dem beschriebenen Ausführungsbeispiel verwende­ ten ASIC-Bausteine AS1 bis AS5 besitzen 4 Ausgangslei­ tungen. Da jede Ausgangsleitung 2000 Zeitlagen hat, müs­ sen insgesamt maximal 8000 (Sprach)Informationen, jede in einer Speicherzelle SMC des Pools aus Blöcken SM zwi­ schengespeichert werden. Es werden somit insgesamt 8K Sprachspeicher benötigt.
Die Anzahl der je Eingang erforderlichen Informations­ speicher-Zellen SMC ergibt sich aus der Anzahl jener Zeitlagen an diesem Eingang, welche auf einen Ausgang desselben ASIC-Bausteins durchgeschaltet werden sollen (min. 0, max. 2000). Bei fixer Zuordnung der Informati­ onsspeicher müßte daher jedem Eingang ein Speicher in der Größe von 2K zugeordnet werden.
Mit dem Ansatz, daß die 2000 Informationsspeicher-Zellen nicht zu einem Speicher der Größe 2K zusammengefaßt sind, sondern in 4 Speicherblöcke zu je 0,5K unterteilt werden, ergibt sich folgende Informationsspeicher- Bedarfs-Rechnung unter der Voraussetzung einer dynami­ schen Zuordnung:

Für die ASIC-Bausteine AS1 bis AS4

Wenn der maximal mögliche Ursprungsverkehr, den ein ASIC- Baustein durchschalten kann, über alle 32 Eingangs-Leitungen (gleichmäßig verteilt) eintrifft, dann sind je Eingangs- Leitung 8K/32=0,25K erforderlich. Um diesen Fall abzudecken, wird also zunächst jeder Eingangsleitung die kleinste Einheit aus dem Pool, also ein 0,5K Informationsspeicherblock SM zu­ geordnet. Jede Eingangsleitung besitzt somit eine Reserve von 0,25K, die bei gleichmäßiger Verteilung des Ursprungsverkehrs auf die 32 Eingangsleitungen nicht benötigt wird.

Da nun für jede der 32 Eingangs-Leitungen 0,5K Informations­ speicher zur Verfügung stehen, darf sich der maximal mögliche Ursprungsverkehr auf 16 Eingangs-Leitungen konzentrieren.

Erst dann wäre die Reserve aufgebraucht und der Informations­ speicher von 0,5K voll genützt (8K/16=0,5K).

Wenn sich der maximale mögliche Ursprungsverkehr nun auf 15 Eingangs-Leitungen konzentriert, dann sind je Eingangsleitung bereits 8K/15=0, 53K Informationsspeicher erforderlich. Um diesen Fall abzudecken, wird diesen 15 Eingängen eine weitere Speichereinheit von 0,5K hinzugefügt. Jeder dieser 15 Eingän­ ge hat somit 1,0K Informationsspeicher zugeordnet, wodurch jede Eingangsleitung somit eine Reserve von 0,47K hat, die bei gleichmäßiger Verteilung des Ursprungsverkehrs auf die 15 Eingangsleitungen nicht benötigt wird.

Da nun für jede der 15 Eingangsleitungen 1,0K Sprachspeicher zur Verfügung stehen, darf sich der maximal mögliche Ur­ sprungsverkehr auf 8 Eingangsleitungen konzentrieren. Erst dann wäre die Reserve aufgebraucht und der Informationsspei­ cher von 1,0K voll genützt (8K/8=1,0K).

Wenn sich der maximal mögliche Ursprungsverkehr auf 7 Ein­ gangsleitungen konzentriert, dann sind je Eingangsleitung be­ reits 8K/7=1,14K Speicher erforderlich. Um diesen Fall abzu­ decken, wird diesen 7 Eingängen je ein weiterer Informations­ speicherblock SM von 0,5K hinzugefügt. Jeder dieser 7 Eingän­ ge hat somit 1,5K Informationsspeicher zugeordnet, wodurch jede Eingangsleitung somit eine Reserve von 0,36K besitzt, die bei gleichmäßiger Verteilung des Ursprungsverkehrs auf die 7 Eingangsleitungen nicht benötigt wird.

Da nun jede der 7 Eingangsleitungen 1,5K Informationsspeicher zur Verfügung stehen, darf sich der maximal mögliche Ur­ sprungsverkehr auf 6 Eingangsleitungen konzentrieren, ohne den Speicherkapazitäts-Bedarf von 1,5K zu überschreiten. (8K/6=1,33K; bei Konzentration auf 5 Eingangsleitungen wäre der Bedarf bereits 8K/5=1,6 und daher zu hoch für den Spei­ cherausbau mit 1,5K.

Wenn sich der maximal mögliche Ursprungsverkehr nun auf 5 Eingangsleitungen konzentriert, dann sind je Eingangsleitung bereits 8K/5=1,6K Sprachspeicher erforderlich. Um diesen Fall abzudecken, wird diesen 5 Eingängen eine weitere Speicherein­ heit von 0,5K hinzugefügt. Jeder dieser 5 Eingänge hat somit 2,0K Informationsspeicher zugeordnet, wodurch jede Eingangs­ leitung somit eine Reserve von 0,4K hat, die bei gleichmäßi­ ger Verteilung des Ursprungsverkehrs auf die 5 Eingangslei­ tungen nicht benötigt wird.

Da nun für jede der 5 Eingangsleitungen 2,0K Informations­ speicher zur Verfügung stehen, darf sich der maximal mögliche Ursprungsverkehr auf 4 Eingangsleitungen konzentrieren, ohne den Speicherbedarf von 2,0K zu überschreiten (8K/4=2,0K). Eine weitere Konzentration des Ursprungsverkehrs ist nun nicht mehr möglich, da jede Eingangsleitung max. 2000 Zeitla­ gen hat, und daher mindestens 4 Eingangsleitungen benötigt werden, um die maximal möglichen 8000 Durchschaltungen voll zu erreichen.

Aus obigem geht hervor, daß bei diesem Ausführungsbeispiel insgesamt m=59 Speicherblöcke für einen der Bausteine AS1-AS4 erforderlich sind, wobei n, nämlich die Anzahl der einer Leitung zugeordneten Zellen zwischen 0 und 2000 liegen kann.

Für den ASIC-Baustein AS5

Für den Baustein AS5 (siehe Fig. 4) gilt die gleiche Speiche­ rerweiterungs-Struktur wie für die Bausteine AS1 bis AS4, je­ doch mit dem Unterschied, daß der Ursprungsverkehr nicht auf maximal 32, sondern auf maximal 16 Eingangsleitungen (= Verbindungsleitungen VER) verteilt sein kann.

Durch das oben beschriebene Speicher-Erweiterungskonzept sind alle Möglichkeiten der Gestaltung des Ursprungsverkehrs, von gleichverteilt bis extrem schieflastig und konzentriert, ab­ gedeckt. Hier ergibt sich m=43 und n, wie zuvor, 0 bis 2000.

Detail-Beschreibung zu Fig. 3

Um die dynamische Speicherzuordnung realisieren zu können, muß die Steuerlogik STL bei jeder neu herzustellenden Durch­ schaltung ermitteln, ob der Informationsspeicher für die be­ treffende Eingangsleitung um ±1 Zelle verändert werden muß. Die insgesamt nötige Größe des Informationsspeichers für eine bestimmte Eingangsleitung ergibt sich aus der Anzahl jener Zeitlagen auf dieser Leitung, die auf eine der 4 Ausgangslei­ tungen durchgeschaltet werden sollen. Je nach aktueller Ver­ bindungs-Situation können 1 bis 4 Informationsspeicherblöcke SMI aus einem Pool SM1 bis SM59 einer Eingangsleitung zuge­ ordnet sein. Je neu herzustellender Durchschaltung kann es also erforderlich sein, keinen oder maximal einen Informati­ onsspeicherblock SMI neu zuzuordnen. Keine neue Speicher- Zuordnung erfolgt, falls der der Leitung schon zugeordnete Speicherblock noch mindestens eine Zelle frei hat, bzw. eine neue Speicher-Zuordnung, falls alle Zellen in dem zugeordne­ ten Speicherblock schon belegt sind.

Die Steuerlogik STL muß außerdem kennzeichnen, welche von den auf der Eingangsleitung je 125-µs-Rahmen liegenden 2000 Zeit­ lagen Worte beinhalten, die auf eine der 4 Zielleitungen die dieser ASIC-Baustein behandelt, durchgeschaltet werden sollen und daher gespeichert werden müssen. Die Steuerlogik STL setzt daher je neu herzustellende Durchschaltung in einem In­ formations-Hilfs-Speicher SMH1 . . . SMH32, der je Eingang vorhan­ den und symbolisch als vertikale Gerade dargestellt ist und 1 Bit × 2K groß ist, jenes Bit, das der abzuspeichernden Zeit­ lage entspricht.

Das Einlesen der Information von der Eingangsleitung in den Informationsspeicher erfolgt mit dem Takt, der von der Ein­ gangsleitung abgeleitet wird und der einen Leitungszähler RX steuert. Beginnend mit der ersten Zeitlage zählt der Lei­ tungszähler RX bis zur 2000sten Zeitlage hoch und adressiert dabei jeweils die dieser Zeitlage entsprechende Zelle des Hilfsspeichers SMH1 . . . SMH32. Wenn dort das Kennzeichnungsbit gesetzt ist, wird die (Sprach)Information dieser Zeitlage in die nächste freie Zelle des Informationsspeichers geschrie­ ben.

Der Steuerlogik STL kommt auch die Aufgabe zu, Steuerinforma­ tionen für das Auslesen und Weiterleiten der (Sprach)Infor­ mation in die Steuerspeicher CM. . und in diese ergänzende Zu­ satzspeicher CM' . . . zu schreiben. Dabei ist zu berücksichti­ gen, daß alle Einschreibvorgänge für die Herstellung einer neuen Durchschaltung innerhalb des Überganges von einem 125-µs-Rahmen zum nächsten abgeschlossen sein müssen. Das Steuerungs-Konzept muß daher so ausgelegt sein, daß nur ein bis einige wenige Schreib-/Lese-Vorgänge je neu herzustellen­ de Durchschaltung erforderlich sind.

Die Steuerspeicher CM1 bis CM4 und deren Zusatzspeicher CM'1 bis CM'4 sind jeweils den 4 Zielleitungen dieses ASICS zuge­ ordnet. Die 2000 hier nicht näher bezeichneten Speicherzellen der jeweiligen Steuerspeicher CM werden durch einen Lesezäh­ ler TX, der synchron mit dem Leitungszähler RX läuft, sequen­ tiell ausgelesen. Dementsprechend ist für die Zusatzsteuer­ speicher CM'1 . . . CM'4 ein Zusatz-Lesezähler TX' vorgesehen. Bei fester Steuerzuordnungs. . . in jeder Steuerspeicherzelle die Adresse des Informationsspeichers und der Informationsspei­ cherzelle, deren (Sprach)Informations-Inhalt zu dieser Zeit­ lage (= Ziel-Zeitlage) auszulesen und an die Zielleitung zu legen ist. Da sich aber bei der hier beschriebenen dynami­ schen Informationsspeicher-Zuordnung viele bis alle Adressen der Speicherzellen SMC verschieben können, jedoch für die Neueinstellung nur die Übergangszeit von einem Rahmen auf den folgenden zur Verfügung steht, wird hier mit Sprungwerten und Ende-Adressen wie folgt gearbeitet.

Jeder der 4 Steuerspeicher ist in einen Steuerspeicher CM und einen Steuer-Hilfsspeicher CM' unterteilt. Beide Teile sind einer bestimmten der 4 Zielleitungen zugeordnet.

Die Steuerlogik STL schreibt in den Steuer-Hilfsspeicher CM':
die Nummer (Adresse) des Informationsspeichers SMI, der (Sprach)Information für diese Zielleitung enthält,
die Beginn-Adresse innerhalb des Informationsspeicher­ blocks SMI, an welcher die erste (Sprach)Information für die­ se Zielleitung steht,
die Ende-Adresse innerhalb des Informationsspeicher­ blocks SMI, an welcher die letzte (Sprach)Information für diese Zielleitung steht.

Die Steuerlogik STL schreibt in den Steuerspeicher CM:
den Sprungwert der Adresse innerhalb des Informations­ speicherblocks SMI, um welchen jeweils weiterzuspringen ist, um auf die nächste (Sprach)Information innerhalb dieses Spei­ cherblocks SMI für dieselbe Zielleitung zu kommen.

Beim Senden eines Rahmens an die Zielleitung ergibt sich dann folgender Ablauf:

Zu Rahmen-Beginn wird der Zusatzzähler TX' auf den Beginn des Zusatz-Steuerspeichers CM', und der Lesezähler TX auf den Be­ ginn des Steuerspeichers CM gestellt.

Mit der ersten Zeitlage wird daher jener Informationsspei­ cherblock SMI adressiert, dessen "Speicher-Nummer" (= Spei­ cher-Adresse) in der ersten Zeile des Steuer-Hilfsspeichers CM' steht. Die Beginn-Adresse gibt an, wo in dem Informati­ onsspeicherblock SMI die erste (Sprach)Information steht, die an die Zielleitung zu senden ist; zunächst "gepackt", d. h. in richtiger Sequenz, aber noch nicht in der richtigen Zeitlage. Ein Addierer ADD addiert Beginn-Adresse und Sprungwert (aus der ersten Zeile des Informationsspeichers CM), wobei der Sprungwert bei der Beginn-Adresse zwangsläufig auf 0 steht. Das Ergebnis wird in einen Zwischenspeicher ZWSP geschrieben, um als Basiswert für den nächsten Sprungwert zu dienen und außerdem, um später vergleichen zu können, ob die Ende-Adres­ se schon erreicht wurde.

Mit Beginn der zweiten Zeitlage wird der Lesezähler TX incre­ mentiert und zeigt daher auf den Sprungwert, der zur zwi­ schengespeicherten Adresse addiert wird, um die nächste (Sprach)Information für dieselbe Zielleitung aus dem Informa­ tionsspeicherblock SMI lesen zu können, und es wird nun das neue Additions-Ergebnis in den Zwischenspeicher ZWSP ge­ schrieben. In einem Adressen-Vergleicher AV wird festge­ stellt, ob das neue Additions-Ergebnis bereits die Ende- Adresse ist. Falls JA, wird der Lese-Hilfszähler TX' inkre­ mentiert und es beginnt nun das Auslesen aus dem nächsten In­ formationsspeicherblock SMI (definiert durch "Speicher-Num­ mer" in den des Steuer-Hilfsspeichers CM'), welcher (Sprach)- Informationen für dieselbe Zielleitung enthält. Wenn nach In­ krementierung des Lese-Hilfsspeichers TX' in dem Steuer- Hilfsspeicher CM' keine Speicher-Nummer angegeben ist, dann ist bereits die gesamte (Sprach)Information für die betref­ fende Zielleitung in diesem Rahmen übertragen.

Detail-Beschreibung zu Fig. 4

Um auch in dem ASIC-Baustein AS5 die dynamische Speicher- Zuordnung realisieren zu können, muß ihm die Steuerlogik STL bei jeder Durchschalte-Änderung mitteilen, ob der Speicher­ block SM um ±1 Zelle zu verändern ist, um die "gepackte" (Sprach)Information an der betreffenden Eingangs-Leitung speichern zu können. Dementsprechend können jeder Eingangs­ leitung VER 1 bis 4 Informationsspeicherblöcke SMI (aus einem Pool von SM1 bis SM43) zugeordnet sein. Die über den Eingang eintreffende "gepackte" (Sprach)Information wird dann sequen­ tiell, ohne Speicherzellen in den Blöcken SM freizulassen, in den ersten zugeordneten Informationsspeicherblock SMI einge­ schrieben. Wenn er voll ist, wird das Einschreiben mit dem nächsten, dieser Eingangsleitung zugeordneten Informations­ speicherblock SMI fortgesetzt. Der Takt, mit dem eingeschrie­ ben wird, wird von der Eingangsleitung abgeleitet und steuert einen Leitungszähler RX, über welchen die Adressierung des Informationsspeicherblocks SMI bzw. seiner Zellen SMC er­ folgt.

Die solcherart gespeicherte (Sprach)Information muß nun an die betreffende Zielleitung zeitlagen-gerecht weitergeleitet werden. In den ASIC-Bausteinen AS1 bis AS4 wurden die (Sprach)Informationen bereits den 4 möglichen Ausgängen des jeweiligen Bausteins so zugeordnet, wie sie letzten Endes auch am Ausgang des Bausteins AS5 zugeordnet sein sollen. In dem Baustein AS5 sind somit alle (Sprach)Informationen, die vom jeweils ersten Ausgang der Bausteine AS1 bis AS4 stammen, zu­ sammenzufassen und an den ersten Ausgang des Bausteins AS5 zu legen. Analog gilt dies für Ausgang 2, 3 und 4. Zur Durchfüh­ rung dieser Aufgabe ist jedem Ausgang des Bausteins AS5 (jeder Ziel-Leitung) ZL) ein Steuerspeicher CM1 bis CM4 zu­ geordnet, in welchen von der Steuerlogik STL für jede Zeitla­ ge der betreffenden Ziel-Leitung eingetragen wird, in welchem Informationsspeicherblock SMI und in welcher Zelle SMC die (Sprach)Information zwischengespeichert ist. Das zeitlagenge­ rechte Weiterleiten dieser zwischengespeicherten (Sprach)Information erfolgt nun folgendermaßen:

Zu Rahmen-Beginn wird der Lesezähler TX auf den Beginn des Steuerspeichers CM gestellt, und der Lesezähler TX wird syn­ chron zum Leitungszähler RX hochgezählt.

Wenn auf die erste Zeitlage der betreffenden Ziel-Leitung ei­ ne (Sprach)Information zu legen ist, dann ist in der ersten Zelle des Steuerspeichers CM die entsprechende Adresse SMI eingetragen. Die an dieser Adresse stehende (Sprach)Information wird an die Zielleitung gelegt, und au­ ßerdem wird die Adresse zwecks ihrer Korrektur im Falle einer eingetretenen Adressen-Änderung infolge einer neuen Koppel­ feld-Durchschaltung in den Zwischenspeicher ZWSP geschrieben.

Nun wird der Lesezähler TX inkrementiert und zeigt daher, entsprechend der nächsten Zeitlage, auf die nächste Zelle des Steuerspeichers CM. Wenn dort eine Adresse eingetragen ist, wird die an dieser Adresse stehende (Sprach)Information, wie oben, an die Zielleitung gelegt. Dieser Vorgang wiederholt sich, bis alle 2000 Zeitlagen abgearbeitet sind. Dadurch lie­ gen nun alle (Sprach)Informationen zeitlagengerecht an der Ziel-Leitung ZL des betreffenden CM.

Wenn eine neue Koppelfeld-Durchschaltung herzustellen ist, kann sich, je nach Parameter der neuen Durchschaltung, die Adresse des Informationsspeichers von einer bis mehreren oder allen (bereits bestehenden) Durchschaltungen verändern. Da in der Übergangszeit von einem Rahmen zum nächsten aber nicht bis zu 2000 Adressen geändert werden können, ist die nachste­ hend beschriebene, "mitlaufende" Adressen-Korrektur vorgese­ hen. Dadurch werden im Zuge der Aussendung der (Sprach)Infor­ mation auf die Ziel-Leitung alle Adressen während einer Rah­ mendauer aktualisiert:

Die Herstellung einer neuen Durchschaltung verursacht im ASIC-Baustein unter anderem eine Änderung in der Benützung und daher auch in der Adressierung der Informationsspeicher­ blöcke SMI bzw. Zellen SMC.

Wenn die neue Durchschaltung von der selben Ursprungs-Leitung kommt, wie die alte, dann ändert sich letzten Endes die Größe und Zuordnung des Informationsspeichers nicht, sondern nur die Reihenfolge, in der die Information (Sprache) abgespei­ chert wird.

Wenn die neue Durchschaltung von einer anderen Ursprungs- Leitung kommt als die alte, dann ändert sich die Größe des Informationsspeichers und die Reihenfolge der Abspeicherung der Sprache in diesem, sowohl an der alten Ursprungs-Leitung (AS5-Eingangs-Leitung VER), als auch an der neuen Ursprungs­ leitung. Der Informationsspeicher an der alten wird um eine Zelle SMC verringert, der Informationsspeicher an der neuen um eine Zelle SMC vergrößert.

Diese Änderung wird in 2 Schritten durchgeführt:

Zuerst wird die Informationsspeicher-Zelle SMC der alten Durchschaltung entfernt und anschließend, im nächsten Rahmen- Durchlauf die neue Informationszelle SMC eingefügt.

Dies bedeutet, daß bei jedem Schritt alle jene, im Steuer­ speicher CM gespeicherten Informationsspeicher-Adressen geän­ dert werden müssen (um +/- 1, je nach Schritt), die höher sind, als die geänderte Informationsspeicher-Adresse. Wenn somit für die betreffende Eingangs-Leitung um eine Informati­ onszelle SMC weniger benötigt wird, sind alle nachfolgenden Informationsspeicher-Adressen im Steuerspeicher CM zu dekre­ mentieren, wenn eine Informationsspeicher-Zelle mehr benötigt wird, dann sind alle nachfolgenden Informationsspeicher- Adressen im Steuerspeicher CM zu inkrementieren.

Vorbereitend für die Durchführung der Änderung der Informati­ onsspeicher-Adressen im Steuerspeicher CM gibt die Steuerlo­ gik STL die geänderte (hinzugefügte/entfernte)Informations­ speicher-Adresse mit der Zusatzangabe, ob sie entfernt oder hinzugefügt wird, an den Adressen-Vergleicher AV. Die Überga­ be erfolgt nach Ende eines Rahmens.

Wenn nun mit der Aussendung des nächsten Rahmens begonnen wird, wird wie im Normalfall (= ohne Änderung von Informati­ onsspeicher-Adressen) bei der ersten Zeitlage beginnend, ge­ steuert durch den Lesezähler TX, die Informationsspeicher- Adresse aus dem Steuerspeicher CM gelesen und die Information bzw. Sprache, die im Informationsspeicher unter dieser Adres­ se abgespeichert ist, an die Zielleitung gelegt. Außerdem wird die ausgelesene Informationsspeicher-Adresse in den Zwi­ schenspeicher ZWSP geschrieben und im Adressen-Vergleicher AV mit jener Informationsspeicher-Adresse verglichen, die ihm von der Steuerlogik STL vorbereitend übergeben wurde.

Wenn die aus dem Steuerspeicher CM gelesene Informationsspei­ cher-Adresse kleiner oder gleich der hinzugefügten/entfern­ ten, von der Steuerlogik erhaltenen Adresse ist, wird mit dem Auslesen der nächsten Zeitlage fortgesetzt.

Wenn die aus dem Steuerspeicher CM gelesene Informationsspei­ cher-Adresse größer ist, als die geänderte, hinzugefügte/ent­ fernte Adresse, dann wird die aus dem Steuerspeicher CM gele­ sene Informationsspeicher-Adresse mit +/-1 korrigiert. Die korrigierte Informationsspeicher-Adresse wird zum Auslesen der Sprache aus dem Informationsspeicher benützt und außerdem wird die korrigierte Informationsspeicher-Adresse anstelle der alten in den Steuerspeicher CM geschrieben. Der Vergleich der Informationssteuer-Adressen ("aus dem Steuerspeicher CM gelesene" ≧ "hinzugefügte/entfernte") bezieht sich natürlich immer nur auf jenen Informationsspeicher-Bereich, der einer bestimmten Eingangsleitung zugeordnet ist und nicht auf einen Adressen-Vergleich über den ganzen Informationsspeicher-Pool. Die Informationsspeicher-Adresse besteht immer aus der Nummer des Informationsspeicher-Blocks SMI und der Nummer der Zelle SMC innerhalb des betreffenden, eindeutig zugeordneten Infor­ mationsspeichers SM.

Der oben beschriebene Ablauf wird bei der Bearbeitung aller 2000 Zeitlagen durchgeführt, so daß nach einem Rahmen alle Adressen korrigiert sind.

Die Erfindung ist nicht nur auf "normale" Einkanal-Verbindun­ gen, wie vorstehend beschrieben, sondern auch auf Mehrkanal- Verbindungen anwendbar. Bei letzteren erfolgen - im Gegensatz zu Einkanal-Verbindungen - zwei oder mehr Durchschaltungen durch das Koppelfeld. Die Ursprungszeitlagen und Zielzeitla­ gen für die einzelnen Kanäle (= Durchschaltungen) können dabei in beliebiger Reihenfolge auf der Ursprungsleitung und der Zielleitung angeordnet sein.

Wenn die Zielzeitlage gleich oder höher ist als die Ur­ sprungszeitlage, so kommt es zu keiner Verzögerung der Infor­ mations-Weitergabe von der Ursprungsleitung zur Zielleitung um einen Rahmen, d. h. zu keinem Rahmen-Versatz, da die Infor­ mation vom Ursprung zu dem Zeitpunkt, zu dem sie an das Ziel weiterzusenden ist, schon vorhanden ist. Anderenfalls kann die Information vom Ursprung erst im nächsten Rahmen an das Ziel gesendet werden, d. h. es kommt zu einem Rahmen-Versatz.

Dies ist für Einzelkanal-Verbindungen, abgesehen von einer geringfügigen Laufzeit-Erhöhung, kein besonderes Problem. Bei Mehrkanal-Verbindungen ist es wichtig, daß alle dieser Ver­ bindung angehörenden Kanäle synchron vom Ursprung zum Ziel weitergeleitet werden, also eine "Zeitlagen-Integrität" si­ chergestellt und allenfalls hergestellt wird. Wenn ein Kanal einer Mehrkanal-Verbindung zwangsläufig, bedingt durch die Anordnung der Zeitlagen auf der Ursprungs- und der Ziellei­ tung dieses Kanals, um einen Rahmen verzögert wird, dann müs­ sen alle übrigen Kanäle der selben Mehrkanal-Verbindung künstlich verzögert werden.

Für diese künstliche Verzögerung wird üblicherweise in jenen Koppelfeld-Bausteinen, in welchen eine Zeitlagenvermittlung erfolgt, und dabei in diesen Koppelfeld-Bausteinen auch die Zeitlagen-Integrität hergestellt werden soll, die weiterzu­ leitende Information in einem zusätzlichen Informationsspei­ cher einen Rahmen lang zwischengespeichert, so daß sie dann, um einen Rahmen verzögert, weitergeleitet werden kann. In Koppelfeld-Ausführungen, in welchen in jenem Koppelfeld- Baustein, in dem die Zeitlagen-Integrität hergestellt werden soll, die Information bereits Ziel-zeitlagengerecht ein­ trifft, wird zur Herstellung der Zeitlagen-Integrität kein zusätzlicher Informationsspeicher benötigt. Ein zusätzlicher Informationsspeicher zur Herstellung der Zeitlagen-Integrität ist also nicht immer erforderlich, sondern hängt von der Auf­ bau-Struktur des gesamten Koppelfeldes ab.

Der Ausgangspunkt des Erfindungsgedankens, daß ein Koppelfeld nur so viel Information weiterleiten kann, wie dies die An­ zahl der Ausgänge ermöglicht, gilt auch für den erwähnten, zusätzlichen Informationsspeicher, sofern er erforderlich ist. Es muß also nicht der gesamte Informationsspeicher SM verdoppelt werden, sondern es genügt ein zusätzlicher Infor­ mationsspeicher, der so groß ist, daß die maximal über die Ausgänge zu sendende Information zwischengespeichert werden kann.

In dem hier gezeigten Beispiel in Fig. 4 ist für die Herstel­ lung der Zeitlagen-Integrität ein zusätzlicher Speicher er­ forderlich, weil die über die Verbindung VER eintreffenden Informationen noch nicht Zeitlagen-gerecht, sondern gepackt eintreffen. Der dafür erforderliche, zusätzliche Informati­ onsspeicher besteht aus den Speicherblöcken SMM1/1 bis SMM1/4 für die Ausgangsleitung, SMM2/1 bis SMM2/4 für die zweite Ausgangsleitung, usw. bis zur vierten Ausgangsleitung.

Der Funktionsablauf ist dabei folgender:
Jedem Eingang ist ein Informations-Hilfs-Speicher SMH1 bis SMH16 von 1 Bit mal 2K Länge zugeordnet. Wenn ein Kanal, d. h. eine am Eingang eintreffende Information, um einen Rahmen zu verzögern ist, dann schreibt die Steuerlogik STL eine Vormer­ kung in das dieser Zeitlage zugeordnete Bit.

Die am Eingang rahmenweise eintreffende Information wird, zu­ nächst unabhängig von dieser Vormerkung, in den Informations­ speicher sequentiell (gepackt) eingeschrieben, so wie sie an der Verbindung VER anliegt.

Beim Auslesen hingegen wird die Information in Abhängigkeit von der gesetzten Vormerkung entweder direkt an die Ausgangs­ leitung gelegt, wenn kein Rahmen-Versatz erfolgen muß, oder, bei erforderlichem Rahmen-Versatz, in den dieser Ausgangslei­ tung zugeordneten, zusätzlichen Informationsspeicher SMMs/y ziel-zeitlagenrichtig geschrieben. Bei gesetzter Vormerkung läuft der Vorgang also folgendermaßen ab:
Die "alte", rahmenversetzte Information wird aus dem zusätz­ lichen Informationsspeicher SMMx/y gelesen und an die Aus­ gangsleitung gelegt. Damit ist der Rahmen-Versatz realisiert.

Die im Informationsspeicher SMI stehende Information wird an jene Stelle des zusätzlichen Informationsspeichers SMMx/y ge­ schrieben, aus dem die "alte" gelesen wurde. Damit ist der Rahmen-Versatz eingeleitet.

Die bei obiger Durchführung erforderliche Adressierung des zusätzlichen Informationsspeichers SMMx/y erfolgt durch den Lesezähler TXx (x entspricht dabei der Nummer der Ausgangs­ leitung 1 . . . 4, y entspricht der Nummer des Informations­ speicher-Blockes SMMx/y 1 . . . 4, die jeder Ausgangsleitung fix zugeordnet ist.

Bei kleineren Koppelfeldern, die z. B. nur aus dem in Fig. 3 dargestellten Koppelfeld-Baustein zwangsläufig Raum- und Zeitkopplung durchgeführt werden muß, ist ebenfalls ein zu­ sätzlicher Informationsspeicher zur Herstellung der Zeitla­ gen-Integrität erforderlich, der, wie in bisherigen Konzep­ ten, nicht doppelt so groß als der Informationsspeicher sein muß, sondern ebenfalls nur so groß, daß die Informationskapa­ zität der Ausgangsleitungen zwischengespeichert werden kann.

Wie die Beispiele der Fig. 2, 3 und 4 zeigen, ist es trotz Anwendung der Speicher-Reduktion möglich, die Speicher-Struk­ tur in den Koppelfeld-Bausteinen AS1 bis AS4 einerseits und AS5 andererseits gleich zu halten. Da auch die internen Steu­ er-Einheiten der Koppelfeld-Bausteine weitgehend ähnlich sind, ist eine physikalisch gleiche Ausführung der ASIC-Bau­ steine AS1 bis AS4 einerseits und AS5 andererseits möglich.

Claims (8)

1. Verfahren zum digitalen Vermitteln von Verbindungen in Zeitmultiplextechnik zwischen Ursprungs- und Zielleitungen, auf welchen je in Rahmen zusammengefaßte Informationskanäle als Ursprungs- bzw. Ziellagen vorliegen, die zeitlich und räumlich zugeordnet werden, wobei das Koppelfeld aus Teil- Koppelfeldern besteht, bei welchen die Anzahl der Eingänge größer ist, als die Anzahl der Ausgänge, den Eingängen Speicherzellen eines Informationsspeichers zugeordnet sind und die einzelnen Speicherzellen über Adressen aus einem Steuerspeicher angesteuert werden, dadurch gekennzeichnet, daß
die Gesamtspeicherkapazität aller Speicherzellen kleiner gewählt wird, als der Speicherbedarf für die an den Ein­ gangsleitungen in Summe maximal anhängende Informationsmen­ ge, jedoch unabhängig von der Anzahl der Eingangsleitungen zumindest so groß gewählt wird, daß eine Zwischenspeiche­ rung sämtlicher an die Ausgangsleitungen zu vermittelnder Information sichergestellt ist,
die Gesamtspeicherkapazität in m Informationsspeicher- Blöcke, jeder aus einer Anzahl von Speicherzellen beste­ hend, unterteilt wird, wobei die Speicherkapazität eines Informationsspeicher-Blocks ein Teil der für eine Ausgangs­ leitung maximal benötigten Speicherkapazität ist, und
jeder in Abhängigkeit von den aktuellen Verbindungskonstel­ lationen dynamisch eine Anzahl von Informationsspeicher- Blöcken und aus diesen 0 bis n Speicherzellen zugeordnet werden, wobei die Kapazität von n Zellen zumindest so groß ist, daß die von dieser Eingangsleitung auf die betreffende Ausgangsleitung zu vermittelnde Informationsmenge zwischen­ gespeichert werden kann.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zuordnung zwischen Ursprungs- und Ziellagen zumindest zwei­ stufig erfolgt, wobei in ersten Stufen Informationskanäle bei Weiterleitung zur folgenden Stufe innerhalb des Rahmens gepackt werden und in der letzten (zweiten) Stufe eine Zu­ ordnung der gepackten Informationen auf die gewünschten Ziel-Zeitlagen erfolgt.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jedem Eingang ein Informationshilfsspeicher zugeordnet wird, dem von einer Steuerlogik Informationen übermittelt werden, welche Zeitlagen dieses Eingangs sequentiell in die durch die Steuerlogik dynamisch zugeordneten Speicherzellen der Informationsspeicher-Blöcke zu speichern sind und die Steuerlogik diese dynamische Zuordnung der Informations­ speicher-Blöcke und Zellen durch Einschreiben von Adressen dieser Blöcke und Zellen in einen zweigeteilten Steuerspei­ cher derart durchführt, daß in den ersten Steuerspeicher- Teil, welcher von einem, von einem Adressenvergleicher ge­ steuerten Lesezähler gelesen wird, die Nummer des Informa­ tionsspeicher-Blocks und die Beginn- und Ende-Adresse der weiterzuleitenden, im Informationsspeicher gespeicherten Information geschrieben wird, und in den anderen Steuer­ speicher-Teil, der durch einen zeitlagengesteuerten Lese­ zähler gelesen wird, eine Sprungadresse eingeschrieben wird, welche aussagt, um wie viele Zellen weiterzuspringen ist, um zu einer Information zu gelangen, die als nächste an die Zielleitung zu legen ist.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei zweistufiger Zuordnung zwischen Ursprungs- und Ziellagen in der zweiten Stufe eine Steuerlogik Informationsspeicher- Blöcke und Zellen, entsprechend den aktuellen Verbindungs­ konstellationen den Eingängen dynamisch zuordnet, in welche die gepackte Information eingeschrieben wird, die Steuerlo­ gik bei jeder Änderung der Zuordnung der Informationsspei­ cher-Blöcke und Zellen zu den Eingängen einem Vergleicher angibt, welche Adresse hinzugefügt oder entfernt wurde, beim Auslesen des Steuerspeichers, welches durch den Lese­ zähler zeitlagensynchron erfolgt, die an den Vergleicher gesendete Adresse mit jener, die aus dem Steuerspeicher durch den Lesezähler gelesen wurde, verglichen wird, und bei Feststellung, daß die aus dem Steuerspeicher gelesene Adresse gleich oder größer ist, als die im Vergleicher ste­ hende, eine Korrektur der Adresse um +/- 1 im Steuerspei­ cher vorgenommen, und die korrigierte Adresse auch zum Aus­ lesen der Information aus dem Sprachspeicher verwendet wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß in Teilkoppelfeld-Anordnungen, bei welchen die Informationen an den Eingängen noch nicht zielzeitla­ gengerecht anliegen und für die Durchschaltung von Mehrka­ nalverbindungen ein zusätzlicher Informationsspeicher er­ forderlich ist, je Eingang ein Informationshilfsspeicher für Mehrkanalverbindungen vorgesehen wird, in welchem die Steuerlogik je Zeitlage dieses Einganges vormerkt, ob die Information dieser Zeitlage um einen Rahmen verzögert wei­ terzusenden ist, und im Falle einer durchzuführenden Rah­ men-Verzögerung die Information nicht direkt an die Ziel­ leitung weitergeleitet wird, sondern an einen zusätzlichen Informationsspeicher von der Größe einer Rahmenlänge, der dieser Zielleitung zugeordnet ist und dort in die der Ziel­ zeitlage entsprechende Zelle eingeschrieben wird, aus wel­ cher die Information einen Rahmen später zielzeitlagenge­ recht ausgelesen wird.

6. Koppelnetzwerk für digitale Vermittlung in Zeitmultiplex­ technik zum Durchschalten von Verbindungen zwischen Ur­ sprungsleitungen (UL) und Zielleitungen (ZL), wobei auf den Ursprungs- bzw. Zielleitungen je in Rahmen zusammen­ gefaßte Informationskanäle als Ursprungs- bzw. Zielzeit­ lagen vorliegen, wobei für die Eingänge Informationsspei­ cher mit Speicherzellen vorgesehen sind,
mit einem Steuerspeicher (CM) für Adressen zur Ansteue­ rung einzelner Informationsspeicher-Zellen über diese Adressen und
mit einer Steuerlogik (STL) zur Steuerung der Verbindun­ gen aufgrund von Informationen, insbesondere von Wahlin­ formationen,
dadurch gekennzeichnet, daß
die Gesamtspeicherkapazität aller Speicherzellen unabhän­ gig von der Anzahl der Eingangsleitungen zumindest so groß gewählt ist, daß eine Zwischenspeicherung sämtli­ cher, an die Ausgangsleitungen zu vermittelnder Informa­ tion sichergestellt ist,
die Summe der Gesamtspeicherkapazität auf m Informations­ speicher-Blöcke (SMI), bestehend aus einer Anzahl von Speicherzellen (SMC), aufgeteilt ist,
die Steuerlogik (STL) dazu eingerichtet ist, jeder Lei­ tung (UL) durch Einschreiben von SM-Adressen der Blöcke (SMI) und Zellen (SMC) in den Steuerspeicher (CM, CM') 0 bis n Zellen (SMC) in Abhängigkeit von den aktuellen Ver­ bindungskonstellationen dynamisch zuzuordnen.

7. Koppelnetzwerk nach Anspruch 6, dadurch gekennzeichnet, daß jeder Steuerspeicher (CM1 . . . CM4) durch einen Steuer- Zusatzspeicher (CM'1 . . . CM'4) ergänzt ist, wobei jeder Zu­ satzspeicher die Informationsspeicher-Nummer und die An­ fangs- und Endadresse der darin enthaltenen Speicherzelle der zu vermittelnden Information an die entsprechende Ziel­ leitung enthält, wogegen in jedem Steuerspeicher (CM1 . . . CM4) lediglich eine Sprungadresse eingetragen ist, wel­ che angibt, um wieviel weiterzuspringen ist, um zur näch­ sten Information zu gelangen, die an die selbe Zielleitung zu vermitteln ist.

8. Koppelnetzwerk nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß jeder Eingangsleitung ein Informations- Hilfsspeicher (SMH1 . . . 32) fest zugeordnet ist, in den für jede Zeitlage der Eingangsleitung (UL) seitens der Steuer­ logik (STL) eine Vormerkung eingeschrieben wird, die über das Einschreiben der Information dieser Zeitlage in den In­ formationsspeicher (SM, SMC) entscheidet.