DE19725837A1

DE19725837A1 - Verfahren und Vorrichtung zur Ansteuerung eines Halbleiterschalters

Info

Publication number: DE19725837A1
Application number: DE1997125837
Authority: DE
Inventors: Martin Dipl Ing Feldtkeller
Original assignee: Siemens AG
Current assignee: Infineon Technologies AG
Priority date: 1997-06-18
Filing date: 1997-06-18
Publication date: 1998-12-24
Anticipated expiration: 2017-06-19
Also published as: DE19725837C2

Description

Die vorliegende Erfindung betrifft eine Ansteuerschaltung zur Ansteuerung eines Halbleiterschalters mit einem Versorgungs anschluß für Versorgungspotential, einem Bezugspotentialan schluß für Bezugspotential und einer Ausgangsklemme, an der eine Ausgangsspannung gegen Bezugspotential abgreifbar ist, die abhängig von einem an einer Eingangsklemme anliegenden Signal zwischen einem unteren Spannungspegel und einem oberen Spannungspegel variiert.

Derartige Ansteuerschaltungen finden Anwendung in nahezu al len Bereichen, in welchen Halbleiterschalter zum Durchführen elektrischer Schaltvorgänge verwendet werden, so z. B. in Schaltnetzteilen oder zum Ein- und Ausschalten elektrischer Verbraucher, wie Motoren. Als Halbleiterschalter werden übli cherweise Feldeffekttransistoren (FET), insbesondere Lei stungs-MOS-FETs, verwendet. Diese sind zur Ansteuerung übli cherweise mit einer Gate-Elektrode an eine Ausgangsklemme ei ner Ansteuerschaltung und mit einer Source-Elektrode an Be zugspotential angeschlossen, so daß die von der Ansteuer schaltung gelieferte Ausgangsspannung als Steuerspannung für den FET dient. Die zu schaltenden Verbraucher sind in bekann ter Weise über eine zwischen einer Drain-Elektrode und der Source-Elektrode des FET befindliche Laststrecke an eine Ver sorgungsspannung anschließbar.

Die Ausgangsspannung der Ansteuerschaltung zur Ansteuerung von FETs in deren Funktion als Halbleiterschalter ist so ge wählt, daß die Laststrecke des FET bei Anliegen des unteren Spannungspegels an der Ausgangsklemme sehr hochohmig ist und der FET "sperrt", während die Laststrecke bei Anliegen des oberen Spannungspegels an der Ausgangsklemme sehr niederohmig ist und der FET "leitet".

Um Verluste beim Schalten des FET möglichst gering zu halten, muß eine Änderung der Ausgangsspannung von dem unteren Span nungspegel zu dem oberen Spannungspegel und umgekehrt mög lichst schnell erfolgen. Dieser Spannungsanstieg bzw. Span nungsabfall ist im wesentlichen durch eine zwischen der Gate- und Source-Elektrode des FET befindlichen Gate-Kapazität, die bei jedem Schaltvorgang geladen bzw. entladen werden muß, und durch den über die Ausgangsklemme zum Auf- bzw. Entladen der Gate-Kapazität fließenden Strom bestimmt. Bei sehr schnellen Schaltvorgängen, die im Mikro- bis Nanosekundenbereich lie gen, entstehen jedoch Probleme durch elektromagnetische Ab strahlung, wobei die Bandbreite abgestrahlter Signale über 100 MHz betragen kann. Um dies zu vermeiden, ist eine Ver langsamung der Schaltvorgänge notwendig, was der oben erwähn ten Forderung nach geringen Verlusten widerspricht.

Zur kontrollierten Verlangsamung der Schaltvorgänge ist bei bekannten Lösungen vorgesehen, einen Widerstand zwischen die Ausgangsklemme und die Gate-Elektrode des FET zu schalten, um so den von der Ausgangsklemme auf die Gate-Kapazität fließen den Strom zu reduzieren und den Spannungsanstieg zu verlang samen. Aus einer derartigen Verlangsamung des Spannungsan stiegs resultieren jedoch erhöhte Schaltverluste, die zudem abhängig von der Steuerspannung variieren.

Ziel der vorliegenden Erfindung ist es daher, eine Ansteuer schaltung zur Ansteuerung von Halbleiterschaltern zur Verfü gung zu stellen, die bei verringerter Bandbreite der elektro magnetischen Abstrahlung gleichzeitig geringe Schaltverluste bewirkt.

Dieses Ziel wird bei der eingangs beschriebenen Ansteuer schaltung dadurch erreicht, daß ein Spannungsanstieg der Aus gangsspannung von dem unteren Spannungspegel zu dem oberen Spannungspegel innerhalb wenigstens eines eine untere und obere Intervallgrenze aufweisenden Spannungsintervalls ver langsamt gegenüber dem Spannungsanstieg unterhalb und ober halb dieser Intervallgrenzen durchführbar ist.

Die Bandbreite der elektromagnetisch abgestrahlten Signale ist bei dieser Ansteuerschaltung durch Verlangsamung des Spannungsanstiegs von dem unteren Spannungspegel zum oberen Spannungspegel innerhalb vorgebbarer Intervallgrenzen verrin gert. Weiterhin besteht die Möglichkeit, die als Steuerspan nung des FET dienende Ausgangsspannung in den Steuerspan nungsbereichen schnell ansteigen zu lassen, in welchen die von der Steuerspannung abhängigen Schaltverluste besonders hoch sind.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Nach einer vorteilhaften Ausgestaltung der Erfindung erfolgt der Spannungsanstieg von dem unteren Spannungspegel zu dem oberen Spannungspegel in drei Spannungsintervallen, wobei der Spannungsanstieg innerhalb des zweiten Spannungsintervalls verlangsamt gegenüber dem Spannungsanstieg in dem ersten und dritten Spannungsintervall erfolgt. Die untere Intervallgren ze des ersten Spannungsintervalls ist hierbei durch den unte ren Spannungspegel gegeben, während die obere Intervallgrenze des dritten Spannungsintervalls durch den oberen Spannungspe gel gegeben ist. Diese Ausführungsform der Erfindung wird vorzugsweise dann eingesetzt, wenn es neben einer Verringe rung der Bandbreite der elektromagnetisch abgestrahlten Si gnale auch auf ein langsames Ansteigen des über die Last strecke des FET fließenden Stroms bei möglichst geringer Ge samtschaltzeit ankommt. Ist die obere Intervallgrenze des er sten Spannungsintervalls bzw. die untere Intervallgrenze des zweiten Spannungsintervalls gleich der Schwellenspannung des FET gewählt, bis zu welcher der FET ohnehin sperrt, so kann ein Spannungsanstieg innerhalb dieses Intervalls sehr schnell erfolgen, während der Spannungsanstieg innerhalb des zweiten Spannungsintervalls, innerhalb welchem der Laststrom des FET ansteigt, langsamer erfolgt. Die obere Intervallgrenze des zweiten Spannungsintervalls ist hierbei vorteilhafterweise so gewählt, daß bei weiterer Erhöhung der Steuerspannung über die obere Intervallgrenze des zweiten Spannungsintervalls hinaus kein Ansteigen des Laststroms mehr erfolgt. Der Span nungsanstieg von der oberen Intervallgrenze des zweiten Span nungsintervalls bzw. der unteren Intervallgrenze des dritten Spannungsintervalls bis zu der oberen Intervallgrenze des dritten Spannungsintervalls kann daher sehr schnell erfolgen. Somit bildet diese Ausführungsform der Erfindung einen Kompromiß zwischen Minimierung der Gesamtschaltzeit und Mini mierung der Belastung der zu schaltenden Verbraucher.

Nach einer bevorzugten Ausführungsform der Erfindung ist die Ansteuerschaltung modular aus folgenden Einheiten aufgebaut:

- einer Stromquellenschaltung, die mit einer ersten Klemme mit dem Versorgungsanschluß und mit einer zweiten Klemme mit der Ausgangsklemme verbunden ist und die weiterhin eine dritte Klemme aufweist;
- eine Schalteranordnung, die mit einer ersten Klemme mit der Ausgangsklemme, mit einer zweiten Klemme mit dem Bezugspo tentialanschluß und mit einer dritten Klemme mit der Ein gangsklemme verbunden ist;
- eine Steuerschaltung, die mit einer ersten Klemme mit dem Bezugspotentialanschluß und mit einer zweiten Klemme mit der dritten Klemme der Stromquellenschaltung verbunden ist.

Die Stromquellenschaltung, die wenigstens über die Ausgangs klemme mit der Schalteranordnung verbunden ist, liefert den über die Ausgangsklemme auf die Gate-Kapazität des FET flie ßenden Strom, der zu einem Spannungsanstieg der Ausgangsspan nung erforderlich ist. Abhängig von einem an der Eingangs klemme der Schalteranordnung anliegenden Signal sperrt die Schalteranordnung eine Verbindung zwischen der Stromquellen schaltung und dem Bezugspotential; ein von der Stromquellen schaltung gelieferter Strom fließt dann über die Ausgangs klemme auf die Gate-Kapazität. Im anderen Fall besteht eine elektrische Verbindung über die Schalteranordnung zwischen der Stromquellenschaltung und dem Bezugspotential; ein von der Stromquellenschaltung gelieferter Strom fließt dann über die Schalteranordnung nach Bezugspotential.

Die Steuerschaltung, die mit ihrer ersten Klemme mit der dritten Klemme der Stromquellenschaltung verbunden ist, steu ert im Fall einer sperrenden Schalteranordnung den von der Stromquellenschaltung an die Ausgangsklemme fließenden Strom abhängig von der Ausgangsspannung.

Die in der Steuerschaltung hierzu benötigte Information über die Ausgangsspannung kann der Steuerschaltung entweder direkt durch Verbinden einer dritten Klemme der Steuerschaltung mit der Ausgangsklemme oder indirekt über die dritte Klemme der Stromquellenschaltung und die zweite Klemme der Steuerschal tung zugeführt werden.

Die Erfindung betrifft ferner ein Verfahren zur Ansteuerung eines Halbleiterschalters mit einer durch eine Ansteuerschal tung erzeugten Ausgangsspannung, die zwischen einem oberen und einem unteren Signalpegel variiert, wobei ein Spannungs anstieg der Ausgangsspannung von dem unteren Spannungspegel zu dem oberen Spannungspegel innerhalb wenigstens eines eine untere und obere Intervallgrenze aufweisenden Spannungsinter valls verlangsamt gegenüber dem Spannungsanstieg unterhalb und oberhalb dieser Intervallgrenzen erfolgt.

Bevorzugterweise ist die untere Intervallgrenze des wenig stens einen Spannungsintervalls eine Schwellenspannung eines Feldeffekttransistors.

Weitere vorteilhafte Ausgestaltungen der Ansteuerschaltung sowie deren Funktionsweise werden nachfolgend anhand von Fi guren näher erläutert. Es zeigen:

Fig. 1 Ansteuerschaltung nach einer ersten Ausführungsform der Erfindung,

Fig. 2 Ansteuerschaltung nach einer zweiten Ausführungsform der Erfindung,

Fig. 3 Ausgangsspannungs-Zeit-Diagramm bei intervallmäßigem Anstieg der Ausgangsspannung im Vergleich zu Steuer spannung-Laststreckenstrom-Diagramm,

Fig. 4 Anwendungsbeispiel der erfindungsgemäßen Ansteuer schaltung.

In Fig. 1 ist eine erste Ausführungsform der erfindungsgemä ßen Ansteuerschaltung im Schaltbild dargestellt. Die Ansteu erschaltung ist zwischen einem Versorgungsanschluß für Ver sorgungspotential V_CC und einem Bezugspotentialanschluß für Bezugspotential M verschaltet. Sie verfügt über eine Ein gangsklemme EK zum Anlegen eines Eingangssignals und über ei ne Ausgangsklemme AK zur Ansteuerung eines Halbleiterschal ters. Als Halbleiterschalter ist in Fig. 1 ein Feldeffekt transistor T8 dargestellt, der mit einer Gate-Elektrode G mit der Ausgangsklemme und mit einer Source-Elektrode S mit Be zugspotential M verbunden ist. Zwischen der Gate- und Source- Elektrode G, S des FET T8 ist in Fig. 1 eine in jedem FET vorhandene Gate-Kapazität C_G eingezeichnet. Auf die Darstel lung von Verbrauchern, welche über eine zwischen der Source- Elektrode S und einer Drain-Elektrode D des FET T8 befindli che Laststrecke geschaltet werden, ist in dem dargestellten Ausführungsbeispiel verzichtet.

Die dargestellte Ansteuerschaltung besteht aus einer Strom quellenschaltung IS, einer Schalteranordnung SA und einer Steuerschaltung SS. Die Ansteuerschaltung wird im folgenden ohne Beschränkung der Allgemeinheit unter Verwendung von npn- Bipolartransistoren erläutert, die je nach Anwendung und/oder zur Verfügung stehender Technologie vollständig oder teilwei se durch andere Transistoren, wie Feldeffekttransistoren, er setzt werden können. Die im folgenden zur Beschreibung der Transistoren verwendeten Begriffe Basis(elektrode), Kollek tor(elektrode) und Emitter(elektrode), die den allgemeineren Begriffen Steuerelektrode, erste und zweite Elektrode ent sprechen, sind bei der Verwendung von Feldeffekttransistoren durch Gate(elektrode), Drain(elektrode) und Source(elektrode) zu ersetzen.

Die dargestellte Stromquellenschaltung IS ist über eine erste Klemme K1 mit dem Versorgungsanschluß für Versorgungspotenti al V_CC und über eine zweite Klemme K2 mit der Ausgangsklemme AK der Ansteuerschaltung verbunden. Die Stromquellenschaltung IS weist einen dritten Transistor T3 auf, der mit einer Kol lektor-Elektrode C mit der ersten Klemme K1 und mit einer Emitter-Elektrode E über einen zweiten Widerstand R2 mit der zweiten Klemme K2 verbunden ist. Ein vierter Transistor T4 ist mit einer Kollektor-Elektrode C an die erste Klemme K1, mit einer Emitter-Elektrode E an die zweite Klemme K2 und mit einer Basis-Elektrode B an die Emitter-Elektrode E des drit ten Transistors T3 angeschlossen. Die Stromquellenschaltung IS verfügt ferner über eine dritte Klemme K3, die mit einer Basis-Elektrode B des dritten Transistors T3 verbunden ist. Zwischen der ersten Klemme K1 und der dritten Klemme K3 ist eine Stromquelle I₀ geschaltet. Eine erste Diode D1 befindet sich zwischen der dritten Klemme K3 und der zweiten Klemme K2.

Die dargestellte Schalteranordnung SA ist mit einer ersten Klemme P1 mit der zweiten Klemme K2 der Stromquellenschaltung IS und damit mit der Ausgangsklemme AK verbunden. Eine zweite Klemme P2 der Schalteranordnung SA ist an den Bezugspoten tialanschluß für Bezugspotential M und eine dritte Klemme P3 an die Eingangsklemme EK der Ansteuerschaltung angeschlossen. Die Schalteranordnung SA verfügt weiterhin über eine vierte Klemme P4, die an die dritte Klemme K3 der Stromquellenschal tung IS angeschlossen ist. Ein siebter Transistor T7 ist mit einer Kollektor-Elektrode C mit der ersten Klemme P1 und mit einer Emitter-Elektrode E über einen ersten Widerstand R1 mit der zweiten Klemme P2 verbunden. Ein sechster Transistor T6 ist mit einer Kollektor-Elektrode C an die erste Klemme P1 und mit einer Emitter-Elektrode E an die zweite Klemme P2 so wie mit einer Basis-Elektrode B an die Emitter-Elektrode E des siebten Transistors T7 angeschlossen. Eine Basis- Elektrode B des siebten Transistors T7 ist an die dritte Klemme P3 angeschlossen, die weiterhin über einen dritten Wi derstand R3 mit einer Basis-Elektrode B eines fünften Transi stors T5 verbunden ist. Der fünfte Transistor T5 liegt mit einer Emitter-Elektrode an der zweiten Klemme P2 und ist über eine zweite Diode D2 mit der vierten Klemme P4 verbunden.

Unter Vernachlässigung der in Fig. 1 dargestellten Steuer schaltung SS wird zum besseren Verständnis im folgenden kurz die Funktionsweise einer lediglich aus Stromquellenschaltung IS und Schalteranordnung SA bestehenden Ansteuerschaltung be schrieben. Es sei angenommen, daß an der Eingangsklemme EK ein Rechtecksignal gegen Bezugspotential M anlegbar ist, wel ches zwischen einem ersten Signalpegel und einem zweiten Si gnalpegel variiert, wobei sich in eingeschwungenem Zustand bei Anliegen des ersten Signalpegels an der Eingangsklemme EK eine zwischen der Ausgangsklemme AK und Bezugspotential M er gebende Ausgangsspannung U_a auf einem oberen Signalpegel be findet, während sich bei Anliegen des zweiten Signalpegels an der Eingangsklemme EK die Ausgangsspannung U_a in eingeschwun genem Zustand auf einem unteren Signalpegel befindet.

Der erste Signalpegel ist so gewählt, daß der fünfte Transi stor T5 sperrt, damit sperren auch der sechste und siebte Transistor T6, T7. Die Basiselektrode B des dritten Transi stors T3 liegt annähernd auf Versorgungspotential V_CC, der dritte Transistor T3 leitet, damit leitet auch der vierte Transistor T4. Die Ausgangsspannung U_a beträgt annähernd Ver sorgungspotential V_CC abzüglich der Basis-Emitterspannungen des dritten und vierten Transistors T3, T4, unter der Annah me, daß als Bezugspotential M Masse angenommen ist. Der Span nungsanstieg der Ausgangsspannung U_a bei Anliegen des ersten Signalpegels an der Eingangsklemme EK wird bei zuvor entlade ner Kapazität im wesentlichen bestimmt durch den über die Transistoren T3, T4 an die Ausgangsklemme AK zum Aufladen der Gatekapazität C_G fließenden Strom.

Bei Anliegen eines zweiten Signalspegels, der größer als der erste Signalpegel ist, an der Eingangsklemme EK leiten die fünften, sechsten und siebten Transistoren T5, T6, T7. Der von der Stromquelle I_O gelieferte Strom fließt über die zwei te Diode D2 und die Laststrecke des fünften Transistors T5 nach Bezugspotential M. Der dritte und vierte Transistor T3, T4 sperren. Die Ausgangsspannung U_a in eingeschwungenem Zu stand ergibt sich aus der über der Laststrecke C-E des lei tenden sechsten Transistors T6 anliegenden Spannung. Diese beträgt bei Bipolartransistoren ca. 0,2 V. Befindet sich die Ausgangsspannung U_a vor Anlegen des zweiten Signalpegel an der Eingangsklemme EK auf dem oberen Spannungspegel, so wird die Gatekapazität C_G bei Anlegen des zweiten Signalpegels über den sechsten Transistor T6 nach Bezugspotential M entla den, bis die Ausgangsspannung U_a den unteren Spannungspegel erreicht.

Aufgabe der in Fig. 1 dargestellten Steuerschaltung SS ist es, bei einem Wechsel des Eingangssignals von dem zweiten Si gnalpegel zu dem ersten Signalpegel abhängig von der Aus gangsspannung U_a den aus der Stromquellenschaltung IS an die Ausgangsklemme AK fließenden Strom zu steuern, um so den Spannungsanstieg der Ausgangsspannung U_a zu beeinflussen.

Die dargestellte Steuerschaltung SS verfügt über eine mit dem Bezugspotentialanschluß verbundene erste Klemme A1 und über eine mit der dritten Klemme K3 der Stromquellenschaltung IS verbundene zweite Klemme A2. Die benötigte Information über die Ausgangsspannung U_a wird der Steuerschaltung SS in dem dargestellten Beispiel direkt über eine dritte Klemme A3 zu geführt, die mit der Ausgangsklemme AK verbunden ist.

Die Steuerschaltung SS weist einen ersten Transistor T1, ei nen Kondensator C, einen vierten Widerstand R4, eine Zenerdi ode D3 sowie eine Stromsenke, die in dem dargestellten Bei spiel als Stromquelle S ausgeführt ist, auf. Eine Laststrecke C-E des ersten Transistors T1 ist zwischen der ersten und zweiten Klemme A1, A2 der Steuerschaltung SS verschaltet. Ei ne Basiselektrode B ist über die Stromsenke S an die erste Klemme A1 und über den Kondensator C und den vierten Wider stand R4 an die dritte Klemme A3 angeschlossen. Zwischen der ersten Klemme A1 und einem dem vierten Widerstand R4 und dem Kondensator C gemeinsamen Knoten ist die Zenerdiode D3 ver bunden, wobei deren Anode an die erste Klemme A1 angeschlos sen ist.

Die Funktionsweise der so dargestellten Ansteuerschaltung er gibt sich wie folgt:
Bei Anlegen eines unteren Signalpegels an die Eingangsklemme EK sperren der fünfte, sechste und siebte Transistor T5, T6, T7. Der von der Stromquelle I₀ der Stromquellenschaltung IS gelieferte Strom fließt als Basisstrom in den dritten Transi stor T3; der dritte Transistor T3 leitet. Durch einen über die Laststrecke C-E des dritten Transistors fließenden Strom wird an dem zweiten Widerstand R2 ein Spannungsabfall hervor gerufen, wodurch auch der vierte Transistor T4 leitet. Die Basisströme des dritten und vierten Transistors T3, T4 sind vernachlässigbar gegenüber den über deren Laststrecken C-E fließenden Ströme. Die Gatekapazität C_G des FET T8 wird daher im wesentlichen durch die über die Laststrecken C-E dieser beiden Transistoren T3, T4 fließenden Ströme aufgeladen.

Die Ausgangsspannung U_a, die auch über dem Pfad bestehend aus viertem Widerstand R4, Kapazität C und Stromsenke S anliegt, steigt solange schnell an, bis eine Basis-Emitterspannung des ersten Transistors T1 einen Schwellwert erreicht, ab welchem dieser leitet; dieser Schwellwert beträgt bei Bipolartransi storen ca. 0,7 V. Ein Teil des von der Stromquelle I₀ der Stromquellenschaltung IS gelieferten Stroms fließt nun über die Laststrecke C-E des ersten Transistors T1 nach Bezugspo tential M. Eine Verringerung des Basisstroms des dritten Transistors T3 bewirkt eine Verringerung des über dessen Laststrecke C-E fließenden Laststroms, woraus ein Absinken des Basispotentials des vierten Transistors T4 resultiert, über dessen Laststrecke C-E nun auch ein verringerter Last strom fließt. Damit verringert sich der über die Ausgangs klemme AK auf die Gatekapazität C_G fließende Strom, woraus ein verlangsamter Spannungsanstieg der Ausgangsspannung U_a resultiert.

Der erste Transistor T1 bleibt solange leitend, bis die Summe der Spannungen U_C, U_S über dem Kondensator C und der Strom senke S den Wert der Zenerspannung der Zenerdiode D3 er reicht. Die Kapazität C wird über die Stromsenke S weiter aufgeladen, während die Summe der Spannung U_C, U_S auf die Ze nerspannung begrenzt bleibt. Damit sinkt das Basispotential des ersten Transistors T1 ab; der erste Transistor T1 sperrt. Der gesamte von der Stromquelle I₀ der Stromquellenschaltung IS gelieferte Strom fließt nun wieder in den dritten Transi stor T3, über dessen Laststrecke C-E ein erhöhter Laststrom fließt, wodurch auch der Spannungsabfall an dem zweiten Wi derstand R2 steigt und über die Laststrecke C-E des vierten Transistors T4 ebenfalls ein erhöhter Laststrom fließt. Die Gatekapazität C_G wird damit wieder mit einem höheren Strom geladen, woraus ein entsprechend schnellerer Spannungsanstieg der Ausgangsspannung U_a resultiert.

Der sich aus dieser Ansteuerschaltung ergebende Spannungsan stieg der Ausgangsspannung U_a bei Anlegen eines unteren Si gnalpegels nach vorherigem Anliegen eines oberen Signalpegels an die Eingangsklemme EK ist in Fig. 3a über der Zeit aufge tragen. Hieraus wird ersichtlich, daß der Spannungsanstieg in drei Spannungsintervallen erfolgt, wobei die minimal anlie gende Ausgangsspannung L in dem in Fig. 1 dargestellten Aus führungsbeispiel bei Verwendung von npn-Bipolartransistoren ca. 0,2 V beträgt, während die maximale Ausgangsspannung H für die in Fig. 1 und 2 dargestellten Beispiele ca. V_CC-1,4 V beträgt. Die obere Intervallgrenze des ersten Spannungsin tervalls bzw. die untere Intervallgrenze des zweiten Span nungsintervalls ist in Fig. 3 mit U₁ bezeichnet. Sie ist be stimmt durch den Wert der Ausgangsspannung U_a, ab welcher der erste Transistor T1 leitet. Die obere Intervallgrenze des zweiten Spannungsintervalls bzw. die untere Intervallgrenze des dritten Spannungsintervalls ist gegeben durch die Aus gangsspannung, ab welcher über dem Kondensator C und der Stromsenke S der Steuerschaltung SS die Zenerspannung der Zenerdiode D3 erreicht ist. Wie aus Fig. 3a ersichtlich, er folgt der Spannungsanstieg in dem ersten und dritten Span nungsintervall annähernd gleich schnell.

In Fig. 3b ist die Steuerspannung U_GS eines FET über dessen Laststrom I_D aufgetragen. Hieraus wird deutlich, daß der Laststrom I_D ab einer Schwellenspannung U_TH ansteigt, bis er bei einer maximalen Steuerspannung U_MAX einen von einem Last strom abhängigen maximalen Stromwert erreicht. Eine weitere Erhöhung der Steuerspannung U_GS über den Wert U_MAX bewirkt keine weitere Erhöhung des Laststroms I_D. Sollen über einen an die erfindungsgemäße Ansteuerschaltung angeschlossenen FET T8 Verbraucher geschaltet werden, an welchen ein möglichst langsamer Stromanstieg beim Einschalten erforderlich ist, so ist die untere Intervallgrenze U₁ des zweiten Spannungsinter valls vorzugsweise gleich der Schwellenspannung U_TH zu wäh len, während die obere Intervallgrenze U₂ des zweiten Span nungsintervalls vorzugsweise als maximale Steuerspannung U_MAX zu wählen ist.

In Fig. 2 ist eine weitere bevorzugte Ausführungsform der er findungsgemäßen Ansteuerschaltung dargestellt. Die dort dar gestellte Steuerschaltung SS unterscheidet sich von der in Fig. 1 dargestellten im wesentlichen durch einen zweiten Transistor T2, der mit einer Basiselektrode B mit der zweiten Klemme A2 verbunden ist, und der den vierten Widerstand R4 über eine Laststrecke C-E mit Versorgungspotential V_CC ver bindet. Die Funktionsweise der in Fig. 2 dargestellten An steuerschaltung gleicht der Funktionsweise der in Fig. 1 dar gestellten Ansteuerschaltung, wobei bei der in Fig. 2 darge stellten keine direkte Verbindung zwischen der Ausgangsklemme AK und der Steuerschaltung SS erforderlich ist. Unter Ver nachlässigung eines in Fig. 2 dargestellten fünften Wider stand R5, dessen Funktion nachfolgend erläutert wird, ergibt sich die Funktionsweise der in Fig. 2 dargestellten Ansteuer schaltung wie folgt:
Sperren der fünfte, sechste und siebte Transistor T5, T6, T7 so liegen die Basispotentiale des zweiten und dritten Transi stors T2, T3 annähernd auf Versorgungspotential V_CC. Der zweite Transistor T2 beginnt, wie der dritte Transistor T3, zu leiten. Die Spannung über dem vierten Widerstand R4, der Kapazität C und der Stromsenke S steigt. Erreicht das Basis potential des ersten Transistors T1 den Schwellenwert, ab welchem dieser zu leiten beginnt, so fließt ein Teil des von der Stromquelle I₀ der Stromquellenschaltung IS gelieferten Stromes über die Laststrecke C-E des ersten Transistors T1 nach Bezugspotential. Die Lastströme des dritten und vierten Transistors T3, T4 reduzieren sich wie oben beschrieben und der Spannungsanstieg der Ausgangsspannung U_a verlangsamt sich, bis die Summe der Spannungen U_C, U_S über der Kapazität C und der Stromsenke S den Wert der Zenerspannung der dritten Diode D3 erreicht. Daraufhin sperrt der erste Transistor T1 wieder, die Lastströme des dritten und vierten Transistors T3, T4 erhöhen sich wie oben beschrieben und der Spannungsan stieg der Ausgangsspannung U_a verläuft schneller.

Der in Fig. 2 dargestellte fünfte Widerstand R5, der zwischen einer Klemme des vierten Transistors F4 und einer mit der Ausgangsklemme AK verbundenen dritten Klemme A3 verbunden ist, dient lediglich dazu, die Kapazität C über die Last strecke C-E des sechsten Transistors T6 nach Bezugspotential M zu entladen, wenn der sechste Transistors T6 bei nachfol gendem Anlegen des zweiten Signalpegels an der Eingangsklemme EK leitet.

Da bei der in Fig. 2 dargestellten Ausführungsform der An steuerschaltung keine direkte Verbindung zwischen der Aus gangsklemme AK und der Steuerschaltung SS erforderlich ist, können bei dieser im Gegensatz zu der in Fig. 1 dargestellten Ansteuerschaltung Schwingungseffekte bei Verlangsamung des Spannungsanstiegs im zweiten Spannungsintervall vermieden werden.

Eine in Fig. 2 zwischen der ersten Klemme A1 und der zweiten Klemme A2 der Steuerschaltung eingezeichnete zweite Zenerdi ode D4 dient zur Begrenzung der Ausgangsspannung U_a bei wech selndem Versorgungspotential V_CC.

Der Kern der Steuerschaltung SS durch den ersten Transistor T1, die Zenerdiode D3, die Kapazität C, den vierten Wider stand R4 und die Stromsenke S, die auch als Widerstand ausge bildet sein kann, gebildet. Eine Abhängigkeit der über dem Widerstand R4, der Kapazität C und der Stromsenke S anliegen den Spannung von der Ausgangsspannung U_a kann auf unter schiedliche Weise, wie in den beiden Ausführungsbeispielen beispielhaft dargestellt, erreicht werden.

In Fig. 4 ist ein bevorzugtes Anwendungsbeispiel einer erfin dungsgemäßen Ansteuerschaltung A_SS dargestellt. Fig. 4 zeigt ein vereinfachtes Schaltbild eines Schaltnetzteiles mit einem Wechselspannungsanschluß U_W, einem Brückengleichrichter BG, einer Induktivität L_N, einer Diode D_N, einer Kapazität C_N, einer Last R_N sowie einem Halbleiterschalter T8. Bei ge schlossenem Halbleiterschalter T8 wird Energie in die Induk tivität L_N gespeichert, die in Form von Strom bei geöffneten Halbleiterschalter T8 über die Diode D_N auf die Kapazität C_N fließt. Bei Ansteuerung des Halbleiterschalters T8 mit der erfindungsgemäßen Ansteuerschaltung ASS besteht die Möglich keit, bei Schließen des Halbleiterschalters T8 den über des sen Laststrecke fließenden Laststrom langsam zu steigern, so daß insbesondere die Diode D_N nicht abrupt stromlos geschal tet wird, was sich positiv auf deren Lebensdauer auswirkt.

Hierin besteht ein weiterer Vorteil der erfindungsgemäßen An steuerschaltung ASS neben einer Verringerung der Frequenz bandbreite der elektromagnetisch abgestrahlten Signale.

Bezugszeichenliste

ASS Ansteuerschaltung
V_CC

Versorgungspotential
M Bezugspotential
IS Stromquellenschaltung
SA Schalteranordnung
SS Steuerschaltung
K1-K3 Klemmen der Stromquellenschaltung
P1-P4 Klemmen der Schalteranordnung
A1-A3 Klemmen der Steuerschaltung
R1-R5 Widerstände
T1-T7 Transistoren
T8 FET
I₀

Stromquelle
D1, D2 Dioden
D3, D4 Zenerdiode
EK Eingangsklemme
AK Ausgangsklemme
U_a

Ausgangsspannung
C_G

Gatekapazität des FET
S Stromsenke

Claims

1. Ansteuerschaltung zur Ansteuerung eines Halbleiterschal ters (T8), mit einem Versorgungsanschluß für Versorgungspo tential (V_CC), einem Bezugspotentialanschluß für Bezugspo tential (M) und einer Ausgangsklemme (AK), an der eine Aus gangsspannung (U_a) gegen Bezugspotential (M) abgreifbar ist, die abhängig von einem an einer Eingangsklemme (EK) anliegen den Signal zwischen einem unteren Spannungspegel (L) und ei nem oberen Spannungspegel (H) variiert, dadurch gekennzeich net, daß durch die Ansteuerschaltung ein Spannungsanstieg der Ausgangsspannung (U_a) von dem unteren Spannungspegel (L) zu dem oberen Spannungspegel (H) innerhalb wenigstens eines eine untere und obere Intervallgrenze aufweisenden Spannungsinter valls verlangsamt gegenüber dem Spannungsanstieg unterhalb und oberhalb dieser Intervallgrenzen durchführbar ist.

2. Ansteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsanstieg in drei Spannungsintervallen durch führbar ist (L-U1, U1-U2, U2-H).

3. Ansteuerschaltung nach Anspruch 1 oder 2, gekennzeichnet durch folgende weitere Merkmale:

- eine Stromquellenschaltung (IS), die mit einer ersten Klemme (K1) mit dem Versorgungsanschluß und mit einer zweiten Klemme (K2) mit der Ausgangsklemme (AK) ver bunden ist und die weiterhin eine dritte Klemme (K3) aufweist;
- eine Schalteranordnung (SA), die mit einer ersten Klemme (P1) mit der Ausgangsklemme (AK), mit einer zweiten Klemme (P2) mit dem Bezugspotentialanschluß und mit einer dritten Klemme (P3) mit der Eingangs klemme (EK) verbunden ist;
- eine Steuerschaltung (SS), die mit einer ersten Klemme (A1) mit dem Bezugspotentialanschluß und mit einer zweiten Klemme (A2) mit der dritten Klemme (K3) der Stromquellenschaltung verbunden ist.

4. Ansteuerschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuerschaltung (SS) eine dritte Klemme (A3) auf weist, die mit der Ausgangsklemme (AK) verbunden ist.

5. Ansteuerschaltung nach einem der Ansprüche 3 oder 4, da durch gekennzeichnet, daß die Steuerschaltung (SS) folgende Merkmale aufweist:

- einen ersten Transistor (T1), der mit einer Laststrec ke (C-E) zwischen der ersten und zweiten Klemme (A1, A2) der Steuerschaltung verschaltet ist;
- eine Stromsenke (S), die zwischen einem Steueranschluß (B) des ersten Transistors (T1) und der ersten Klemme (A1) verschaltet ist;
- eine Zenerdiode (D3), die mit einer Anode mit der er sten Klemme (A1) verbunden ist und die mit einer Ka thode über eine Kapazität (C) mit dem Steueranschluß (B) des ersten Transistors (T1) verbunden ist;
- einen vierten Widerstand (R4) der mit einer ersten Klemme mit einer der Kapazität (C) und der Zenerdiode (D3) gemeinsamen Klemme verbunden ist.

6. Ansteuerschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Steuerschaltung (SS) einen zweiten Transistor (T2) aufweist, der mit einer Laststrecke (C-E) zwischen einer vierten Klemme (A4) und einer zweiten Klemme des vierten Wi derstands (R4) verschaltet ist und der mit einer Steuerelek trode (B) an die zweite Klemme (A2) angeschlossen ist, wobei die vierte Klemme (A4) mit dem Versorgungsanschluß verbunden ist.

7. Ansteuerschaltung nach Anspruch 6, dadurch gekennzeichnet, daß ein fünfter Widerstand (R5) der Steuerschaltung (SS) zwi schen der zweiten Klemme des ersten Widerstands (R4) und der dritten Klemme (A3) der Steuerschaltung (SS) verschaltet ist.

8. Ansteuerschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Klemme des vierten Widerstands (R4) mit der dritten Klemme (A3) der Steuerschaltung (SS) verbunden ist.

9. Ansteuerschaltung nach einem der Ansprüche 5 bis 8, da durch gekennzeichnet, daß die Stromsenke (S) ein Widerstand ist.

10. Ansteuerschaltung nach einem der Ansprüche 5 bis 8, da durch gekennzeichnet, daß die Stromsenke ein Stromquelle ist.

11. Ansteuerschaltung nach einem der Ansprüche 3 bis 10, da durch gekennzeichnet, daß eine zweite Zenerdiode (D4) zwi schen der ersten und zweiten Klemme (A1, A2) der Steuerschal tung (SS) verschaltet ist.

12. Ansteuerschaltung nach einem der Ansprüche 3 bis 11, da durch gekennzeichnet, daß die Schalteranordnung (SA) eine vierte Klemme (P4) aufweist, die mit der dritten Klemme (K3) der Stromquellenschaltung (IS) verbunden ist.

13. Schalteranordnung nach einem der Ansprüche 3 bis 12, da durch gekennzeichnet, daß die Stromquellenschaltung (IS) fol gende Merkmale aufweist:

- eine Stromquelle (I₀), die mit einer ersten Klemme mit dem Versorgungsanschluß und mit einer zweiten Klemme mit der Steuerelektrode (B) eines dritten Transistors (T3) verbunden ist, der mit einer ersten Elektrode (C) mit dem Versorgungsanschluß und mit einer zweiten Elektrode (E) über einen Widerstand (R2) mit der zwei ten Klemme (K2) verbunden ist;
- einen vierten Transistor (T4) der mit einer Steuere lektrode (B) mit der zweiten Elektrode (E) des dritten Transistors (T3) verschaltet ist und der mit einer Laststrecke (C-E) zwischen der ersten und zweiten Klemme (K1, K2) der Steuerschaltung (SS) verschaltet ist.

14. Verwendung einer Ansteuerschaltung nach einem der Ansprü che 1 bis 13 zur Ansteuerung eines Feldeffekttransistors (T8) in einem Schaltnetzteil.

15. Verfahren zur Ansteuerung eines Halbleiterschalters mit einer durch eine Ansteuerschaltung erzeugten Ausgangsspan nung, die zwischen einem oberen und einem unteren Signalpegel variiert, dadurch gekennzeichnet, daß ein Spannungsanstieg der Ausgangsspannung von dem unteren Spannungspegel (L) zu dem oberen Spannungspegel (H) innerhalb wenigstens eines eine untere und obere Intervallgrenze aufweisenden Spannungsinter valls verlangsamt gegenüber dem Spannungsanstieg unterhalb und oberhalb dieser Intervallgrenzen erfolgt.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die untere Intervallgrenze eine Schwellenspannung eines Fel deffekttransistors ist.