DE19705342A1 - Silicide process for MOS transistor - Google Patents
Silicide process for MOS transistorInfo
- Publication number
- DE19705342A1 DE19705342A1 DE19705342A DE19705342A DE19705342A1 DE 19705342 A1 DE19705342 A1 DE 19705342A1 DE 19705342 A DE19705342 A DE 19705342A DE 19705342 A DE19705342 A DE 19705342A DE 19705342 A1 DE19705342 A1 DE 19705342A1
- Authority
- DE
- Germany
- Prior art keywords
- heat
- resistant metal
- metal layer
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 22
- 230000008569 process Effects 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 11
- 238000002425 crystallisation Methods 0.000 claims abstract description 7
- 230000008025 crystallization Effects 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 230000003746 surface roughness Effects 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 17
- 239000010936 titanium Substances 0.000 claims description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 238000004381 surface treatment Methods 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 229910001868 water Inorganic materials 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 238000005496 tempering Methods 0.000 claims description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims 2
- 239000002253 acid Substances 0.000 claims 1
- 229910021529 ammonia Inorganic materials 0.000 claims 1
- 239000012298 atmosphere Substances 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000011435 rock Substances 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- LFVGISIMTYGQHF-UHFFFAOYSA-N ammonium dihydrogen phosphate Chemical compound [NH4+].OP(O)([O-])=O LFVGISIMTYGQHF-UHFFFAOYSA-N 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 244000052616 bacterial pathogen Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- NTHWMYGWWRZVTN-UHFFFAOYSA-N sodium silicate Chemical compound [Na+].[Na+].[O-][Si]([O-])=O NTHWMYGWWRZVTN-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Diese Erfindung betrifft im allgemeinen ein Halbleiter herstellungsverfahren und im besonderen ein selbstjustie rendes Silicid-(Salicid)-Herstellungsverfahren.This invention relates generally to a semiconductor manufacturing process and in particular a self-adjustment Silicide (Salicid) manufacturing process.
Gemäß der Zunahme des Grads der Integration von Halb leiterbauelementen wurden die Entwurfsabmessungen der Bau elemente schrittweise kleiner und kleiner, was die Bestän digkeit der Source- und Drainanschlüsse eines Metalloxid halbleiter-(MOS)-Bauelements auf ein Niveau anhebt, welches mit dem MOS-Kanal vergleichbar ist. Um sowohl den Schichtwiderstand von Drain und Source einzustellen, als auch eine flache Kontaktoberfläche zwischen dem Metall und der MOS-Schicht intakt zu halten, wird ein sogenanntes selbstjustierendes Silicid-(Salicid)-Herstellungsverfahren verwendet und wurde schrittweise ein Bestandteil des VLSI- Herstellungsverfahrens bei Linienbreiten von 0,5 µm oder weniger.According to the increase in the degree of integration of half ladder components were the design dimensions of the construction elements gradually smaller and smaller what the stocks the source and drain connections of a metal oxide semiconductor (MOS) device to a level that is comparable to the MOS channel. To both Set sheet resistance of drain and source as also a flat contact surface between the metal and keeping the MOS layer intact becomes a so-called self-adjusting silicide (salicid) manufacturing process used and gradually became part of the VLSI Manufacturing process with line widths of 0.5 µm or fewer.
Titan ist eines der am häufigst verwendeten wärmebe ständigen metallischen Materialien für die Verwendung bei der Salicidherstellung (andere beinhalten Metalle wie Platin und Cobalt). Das herkömmliche Herstellungsverfahren beinhaltet das Ausbilden einer dünnen Titanschicht auf dem als Gate definierten Siliciumchip, durch ein Sputter verfahren und das Verwenden einer hohen Temperatur, um das Titan mit den Polysiliciumschichten auf den Gate- und Sour ce-/Drain-Anschlüssen umzusetzen, um dadurch Titansilicid auszubilden. Nachdem das nichtumgesetzte Titan durch ein Naßätzverfahren entfernt wurde, bleibt eine dünne Titan silicidschicht auf jeder der drei MOS-Anschlüsse (Gate, Source, Drain) zurück. Da das selbstjustierende Silicid herstellungsverfahren ein Metallsilicid mit niedrigem Widerstand (wie Titansilicid) auf der Oberfläche von Silicium und Polysilicium ausbilden kann, welches ohne pho tolithographischen Arbeitsschritt ausgebildet wird, ist das Herstellungsverfahren sehr einfach, mit der Ausnahme, daß die Arbeitsbedingungen für ein schnelles thermisches Tempern bei der Silicidherstellung sorgfältig überwacht werden müssen.Titan is one of the most commonly used heat sources permanent metallic materials for use at salicide production (others include metals such as Platinum and cobalt). The conventional manufacturing process involves forming a thin layer of titanium on the silicon chip defined as gate, by a sputter procedure and using a high temperature to do this Titanium with the polysilicon layers on the gate and sour implement ce / drain connections to thereby titanium silicide to train. After the unreacted titanium through a When wet etching has been removed, a thin titanium remains silicide layer on each of the three MOS connections (gate, Source, drain). Because the self-adjusting silicide Manufacturing process of a low metal silicide Resistance (like titanium silicide) on the surface of Silicon and polysilicon can form, which without pho tolithographic working step is that Manufacturing process very simple, except that the working conditions for a fast thermal Tempering carefully monitored during silicide manufacture Need to become.
Es wird nun ein herkömmliches selbstjustierendes Sili cidherstellungsverfahren als ein Beispiel, welches das Her stellungsverfahren veranschaulicht, beschrieben. Unter Be zug auf Fig. 1A wird ein Halbleitersiliciumsubstrat 10 zur Verfügung gestellt, und es sind eine Feldoxidschicht 12, ein Transistor mit einem Gate, welches aus einer Oxid schicht 14 gebildet ist, und einem Polysilicium-Gateelektrodenanschluß 16 zusammen mit Source-/Drain-Diffusionsbereichen 20 auf dem Substrat 10 ausgebildet. An zwei Seitenwänden des Gates sind ebenfalls Seitenwandab standshalter 18 ausgebildet.A conventional self-adjusting silicon manufacturing process will now be described as an example illustrating the manufacturing process. Under loading train to FIG. 1A, a semiconductor silicon substrate is placed 10 available, and there are a field oxide layer 12, a transistor having a gate, which layer of oxide 14 is formed, and a polysilicon gate electrode terminal 16, together with source / drain Diffusion regions 20 are formed on the substrate 10 . Sidewall spacers 18 are also formed on two side walls of the gate.
Unter Bezug auf Fig. 1B wird dann eine wärmebeständige Metallschicht 22 (z. B. Titan, Cobalt oder Platin) auf dem Substrat 10 mittels eines DC-Sputterverfahrens ausgebildet. In diesem Beispiel und bei dieser Veranschaulichung wird eine Titanschicht 22 ausgebildet.Referring to FIG. 1B, a heat-resistant metal layer 22 (e.g. titanium, cobalt or platinum) is then formed on the substrate 10 by means of a DC sputtering process. In this example and in this illustration, a titanium layer 22 is formed.
Es wird, unter Bezug auf Fig. 1C, abschließend bei einer hohen Temperatur und unter Verwendung einer schnellen thermischen Behandlung Titan, welches in Kontakt mit den Gate- und Source-/Drain-Diffusionsbereichen ist, umgesetzt, um dünne Titansilicidschichten 24 und 26 auf der Oberfläche der Gate- und der Source-/Drain-Anschlüsse auszubilden. In anderen Bereichen verbleibt die Titanschicht 22 ohne umge setzt zu werden und wird durch ein nachfolgendes Naßätz verfahren entfernt.Finally, referring to FIG. 1C, titanium, which is in contact with the gate and source / drain diffusion regions, is reacted at a high temperature and using a rapid thermal treatment to form thin titanium silicide layers 24 and 26 on the Form surface of the gate and the source / drain connections. In other areas, the titanium layer 22 remains without being converted and is removed by a subsequent wet etching process.
Für Bauteilabmessungen mit einer Linienbreite von weni ger als 0,4 µm wurde der Einsatz von selbstjustierendem Titansilicid ein notwendiger Bestandteil bei der Herstel lung, da der geringere Schichtwiderstand und Kontaktwider stand, welcher durch das Verfahren zur Verfügung gestellt wird, sehr bedeutend für das Erzielen von Hochgeschwindig keits-/Niederenergie-Bauelementen ist.For component dimensions with a line width of weni the use of self-adjusting was less than 0.4 µm Titanium silicide is a necessary ingredient in the manufacture lung, because of the lower sheet resistance and contact resistance which was provided by the procedure becomes very important for achieving high speed speed / low-energy components.
Bei herkömmlichen Herstellungsverfahren kann das Be schichten mit einer dickeren Schicht aus metallischem Titan für gewöhnlich eine bessere Titansilicidschicht ausbilden, was einen besseren Schichtwiderstand und Kontaktwiderstand mit sich bringt, jedoch ist die erhaltene Sperrschichtdicke flacher, was auf nachteilige Weise zu einem höheren Leck strom führt. Darüber hinaus ist die hohe Temperatur, welche für den Bildungsschritt des Silicids notwendig ist, schwierig zu regulieren. Obwohl schnelle thermische Behandlungs-(RTP)-Verfahren in großem Umfang in diesem Bear beitungsschritt verwendet werden, macht die relative Neu heit von RTP zusammen mit anderen Bearbeitungsfaktoren die Ausbeute der selbstjustierenden Silicidherstellung noch viel geringer als bei einer herkömmlichen Herstellung.In conventional manufacturing processes, the loading layers with a thicker layer of metallic titanium usually form a better titanium silicide layer, what better sheet resistance and contact resistance entails, however, the barrier layer thickness obtained flatter, which disadvantageously leads to a higher leak current leads. In addition, the high temperature is necessary for the silicide formation step, difficult to regulate. Although fast thermal Large scale treatment (RTP) procedures in this bear processing step used makes the relative new of RTP together with other processing factors Yield of self-adjusting silicide production still much less than with conventional manufacturing.
Es ist daher eine Aufgabe dieser Erfindung, ein verbes sertes selbstjustierendes Silicid-Herstellungsverfahren zur Verfügung zu stellen, in welchem vor der Ausbildung der wärmebeständigen Metallschicht auf dem Siliciumsubstrat ei ne Behandlung der freiliegenden Oberflächen des Gatean schlusses und der Source-/Drain-Diffusionsbereiche durchge führt wird, um die Oberflächenrauhigkeit zu erhöhen, wo durch eine Erhöhung der Zahl der Kristallisationskeime ebenso wie eine Verringerung der Kristallisationstemperatur ermöglicht wird. Eine solche Behandlung kann nicht nur den Schichtwiderstand und den Kontaktwiderstand verringern son dern ebenfalls den Leckstrom reduzieren. Die Bearbeitung in einer beispielhaften Ausführungsform beinhaltet die folgen den Schritte:It is therefore an object of this invention to provide a verb self-adjusting silicide manufacturing process To make available in which before the training of the heat-resistant metal layer on the silicon substrate ne treatment of the exposed surfaces of the gate conclusion and the source / drain diffusion areas leads to increase the surface roughness where by increasing the number of nuclei as well as a decrease in the crystallization temperature is made possible. Such treatment can not only do that Sheet resistance and contact resistance reduce son also reduce the leakage current. Editing in an exemplary embodiment includes the following the steps:
- (a) Ausbilden eines Transistors, welcher einen Gateanschluß mit zwei Seitenwänden und Source-/Drain-Diffusions bereichen einschließt, auf einem Siliciumsubstrat und Ausbilden von Seitenwandabstandshaltern auf den beiden Seitenwänden des Gateanschlusses;(a) Forming a transistor which has a gate terminal with two side walls and source / drain diffusions areas, on a silicon substrate and Form sidewall spacers on the two Sidewalls of the gate connection;
- (b) Durchführen einer Oberflächenbehandlung von freilie genden Oberflächen des Gateanschlusses und der Source-/Drain-Diffusionsbereiche, wodurch die Oberflächen rauhigkeit erhöht wird und die Anzahl der Kristallisa tionskeime erhöht wird und ebenfalls die Kristallisa tionstemperatur erniedrigt wird;(b) performing a surface treatment of free surfaces of the gate connection and Source / drain diffusion areas, creating the surfaces roughness is increased and the number of crystallisa germs is increased and also the crystallisa tion temperature is lowered;
- (c) Ausbilden einer wärmebeständigen Metallschicht auf dem Siliciumsubstrat;(c) forming a heat-resistant metal layer on the Silicon substrate;
- (d) Durchführen eines ersten schnellen thermischen Tem perns, um die wärmebeständige Metallschicht, welche in Kontakt mit dem Gateanschluß und den Source-/Drain-Diffusionsbereichen ist, umzusetzen, um eine wärmebeständige Metallsilicidschicht auszubilden, wobei die wärmebeständige Metallschicht, welche in Kontakt mit den Seitenwandabstandshaltern ist, nichtumgesetzt zurückbleibt;(d) performing a first rapid thermal tem perns to the heat resistant metal layer, which in Contact with the gate connection and the source / drain diffusion regions is to implement one to form heat-resistant metal silicide layer, wherein the heat-resistant metal layer which is in contact with the side wall spacers is not implemented remains;
- (e) Entfernen der nichtumgesetzten wärmebeständigen Metall schicht; und(e) removing the unreacted heat-resistant metal layer; and
- (f) Durchführen eines zweiten schnellen thermischen Tem perns, bei welchem man die wärmebeständige Metallsili cidschicht rekristallisieren läßt, wodurch der Schichtwiderstand und der Kontaktwiderstand erniedrigt wird.(f) performing a second rapid thermal tem perns, in which the heat-resistant metal sili can recrystallize cid layer, whereby the Sheet resistance and contact resistance decreased becomes.
Weitere Vorteile und Merkmale der vorliegenden Erfin dung ergeben sich aufgrund der Beschreibung von Ausfüh rungsbeispielen sowie anhand der Zeichnungen.Further advantages and features of the present inven result from the description of execution example and based on the drawings.
Es zeigt:It shows:
Fig. 1A bis 1C eine Querschnittsansicht, welche ein Her stellungsverfahren bei einer herkömmlichen selbstjustierenden Silicidherstellung auf zeigt; FIGS. 1A to 1C is a cross-sectional view showing a forth position moved in a conventional self-aligning on Silicidherstellung;
Fig. 2A bis 2D eine Querschnittsansicht, welche das Her stellungsverfahren in einer selbstjustie renden Silicidherstellung gemäß einer beispielhaften Ausführungsform der vorlie genden Erfindung veranschaulicht. Figs. 2A to 2D is a cross-sectional view showing the forth position displaced in a selbstjustie leaders Silicidherstellung according illustrates an exemplary embodiment of the constricting vorlie invention.
Zuerst wird, unter Bezug auf Fig. 2A, ein Halbleiter bauelement, wie das in Fig. 1A aufgezeigte, zur Verfügung gestellt, wobei gleiche Elemente gleich bezeichnet werden. Das Halbleiterbauelement beinhaltet einen Feldoxid bereich 12, einen Transistor mit einem Gate, welches aus einer Oxidschicht 14 hergestellt ist, und einem Polysilicium-Gateelektrodenanschluß 16 zusammen mit Source-/Drain-Diffusionsbereichen 20, welcher auf dem Halbleiter substrat 10 ausgebildet ist. Auf den beiden Seitenwänden des Gates sind Seitenwandabstandshalter 18 ausgebildet.First, with reference to FIG. 2A, a semiconductor device, such as that shown in FIG. 1A, is provided, with like elements being designated the same. The semiconductor device includes a field oxide region 12 , a transistor with a gate, which is made of an oxide layer 14 , and a polysilicon gate electrode connection 16 together with source / drain diffusion regions 20 , which is formed on the semiconductor substrate 10 . Sidewall spacers 18 are formed on the two sidewalls of the gate.
Es wird dann, unter Bezug auf Fig. 2B, auf den freilie genden Oberflächen des Gateanschlusses und der Source-/Drain-Diffusionsbereiche eine Oberflächenbehandlung durchgeführt, um wie in dem vergrößerten Bereich aufgezeigt rauhe Oberflächen 23 auszubilden, um die Anzahl der Kristallisationskeime zu erhöhen und die Kristallisations temperatur zu verringern. Bei dem Oberflächenbehandlungs verfahren können zum Beispiel Argonplasma- oder Naßätz verfahren einmal oder zweimal nacheinander angewendet wer den, um die Rauhigkeit der Polysiliciumoberflächen zu erhö hen. Die Argonplasmareaktion kann zum Beispiel bei einer Fließgeschwindigkeit des Argongases von 60 cm³/min (sccm) und einem Druck von ungefähr 100 mTorr durchgeführt werden, wobei die Stromversorgung der Elektrodenplatte auf ungefähr 800 W eingestellt wird; und die in dem Naßätzverfahren ver wendete Ätzlösung ist zum Beispiel MSDS-PME, welches von einer amerikanischen Firma hergestellt wird und NH₄F/NH₄H₂PO₄/H₂O umfaßt.Then, referring to FIG. 2B, surface treatment is performed on the exposed surfaces of the gate terminal and the source / drain diffusion regions to form rough surfaces 23 as shown in the enlarged region to increase the number of nuclei and to reduce the crystallization temperature. In the surface treatment process, for example, argon plasma or wet etching processes can be used once or twice in succession to increase the roughness of the polysilicon surfaces. The argon plasma reaction can be carried out, for example, at an argon gas flow rate of 60 cc / min (sccm) and a pressure of approximately 100 mTorr, with the power supply to the electrode plate being adjusted to approximately 800 W; and the etching solution used in the wet etching process is, for example, MSDS-PME, which is manufactured by an American company and comprises NH₄F / NH₄H₂PO₄ / H₂O.
Es wird, unter Bezug auf Fig. 2C, als nächstes eine wärmebeständige Metallschicht, z. B. Platin, Cobalt oder Titan, auf dem Siliciumsubstrat mittels eines DC-Sputter verfahrens abgeschieden, und in dieser beispielhaften bevorzugten Ausführungsform wird eine Schicht aus Titan 25 mit einer Dicke zwischen 400 bis 500 Å abgeschieden. Dann wird ein erstes schnelles thermisches Tempern durchgeführt, um die Gateanschlüsse und die Source-/Drain-Diffusions bereiche, welche in Kontakt mit der Titanschicht sind, un ter Ausbildung von Titansilicid reagieren zu lassen. Das Tempern wird zum Beispiel zuerst in einer Stickstoffat mosphäre bei einer Temperatur von ungefähr 650°C während ungefähr 30 Sekunden durchgeführt, und die Temperatur wird dann auf ungefähr 750°C eingestellt, um ein weiteres Tem pern während 30 Sekunden durchzuführen.Referring next to Fig. 2C, a heat-resistant metal layer, e.g. B. platinum, cobalt or titanium, deposited on the silicon substrate by means of a DC sputtering method, and in this exemplary preferred embodiment, a layer of titanium 25 is deposited with a thickness between 400 to 500 Å. A first rapid thermal anneal is then performed to cause the gate and source / drain diffusion areas that are in contact with the titanium layer to react to form titanium silicide. For example, the annealing is first carried out in a nitrogen atmosphere at a temperature of about 650 ° C for about 30 seconds, and the temperature is then set to about 750 ° C to perform another annealing for 30 seconds.
Abschließend werden, unter Bezug auf Fig. 2D, nach dem ersten Tempern im Gateanschluß und in den Source-/Drain-Diffusionsbereichen Titansilicidschichten 27 und 29 ausge bildet, und die nichtumgesetzte metallische Titanschicht an den anderen Orten wird durch ein selektives Naßätzverfahren entfernt. Beim selektiven Naßätzen wird zuerst zum Beispiel eine Ätzlösung aus Ammoniaklösung, insbesondere konzentrierter Ammoniaklösung/Wasserstoffperoxid, insbe sondere konzentrierter Wasserstoffperoxidlösung/entioni siertem Wasser mit einem Volumenverhältnis von 1 : 1 : 5 bei einer Temperatur von ungefähr 75°C während 5 Minuten für die Entfernung der nichtumgesetzten metallischen Ti tanschicht verwendet, und dann wird zum Beispiel eine Lö sung aus Schwefelsäure, insbesondere konzentrierter Schwe felsäure/Wasser mit einem Volumenverhältnis von 1 : 4 zur Entfernung der restlichen metallischen Titanschicht verwendet. Danach wird ein zweites schnelles thermisches Tempern durchgeführt, um die Titansilicidschicht rekristal lisieren zu lassen (Phasenumwandlung), um deren Schicht widerstand und Kontaktwiderstand zu verringern. Das zweite Tempern wird zum Beispiel unter einer Stickstoffatmosphäre bei einer Temperatur von ungefähr 825°C durchgeführt, und dauert 20 Sekunden an.Finally, referring to FIG. 2D, after the first annealing in the gate and in the source / drain diffusion regions, titanium silicide layers 27 and 29 are formed, and the unreacted metallic titanium layer at the other locations is removed by a selective wet etching process. In selective wet etching, for example, an etching solution from ammonia solution, in particular concentrated ammonia solution / hydrogen peroxide, in particular concentrated hydrogen peroxide solution / deionized water with a volume ratio of 1: 1: 5 at a temperature of approximately 75 ° C. for 5 minutes for the removal of the unreacted metallic titanium layer is used, and then, for example, a solution of sulfuric acid, in particular concentrated sulfuric acid / water with a volume ratio of 1: 4 is used to remove the remaining metallic titanium layer. A second rapid thermal annealing is then carried out in order to have the titanium silicide layer recrystallized (phase change) in order to reduce its layer resistance and to reduce contact resistance. For example, the second anneal is carried out under a nitrogen atmosphere at a temperature of about 825 ° C and lasts for 20 seconds.
Somit wird eine gemäß dieser Erfindung hergestellte selbstjustierende Titansilicidschicht mit einem niedrigen Schichtwiderstand und einem niedrigen Kontaktwiderstand ausgebildet. Sie überwindet den Mangel eines hohen Leck stroms bei dem herkömmlichen Herstellungsverfahren und ist für Entwürfe von Bauelementen mit geringen Abmessungen und/oder einer Hochgeschwindigkeits-/Niederenergie-Charak teristik geeignet.Thus, one made according to this invention self-aligning titanium silicide layer with a low Sheet resistance and a low contact resistance educated. It overcomes the lack of a high leak current in the conventional manufacturing process and is for designs of components with small dimensions and / or a high speed / low energy character suitable for teristics.
Die Erfindung wurde mittels eines Beispiels und im Hin blick auf eine bevorzugte Ausführungsform beschrieben, wo bei selbstverständlich ist, daß die Erfindung nicht darauf beschränkt ist. Im Gegenteil soll sie verschiedene Modifi kationen und ähnliche Anordnungen abdecken, welche im Umfang der angefügten Ansprüche enthalten sind, welchen die breiteste Interpretation zukommen sollte, so daß sie alle solche Modifikationen und ähnliche Strukturen mit umfassen.The invention has been described by way of example and in the view of a preferred embodiment described where it goes without saying that the invention is not based thereon is limited. On the contrary, it is supposed to have different modifi cations and similar arrangements that cover in Included are the scope of the appended claims, which the broadest interpretation should come up so that it all include such modifications and similar structures.
Claims (10)
- (a) Ausbilden eines Transistors, welcher ein Gate mit zwei Seitenwänden und Source-/Drain-Diffusions bereiche einschließt, auf einem Siliciumsubstrat und Ausbilden von Seitenwandabstandshaltern auf den beiden Seitenwänden des Gates;
- (b) Durchführen einer Oberflächenbehandlung an freilie genden Oberflächen des Gates und der Source-/Drain-Diffusionsbereiche, wobei die Oberflächenrauhigkeit erhöht wird und die Anzahl der Kristallisations keime erhöht wird und ebenfalls die Kristallisa tionstemperatur erniedrigt wird;
- (c) Ausbilden einer wärmebeständigen Metallschicht auf dem Siliciumsubstrat;
- (d) Durchführen eines ersten schnellen thermischen Tem perns, um die wärmebeständige Metallschicht, welche in Kontakt mit dem Gate und den Source-/Drain-Dif fusionsbereichen ist, unter Ausbildung einer wärme beständigen Metallsilicidschicht reagieren zu las sen, wobei die wärmebeständige Metallschicht, wel che in Kontakt mit den Seitenwandabstandshaltern ist, nichtumgesetzt zurückbleibt;
- (e) Entfernen der nichtumgesetzten wärmebeständigen Metallschicht; und
- (f) Durchführen eines zweiten schnellen thermischen Temperns, wobei man die wärmebeständige Metall silicidschicht rekristallisieren läßt, um dadurch den Schichtwiderstand und Kontaktwiderstand zu ver ringern.
- (a) forming a transistor including a gate with two sidewalls and source / drain diffusion regions on a silicon substrate and forming sidewall spacers on the two sidewalls of the gate;
- (b) performing surface treatment on exposed surfaces of the gate and the source / drain diffusion regions, increasing the surface roughness and increasing the number of crystallization nuclei and also reducing the crystallization temperature;
- (c) forming a heat-resistant metal layer on the silicon substrate;
- (d) performing a first rapid thermal annealing to react the heat-resistant metal layer which is in contact with the gate and the source / drain diffusion regions to form a heat-resistant metal silicide layer, the heat-resistant metal layer, wel che is in contact with the side wall spacers, remains unreacted;
- (e) removing the unreacted heat-resistant metal layer; and
- (f) performing a second rapid thermal anneal, allowing the heat-resistant metal silicide layer to recrystallize, thereby reducing the sheet resistance and contact resistance.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW085109703A TW328153B (en) | 1996-08-09 | 1996-08-09 | The manufacturing method for improving property of salicide |
| GB9625173A GB2320130B (en) | 1996-08-09 | 1996-12-04 | Improved self-ligned silicide manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19705342A1 true DE19705342A1 (en) | 1998-02-12 |
Family
ID=26310543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19705342A Ceased DE19705342A1 (en) | 1996-08-09 | 1997-02-12 | Silicide process for MOS transistor |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3258934B2 (en) |
| DE (1) | DE19705342A1 (en) |
| FR (1) | FR2752331B1 (en) |
| GB (1) | GB2320130B (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3295931B2 (en) * | 1999-04-28 | 2002-06-24 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| GB0024648D0 (en) | 2000-10-07 | 2000-11-22 | Bae Systems Plc | A method and apparatus for assembling an aircraft wheel or brake component on an axle of an undercarriage |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3497407A (en) * | 1966-12-28 | 1970-02-24 | Ibm | Etching of semiconductor coatings of sio2 |
| US4545116A (en) * | 1983-05-06 | 1985-10-08 | Texas Instruments Incorporated | Method of forming a titanium disilicide |
| US4983544A (en) * | 1986-10-20 | 1991-01-08 | International Business Machines Corporation | Silicide bridge contact process |
| GB2214708A (en) * | 1988-01-20 | 1989-09-06 | Philips Nv | A method of manufacturing a semiconductor device |
| JPH0260126A (en) * | 1988-08-26 | 1990-02-28 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPH02297939A (en) * | 1989-05-12 | 1990-12-10 | Matsushita Electron Corp | Manufacture of semiconductor integrated circuit device |
| JPH04107920A (en) * | 1990-08-29 | 1992-04-09 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP3285934B2 (en) * | 1991-07-16 | 2002-05-27 | 株式会社東芝 | Method for manufacturing semiconductor device |
| US5344793A (en) * | 1993-03-05 | 1994-09-06 | Siemens Aktiengesellschaft | Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation |
| JP2611726B2 (en) * | 1993-10-07 | 1997-05-21 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| JP3046208B2 (en) * | 1994-08-05 | 2000-05-29 | 新日本製鐵株式会社 | Cleaning liquid for silicon wafer and silicon oxide |
| JP3329128B2 (en) * | 1995-03-28 | 2002-09-30 | ソニー株式会社 | Method for manufacturing semiconductor device |
-
1996
- 1996-12-04 GB GB9625173A patent/GB2320130B/en not_active Expired - Fee Related
- 1996-12-31 FR FR9616293A patent/FR2752331B1/en not_active Expired - Fee Related
-
1997
- 1997-02-12 DE DE19705342A patent/DE19705342A1/en not_active Ceased
- 1997-05-23 JP JP15047497A patent/JP3258934B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2320130A (en) | 1998-06-10 |
| FR2752331B1 (en) | 1998-11-06 |
| FR2752331A1 (en) | 1998-02-13 |
| GB2320130B (en) | 2001-11-07 |
| JP3258934B2 (en) | 2002-02-18 |
| JPH1079508A (en) | 1998-03-24 |
| GB9625173D0 (en) | 1997-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3901114C2 (en) | Method of manufacturing a gate electrode | |
| DE60304225T2 (en) | Nickel silicide with reduced surface roughness | |
| DE3231987C2 (en) | A method for producing a cobalt silicide layer in a semiconductor device | |
| DE4440857C2 (en) | Method of manufacturing a gate electrode of a semiconductor device | |
| DE2615754C2 (en) | ||
| DE3245276A1 (en) | METHOD FOR TRAINING SUBMICROMETER FEATURES IN SEMICONDUCTOR COMPONENTS | |
| DE3211761A1 (en) | METHOD FOR MANUFACTURING INTEGRATED MOS FIELD EFFECT TRANSISTOR CIRCUITS IN SILICON GATE TECHNOLOGY WITH SILICIDE-COVERED DIFFUSION AREAS AS LOW-RESISTANT CONDUCTORS | |
| DE2720893B2 (en) | ||
| DE19620022A1 (en) | Method for producing a diffusion barrier metal layer in a semiconductor device | |
| DE2923737A1 (en) | PASSIVATION OF AN INTEGRATED CIRCUIT | |
| EP0094528A2 (en) | Process for producing double-layer structures consisting of metal silicide and polysilicium on substrates containing integrated circuits by reactive ion etching | |
| DE2920255A1 (en) | METHOD OF MANUFACTURING A MOS SEMICONDUCTOR ARRANGEMENT | |
| DE2618445A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
| DE10002121B4 (en) | Production of a semiconductor device with flat barrier layers | |
| DE3908676A1 (en) | Process for forming low-resistance contacts on at least two n<+>-/p<+>-type pre-ohmic zones of a large-scale integrated semiconductor circuit | |
| DE2225374B2 (en) | METHOD OF MANUFACTURING A MOS FIELD EFFECT TRANSISTOR | |
| DE1961634A1 (en) | Process for making a misfet | |
| DE3743591A1 (en) | Method for fabricating a semiconductor arrangement | |
| EP0126969B1 (en) | Process for manufacturing structures comprising metallic silicides, especially silicide-polysilicon, for integrated semiconductor circuits using reactive ion etching | |
| DE10208904B4 (en) | Method for producing different silicide areas on different silicon-containing areas in a semiconductor element | |
| EP0159617B1 (en) | Method of producing highly integrated mos field-effect transistors | |
| DE4244115A1 (en) | Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions | |
| DE4446850A1 (en) | Transistor mfg. process for semiconductor device prodn. | |
| DE10056866A1 (en) | Process for forming an etch stop layer during the manufacture of a semiconductor device | |
| DE102004019101A1 (en) | Method of manufacturing a silicon carbide semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |